発光体駆動装置及びこれを用いた照明機器
【課題】トライアック調光器の誤動作に起因する発光体のフリッカを防ぐ。
【解決手段】発光体駆動装置１００は、整流電圧Ｖａ’を監視して調光信号Ｓ３を生成するデコーダ部１１０と、調光信号Ｓ３に応じて発光体の駆動電流を制御する駆動電流制御部１５０と、を有し、デコーダ部１１０は、整流電圧Ｖａ’と所定の閾値電圧Ｖｔｈとを比較して比較信号ＣＭＰを生成するコンパレータ１１１と、比較信号ＣＭＰのハイレベル期間ＴＨとローレベル期間ＴＬを計測するサンプリングカウンタ１１２と、サンプリングカウンタ１１２の出力（ＴＨ、ＴＬ）に基づいて整流電圧Ｖａ’のデューティＳ１を算出するデューティ算出部１１３と、デューティ算出部１１３の出力Ｓ１にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部１１４と、フィルタ演算部１１４の出力Ｓ２に基づいて調光信号Ｓ３を生成する調光信号生成部１１５とを含む。
【解決手段】発光体駆動装置１００は、整流電圧Ｖａ’を監視して調光信号Ｓ３を生成するデコーダ部１１０と、調光信号Ｓ３に応じて発光体の駆動電流を制御する駆動電流制御部１５０と、を有し、デコーダ部１１０は、整流電圧Ｖａ’と所定の閾値電圧Ｖｔｈとを比較して比較信号ＣＭＰを生成するコンパレータ１１１と、比較信号ＣＭＰのハイレベル期間ＴＨとローレベル期間ＴＬを計測するサンプリングカウンタ１１２と、サンプリングカウンタ１１２の出力（ＴＨ、ＴＬ）に基づいて整流電圧Ｖａ’のデューティＳ１を算出するデューティ算出部１１３と、デューティ算出部１１３の出力Ｓ１にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部１１４と、フィルタ演算部１１４の出力Ｓ２に基づいて調光信号Ｓ３を生成する調光信号生成部１１５とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ［light emitting diode］などの発光体を駆動する発光体駆動装置、及び、これを用いた照明機器に関するものである。
【背景技術】
【０００２】
近年、トライアック（双方向サイリスタ）調光方式に対応したＬＥＤドライバＩＣが種々実用化されている。トライアック調光方式は、白熱電球などの調光方式として従来から採用されてきた調光方式である。従って、トライアック調光方式に対応したＬＥＤドライバＩＣを用いれば、既設のトライアック調光器を流用してＬＥＤ照明機器の調光制御を行うことが可能となる。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−７３６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、トライアック調光器は、所定値以上の保持電流を流しておかなければ、誤動作を生じる構造である。図１１Ａ〜図１１Ｃは、それぞれ、トライアック調光器の出力波形を示す図である。なお、図１１Ａは正常時の出力波形、図１１Ｂは位相角異常時の出力波形、図１１Ｃは周波数異常時の出力波形をそれぞれ示している。
【０００６】
例えば、図１１Ｂで示したように、トライアック調光器の出力波形に位相角異常が生じた場合には、ＬＥＤの輝度が意図せずに変動してフリッカが発生する。また、例えば、図１１Ｃで示したように、トライアック調光器の出力波形に周波数異常が生じた場合には、ＬＥＤが意図に反したオン／オフを繰り返してフリッカが発生する。図１１Ｂ及び図１１Ｃでは、ある周期Ｔにおいて上記の異常が突発的に生じる様子が例示されているが、上記の異常は複数の周期Ｔに亘って定常的に生じるおそれもある。
【０００７】
なお、従来のＬＥＤドライバＩＣでは、トライアック調光器の誤動作対策として、トライアック調光器の保持電流を維持するためのブリーダ回路や、トライアック調光器の出力波形にフィルタ処理を施すＲＣフィルタなどが外付けされていたが、ＬＥＤのフリッカを完全に排除することが難しかった。
【０００８】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、トライアック調光器の誤動作に起因する発光体のフリッカを防ぐことのできる発光体駆動装置、及び、これを用いた照明機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る発光体駆動装置は、整流電圧を監視して調光信号を生成するデコーダ部と、前記調光信号に応じて発光体の駆動電流を制御する駆動電流制御部と、を有し、前記デコーダ部は、前記整流電圧と所定の閾値電圧とを比較して比較信号を生成するコンパレータと、前記比較信号のハイレベル期間とローレベル期間を計測するサンプリングカウンタと、前記サンプリングカウンタの出力に基づいて前記整流電圧のデューティを算出するデューティ算出部と、前記デューティ算出部の出力にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部と、前記フィルタ演算部の出力に基づいて前記調光信号を生成する調光信号生成部と、を含む構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る発光体駆動装置において、前記フィルタ演算部は、メディアンフィルタを含む構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る発光体駆動装置において、前記メディアンフィルタは、複数の周期に亘って逐次算出されたデューティ群を格納するＦＩＦＯ部と、前記ＦＩＦＯ部に格納されたデューティ群の中央値またはそれよりも大きい値を選択して出力する選択部と、を含む構成（第３の構成）にするとよい。
【００１２】
また、上記第２または第３の構成から成る発光体駆動装置において、前記フィルタ演算部は、ヒステリシスフィルタをさらに含む構成（第４の構成）にするとよい。
【００１３】
また、上記第２〜第４いずれかの構成から成る発光体駆動装置において、前記フィルタ演算部は、ＦＩＲフィルタをさらに含む構成（第５の構成）にするとよい。
【００１４】
また、上記第１〜第５いずれかの構成から成る発光体駆動装置において、前記デコーダ部は、前記サンプリングカウンタの出力に基づいて前記整流電圧の周波数を算出する周波数算出部と、前記整流電圧の周波数が所定範囲内に収まっているか否かを判定する周波数判定部と、前記周波数判定部の判定結果に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、をさらに含む構成（第６の構成）にするとよい。
【００１５】
また、上記第１〜第５いずれかの構成から成る発光体駆動装置において、前記デコーダ部は、前記整流電圧の立上り毎に論理レベルが切り替わるマスク信号を生成するマスク信号生成部と、前記マスク信号に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、をさらに含む構成（第７の構成）にするとよい。
【００１６】
また、本発明に係る照明機器は、発光体と、交流電圧を整流して前記整流電圧を生成する整流回路と、前記整流電圧から直流電圧を生成して前記発光体に供給する平滑回路と、前記発光体の駆動電流が流れる電流経路を導通／遮断するスイッチ素子と、前記スイッチ素子のオン／オフ制御を行う上記第１〜第７いずれかの構成から成る発光体駆動装置と、を有する構成（第８の構成）とされている。
【００１７】
なお、上記第８の構成から成る照明機器において、前記駆動電流制御部は、前記スイッチ素子に流れる電流が前記調光信号に基づいて設定される目標値と一致するように前記スイッチ素子のオン／オフ制御を行う構成（第９の構成）にするとよい。
【００１８】
また、上記第８または第９の構成から成る照明機器は、前記交流電圧の位相制御を行うトライアック調光器の保持電流を維持するブリーダ回路をさらに有する構成（第１０の構成）にするとよい。
【００１９】
また、上記第８〜第１０いずれかの構成から成る照明機器において、前記発光体は、ＬＥＤ素子を含む構成（第１１の構成）にするとよい。
【００２０】
また、上記第１１の構成から成る照明機器は、電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトである構成（第１２の構成）にするとよい。
【発明の効果】
【００２１】
本発明によれば、トライアック調光器の誤動作に起因する発光体のフリッカを防ぐことのできる発光体駆動装置、及び、これを用いた照明機器を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】ＬＥＤ照明機器の一構成例を示す図
【図２】デコーダ部１１０の第１構成例を示す図
【図３】コンパレータ１１１及びサンプリングカウンタ１１２の一動作例を示す図
【図４】フィルタ演算部１１４の第１構成例を示す図
【図５】フィルタ演算部１１４の第２構成例を示す図
【図６】デコーダ部１１０の第２構成例を示す図
【図７】デコーダ部１１０の第３構成例を示す図
【図８】デコーダ部１１０の第４構成例を示す図
【図９】第４構成例のマスク処理を説明するためのタイミングチャート
【図１０Ａ】ＬＥＤ照明機器の第１適用例（ＬＥＤランプ）を示す外観図
【図１０Ｂ】ＬＥＤ照明機器の第２適用例（ＬＥＤシーリングライト）を示す外観図
【図１０Ｃ】ＬＥＤ照明機器の第３適用例（ＬＥＤダウンライト）を示す外観図
【図１１Ａ】トライアック調光器の出力波形（正常時）を示す図
【図１１Ｂ】トライアック調光器の出力波形（位相角異常時）を示す図
【図１１Ｃ】トライアック調光器の出力波形（周波数異常時）を示す図
【発明を実施するための形態】
【００２３】
＜ＬＥＤ照明機器＞
図１は、ＬＥＤ照明機器の一構成例を示す図である。本構成例のＬＥＤ照明機器１は、ＬＥＤモジュール１０と、電源モジュール２０と、を有する。
【００２４】
ＬＥＤモジュール１０は、昼光色（色温度５０００Ｋ程度）や電球色（色温度３０００Ｋ程度）の光を発するＬＥＤ照明機器１の光源であり、直列ないしは並列に接続された複数のＬＥＤ素子を含む。
【００２５】
電源モジュール２０は、商用交流電源３０（例えばＡＣ９０〜２２０Ｖ）から供給される交流電圧ＶＩＮを直流電圧ＶＯＵＴ（例えばＤＣ５０Ｖ）に変換してＬＥＤモジュール１０に供給する。電源モジュール２０は、ＬＥＤドライバＩＣ１００と、これに外付けされる種々のディスクリート部品（ダイオードブリッジＤＢ、ブリーダ回路ＢＬＤ、抵抗Ｒ１〜Ｒ５、ダイオードＤ１〜Ｄ４、ツェナダイオードＺＤ、キャパシタＣ１〜Ｃ３、ｎｐｎ型バイポーラトランジスタＱ１、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１、及びトランスＴＲ）をプリント配線基板上に搭載して成る。
【００２６】
商用交流電源３０の第１出力端は、ダイオードブリッジＤＢ１の第１入力端に接続されている。商用交流電源３０の第２出力端は、交流電圧ＶＩＮの位相制御を行うトライアック調光器４０を介して、ダイオードブリッジＤＢ１の第２入力端に接続されている。ダイオードブリッジＤＢ１の第１出力端は、ダイオードＤ１のアノードに接続される一方、ブリーダ回路ＢＬＤを介して接地端にも接続されている。ダイオードＤ１のカソードは、ＬＥＤモジュール１０のアノードに接続されている。ダイオードブリッジＤＢ１の第２出力端は、ブリーダ回路ＢＬＤを介して接地端に接続されている。ブリーダ回路ＢＬＤの制御端は、ＬＥＤドライバＩＣ１００の外部端子Ｔ２に接続されている。
【００２７】
抵抗Ｒ１及びＲ２は、ダイオードブリッジＤＢ１の第１出力端と接地端との間に直列接続されている。抵抗Ｒ１及びＲ２の接続ノード（整流電圧Ｖａの印加端）は、ＬＥＤドライバＩＣ１００の外部端子Ｔ１に接続されている。キャパシタＣ１は、ダイオードＤ１のカソードと接地端との間に接続されている。抵抗Ｒ３の第１端は、ダイオードＤ１のカソードに接続されている。抵抗Ｒ２の第２端は、ツェナダイオードＺＤのカソードとトランジスタＱ１のベースに接続されている。ツェナダイオードＺＤのアノードは、接地端に接続されている。トランジスタＱ１のコレクタは、抵抗Ｒ４を介してダイオードＤ１のカソードに接続されている。トランジスタＱ１のエミッタは、ＬＥＤドライバＩＣ１００の外部端子Ｔ３とダイオードＤ２のカソードに接続されている。ダイオードＤ２のアノードは接地端に接続されている。
【００２８】
ダイオードＤ３のカソードは、ダイオードＤ１のカソードに接続されている。ダイオードＤ３のアノードは、トランジスタＮ１のドレインに接続されている。トランジスタＮ１のソースは、抵抗Ｒ５を介して接地端に接続される一方、ＬＥＤドライバＩＣ１００の外部端子Ｔ５にも接続されている。トランジスタＮ１のゲートは、ＬＥＤドライバＩＣ１００の外部端子Ｔ４に接続されている。キャパシタＣ２の第１端は、ＬＥＤモジュール１０のアノードに接続されている。キャパシタＣ２の第２端は、ＬＥＤモジュール１０のカソードに接続されている。
【００２９】
トランスＴＲを形成する一次巻線Ｌ１の第１端は、ＬＥＤモジュール１０のカソードに接続されている。一次巻線Ｌ１の第２端は、トランジスタＮ１のドレインに接続されている。トランスＴＲを形成する二次巻線Ｌ２の第１端は、ダイオードＤ４のアノードに接続されている。二次巻線Ｌ２の第２端は、接地端に接続されている。ダイオードＤ４のカソードは、ＬＥＤドライバＩＣ１００の外部端子Ｔ３に接続されている。キャパシタＣ３はダイオードＤ４のカソードと接地端との間に接続されている。
【００３０】
＜電源モジュール＞
上記構成から成る電源モジュール２０の基本動作について詳細に説明する。
【００３１】
ダイオードブリッジＤＢは、交流電圧ＶＩＮを全波整流して整流電圧Ｖａを生成する整流回路である。ダイオードＤ１及びキャパシタＣ１は、ダイオードブリッジＤＢの出力を平滑化して直流電圧ＶＯＵＴを生成し、これをＬＥＤモジュール１０に供給する平滑回路である。このように、ダイオードブリッジＤＢ、ダイオードＤ１、及び、キャパシタＣ１は、交流電圧ＶＩＮを直流電圧ＶＯＵＴに変換してＬＥＤモジュール１０に供給するＡＣ／ＤＣ変換部として機能する。なお、ダイオードブリッジＤＢの前段に、ノイズやサージを除去するためのフィルタ回路を設けてもよい。
【００３２】
トランジスタＮ１は、ＬＥＤモジュール１０のカソードから接地端に至る電流経路を導通／遮断するスイッチ素子である。ＬＥＤドライバＩＣ１００は、トランジスタＮ１及び抵抗Ｒ５を介して接地端に流れる電流（ＬＥＤモジュール１０の駆動電流ＩＬＥＤ）が目標値と一致するようにトランジスタＮ１のオン／オフ制御を行う半導体集積回路装置である。トランジスタＮ１がオンされているときには、ダイオードＤ１のカソードからＬＥＤモジュール１０、トランスＴＲの一次巻線Ｌ１、トランジスタＮ１、及び、抵抗Ｒ５を介して接地端に向けた駆動電流ＩＬＥＤが流れる。一方、トランジスタＮ１がオフされているときには、トランスＴＲの一次巻線Ｌ１、ダイオードＤ３、及び、ＬＥＤモジュール１０を介してループ状に駆動電流ＩＬＥＤが流れる。
【００３３】
トランジスタＱ１、抵抗Ｒ３及びＲ４、ダイオードＤ２、並びに、ツェナダイオードＺＤは、ＬＥＤドライバＩＣ１００の起動時にダイオードＤ１のカソードからキャパシタＣ３の充電電流を引き込んで、ＬＥＤドライバＩＣ１００の電源電圧Ｖｂを生成するための簡易レギュレータ（エミッタフォロワ）として機能する。トランスＴＲは、ＬＥＤモジュール１０に流れる駆動電流ＩＬＥＤを利用してＬＥＤドライバＩＣ１００への電力供給を行う。従って、ＬＥＤドライバＩＣ１００の起動後には、トランスＴＲの二次巻線Ｌ２からダイオードＤ４を介する電流経路でキャパシタＣ３の充電動作が行われ、ＬＥＤドライバＩＣ１００への電力供給が継続される。なお、トランスＴＲの巻線比については、ＬＥＤドライバＩＣ１００の動作に必要な電源電圧Ｖｂを鑑みて適宜設定すればよい。
【００３４】
＜ＬＥＤドライバＩＣ＞
次に、ＬＥＤドライバＩＣ１００の内部構成について説明する。ＬＥＤドライバＩＣ１００には、デコーダ部１１０と、減電圧保護部１２０と、レギュレータ部１３０と、ブリーダ制御部１４０と、駆動電流制御部１５０と、ドライバ部１６０と、が集積化されている。なお、ＬＥＤドライバＩＣ１００には、上記以外の回路ブロック（温度保護部、過電圧保護部、過電流保護部、ＬＥＤショート保護部、ＬＥＤオープン保護部、天絡／地絡保護部など）を集積化することも可能である。
【００３５】
デコーダ部１１０は、抵抗Ｒ１及びＲ２の接続ノードから外部端子Ｔ１に印加される整流電圧Ｖａ’（整流電圧Ｖａの分圧電圧）を監視して調光信号とブリーダ制御信号を生成する。デコーダ部１１０を備えたＬＥＤドライバＩＣ１００によれば、交流電圧ＶＩＮの位相制御を行うトライアック調光器４０を用いて、ＬＥＤ照明機器１の調光制御を行うことが可能となる。
【００３６】
減電圧保護部１２０は、外部端子Ｔ３に印加される電源電圧Ｖｂが所定の閾値電圧を下回っているか否かを監視して減電圧保護信号を生成する。
【００３７】
レギュレータ部１３０は、外部端子Ｔ３に印加される電源電圧Ｖｂから所定の内部電源電圧を生成してＬＥＤドライバＩＣ１００の各部に供給する。
【００３８】
ブリーダ制御部１４０は、デコーダ部１１０から入力されるブリーダ制御信号に基づいてブリーダ回路ＢＬＤの駆動制御を行う。このような構成とすることにより、トライアック調光器４０の保持電流が不足するときには、ブリーダ回路ＢＬＤを介してブリーダ電流ＩＢを流すことにより、トライアック調光器４０の正常動作を維持することができる。
【００３９】
駆動電流制御部１５０は、デコーダ部１１０から入力される調光信号に応じてＬＥＤモジュール１０の駆動電流ＩＬＥＤを制御する。具体的に述べると、駆動電流制御部１５０は、外部端子Ｔ５の印加電圧（＝ＩＬＥＤ×Ｒ５）が所定の目標値と一致するようにトランジスタＮ１のオン／オフ制御信号を生成する。なお、上記の目標値は、デコーダ部１１０から入力される調光信号に基づいて設定される。このような構成とすることにより、トライアック調光器４０を用いて、ＬＥＤ照明機器１の調光制御を行うことが可能となる。
【００４０】
ドライバ部１６０は、駆動電流制御部１５０から入力されるオン／オフ制御信号の電流能力を増幅してトランジスタＮ１のゲート信号を生成する。
【００４１】
＜デコーダ部＞
図２は、デコーダ部１１０の第１構成例を示す図である。第１構成例のデコーダ部１１０は、コンパレータ１１１と、サンプリングカウンタ１１２と、デューティ算出部１１３と、フィルタ演算部１１４と、調光信号生成部１１５と、を含む。
【００４２】
コンパレータ１１１は、非反転入力端（＋）に印加される整流電圧Ｖａ’と、反転入力端（−）に印加される所定の閾値電圧Ｖｔｈとを比較して比較信号ＣＭＰを生成する。比較信号ＣＭＰは、整流電圧Ｖａ’が閾値電圧Ｖｔｈよりも高いときにハイレベルとなり、逆に、整流電圧Ｖａ’が閾値電圧Ｖｔｈよりも低いときにローレベルとなる。
【００４３】
サンプリングカウンタ１１２は、比較信号ＣＭＰのハイレベル期間ＴＨとローレベル期間ＴＬを計測する。ハイレベル期間ＴＨは、比較信号ＣＭＰの立上がりエッジから立下りエッジまでの期間を計測することにより取得することができる。ローレベル期間ＴＬは、比較信号ＣＭＰの立下りエッジから立上がりエッジまでの期間を計測することにより取得することができる。
【００４４】
図３は、コンパレータ１１１及びサンプリングカウンタ１１２の一動作例を示す図であり、上から順に、整流電圧Ｖａ’と比較信号ＣＭＰの電圧波形が描写されている。
【００４５】
デューティ算出部１１３は、サンプリングカウンタの出力（ＴＨ、ＴＬ）に基づいて、周期毎に整流電圧Ｖａ’のオンデューティＳ１（＝ＴＨ／（ＴＨ＋ＴＬ））を算出する。整流電圧Ｖａ’のオンデューティＳ１は位相角に相当するので、デューティ算出部１１３を位相角算出部として理解することもできる。
【００４６】
フィルタ演算部１１４は、デューティ算出部１１３から出力されるオンデューティＳ１（デジタル値）にデジタルフィルタ処理を施して突発的なデューティ変動を除外する。
【００４７】
調光信号生成部１１５は、フィルタ演算部１１４から出力されるデジタルフィルタ処理済みのオンデューティＳ２に基づいて調光信号Ｓ３を生成する。
【００４８】
図４は、フィルタ演算部１１４の第１構成例を示す図である。第１構成例のフィルタ演算部１１４は、メディアンフィルタＸを含む。メディアンフィルタＸは、ＦＩＦＯ部Ｘ１と選択部Ｘ２を含む。
【００４９】
ＦＩＦＯ部Ｘ１は、ｎ段（例えば９段）のレジスタを備えており、直近ｎ周期に亘って逐次算出されたデューティ群Ｓ１（１）〜Ｓ１（ｎ）を格納する。
【００５０】
選択部Ｘ２は、ＦＩＦＯ部Ｘ１に格納されたデューティ群Ｓ１（１）〜Ｓ１（ｎ）の中央値またはそれよりも大きい値（例えば上から３番目の値）を選択し、これをフィルタ処理済みのオンデューティＳ２として出力する。
【００５１】
このような構成とすることにより、整流電圧Ｖａ’の突発的なデューティ変動を除外して調光信号Ｓ３を生成することができる。従って、先出の図８Ｂで示したように、トライアック調光器４０の出力波形に位相角異常が生じた場合であっても、ＬＥＤモジュール１０の意図しない輝度変動を防止してフリッカを抑制することが可能となる。
【００５２】
なお、直近ｎ周期分のデューティ群Ｓ１（１）〜Ｓ１（ｎ）を単純に平均化した場合、オンデューティＳ１の異常低下に起因して調光信号Ｓ３に多少なりとも意図しない低下を生じるが、上記構成によれば、突発的なデューティ変動をより適切に除外して、調光信号Ｓ３の意図に反した変動を抑制することが可能となる。
【００５３】
図５は、フィルタ演算部１１４の第２構成例を示す図である。第２構成例のフィルタ演算部１１４は、第１構成例で構成要素して挙げられたメディアンフィルタＸに加えて、ヒステリシスフィルタＹと、ＦＩＲ［Finite Impulse Response］フィルタＺを含む。
【００５４】
ヒステリシスフィルタＹは、入力値と出力値との差分が所定範囲内に収まっているときには出力値を変更しない特性を有するデジタルフィルタの一種である。ヒステリシスフィルタＹは、メディアンフィルタＸの前段に設けられている。
【００５５】
ＦＩＲフィルタＺは、複数の入力値に対して重み付けのある移動平均処理を施すデジタルフィルタの一種である。ＦＩＲフィルタＺは、メディアンフィルタＸの後段に設けられている。
【００５６】
このような構成とすることにより、ＬＥＤモジュール１０のフリッカをさらに抑制することが可能となる。
【００５７】
図６は、デコーダ部１１０の第２構成例を示す図である。第２構成例のデコーダ部１１０は、第１構成例（図２）のデコーダ１１０とほぼ同様の構成であり、周波数算出部１１６、周波数判定部１１７、及び、マスク処理部１１８が追加された点に特徴を有する。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。
【００５８】
周波数算出部１１６は、サンプリングカウンタ１１２の出力（ＴＨ、ＴＬ）に基づいて整流電圧Ｖａ’の周波数Ｓ４（＝１／（ＴＨ＋ＴＬ））を算出する。整流電圧Ｖａ’の周波数Ｓ４は周期Ｔ（＝ＴＨ＋ＴＬ）の逆数であるため、周波数算出部１１６を周期算出部として理解することも可能である。
【００５９】
周波数判定部１１７は、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内（例えば７６．３〜１５２．６Ｈｚ（商用交流電源３０の発振周波数１００〜１２０Ｈｚに対して±２０％の許容誤差を含む範囲）に収まっているか否かを判定して判定結果信号Ｓ５を出力する。判定結果信号Ｓ５は、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内に収まっているときにハイレベルとなり、逆に、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内に収まっていないときにローレベルとなる。
【００６０】
マスク処理部１１８は、判定結果信号Ｓ５に基づいて、デューティ算出部１１３から出力されるオンデューティＳ１にマスク処理を施す。具体的に述べると、マスク処理部１１８は、判定結果信号Ｓ５がハイレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達し、逆に、判定結果信号Ｓ５がローレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する。
【００６１】
なお、図６では説明の便宜上、マスク処理部１１８がオンデューティＳ１の導通／遮断を行う論理ゲートであるかのように描写されているが、整流電圧Ｖａ’の周波数異常時に検出されたオンデューティＳ１を後段のデジタル処理対象から除外し得る限り、いかなる構成を採用しても構わない。例えば、マスク処理部１１８は、判定結果信号Ｓ５に応じてＦＩＦＯ部Ｘ１（図４を参照）へのデータ格納を許可／禁止する構成としても構わない。
【００６２】
このような構成とすることにより、先出の図８Ｃで示したように、トライアック調光器４０の出力波形に周波数異常が生じた場合であっても、ＬＥＤモジュール１０の意図しないオン／オフ動作を防止してフリッカを抑制することが可能となる。
【００６３】
図７は、デコーダ部１１０の第３構成例を示す図である。第３構成例のデコーダ部１１０は、第２構成例（図６）のデコーダ１１０とほぼ同様の構成であり、フィルタ演算部１１４が取り除かれた点に特徴を有する。
【００６４】
このように、整流電圧Ｖａ’の位相角異常に起因するフリッカを抑制するための第１の技術的特徴（フィルタ演算部１１４）と、整流電圧Ｖａ’の周波数異常に起因するフリッカを抑制するための第２の技術的特徴（周波数算出部１１６、周波数判定部１１７、マスク処理部１１８）は、それぞれ独立して適用することが可能である。
【００６５】
なお、第１構成例（図２）は、上記第１の技術的特徴のみを適用した構成であり、第２構成例（図６）は、上記第１及び第２の技術的特徴を併せて適用した構成であり、第３構成例（図７）は、上記第２の技術的特徴のみを適用した構成であると言える。
【００６６】
図８は、デコーダ部１１０の第４構成例を示す図である。第４構成例のデコーダ部１１０は、第１構成例（図２）のデコーダ１１０とほぼ同様の構成であり、マスク処理部１１８とマスク信号生成部１１９が追加された点に特徴を有する。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では第４構成例の特徴部分について重点的な説明を行う。
【００６７】
マスク処理部１１８は、マスク信号Ｓ６に基づいて、デューティ算出部１１３から出力されるオンデューティＳ１にマスク処理を施す。具体的に述べると、マスク処理部１１８は、マスク信号Ｓ６がハイレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達し、逆に、マスク信号Ｓ６がローレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する。
【００６８】
マスク信号生成部１１９は、整流電圧Ｖａ’の立上り毎に論理レベルが切り替わるマスク信号Ｓ６を生成する。具体的に述べると、マスク信号Ｓ６は、整流電圧Ｖａ’の奇数番目の立上り毎にハイレベルとなり、整流電圧Ｖａ’の偶数番目の立上り毎にローレベルとなる。このようなマスク信号Ｓ６を用いたマスク処理の技術的意義について、図９を参照しながら詳細に説明する。
【００６９】
図９は、第４構成例のマスク処理を説明するためのタイミングチャートであり、上から順に、交流電圧ＶＩＮ、整流電圧Ｖａ’、及び、マスク信号生成部１１９が描写されている。なお、図９では、時刻ｔ１〜ｔ１０の順に時間が経過していくものとする。
【００７０】
交流電圧ＶＩＮの出力期間（１）〜（４）は、トライアック調光器４０を操作しない限り、理想的には正負に依ることなく常に一定期間となるはずである。しかしながら、実際には、負出力期間（１）及び（３）と正出力期間（２）及び（４）との間に僅かながら誤差が生じるので、整流電圧Ｖａ’のオンデューティが周期的（交互）に変動してしまい、ＬＥＤモジュール１０のフリッカが発生するという問題があった。なお、上記誤差の大きさは、環境によって様々であり、一概に補正することは困難であった。
【００７１】
そこで、第４構成例のデコーダ部１１０は、マスク処理部１１８とマスク信号生成部１１９を用いることにより、整流電圧Ｖａ’の奇数番目（１）’及び（３）’の立ち上がり時（マスク信号Ｓ６のハイレベル期間）には、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達する一方、整流電圧Ｖａ’の偶数番目（２）’及び（４）’の立ち上がり時（マスク信号Ｓ６のローレベル期間）には、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する構成とされている。
【００７２】
すなわち、第４構成例のデコーダ部１１０は、交流電圧ＶＩＮの負出力期間（１）及び（３）にのみ、整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成（更新）を行う構成とされている。
【００７３】
このような構成とすることにより、ＬＥＤモジュール１０の輝度は、負出力期間（１）及び（３）のオンデューティのみに応じて決定されるので、交流電圧ＶＩＮの負出力期間（１）及び（３）と正出力期間（２）及び（４）との間に誤差が生じた場合であっても、ＬＥＤモジュール１０のフリッカを生じることはなくなる。
【００７４】
なお、上記では、交流電圧ＶＩＮの負出力期間（１）及び（３）にのみ整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成を行う構成を例に挙げて説明を行ったが、第４構成例のマスク処理はこれに限定されるものではなく、上記とは逆に、交流電圧ＶＩＮの正出力期間（２）及び（４）にのみ整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成を行う構成としても構わない。
【００７５】
＜ＬＥＤ照明機器の具体的な適用例＞
図１０Ａ〜図１０Ｃは、それぞれ、ＬＥＤ照明機器１の第１〜第３適用例を示す外観図である。図１０Ａには、電球形ＬＥＤランプ１ａ、環形ＬＥＤランプ１ｂ、及び、直管形ＬＥＤランプ１ｃが示されている。また、図１０Ｂには、ＬＥＤシーリングライト１ｄが示されており、図１０Ｃには、ＬＥＤダウンライト１ｅが示されている。これらの図示はいずれも例示であり、ＬＥＤ照明機器１は、多種多様な形態で用いることが可能である。
【００７６】
＜その他の変形例＞
なお、上記の実施形態では、ＬＥＤドライバＩＣに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、他の発光体（例えば有機ＥＬ［electro-luminescence］）を駆動する発光体駆動装置全般に広く適用することが可能である。
【００７７】
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７８】
本発明は、例えば、トライアック調光方式に対応したＬＥＤドライバＩＣの信頼性を高めるための技術として好適に利用することが可能である。
【符号の説明】
【００７９】
１ ＬＥＤ照明機器
１ａ 電球形ＬＥＤランプ
１ｂ 環形ＬＥＤランプ
１ｃ 直管形ＬＥＤランプ
１ｄ シーリングライト
１ｅ ダウンライト
１０ ＬＥＤモジュール
２０ 電源モジュール
３０ 商用交流電源
４０ トライアック調光器
１００ ＬＥＤドライバＩＣ
１１０ デコーダ部
１１１ コンパレータ
１１２ サンプリングカウンタ
１１３ デューティ算出部
１１４ フィルタ演算部
１１５ 調光信号生成部
１１６ 周波数算出部
１１７ 周波数判定部
１１８ マスク処理部
１１９ マスク信号生成部
１２０ 減電圧保護部（ＵＶＬＯ部）
１３０ レギュレータ部
１４０ ブリーダ制御部
１５０ 駆動電流制御部
１６０ ドライバ部
ＤＢ ダイオードブリッジ
ＢＬＤ ブリーダ回路
Ｒ１〜Ｒ５ 抵抗
Ｄ１〜Ｄ４ ダイオード
ＺＤ ツェナダイオード
Ｃ１〜Ｃ３ キャパシタ
Ｑ１ ｎｐｎ型バイポーラトランジスタ
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＴＲ トランス
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｘ メディアンフィルタ
Ｘ１ ＦＩＦＯ部
Ｘ２ 選択部
Ｙ ヒステリシスフィルタ
Ｚ ＦＩＲフィルタ
【技術分野】
【０００１】
本発明は、ＬＥＤ［light emitting diode］などの発光体を駆動する発光体駆動装置、及び、これを用いた照明機器に関するものである。
【背景技術】
【０００２】
近年、トライアック（双方向サイリスタ）調光方式に対応したＬＥＤドライバＩＣが種々実用化されている。トライアック調光方式は、白熱電球などの調光方式として従来から採用されてきた調光方式である。従って、トライアック調光方式に対応したＬＥＤドライバＩＣを用いれば、既設のトライアック調光器を流用してＬＥＤ照明機器の調光制御を行うことが可能となる。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−７３６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、トライアック調光器は、所定値以上の保持電流を流しておかなければ、誤動作を生じる構造である。図１１Ａ〜図１１Ｃは、それぞれ、トライアック調光器の出力波形を示す図である。なお、図１１Ａは正常時の出力波形、図１１Ｂは位相角異常時の出力波形、図１１Ｃは周波数異常時の出力波形をそれぞれ示している。
【０００６】
例えば、図１１Ｂで示したように、トライアック調光器の出力波形に位相角異常が生じた場合には、ＬＥＤの輝度が意図せずに変動してフリッカが発生する。また、例えば、図１１Ｃで示したように、トライアック調光器の出力波形に周波数異常が生じた場合には、ＬＥＤが意図に反したオン／オフを繰り返してフリッカが発生する。図１１Ｂ及び図１１Ｃでは、ある周期Ｔにおいて上記の異常が突発的に生じる様子が例示されているが、上記の異常は複数の周期Ｔに亘って定常的に生じるおそれもある。
【０００７】
なお、従来のＬＥＤドライバＩＣでは、トライアック調光器の誤動作対策として、トライアック調光器の保持電流を維持するためのブリーダ回路や、トライアック調光器の出力波形にフィルタ処理を施すＲＣフィルタなどが外付けされていたが、ＬＥＤのフリッカを完全に排除することが難しかった。
【０００８】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、トライアック調光器の誤動作に起因する発光体のフリッカを防ぐことのできる発光体駆動装置、及び、これを用いた照明機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る発光体駆動装置は、整流電圧を監視して調光信号を生成するデコーダ部と、前記調光信号に応じて発光体の駆動電流を制御する駆動電流制御部と、を有し、前記デコーダ部は、前記整流電圧と所定の閾値電圧とを比較して比較信号を生成するコンパレータと、前記比較信号のハイレベル期間とローレベル期間を計測するサンプリングカウンタと、前記サンプリングカウンタの出力に基づいて前記整流電圧のデューティを算出するデューティ算出部と、前記デューティ算出部の出力にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部と、前記フィルタ演算部の出力に基づいて前記調光信号を生成する調光信号生成部と、を含む構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る発光体駆動装置において、前記フィルタ演算部は、メディアンフィルタを含む構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る発光体駆動装置において、前記メディアンフィルタは、複数の周期に亘って逐次算出されたデューティ群を格納するＦＩＦＯ部と、前記ＦＩＦＯ部に格納されたデューティ群の中央値またはそれよりも大きい値を選択して出力する選択部と、を含む構成（第３の構成）にするとよい。
【００１２】
また、上記第２または第３の構成から成る発光体駆動装置において、前記フィルタ演算部は、ヒステリシスフィルタをさらに含む構成（第４の構成）にするとよい。
【００１３】
また、上記第２〜第４いずれかの構成から成る発光体駆動装置において、前記フィルタ演算部は、ＦＩＲフィルタをさらに含む構成（第５の構成）にするとよい。
【００１４】
また、上記第１〜第５いずれかの構成から成る発光体駆動装置において、前記デコーダ部は、前記サンプリングカウンタの出力に基づいて前記整流電圧の周波数を算出する周波数算出部と、前記整流電圧の周波数が所定範囲内に収まっているか否かを判定する周波数判定部と、前記周波数判定部の判定結果に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、をさらに含む構成（第６の構成）にするとよい。
【００１５】
また、上記第１〜第５いずれかの構成から成る発光体駆動装置において、前記デコーダ部は、前記整流電圧の立上り毎に論理レベルが切り替わるマスク信号を生成するマスク信号生成部と、前記マスク信号に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、をさらに含む構成（第７の構成）にするとよい。
【００１６】
また、本発明に係る照明機器は、発光体と、交流電圧を整流して前記整流電圧を生成する整流回路と、前記整流電圧から直流電圧を生成して前記発光体に供給する平滑回路と、前記発光体の駆動電流が流れる電流経路を導通／遮断するスイッチ素子と、前記スイッチ素子のオン／オフ制御を行う上記第１〜第７いずれかの構成から成る発光体駆動装置と、を有する構成（第８の構成）とされている。
【００１７】
なお、上記第８の構成から成る照明機器において、前記駆動電流制御部は、前記スイッチ素子に流れる電流が前記調光信号に基づいて設定される目標値と一致するように前記スイッチ素子のオン／オフ制御を行う構成（第９の構成）にするとよい。
【００１８】
また、上記第８または第９の構成から成る照明機器は、前記交流電圧の位相制御を行うトライアック調光器の保持電流を維持するブリーダ回路をさらに有する構成（第１０の構成）にするとよい。
【００１９】
また、上記第８〜第１０いずれかの構成から成る照明機器において、前記発光体は、ＬＥＤ素子を含む構成（第１１の構成）にするとよい。
【００２０】
また、上記第１１の構成から成る照明機器は、電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトである構成（第１２の構成）にするとよい。
【発明の効果】
【００２１】
本発明によれば、トライアック調光器の誤動作に起因する発光体のフリッカを防ぐことのできる発光体駆動装置、及び、これを用いた照明機器を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】ＬＥＤ照明機器の一構成例を示す図
【図２】デコーダ部１１０の第１構成例を示す図
【図３】コンパレータ１１１及びサンプリングカウンタ１１２の一動作例を示す図
【図４】フィルタ演算部１１４の第１構成例を示す図
【図５】フィルタ演算部１１４の第２構成例を示す図
【図６】デコーダ部１１０の第２構成例を示す図
【図７】デコーダ部１１０の第３構成例を示す図
【図８】デコーダ部１１０の第４構成例を示す図
【図９】第４構成例のマスク処理を説明するためのタイミングチャート
【図１０Ａ】ＬＥＤ照明機器の第１適用例（ＬＥＤランプ）を示す外観図
【図１０Ｂ】ＬＥＤ照明機器の第２適用例（ＬＥＤシーリングライト）を示す外観図
【図１０Ｃ】ＬＥＤ照明機器の第３適用例（ＬＥＤダウンライト）を示す外観図
【図１１Ａ】トライアック調光器の出力波形（正常時）を示す図
【図１１Ｂ】トライアック調光器の出力波形（位相角異常時）を示す図
【図１１Ｃ】トライアック調光器の出力波形（周波数異常時）を示す図
【発明を実施するための形態】
【００２３】
＜ＬＥＤ照明機器＞
図１は、ＬＥＤ照明機器の一構成例を示す図である。本構成例のＬＥＤ照明機器１は、ＬＥＤモジュール１０と、電源モジュール２０と、を有する。
【００２４】
ＬＥＤモジュール１０は、昼光色（色温度５０００Ｋ程度）や電球色（色温度３０００Ｋ程度）の光を発するＬＥＤ照明機器１の光源であり、直列ないしは並列に接続された複数のＬＥＤ素子を含む。
【００２５】
電源モジュール２０は、商用交流電源３０（例えばＡＣ９０〜２２０Ｖ）から供給される交流電圧ＶＩＮを直流電圧ＶＯＵＴ（例えばＤＣ５０Ｖ）に変換してＬＥＤモジュール１０に供給する。電源モジュール２０は、ＬＥＤドライバＩＣ１００と、これに外付けされる種々のディスクリート部品（ダイオードブリッジＤＢ、ブリーダ回路ＢＬＤ、抵抗Ｒ１〜Ｒ５、ダイオードＤ１〜Ｄ４、ツェナダイオードＺＤ、キャパシタＣ１〜Ｃ３、ｎｐｎ型バイポーラトランジスタＱ１、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１、及びトランスＴＲ）をプリント配線基板上に搭載して成る。
【００２６】
商用交流電源３０の第１出力端は、ダイオードブリッジＤＢ１の第１入力端に接続されている。商用交流電源３０の第２出力端は、交流電圧ＶＩＮの位相制御を行うトライアック調光器４０を介して、ダイオードブリッジＤＢ１の第２入力端に接続されている。ダイオードブリッジＤＢ１の第１出力端は、ダイオードＤ１のアノードに接続される一方、ブリーダ回路ＢＬＤを介して接地端にも接続されている。ダイオードＤ１のカソードは、ＬＥＤモジュール１０のアノードに接続されている。ダイオードブリッジＤＢ１の第２出力端は、ブリーダ回路ＢＬＤを介して接地端に接続されている。ブリーダ回路ＢＬＤの制御端は、ＬＥＤドライバＩＣ１００の外部端子Ｔ２に接続されている。
【００２７】
抵抗Ｒ１及びＲ２は、ダイオードブリッジＤＢ１の第１出力端と接地端との間に直列接続されている。抵抗Ｒ１及びＲ２の接続ノード（整流電圧Ｖａの印加端）は、ＬＥＤドライバＩＣ１００の外部端子Ｔ１に接続されている。キャパシタＣ１は、ダイオードＤ１のカソードと接地端との間に接続されている。抵抗Ｒ３の第１端は、ダイオードＤ１のカソードに接続されている。抵抗Ｒ２の第２端は、ツェナダイオードＺＤのカソードとトランジスタＱ１のベースに接続されている。ツェナダイオードＺＤのアノードは、接地端に接続されている。トランジスタＱ１のコレクタは、抵抗Ｒ４を介してダイオードＤ１のカソードに接続されている。トランジスタＱ１のエミッタは、ＬＥＤドライバＩＣ１００の外部端子Ｔ３とダイオードＤ２のカソードに接続されている。ダイオードＤ２のアノードは接地端に接続されている。
【００２８】
ダイオードＤ３のカソードは、ダイオードＤ１のカソードに接続されている。ダイオードＤ３のアノードは、トランジスタＮ１のドレインに接続されている。トランジスタＮ１のソースは、抵抗Ｒ５を介して接地端に接続される一方、ＬＥＤドライバＩＣ１００の外部端子Ｔ５にも接続されている。トランジスタＮ１のゲートは、ＬＥＤドライバＩＣ１００の外部端子Ｔ４に接続されている。キャパシタＣ２の第１端は、ＬＥＤモジュール１０のアノードに接続されている。キャパシタＣ２の第２端は、ＬＥＤモジュール１０のカソードに接続されている。
【００２９】
トランスＴＲを形成する一次巻線Ｌ１の第１端は、ＬＥＤモジュール１０のカソードに接続されている。一次巻線Ｌ１の第２端は、トランジスタＮ１のドレインに接続されている。トランスＴＲを形成する二次巻線Ｌ２の第１端は、ダイオードＤ４のアノードに接続されている。二次巻線Ｌ２の第２端は、接地端に接続されている。ダイオードＤ４のカソードは、ＬＥＤドライバＩＣ１００の外部端子Ｔ３に接続されている。キャパシタＣ３はダイオードＤ４のカソードと接地端との間に接続されている。
【００３０】
＜電源モジュール＞
上記構成から成る電源モジュール２０の基本動作について詳細に説明する。
【００３１】
ダイオードブリッジＤＢは、交流電圧ＶＩＮを全波整流して整流電圧Ｖａを生成する整流回路である。ダイオードＤ１及びキャパシタＣ１は、ダイオードブリッジＤＢの出力を平滑化して直流電圧ＶＯＵＴを生成し、これをＬＥＤモジュール１０に供給する平滑回路である。このように、ダイオードブリッジＤＢ、ダイオードＤ１、及び、キャパシタＣ１は、交流電圧ＶＩＮを直流電圧ＶＯＵＴに変換してＬＥＤモジュール１０に供給するＡＣ／ＤＣ変換部として機能する。なお、ダイオードブリッジＤＢの前段に、ノイズやサージを除去するためのフィルタ回路を設けてもよい。
【００３２】
トランジスタＮ１は、ＬＥＤモジュール１０のカソードから接地端に至る電流経路を導通／遮断するスイッチ素子である。ＬＥＤドライバＩＣ１００は、トランジスタＮ１及び抵抗Ｒ５を介して接地端に流れる電流（ＬＥＤモジュール１０の駆動電流ＩＬＥＤ）が目標値と一致するようにトランジスタＮ１のオン／オフ制御を行う半導体集積回路装置である。トランジスタＮ１がオンされているときには、ダイオードＤ１のカソードからＬＥＤモジュール１０、トランスＴＲの一次巻線Ｌ１、トランジスタＮ１、及び、抵抗Ｒ５を介して接地端に向けた駆動電流ＩＬＥＤが流れる。一方、トランジスタＮ１がオフされているときには、トランスＴＲの一次巻線Ｌ１、ダイオードＤ３、及び、ＬＥＤモジュール１０を介してループ状に駆動電流ＩＬＥＤが流れる。
【００３３】
トランジスタＱ１、抵抗Ｒ３及びＲ４、ダイオードＤ２、並びに、ツェナダイオードＺＤは、ＬＥＤドライバＩＣ１００の起動時にダイオードＤ１のカソードからキャパシタＣ３の充電電流を引き込んで、ＬＥＤドライバＩＣ１００の電源電圧Ｖｂを生成するための簡易レギュレータ（エミッタフォロワ）として機能する。トランスＴＲは、ＬＥＤモジュール１０に流れる駆動電流ＩＬＥＤを利用してＬＥＤドライバＩＣ１００への電力供給を行う。従って、ＬＥＤドライバＩＣ１００の起動後には、トランスＴＲの二次巻線Ｌ２からダイオードＤ４を介する電流経路でキャパシタＣ３の充電動作が行われ、ＬＥＤドライバＩＣ１００への電力供給が継続される。なお、トランスＴＲの巻線比については、ＬＥＤドライバＩＣ１００の動作に必要な電源電圧Ｖｂを鑑みて適宜設定すればよい。
【００３４】
＜ＬＥＤドライバＩＣ＞
次に、ＬＥＤドライバＩＣ１００の内部構成について説明する。ＬＥＤドライバＩＣ１００には、デコーダ部１１０と、減電圧保護部１２０と、レギュレータ部１３０と、ブリーダ制御部１４０と、駆動電流制御部１５０と、ドライバ部１６０と、が集積化されている。なお、ＬＥＤドライバＩＣ１００には、上記以外の回路ブロック（温度保護部、過電圧保護部、過電流保護部、ＬＥＤショート保護部、ＬＥＤオープン保護部、天絡／地絡保護部など）を集積化することも可能である。
【００３５】
デコーダ部１１０は、抵抗Ｒ１及びＲ２の接続ノードから外部端子Ｔ１に印加される整流電圧Ｖａ’（整流電圧Ｖａの分圧電圧）を監視して調光信号とブリーダ制御信号を生成する。デコーダ部１１０を備えたＬＥＤドライバＩＣ１００によれば、交流電圧ＶＩＮの位相制御を行うトライアック調光器４０を用いて、ＬＥＤ照明機器１の調光制御を行うことが可能となる。
【００３６】
減電圧保護部１２０は、外部端子Ｔ３に印加される電源電圧Ｖｂが所定の閾値電圧を下回っているか否かを監視して減電圧保護信号を生成する。
【００３７】
レギュレータ部１３０は、外部端子Ｔ３に印加される電源電圧Ｖｂから所定の内部電源電圧を生成してＬＥＤドライバＩＣ１００の各部に供給する。
【００３８】
ブリーダ制御部１４０は、デコーダ部１１０から入力されるブリーダ制御信号に基づいてブリーダ回路ＢＬＤの駆動制御を行う。このような構成とすることにより、トライアック調光器４０の保持電流が不足するときには、ブリーダ回路ＢＬＤを介してブリーダ電流ＩＢを流すことにより、トライアック調光器４０の正常動作を維持することができる。
【００３９】
駆動電流制御部１５０は、デコーダ部１１０から入力される調光信号に応じてＬＥＤモジュール１０の駆動電流ＩＬＥＤを制御する。具体的に述べると、駆動電流制御部１５０は、外部端子Ｔ５の印加電圧（＝ＩＬＥＤ×Ｒ５）が所定の目標値と一致するようにトランジスタＮ１のオン／オフ制御信号を生成する。なお、上記の目標値は、デコーダ部１１０から入力される調光信号に基づいて設定される。このような構成とすることにより、トライアック調光器４０を用いて、ＬＥＤ照明機器１の調光制御を行うことが可能となる。
【００４０】
ドライバ部１６０は、駆動電流制御部１５０から入力されるオン／オフ制御信号の電流能力を増幅してトランジスタＮ１のゲート信号を生成する。
【００４１】
＜デコーダ部＞
図２は、デコーダ部１１０の第１構成例を示す図である。第１構成例のデコーダ部１１０は、コンパレータ１１１と、サンプリングカウンタ１１２と、デューティ算出部１１３と、フィルタ演算部１１４と、調光信号生成部１１５と、を含む。
【００４２】
コンパレータ１１１は、非反転入力端（＋）に印加される整流電圧Ｖａ’と、反転入力端（−）に印加される所定の閾値電圧Ｖｔｈとを比較して比較信号ＣＭＰを生成する。比較信号ＣＭＰは、整流電圧Ｖａ’が閾値電圧Ｖｔｈよりも高いときにハイレベルとなり、逆に、整流電圧Ｖａ’が閾値電圧Ｖｔｈよりも低いときにローレベルとなる。
【００４３】
サンプリングカウンタ１１２は、比較信号ＣＭＰのハイレベル期間ＴＨとローレベル期間ＴＬを計測する。ハイレベル期間ＴＨは、比較信号ＣＭＰの立上がりエッジから立下りエッジまでの期間を計測することにより取得することができる。ローレベル期間ＴＬは、比較信号ＣＭＰの立下りエッジから立上がりエッジまでの期間を計測することにより取得することができる。
【００４４】
図３は、コンパレータ１１１及びサンプリングカウンタ１１２の一動作例を示す図であり、上から順に、整流電圧Ｖａ’と比較信号ＣＭＰの電圧波形が描写されている。
【００４５】
デューティ算出部１１３は、サンプリングカウンタの出力（ＴＨ、ＴＬ）に基づいて、周期毎に整流電圧Ｖａ’のオンデューティＳ１（＝ＴＨ／（ＴＨ＋ＴＬ））を算出する。整流電圧Ｖａ’のオンデューティＳ１は位相角に相当するので、デューティ算出部１１３を位相角算出部として理解することもできる。
【００４６】
フィルタ演算部１１４は、デューティ算出部１１３から出力されるオンデューティＳ１（デジタル値）にデジタルフィルタ処理を施して突発的なデューティ変動を除外する。
【００４７】
調光信号生成部１１５は、フィルタ演算部１１４から出力されるデジタルフィルタ処理済みのオンデューティＳ２に基づいて調光信号Ｓ３を生成する。
【００４８】
図４は、フィルタ演算部１１４の第１構成例を示す図である。第１構成例のフィルタ演算部１１４は、メディアンフィルタＸを含む。メディアンフィルタＸは、ＦＩＦＯ部Ｘ１と選択部Ｘ２を含む。
【００４９】
ＦＩＦＯ部Ｘ１は、ｎ段（例えば９段）のレジスタを備えており、直近ｎ周期に亘って逐次算出されたデューティ群Ｓ１（１）〜Ｓ１（ｎ）を格納する。
【００５０】
選択部Ｘ２は、ＦＩＦＯ部Ｘ１に格納されたデューティ群Ｓ１（１）〜Ｓ１（ｎ）の中央値またはそれよりも大きい値（例えば上から３番目の値）を選択し、これをフィルタ処理済みのオンデューティＳ２として出力する。
【００５１】
このような構成とすることにより、整流電圧Ｖａ’の突発的なデューティ変動を除外して調光信号Ｓ３を生成することができる。従って、先出の図８Ｂで示したように、トライアック調光器４０の出力波形に位相角異常が生じた場合であっても、ＬＥＤモジュール１０の意図しない輝度変動を防止してフリッカを抑制することが可能となる。
【００５２】
なお、直近ｎ周期分のデューティ群Ｓ１（１）〜Ｓ１（ｎ）を単純に平均化した場合、オンデューティＳ１の異常低下に起因して調光信号Ｓ３に多少なりとも意図しない低下を生じるが、上記構成によれば、突発的なデューティ変動をより適切に除外して、調光信号Ｓ３の意図に反した変動を抑制することが可能となる。
【００５３】
図５は、フィルタ演算部１１４の第２構成例を示す図である。第２構成例のフィルタ演算部１１４は、第１構成例で構成要素して挙げられたメディアンフィルタＸに加えて、ヒステリシスフィルタＹと、ＦＩＲ［Finite Impulse Response］フィルタＺを含む。
【００５４】
ヒステリシスフィルタＹは、入力値と出力値との差分が所定範囲内に収まっているときには出力値を変更しない特性を有するデジタルフィルタの一種である。ヒステリシスフィルタＹは、メディアンフィルタＸの前段に設けられている。
【００５５】
ＦＩＲフィルタＺは、複数の入力値に対して重み付けのある移動平均処理を施すデジタルフィルタの一種である。ＦＩＲフィルタＺは、メディアンフィルタＸの後段に設けられている。
【００５６】
このような構成とすることにより、ＬＥＤモジュール１０のフリッカをさらに抑制することが可能となる。
【００５７】
図６は、デコーダ部１１０の第２構成例を示す図である。第２構成例のデコーダ部１１０は、第１構成例（図２）のデコーダ１１０とほぼ同様の構成であり、周波数算出部１１６、周波数判定部１１７、及び、マスク処理部１１８が追加された点に特徴を有する。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。
【００５８】
周波数算出部１１６は、サンプリングカウンタ１１２の出力（ＴＨ、ＴＬ）に基づいて整流電圧Ｖａ’の周波数Ｓ４（＝１／（ＴＨ＋ＴＬ））を算出する。整流電圧Ｖａ’の周波数Ｓ４は周期Ｔ（＝ＴＨ＋ＴＬ）の逆数であるため、周波数算出部１１６を周期算出部として理解することも可能である。
【００５９】
周波数判定部１１７は、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内（例えば７６．３〜１５２．６Ｈｚ（商用交流電源３０の発振周波数１００〜１２０Ｈｚに対して±２０％の許容誤差を含む範囲）に収まっているか否かを判定して判定結果信号Ｓ５を出力する。判定結果信号Ｓ５は、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内に収まっているときにハイレベルとなり、逆に、整流電圧Ｖａ’の周波数Ｓ４が所定範囲内に収まっていないときにローレベルとなる。
【００６０】
マスク処理部１１８は、判定結果信号Ｓ５に基づいて、デューティ算出部１１３から出力されるオンデューティＳ１にマスク処理を施す。具体的に述べると、マスク処理部１１８は、判定結果信号Ｓ５がハイレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達し、逆に、判定結果信号Ｓ５がローレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する。
【００６１】
なお、図６では説明の便宜上、マスク処理部１１８がオンデューティＳ１の導通／遮断を行う論理ゲートであるかのように描写されているが、整流電圧Ｖａ’の周波数異常時に検出されたオンデューティＳ１を後段のデジタル処理対象から除外し得る限り、いかなる構成を採用しても構わない。例えば、マスク処理部１１８は、判定結果信号Ｓ５に応じてＦＩＦＯ部Ｘ１（図４を参照）へのデータ格納を許可／禁止する構成としても構わない。
【００６２】
このような構成とすることにより、先出の図８Ｃで示したように、トライアック調光器４０の出力波形に周波数異常が生じた場合であっても、ＬＥＤモジュール１０の意図しないオン／オフ動作を防止してフリッカを抑制することが可能となる。
【００６３】
図７は、デコーダ部１１０の第３構成例を示す図である。第３構成例のデコーダ部１１０は、第２構成例（図６）のデコーダ１１０とほぼ同様の構成であり、フィルタ演算部１１４が取り除かれた点に特徴を有する。
【００６４】
このように、整流電圧Ｖａ’の位相角異常に起因するフリッカを抑制するための第１の技術的特徴（フィルタ演算部１１４）と、整流電圧Ｖａ’の周波数異常に起因するフリッカを抑制するための第２の技術的特徴（周波数算出部１１６、周波数判定部１１７、マスク処理部１１８）は、それぞれ独立して適用することが可能である。
【００６５】
なお、第１構成例（図２）は、上記第１の技術的特徴のみを適用した構成であり、第２構成例（図６）は、上記第１及び第２の技術的特徴を併せて適用した構成であり、第３構成例（図７）は、上記第２の技術的特徴のみを適用した構成であると言える。
【００６６】
図８は、デコーダ部１１０の第４構成例を示す図である。第４構成例のデコーダ部１１０は、第１構成例（図２）のデコーダ１１０とほぼ同様の構成であり、マスク処理部１１８とマスク信号生成部１１９が追加された点に特徴を有する。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では第４構成例の特徴部分について重点的な説明を行う。
【００６７】
マスク処理部１１８は、マスク信号Ｓ６に基づいて、デューティ算出部１１３から出力されるオンデューティＳ１にマスク処理を施す。具体的に述べると、マスク処理部１１８は、マスク信号Ｓ６がハイレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達し、逆に、マスク信号Ｓ６がローレベルであるときには、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する。
【００６８】
マスク信号生成部１１９は、整流電圧Ｖａ’の立上り毎に論理レベルが切り替わるマスク信号Ｓ６を生成する。具体的に述べると、マスク信号Ｓ６は、整流電圧Ｖａ’の奇数番目の立上り毎にハイレベルとなり、整流電圧Ｖａ’の偶数番目の立上り毎にローレベルとなる。このようなマスク信号Ｓ６を用いたマスク処理の技術的意義について、図９を参照しながら詳細に説明する。
【００６９】
図９は、第４構成例のマスク処理を説明するためのタイミングチャートであり、上から順に、交流電圧ＶＩＮ、整流電圧Ｖａ’、及び、マスク信号生成部１１９が描写されている。なお、図９では、時刻ｔ１〜ｔ１０の順に時間が経過していくものとする。
【００７０】
交流電圧ＶＩＮの出力期間（１）〜（４）は、トライアック調光器４０を操作しない限り、理想的には正負に依ることなく常に一定期間となるはずである。しかしながら、実際には、負出力期間（１）及び（３）と正出力期間（２）及び（４）との間に僅かながら誤差が生じるので、整流電圧Ｖａ’のオンデューティが周期的（交互）に変動してしまい、ＬＥＤモジュール１０のフリッカが発生するという問題があった。なお、上記誤差の大きさは、環境によって様々であり、一概に補正することは困難であった。
【００７１】
そこで、第４構成例のデコーダ部１１０は、マスク処理部１１８とマスク信号生成部１１９を用いることにより、整流電圧Ｖａ’の奇数番目（１）’及び（３）’の立ち上がり時（マスク信号Ｓ６のハイレベル期間）には、デューティ算出部１１３から出力されるオンデューティＳ１をマスクすることなくフィルタ演算部１１４に伝達する一方、整流電圧Ｖａ’の偶数番目（２）’及び（４）’の立ち上がり時（マスク信号Ｓ６のローレベル期間）には、デューティ算出部１１３から出力されるオンデューティＳ１をマスクしてフィルタ演算部１１４への伝達を禁止する構成とされている。
【００７２】
すなわち、第４構成例のデコーダ部１１０は、交流電圧ＶＩＮの負出力期間（１）及び（３）にのみ、整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成（更新）を行う構成とされている。
【００７３】
このような構成とすることにより、ＬＥＤモジュール１０の輝度は、負出力期間（１）及び（３）のオンデューティのみに応じて決定されるので、交流電圧ＶＩＮの負出力期間（１）及び（３）と正出力期間（２）及び（４）との間に誤差が生じた場合であっても、ＬＥＤモジュール１０のフリッカを生じることはなくなる。
【００７４】
なお、上記では、交流電圧ＶＩＮの負出力期間（１）及び（３）にのみ整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成を行う構成を例に挙げて説明を行ったが、第４構成例のマスク処理はこれに限定されるものではなく、上記とは逆に、交流電圧ＶＩＮの正出力期間（２）及び（４）にのみ整流電圧Ｖａ’のオンデューティに応じた調光信号Ｓ３の生成を行う構成としても構わない。
【００７５】
＜ＬＥＤ照明機器の具体的な適用例＞
図１０Ａ〜図１０Ｃは、それぞれ、ＬＥＤ照明機器１の第１〜第３適用例を示す外観図である。図１０Ａには、電球形ＬＥＤランプ１ａ、環形ＬＥＤランプ１ｂ、及び、直管形ＬＥＤランプ１ｃが示されている。また、図１０Ｂには、ＬＥＤシーリングライト１ｄが示されており、図１０Ｃには、ＬＥＤダウンライト１ｅが示されている。これらの図示はいずれも例示であり、ＬＥＤ照明機器１は、多種多様な形態で用いることが可能である。
【００７６】
＜その他の変形例＞
なお、上記の実施形態では、ＬＥＤドライバＩＣに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、他の発光体（例えば有機ＥＬ［electro-luminescence］）を駆動する発光体駆動装置全般に広く適用することが可能である。
【００７７】
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７８】
本発明は、例えば、トライアック調光方式に対応したＬＥＤドライバＩＣの信頼性を高めるための技術として好適に利用することが可能である。
【符号の説明】
【００７９】
１ ＬＥＤ照明機器
１ａ 電球形ＬＥＤランプ
１ｂ 環形ＬＥＤランプ
１ｃ 直管形ＬＥＤランプ
１ｄ シーリングライト
１ｅ ダウンライト
１０ ＬＥＤモジュール
２０ 電源モジュール
３０ 商用交流電源
４０ トライアック調光器
１００ ＬＥＤドライバＩＣ
１１０ デコーダ部
１１１ コンパレータ
１１２ サンプリングカウンタ
１１３ デューティ算出部
１１４ フィルタ演算部
１１５ 調光信号生成部
１１６ 周波数算出部
１１７ 周波数判定部
１１８ マスク処理部
１１９ マスク信号生成部
１２０ 減電圧保護部（ＵＶＬＯ部）
１３０ レギュレータ部
１４０ ブリーダ制御部
１５０ 駆動電流制御部
１６０ ドライバ部
ＤＢ ダイオードブリッジ
ＢＬＤ ブリーダ回路
Ｒ１〜Ｒ５ 抵抗
Ｄ１〜Ｄ４ ダイオード
ＺＤ ツェナダイオード
Ｃ１〜Ｃ３ キャパシタ
Ｑ１ ｎｐｎ型バイポーラトランジスタ
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＴＲ トランス
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｘ メディアンフィルタ
Ｘ１ ＦＩＦＯ部
Ｘ２ 選択部
Ｙ ヒステリシスフィルタ
Ｚ ＦＩＲフィルタ
【特許請求の範囲】
【請求項１】
整流電圧を監視して調光信号を生成するデコーダ部と、
前記調光信号に応じて発光体の駆動電流を制御する駆動電流制御部と、
を有し、
前記デコーダ部は、
前記整流電圧と所定の閾値電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号のハイレベル期間とローレベル期間を計測するサンプリングカウンタと、
前記サンプリングカウンタの出力に基づいて前記整流電圧のデューティを算出するデューティ算出部と、
前記デューティ算出部の出力にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部と、
前記フィルタ演算部の出力に基づいて前記調光信号を生成する調光信号生成部と、
を含むことを特徴とする発光体駆動装置。
【請求項２】
前記フィルタ演算部は、メディアンフィルタを含むことを特徴とする請求項１に記載の発光体駆動装置。
【請求項３】
前記メディアンフィルタは、
複数の周期に亘って逐次算出されたデューティ群を格納するＦＩＦＯ部と、
前記ＦＩＦＯ部に格納されたデューティ群の中央値またはそれよりも大きい値を選択して出力する選択部と、
を含むことを特徴とする請求項２に記載の発光体駆動装置。
【請求項４】
前記フィルタ演算部は、ヒステリシスフィルタをさらに含むことを特徴とする請求項２または請求項３に記載の発光体駆動装置。
【請求項５】
前記フィルタ演算部は、ＦＩＲフィルタをさらに含むことを特徴とする請求項２〜請求項４のいずれか一項に記載の発光体駆動装置。
【請求項６】
前記デコーダ部は、
前記サンプリングカウンタの出力に基づいて前記整流電圧の周波数を算出する周波数算出部と、
前記整流電圧の周波数が所定範囲内に収まっているか否かを判定する周波数判定部と、
前記周波数判定部の判定結果に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、
をさらに含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の発光体駆動装置。
【請求項７】
前記デコーダ部は、
前記整流電圧の立上り毎に論理レベルが切り替わるマスク信号を生成するマスク信号生成部と、
前記マスク信号に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、
をさらに含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の発光体駆動装置。
【請求項８】
発光体と、
交流電圧を整流して前記整流電圧を生成する整流回路と、
前記整流電圧から直流電圧を生成して前記発光体に供給する平滑回路と、
前記発光体の駆動電流が流れる電流経路を導通／遮断するスイッチ素子と、
前記スイッチ素子のオン／オフ制御を行う請求項１〜請求項７のいずれか一項に記載の発光体駆動装置と、
を有することを特徴とする照明機器。
【請求項９】
前記駆動電流制御部は、前記スイッチ素子に流れる電流が前記調光信号に基づいて設定される目標値と一致するように前記スイッチ素子のオン／オフ制御を行うことを特徴とする請求項８に記載の照明機器。
【請求項１０】
前記交流電圧の位相制御を行うトライアック調光器の保持電流を維持するブリーダ回路をさらに有することを特徴とする請求項８または請求項９に記載の照明機器。
【請求項１１】
前記発光体は、ＬＥＤ素子を含むことを特徴とする請求項８〜請求項１０のいずれかに記載の照明機器。
【請求項１２】
前記照明機器は、電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトであることを特徴とする請求項１１に記載の照明機器。
【請求項１】
整流電圧を監視して調光信号を生成するデコーダ部と、
前記調光信号に応じて発光体の駆動電流を制御する駆動電流制御部と、
を有し、
前記デコーダ部は、
前記整流電圧と所定の閾値電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号のハイレベル期間とローレベル期間を計測するサンプリングカウンタと、
前記サンプリングカウンタの出力に基づいて前記整流電圧のデューティを算出するデューティ算出部と、
前記デューティ算出部の出力にデジタルフィルタ処理を施して突発的なデューティ変動を除外するフィルタ演算部と、
前記フィルタ演算部の出力に基づいて前記調光信号を生成する調光信号生成部と、
を含むことを特徴とする発光体駆動装置。
【請求項２】
前記フィルタ演算部は、メディアンフィルタを含むことを特徴とする請求項１に記載の発光体駆動装置。
【請求項３】
前記メディアンフィルタは、
複数の周期に亘って逐次算出されたデューティ群を格納するＦＩＦＯ部と、
前記ＦＩＦＯ部に格納されたデューティ群の中央値またはそれよりも大きい値を選択して出力する選択部と、
を含むことを特徴とする請求項２に記載の発光体駆動装置。
【請求項４】
前記フィルタ演算部は、ヒステリシスフィルタをさらに含むことを特徴とする請求項２または請求項３に記載の発光体駆動装置。
【請求項５】
前記フィルタ演算部は、ＦＩＲフィルタをさらに含むことを特徴とする請求項２〜請求項４のいずれか一項に記載の発光体駆動装置。
【請求項６】
前記デコーダ部は、
前記サンプリングカウンタの出力に基づいて前記整流電圧の周波数を算出する周波数算出部と、
前記整流電圧の周波数が所定範囲内に収まっているか否かを判定する周波数判定部と、
前記周波数判定部の判定結果に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、
をさらに含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の発光体駆動装置。
【請求項７】
前記デコーダ部は、
前記整流電圧の立上り毎に論理レベルが切り替わるマスク信号を生成するマスク信号生成部と、
前記マスク信号に基づいて前記デューティ算出部の出力にマスク処理を施すマスク処理部と、
をさらに含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の発光体駆動装置。
【請求項８】
発光体と、
交流電圧を整流して前記整流電圧を生成する整流回路と、
前記整流電圧から直流電圧を生成して前記発光体に供給する平滑回路と、
前記発光体の駆動電流が流れる電流経路を導通／遮断するスイッチ素子と、
前記スイッチ素子のオン／オフ制御を行う請求項１〜請求項７のいずれか一項に記載の発光体駆動装置と、
を有することを特徴とする照明機器。
【請求項９】
前記駆動電流制御部は、前記スイッチ素子に流れる電流が前記調光信号に基づいて設定される目標値と一致するように前記スイッチ素子のオン／オフ制御を行うことを特徴とする請求項８に記載の照明機器。
【請求項１０】
前記交流電圧の位相制御を行うトライアック調光器の保持電流を維持するブリーダ回路をさらに有することを特徴とする請求項８または請求項９に記載の照明機器。
【請求項１１】
前記発光体は、ＬＥＤ素子を含むことを特徴とする請求項８〜請求項１０のいずれかに記載の照明機器。
【請求項１２】
前記照明機器は、電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトであることを特徴とする請求項１１に記載の照明機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【公開番号】特開２０１３−３０４６１（Ｐ２０１３−３０４６１Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１２−１１７４３８（Ｐ２０１２−１１７４３８）
【出願日】平成２４年５月２３日（２０１２．５．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２４年５月２３日（２０１２．５．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]