発振器
【課題】専用端子を設けることなくＬＰＦ用の外付けコンデンサーを接続する。
【解決手段】データ端子１０と、データＤＡを書き込み可能な記憶回路２０と、チップセレクト端子３０と、データ端子１０に接続されたコンデンサーＣ１と、圧電振動子４０と、温度補償電圧ＶＣによって圧電振動子４０が発振する発振周波数を制御する発振回路５０と、温度補償電圧ＶＣを発生する温度補償制御回路６０と、スイッチ回路１００と、を含み、スイッチ回路１００は、データ端子から入力されたデータＤＡの所定のビット値が第１の値に設定された場合、温度補償制御回路６０と発振回路５０とを接続かつデータ端子ＤＡと記憶回路２０とを接続し、データ端子から入力されたデータＤＡの所定のビット値が第２の値に設定された場合、温度補償制御回路６０と発振回路５０とを抵抗素子Ｒ１を介して接続かつデータ端子ＤＡと発振回路５０とを接続する切換動作を行う発振器１。
【解決手段】データ端子１０と、データＤＡを書き込み可能な記憶回路２０と、チップセレクト端子３０と、データ端子１０に接続されたコンデンサーＣ１と、圧電振動子４０と、温度補償電圧ＶＣによって圧電振動子４０が発振する発振周波数を制御する発振回路５０と、温度補償電圧ＶＣを発生する温度補償制御回路６０と、スイッチ回路１００と、を含み、スイッチ回路１００は、データ端子から入力されたデータＤＡの所定のビット値が第１の値に設定された場合、温度補償制御回路６０と発振回路５０とを接続かつデータ端子ＤＡと記憶回路２０とを接続し、データ端子から入力されたデータＤＡの所定のビット値が第２の値に設定された場合、温度補償制御回路６０と発振回路５０とを抵抗素子Ｒ１を介して接続かつデータ端子ＤＡと発振回路５０とを接続する切換動作を行う発振器１。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型の発振器に関する。
【背景技術】
【０００２】
温度補償発振器などの電圧制御型の発振器は、携帯電話等の動的環境下での使用が頻繁な電子機器に周波数及び時間の基準源として、広く知られている。近年では、小型化・低価格化は勿論として、位相雑音等の電気的特性の向上が求められている。
【０００３】
この問題を解決するために、例えば特許文献１には、抵抗と容量からなるローパスフィルターを用いることで温度補償電圧の雑音成分を除去し、位相雑音特性を改善する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１９６３５６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、フィルターのカットオフ周波数を低くして低位相雑音化を図る場合、ローパスフィルターの容量を大きく必要があり、ＩＣチップ内への集積化は難しく、容量を外付けのコンデンサーにて構成する場合は接続用の端子を要するという課題がある。またコンデンサーを接続するための専用端子をＩＣチップに設けると、ＩＣチップの小型化を阻害する要因となる場合があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
データを入力するデータ端子と、前記データ端子から入力された前記データを記憶することが可能な記憶回路と、前記記憶回路に前記データを記憶するか否かを設定するチップセレクト信号を入力するチップセレクト端子と、前記データ端子に接続されたコンデンサーと、圧電振動子と、制御電圧によって前記圧電振動子が発振する発振周波数を制御する発振回路と、前記制御電圧を発生する電圧発生回路と、スイッチ回路と、を含み、前記スイッチ回路は、抵抗素子を含み、前記データ端子から入力された前記データの所定のビット値が第１の値に設定された場合、前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、前記データ端子から入力された前記データの所定のビット値が第２の値に設定された場合、前記電圧発生回路と前記発振回路とを前記抵抗素子を介して接続かつ前記データ端子と前記発振回路とを接続する切換動作を行う、ことを特徴とする発振器。
【０００８】
この構成によれば、電圧発生回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、電圧発生回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【０００９】
［適用例２］
上記に記載の発振器において、前記電圧発生回路は温度補償制御回路であり、前記制御電圧は温度補償電圧であることを特徴とする発振器。
【００１０】
この構成によれば、温度補償制御回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、温度補償制御回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【００１１】
［適用例３］
上記に記載の発振器において、前記電圧発生回路は安定化電源回路であり、前記制御電圧は駆動電圧であることを特徴とする発振器。
【００１２】
この構成によれば、安定化電源回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、安定化電源回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【００１３】
［適用例４］
上記に記載の発振器において、前記スイッチ回路は、前記データの所定のビット値を参照し、前記ビット値が第１の値の場合、前記切換動作を行わずに前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、前記ビット値が第２の値の場合、前記切換動作を行う、ことを特徴とする発振器。
【００１４】
この構成によれば、外部にコンデンサーを接続しない場合は、ビット値を第１の値に設定することにより、通常の発振器として動作させることができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る発振器の構成を示す回路図。
【図２】発振器の切換動作を示す回路図。
【図３】発振器の切換動作を示す回路図。
【図４】変形例１に係る発振器の構成を示す回路図。
【発明を実施するための形態】
【００１６】
以下、発振器の実施形態について図面に従って説明する。
【００１７】
（第１実施形態）
＜発振器の構成＞
先ず、第１実施形態に係る発振器の構成について、図１を参照して説明する。図１は、第１実施形態に係る発振器の構成を示す回路図である。
【００１８】
図１に示すように、発振器１は、データＤＡを入力するデータ端子１０と、記憶回路２０と、チップセレクト信号ＣＳを入力するチップセレクト端子３０と、データ端子１０と接地電位との間に接続されたコンデンサーＣ１と、圧電振動子４０と、発振回路５０と、電圧発生回路である温度補償制御回路６０と、スイッチ回路１００と、から構成されている。
【００１９】
発振回路５０は、接続された圧電振動子４０の発振周波数を制御電圧端子５１から印加される電圧に基づいて、圧電振動子４０が有する周波数の温度特性をキャンセルするように発振周波数の温度補償制御を行い、発振信号ＯＵＴを出力する。
【００２０】
記憶回路２０は、データＤＡとしてｎビット（ｎは任意の自然数）のビット値Ｑ1〜Ｑnを記憶する。ビット値Ｑ1〜Ｑn-1は、発振回路５０または温度補償制御回路６０に入力され、発振回路５０のバイアス電流を圧電振動子４０の周波数範囲に応じて最適な値を調整する調整データと、温度補償制御回路６０の制御電圧である温度補償電圧ＶＣの補正データとして使われる。所定のビット値であるビット値Ｑnは、スイッチ回路１００に入力される。ビット値Ｑnは、第１の値である０または第２の値である１に設定される。記憶回路２０は、チップセレクト信号ＣＳ＝１に設定された場合にデータＤＡを記憶し、チップセレクト信号ＣＳ＝０に設定された場合にデータＤＡを記憶しない。
【００２１】
スイッチ回路１００は、抵抗素子Ｒ１と、スイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４と、インバーター１０１とＡＮＤ１０２とＮＡＮＤ１０３とインバーター１０４と、抵抗素子Ｒ２とシュミットバッファー１０６と、抵抗素子Ｒ３とシュミットバッファー１０５と、から構成されている。インバーター１０１は、入力端子がチップセレクト端子３０と接続され、出力端子がＡＮＤ１０２の一方の入力端子及びＮＡＮＤ１０３の一方の入力端子と接続されている。ＡＮＤ１０２は、他方の入力端子にビット値Ｑnが入力され、出力端子がスイッチ素子Ｓ４の制御端子に接続されている。ＮＡＮＤ１０３は、他方の入力端子にビット値Ｑnが入力され、出力端子がインバーター１０４の入力端子及びスイッチ素子Ｓ１，Ｓ２の制御端子に接続されている。
【００２２】
スイッチ素子Ｓ１〜Ｓ４は、制御端子に入力される値が０の場合に導通状態、制御端子に入力される値が１の場合に非導通状態となる、いわゆるローアクティブなスイッチ素子である。抵抗素子Ｒ１は、温度補償制御回路６０の出力端子６１とスイッチ素子Ｓ１の入力端子との間に接続されている。スイッチ素子Ｓ１は、出力端子がスイッチ素子Ｓ２の入力端子とデータ端子１０とに接続されている。スイッチ素子Ｓ２は、出力端子が発振回路５０の制御電圧端子５１に接続されている。スイッチ素子Ｓ３は、入力端子が温度補償制御回路６０の出力端子６１に接続され、出力端子が発振回路５０の制御電圧端子５１に接続されている。スイッチ素子Ｓ４は、入力端子がデータ端子１０に接続され、出力端子がシュミットバッファー１０６の入力端子に接続されている。
【００２３】
シュミットバッファー１０６は、出力端子が記憶回路２０のデータ入力端子２１に接続されている。抵抗素子Ｒ２は、シュミットバッファー１０６の入力端子と接地電位との間に接続されている。シュミットバッファー１０５は、入力端子がチップセレクト端子３０に接続され、出力端子が記憶回路２０のチップセレクト入力端子２２に接続されている。抵抗素子Ｒ３は、シュミットバッファー１０５の入力端子と接地電位との間に接続されている。
【００２４】
ここで、図１に示すスイッチ回路１００は、ビット値Ｑn＝０（第１の値）の状態を示す。ビット値Ｑn＝０なので、チップセレクト端子３０から入力されるチップセレクト信号ＣＳの値（０／１）に係らずＮＡＮＤ１０３の出力値Ｓａ＝１、ＡＮＤ１０２の出力値Ｓｂ＝０となり、スイッチ素子Ｓ３，Ｓ４が導通状態、スイッチ素子Ｓ１，Ｓ２が非導通状態となる（切換動作が行われない）。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ３を介して導通状態となり、データ端子１０と記憶回路２０のデータ入力端子２１とがスイッチ素子Ｓ４及びシュミットバッファー１０６を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、発振回路５０の制御電圧端子５１と切り離された状態となる。
【００２５】
＜発振器の切換動作＞
次に、発振器の切換動作について図２，３を参照して説明する。図２，３は、発振器の切換動作を示す回路図である。
【００２６】
図２に示すように、ビット値Ｑn＝１（第２の値）、チップセレクト信号ＣＳ＝０なので、ＮＡＮＤ１０３の出力値Ｓａ＝０、ＡＮＤ１０２の出力値Ｓｂ＝１となり、スイッチ素子Ｓ３，Ｓ４が非導通状態、スイッチ素子Ｓ１，Ｓ２が導通状態となる（切換動作が行われた）。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とが抵抗素子Ｒ１及びスイッチ素子Ｓ１，Ｓ２を介して導通状態となり、データ端子１０と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ２を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、ローパスフィルターを構成し、温度補償制御回路６０の出力端子６１から出力される温度補償電圧ＶＣの雑音成分を除去することができる。
【００２７】
一方、図３に示すように、ビット値Ｑn＝１、チップセレクト信号ＣＳ＝１なので、ＮＡＮＤ１０３の出力値Ｓａ＝１、ＡＮＤ１０２の出力値Ｓｂ＝０となり、スイッチ素子Ｓ３，Ｓ４が導通状態、スイッチ素子Ｓ１，Ｓ２が非導通状態となる。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ３を介して導通状態となり、データ端子１０と記憶回路２０のデータ入力端子２１とがスイッチ素子Ｓ４及びシュミットバッファー１０６を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、発振回路５０の制御電圧端子５１と切り離された状態となる。
【００２８】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００２９】
本実施形態では、記憶回路２０に温度補償電圧ＶＣの補正データなどのデータを入力するためのデータ端子を利用して温度補償制御回路６０と発振回路５０との間に抵抗素子Ｒ１とコンデンサーＣ１により構成されるローパスフィルターを接続することができるので、温度補償制御回路６０が出力される温度補償電圧ＶＣの雑音成分を除去することができ、さらに、データ端子１０にコンデンサーＣ１を外付けできるので大容量のコンデンサーＣ１を接続しても発振器１を小型化することができる。またコンデンサーを接続するための専用端子を設ける必要もないので、ＩＣチップをさらに小型化・低価格化することが可能となる。また、外部にコンデンサーＣ１を接続しない場合は、ビット値Ｑn＝０に設定することにより、通常の発振器１として動作させることができる。
【００３０】
以上、発振器の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３１】
（変形例１）発振器の変形例１について説明する。図４は、変形例１に係る発振器の構成を示す回路図である。図４に示すように、発振器４は、電圧発生回路として安定化電源回路１６０で構成されている。安定化電源回路１６０の出力端子１６１は、スイッチ素子Ｓ３の入力端子及び抵抗素子Ｒ１の一方の端子に接続されている。温度補償制御回路６０の出力端子６１は、発振回路５０の制御電圧端子５１に接続されている。発振回路５０の電圧端子５２は、スイッチ素子Ｓ３の出力端子及びスイッチ素子Ｓ２の出力端子に接続されている。
【００３２】
図４に示すように、ビット値Ｑn＝１、チップセレクト信号ＣＳ＝０なので、ＮＡＮＤ１０３の出力値Ｓａ＝０、ＡＮＤ１０２の出力値Ｓｂ＝１となり、スイッチ素子Ｓ３，Ｓ４が非導通状態、スイッチ素子Ｓ１，Ｓ２が導通状態となる。従って、安定化電源回路１６０の出力端子１６１と発振回路５０の電圧端子５２とが抵抗素子Ｒ１及びスイッチ素子Ｓ１，Ｓ２を介して導通状態となり、データ端子１０と発振回路５０の電圧端子５２とがスイッチ素子Ｓ２を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、ローパスフィルターを構成し、安定化電源回路１６０の出力端子１６１から出力される駆動電圧Ｖｒｅｇの雑音成分を除去することができる。
【符号の説明】
【００３３】
１…発振器、４…発振器、１０…データ端子、２０…記憶回路、２１…データ入力端子、２２…チップセレクト入力端子、３０…チップセレクト端子、４０…圧電振動子、５０…発振回路、５１…制御電圧端子、５２…電圧端子、６０…温度補償制御回路、６１…出力端子、１００…スイッチ回路、１０１…インバーター、１０２…ＡＮＤ、１０３…ＮＡＮＤ、１０４…インバーター、１０５…シュミットバッファー、１０６…シュミットバッファー、１６０…安定化電源回路、１６１…出力端子。
【技術分野】
【０００１】
本発明は、電圧制御型の発振器に関する。
【背景技術】
【０００２】
温度補償発振器などの電圧制御型の発振器は、携帯電話等の動的環境下での使用が頻繁な電子機器に周波数及び時間の基準源として、広く知られている。近年では、小型化・低価格化は勿論として、位相雑音等の電気的特性の向上が求められている。
【０００３】
この問題を解決するために、例えば特許文献１には、抵抗と容量からなるローパスフィルターを用いることで温度補償電圧の雑音成分を除去し、位相雑音特性を改善する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１９６３５６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、フィルターのカットオフ周波数を低くして低位相雑音化を図る場合、ローパスフィルターの容量を大きく必要があり、ＩＣチップ内への集積化は難しく、容量を外付けのコンデンサーにて構成する場合は接続用の端子を要するという課題がある。またコンデンサーを接続するための専用端子をＩＣチップに設けると、ＩＣチップの小型化を阻害する要因となる場合があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
データを入力するデータ端子と、前記データ端子から入力された前記データを記憶することが可能な記憶回路と、前記記憶回路に前記データを記憶するか否かを設定するチップセレクト信号を入力するチップセレクト端子と、前記データ端子に接続されたコンデンサーと、圧電振動子と、制御電圧によって前記圧電振動子が発振する発振周波数を制御する発振回路と、前記制御電圧を発生する電圧発生回路と、スイッチ回路と、を含み、前記スイッチ回路は、抵抗素子を含み、前記データ端子から入力された前記データの所定のビット値が第１の値に設定された場合、前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、前記データ端子から入力された前記データの所定のビット値が第２の値に設定された場合、前記電圧発生回路と前記発振回路とを前記抵抗素子を介して接続かつ前記データ端子と前記発振回路とを接続する切換動作を行う、ことを特徴とする発振器。
【０００８】
この構成によれば、電圧発生回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、電圧発生回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【０００９】
［適用例２］
上記に記載の発振器において、前記電圧発生回路は温度補償制御回路であり、前記制御電圧は温度補償電圧であることを特徴とする発振器。
【００１０】
この構成によれば、温度補償制御回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、温度補償制御回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【００１１】
［適用例３］
上記に記載の発振器において、前記電圧発生回路は安定化電源回路であり、前記制御電圧は駆動電圧であることを特徴とする発振器。
【００１２】
この構成によれば、安定化電源回路と発振回路との間に抵抗素子とコンデンサーにより構成されるローパスフィルターを接続することができるので、安定化電源回路の雑音成分を除去することができ、さらに、データ端子にコンデンサーを外付けできるので大容量のコンデンサーを接続しても発振器のチップサイズを小型化することができる。
【００１３】
［適用例４］
上記に記載の発振器において、前記スイッチ回路は、前記データの所定のビット値を参照し、前記ビット値が第１の値の場合、前記切換動作を行わずに前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、前記ビット値が第２の値の場合、前記切換動作を行う、ことを特徴とする発振器。
【００１４】
この構成によれば、外部にコンデンサーを接続しない場合は、ビット値を第１の値に設定することにより、通常の発振器として動作させることができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る発振器の構成を示す回路図。
【図２】発振器の切換動作を示す回路図。
【図３】発振器の切換動作を示す回路図。
【図４】変形例１に係る発振器の構成を示す回路図。
【発明を実施するための形態】
【００１６】
以下、発振器の実施形態について図面に従って説明する。
【００１７】
（第１実施形態）
＜発振器の構成＞
先ず、第１実施形態に係る発振器の構成について、図１を参照して説明する。図１は、第１実施形態に係る発振器の構成を示す回路図である。
【００１８】
図１に示すように、発振器１は、データＤＡを入力するデータ端子１０と、記憶回路２０と、チップセレクト信号ＣＳを入力するチップセレクト端子３０と、データ端子１０と接地電位との間に接続されたコンデンサーＣ１と、圧電振動子４０と、発振回路５０と、電圧発生回路である温度補償制御回路６０と、スイッチ回路１００と、から構成されている。
【００１９】
発振回路５０は、接続された圧電振動子４０の発振周波数を制御電圧端子５１から印加される電圧に基づいて、圧電振動子４０が有する周波数の温度特性をキャンセルするように発振周波数の温度補償制御を行い、発振信号ＯＵＴを出力する。
【００２０】
記憶回路２０は、データＤＡとしてｎビット（ｎは任意の自然数）のビット値Ｑ1〜Ｑnを記憶する。ビット値Ｑ1〜Ｑn-1は、発振回路５０または温度補償制御回路６０に入力され、発振回路５０のバイアス電流を圧電振動子４０の周波数範囲に応じて最適な値を調整する調整データと、温度補償制御回路６０の制御電圧である温度補償電圧ＶＣの補正データとして使われる。所定のビット値であるビット値Ｑnは、スイッチ回路１００に入力される。ビット値Ｑnは、第１の値である０または第２の値である１に設定される。記憶回路２０は、チップセレクト信号ＣＳ＝１に設定された場合にデータＤＡを記憶し、チップセレクト信号ＣＳ＝０に設定された場合にデータＤＡを記憶しない。
【００２１】
スイッチ回路１００は、抵抗素子Ｒ１と、スイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４と、インバーター１０１とＡＮＤ１０２とＮＡＮＤ１０３とインバーター１０４と、抵抗素子Ｒ２とシュミットバッファー１０６と、抵抗素子Ｒ３とシュミットバッファー１０５と、から構成されている。インバーター１０１は、入力端子がチップセレクト端子３０と接続され、出力端子がＡＮＤ１０２の一方の入力端子及びＮＡＮＤ１０３の一方の入力端子と接続されている。ＡＮＤ１０２は、他方の入力端子にビット値Ｑnが入力され、出力端子がスイッチ素子Ｓ４の制御端子に接続されている。ＮＡＮＤ１０３は、他方の入力端子にビット値Ｑnが入力され、出力端子がインバーター１０４の入力端子及びスイッチ素子Ｓ１，Ｓ２の制御端子に接続されている。
【００２２】
スイッチ素子Ｓ１〜Ｓ４は、制御端子に入力される値が０の場合に導通状態、制御端子に入力される値が１の場合に非導通状態となる、いわゆるローアクティブなスイッチ素子である。抵抗素子Ｒ１は、温度補償制御回路６０の出力端子６１とスイッチ素子Ｓ１の入力端子との間に接続されている。スイッチ素子Ｓ１は、出力端子がスイッチ素子Ｓ２の入力端子とデータ端子１０とに接続されている。スイッチ素子Ｓ２は、出力端子が発振回路５０の制御電圧端子５１に接続されている。スイッチ素子Ｓ３は、入力端子が温度補償制御回路６０の出力端子６１に接続され、出力端子が発振回路５０の制御電圧端子５１に接続されている。スイッチ素子Ｓ４は、入力端子がデータ端子１０に接続され、出力端子がシュミットバッファー１０６の入力端子に接続されている。
【００２３】
シュミットバッファー１０６は、出力端子が記憶回路２０のデータ入力端子２１に接続されている。抵抗素子Ｒ２は、シュミットバッファー１０６の入力端子と接地電位との間に接続されている。シュミットバッファー１０５は、入力端子がチップセレクト端子３０に接続され、出力端子が記憶回路２０のチップセレクト入力端子２２に接続されている。抵抗素子Ｒ３は、シュミットバッファー１０５の入力端子と接地電位との間に接続されている。
【００２４】
ここで、図１に示すスイッチ回路１００は、ビット値Ｑn＝０（第１の値）の状態を示す。ビット値Ｑn＝０なので、チップセレクト端子３０から入力されるチップセレクト信号ＣＳの値（０／１）に係らずＮＡＮＤ１０３の出力値Ｓａ＝１、ＡＮＤ１０２の出力値Ｓｂ＝０となり、スイッチ素子Ｓ３，Ｓ４が導通状態、スイッチ素子Ｓ１，Ｓ２が非導通状態となる（切換動作が行われない）。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ３を介して導通状態となり、データ端子１０と記憶回路２０のデータ入力端子２１とがスイッチ素子Ｓ４及びシュミットバッファー１０６を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、発振回路５０の制御電圧端子５１と切り離された状態となる。
【００２５】
＜発振器の切換動作＞
次に、発振器の切換動作について図２，３を参照して説明する。図２，３は、発振器の切換動作を示す回路図である。
【００２６】
図２に示すように、ビット値Ｑn＝１（第２の値）、チップセレクト信号ＣＳ＝０なので、ＮＡＮＤ１０３の出力値Ｓａ＝０、ＡＮＤ１０２の出力値Ｓｂ＝１となり、スイッチ素子Ｓ３，Ｓ４が非導通状態、スイッチ素子Ｓ１，Ｓ２が導通状態となる（切換動作が行われた）。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とが抵抗素子Ｒ１及びスイッチ素子Ｓ１，Ｓ２を介して導通状態となり、データ端子１０と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ２を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、ローパスフィルターを構成し、温度補償制御回路６０の出力端子６１から出力される温度補償電圧ＶＣの雑音成分を除去することができる。
【００２７】
一方、図３に示すように、ビット値Ｑn＝１、チップセレクト信号ＣＳ＝１なので、ＮＡＮＤ１０３の出力値Ｓａ＝１、ＡＮＤ１０２の出力値Ｓｂ＝０となり、スイッチ素子Ｓ３，Ｓ４が導通状態、スイッチ素子Ｓ１，Ｓ２が非導通状態となる。従って、温度補償制御回路６０の出力端子６１と発振回路５０の制御電圧端子５１とがスイッチ素子Ｓ３を介して導通状態となり、データ端子１０と記憶回路２０のデータ入力端子２１とがスイッチ素子Ｓ４及びシュミットバッファー１０６を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、発振回路５０の制御電圧端子５１と切り離された状態となる。
【００２８】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００２９】
本実施形態では、記憶回路２０に温度補償電圧ＶＣの補正データなどのデータを入力するためのデータ端子を利用して温度補償制御回路６０と発振回路５０との間に抵抗素子Ｒ１とコンデンサーＣ１により構成されるローパスフィルターを接続することができるので、温度補償制御回路６０が出力される温度補償電圧ＶＣの雑音成分を除去することができ、さらに、データ端子１０にコンデンサーＣ１を外付けできるので大容量のコンデンサーＣ１を接続しても発振器１を小型化することができる。またコンデンサーを接続するための専用端子を設ける必要もないので、ＩＣチップをさらに小型化・低価格化することが可能となる。また、外部にコンデンサーＣ１を接続しない場合は、ビット値Ｑn＝０に設定することにより、通常の発振器１として動作させることができる。
【００３０】
以上、発振器の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３１】
（変形例１）発振器の変形例１について説明する。図４は、変形例１に係る発振器の構成を示す回路図である。図４に示すように、発振器４は、電圧発生回路として安定化電源回路１６０で構成されている。安定化電源回路１６０の出力端子１６１は、スイッチ素子Ｓ３の入力端子及び抵抗素子Ｒ１の一方の端子に接続されている。温度補償制御回路６０の出力端子６１は、発振回路５０の制御電圧端子５１に接続されている。発振回路５０の電圧端子５２は、スイッチ素子Ｓ３の出力端子及びスイッチ素子Ｓ２の出力端子に接続されている。
【００３２】
図４に示すように、ビット値Ｑn＝１、チップセレクト信号ＣＳ＝０なので、ＮＡＮＤ１０３の出力値Ｓａ＝０、ＡＮＤ１０２の出力値Ｓｂ＝１となり、スイッチ素子Ｓ３，Ｓ４が非導通状態、スイッチ素子Ｓ１，Ｓ２が導通状態となる。従って、安定化電源回路１６０の出力端子１６１と発振回路５０の電圧端子５２とが抵抗素子Ｒ１及びスイッチ素子Ｓ１，Ｓ２を介して導通状態となり、データ端子１０と発振回路５０の電圧端子５２とがスイッチ素子Ｓ２を介して導通状態となる。この時、抵抗素子Ｒ１及びコンデンサーＣ１は、ローパスフィルターを構成し、安定化電源回路１６０の出力端子１６１から出力される駆動電圧Ｖｒｅｇの雑音成分を除去することができる。
【符号の説明】
【００３３】
１…発振器、４…発振器、１０…データ端子、２０…記憶回路、２１…データ入力端子、２２…チップセレクト入力端子、３０…チップセレクト端子、４０…圧電振動子、５０…発振回路、５１…制御電圧端子、５２…電圧端子、６０…温度補償制御回路、６１…出力端子、１００…スイッチ回路、１０１…インバーター、１０２…ＡＮＤ、１０３…ＮＡＮＤ、１０４…インバーター、１０５…シュミットバッファー、１０６…シュミットバッファー、１６０…安定化電源回路、１６１…出力端子。
【特許請求の範囲】
【請求項１】
データを入力するデータ端子と、
前記データ端子から入力された前記データを記憶することが可能な記憶回路と、
前記記憶回路に前記データを記憶するか否かを設定するチップセレクト信号を入力するチップセレクト端子と、
前記データ端子に接続されたコンデンサーと、
圧電振動子と、
制御電圧によって前記圧電振動子が発振する発振周波数を制御する発振回路と、
前記制御電圧を発生する電圧発生回路と、
スイッチ回路と、
を含み、
前記スイッチ回路は、
抵抗素子を含み、
前記データ端子から入力された前記データの所定のビット値が第１の値に設定された場合、前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、
前記データ端子から入力された前記データの所定のビット値が第２の値に設定された場合、前記電圧発生回路と前記発振回路とを前記抵抗素子を介して接続かつ前記データ端子と前記発振回路とを接続する切換動作を行う、
ことを特徴とする発振器。
【請求項２】
請求項１に記載の発振器において、前記電圧発生回路は温度補償制御回路であり、前記制御電圧は温度補償電圧であることを特徴とする発振器。
【請求項３】
請求項１に記載の発振器において、前記電圧発生回路は安定化電源回路であり、前記制御電圧は駆動電圧であることを特徴とする発振器。
【請求項４】
請求項１から３のいずれか一項に記載の発振器において、
前記スイッチ回路は、前記データの所定のビット値を参照し、
前記ビット値が第１の値の場合、前記切換動作を行わずに前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、
前記ビット値が第２の値の場合、前記切換動作を行う、
ことを特徴とする発振器。
【請求項１】
データを入力するデータ端子と、
前記データ端子から入力された前記データを記憶することが可能な記憶回路と、
前記記憶回路に前記データを記憶するか否かを設定するチップセレクト信号を入力するチップセレクト端子と、
前記データ端子に接続されたコンデンサーと、
圧電振動子と、
制御電圧によって前記圧電振動子が発振する発振周波数を制御する発振回路と、
前記制御電圧を発生する電圧発生回路と、
スイッチ回路と、
を含み、
前記スイッチ回路は、
抵抗素子を含み、
前記データ端子から入力された前記データの所定のビット値が第１の値に設定された場合、前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、
前記データ端子から入力された前記データの所定のビット値が第２の値に設定された場合、前記電圧発生回路と前記発振回路とを前記抵抗素子を介して接続かつ前記データ端子と前記発振回路とを接続する切換動作を行う、
ことを特徴とする発振器。
【請求項２】
請求項１に記載の発振器において、前記電圧発生回路は温度補償制御回路であり、前記制御電圧は温度補償電圧であることを特徴とする発振器。
【請求項３】
請求項１に記載の発振器において、前記電圧発生回路は安定化電源回路であり、前記制御電圧は駆動電圧であることを特徴とする発振器。
【請求項４】
請求項１から３のいずれか一項に記載の発振器において、
前記スイッチ回路は、前記データの所定のビット値を参照し、
前記ビット値が第１の値の場合、前記切換動作を行わずに前記電圧発生回路と前記発振回路とを接続かつ前記データ端子と前記記憶回路とを接続し、
前記ビット値が第２の値の場合、前記切換動作を行う、
ことを特徴とする発振器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１９９６６４（Ｐ２０１０−１９９６６４Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−３８９２６（Ｐ２００９−３８９２６）
【出願日】平成２１年２月２３日（２００９．２．２３）
【出願人】（０００００３１０４）エプソントヨコム株式会社 (1,528)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２３日（２００９．２．２３）
【出願人】（０００００３１０４）エプソントヨコム株式会社 (1,528)
【Ｆターム（参考）】
[ Back to top ]