電気ＰＴＣサーミスタ部品とその製造方法
【課題】特性許容誤差を低くするＰＴＣサーミスタ部品とその製造方法を提供する。
【解決手段】ベース本体１と、それぞれ前記ベース本体１の端面上に配置された第１の導電層と第２の導電層とを有する。第１の導電層は空乏層を破壊するバリア層２１、２２である。ベースの周面は第１の導電層がなく、第２の導電層はベースの各端面上に配置されたキャップ３１、３２を形成する。さらに、前記第１の導電層は、部品領域の分割前に基板の主要面上にスパッタを通じて生成される。キャップの形状をした第２の導電層は、分割された部品領域の端面上に、浸漬過程で生成される。
【解決手段】ベース本体１と、それぞれ前記ベース本体１の端面上に配置された第１の導電層と第２の導電層とを有する。第１の導電層は空乏層を破壊するバリア層２１、２２である。ベースの周面は第１の導電層がなく、第２の導電層はベースの各端面上に配置されたキャップ３１、３２を形成する。さらに、前記第１の導電層は、部品領域の分割前に基板の主要面上にスパッタを通じて生成される。キャップの形状をした第２の導電層は、分割された部品領域の端面上に、浸漬過程で生成される。
【発明の詳細な説明】
【背景技術】
【０００１】
セラミック部品は、その製造方法と同様に、例えば、独国特許出願公開第４０２９６８１号公報、独国特許出願公開第１０２１８１５４号公報、及び独国特許出願公開第４２０７９１５号公報で知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
１つの達成すべき課題は、電気特性に関して特に低い許容誤差を有するＰＴＣサーミスタ部品を特定することにある。もう１つの達成すべき課題は、そのような部品の製造方法を特定することにある。
【課題を解決するための手段】
【０００３】
電気ＰＴＣサーミスタの要素は、例えばＰＴＣセラミックから形成されるベース本体とともに特定される。ＰＴＣは、Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔを表す。前記部品は、前記ベース本体の端面に有利に配置された第１及び第２の導電層から構成される。前記ベース本体の周面は、前記第１の導電層がない。前記第２の導電層は、前記ベース本体の端面を覆い、その縁と重なる１つのキャップ（cap）を形成し、この第２の層は部分的に前記ベース本体の周面上にある。
【０００４】
１つの推奨される変形において、第１及び第２の導電層は、各端面上に備えられる。前記部品は、有利に鏡面対称性を有する。
【０００５】
前記第１の導電層は、前記ベース本体の対応する端面に限られる。前記第２の導電層と対照的に、前記第１の導電層は、前記縁と重なっていない。前記第１の導電層は、前記ベース本体と接触する。前記第２の導電層の端面領域は、前記第１の導電層上に配置され、前記第２の導電層の別の領域は、前記ベース本体の周面と接触している。
【０００６】
前記第１の導電層は、有利には、空乏層（depletion layer）を破壊するバリア層（barrier layer）である。前記第１の導電層と対照的に、前記第２の導電層は、バリア層として備えられておらず、代わりに前記部品の電気端子として備えられている。この端子は、例えばプリント基板とはんだ付けするために備えられ、表面実装に適している。
【０００７】
従って、前記部品は、有利に表面実装されうる。前記ベース本体は、有利に長方形の横断面を有するか、又はその周面は少なくとも１つの平坦な側面を有する。
【０００８】
前記第１の導電層も前記第２の導電層もともに、様々な材料から形成されたいくつかの副層（sub-layers）を有しうる。各導電層における下層、すなわち前記ベース本体と面している層は、有利に接合層である。前記第１の導電層は、接合層として例えばクロムを含有する副層を有しうる。ニッケルを含有する接合層は、有利にこのクロムを含有する層の上に蒸着する。
【０００９】
前記第２の導電層は、例えば、銀を含有する下副層と、ニッケルを含有する中間副層と、そして特に、はんだ付けされうる錫を含有する上副層を有しうる。銀の下層は、ニッケルめっきの前に、Ｐｄ活性剤により活性化する。
【００１０】
前記第１の導電層の最下副層は、有利にスパッタされ、任意で電気的に強化される。前記第１の導電層の付加的な副層は、例えば、化学的にまたは電気的に、蒸着されうる。しかし、前記第１の導電層の副層は、スクリーン印刷とその後のバーンインによってもまた、生成されうる。
【００１１】
前記第２の導電層は、浸漬過程（dipping process）を通して蒸着した少なくとも１つの層、例えば銀を含有する層を有利に有しうる。これは、有利に前記第２の導電層の最下層である。上記で述べたように、少なくとも１つの追加的な層もまた、浸漬過程において、スクリーン印刷で、又は化学的又は電気的な過程で生成され、最下層の上に蒸着しうる。
【００１２】
さらに、ＰＴＣサーミスタ部品の製造方法が以下の方法で特定される。
Ａ）バリア層（第１の導電層）は、部品領域として備えられている領域を備える大面積基板の主要面上にスパッタにより蒸着され、
Ｂ）前記基板は、部品領域によって分割され、各分割された部品領域はベース本体を備え、前記バリア層は前記ベース本体の２つの端面上に配置され、
Ｃ）前記端面上に配置された導電性のキャップ（第２の導電層）は、分割された部品領域に、浸漬過程において生成される。
【００１３】
前記大面積基板は、規定の性質を有するセラミック含有材料を挿圧し、その後に焼結することにより、有利に生成される。１つ変形において、５０％セラミック材料ＭＬ１５１と５０％セラミック材料ＭＬ２５１は、乾式または湿式法で均質化される。その混合物は、有利に、一軸乾式プレスで、挿圧され、焼結される。前記基板は、有利に、１つの変形では単に焼結された後に、規定の厚さまで重ねられ、スパッタ層の接合力を改善するため規定の時間硫酸を含む溶液の中に保持され、そして洗浄される。
【００１４】
前記バリア層を生成するため、前記基板の主要面は、金属化される。１つの推奨される変形は、有利にクロムを含有する層がスパッタにより最初に蒸着される。Ｃｒ層は例えば０．１〜１．０μｍの厚さで生成される。そして、ニッケルを含有する層は、例えば０．１〜１．０μｍの厚さを有し、有利に、スパッタを通して蒸着され、電気的にまたは化学的に１μｍを有利に超え、例えば２〜１０μｍと等しい厚さとなるまで強化される。金属化の後、前記基板は、有利に分割された部品領域を形成するように切断される。
【００１５】
キャップが適用される前、前記ベース本体の端面と周面の間の縁は、水とＳｉＣ粉末の添加による摩耗を通して、丸くまたは少なくとも平坦にされる。
【００１６】
導電性のキャップは、浸漬過程で蒸着され、各ベース本体は、金属を含有するペースト、有利には、浸漬の後に、有利には空気雰囲気で、かつ最高９００℃の温度でバーンインされる銀を含有するペーストの中で、浸漬される。このようにして生成された金属層は、層が一様な厚さになるまで、有利には例えば水とＳｉＣ粉末を加えて、摩耗させられ、そして／または磨かれる。
【００１７】
前記導電性のキャップは、研磨の後、有利には明示された順序で、Ｐｄ活性剤で活性化し、ニッケルめっきをされ、そして錫めっきをされる。ニッケルめっきは、有利には化学的に、すなわち電流なしで実行される。錫めっきは、有利には電気的に実行される。原則として、Ｐｄ活性剤はニッケルめっきが電気的に実行されるならば、除かれうる。
【００１８】
記載した方法で生成されたＰＴＣサーミスタ部品は、その後測定され、評価され、欠陥部品を排除する間に、テープで貼られる。
【００１９】
前記バリア層は、前記部品領域の分割の後よりもむしろ前に、浸漬過程で生成されるため、前記部品の電気的特性を定義する幾何学的寸法と、前記部品の電気的特性に関するこのような製造ばらつきもまた、小さく保たれうる利点がある。前記導電性のキャップは、実際に直接前記ベース本体に接触するが、前記部品の電気抵抗に基本的に影響を与えない。
【図面の簡単な説明】
【００２０】
【図１】蒸着されたバリア層とまだ分割されていない部品領域を有する大面積基板
【図２】分割された部品領域
【図３】浸漬過程前の丸い縁をもつ分割された部品領域
【図４】浸漬過程後の分割された部品領域
【図５】完成部品
【発明を実施するための形態】
【００２１】
特定した部品の製造過程は、実施通りの寸法でない概略図を参照して説明される。
【００２２】
図１は、２つの主要面上に蒸着されたバリア層２１、２２を有する大面積基板１０を示す。基板１０は、まだ分割されていない部品領域１０１〜１０６を有する。切断線、すなわち異なる部品領域との境界線は、破線で示される。
【００２３】
各部品領域は、ベース本体１と、その端面上に配置されたバリア層２１、２２を備える。
【００２４】
図１では、大面積基板１０は長手方向と垂直に切断される棒として構成される。しかし、大面積基板１０は、２次元マトリクスとして配置された部品領域もまた有しうる。ここで、切断が、互いに垂直に延びる方向に実行される。
【００２５】
図２と図３において、分割された部品領域１０１が、摩耗の前と後でそれぞれ示される。銀を含有するキャップ３１、３２を有する浸漬された部品領域が図４に示される。これらのキャップは、この部品領域の端面を覆い、その縁と重なる。その端面と面するベース本体の側面の縁領域は、キャップ３１、３２により覆われる。
【００２６】
キャップ３１、３２の錫めっき後の完成された部品が図５に示される。バリア層２１、２２は、スパッタを通して蒸着され任意で電気的に強化された下副層２１１、２２１（例えばＣｒ層）と、図には示されておらず、任意で化学的に蒸着される中間副層（例えばＮｉ層）と、電気的に蒸着される上副層２１２、２２２（例えばＮｉ層）を有する。
【００２７】
はんだ付けされうる錫を含有する層４１、４２は、浸漬により作り出された銀を含有するキャップ３１、３２上に配置される。下側に面するキャップ３１、３２の領域は、表面実装に適した部品接触（ＳＭＤcontacts）を形成する。
【００２８】
明示した部品と方法も、副層の数及び材料も、図や特にベース本体の示された形状に表された構成に限られない。スパッタにより蒸着された層の全ては、浸漬過程、またはスクリーン印刷方法とその後のバーンインでも生成されうる。
【符号の説明】
【００２９】
１ ベース本体
１０ 大面積セラミック基板
２１、２２ バリア層
２１１、２２１ スパッタにより蒸着されたバリア層２１、２２の副層
２１２、２２２ 電気的に蒸着されたバリア層２１、２２の副層
３１、３２ 導電性のキャップ
４１、４２ はんだ付けされる層
【背景技術】
【０００１】
セラミック部品は、その製造方法と同様に、例えば、独国特許出願公開第４０２９６８１号公報、独国特許出願公開第１０２１８１５４号公報、及び独国特許出願公開第４２０７９１５号公報で知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
１つの達成すべき課題は、電気特性に関して特に低い許容誤差を有するＰＴＣサーミスタ部品を特定することにある。もう１つの達成すべき課題は、そのような部品の製造方法を特定することにある。
【課題を解決するための手段】
【０００３】
電気ＰＴＣサーミスタの要素は、例えばＰＴＣセラミックから形成されるベース本体とともに特定される。ＰＴＣは、Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔを表す。前記部品は、前記ベース本体の端面に有利に配置された第１及び第２の導電層から構成される。前記ベース本体の周面は、前記第１の導電層がない。前記第２の導電層は、前記ベース本体の端面を覆い、その縁と重なる１つのキャップ（cap）を形成し、この第２の層は部分的に前記ベース本体の周面上にある。
【０００４】
１つの推奨される変形において、第１及び第２の導電層は、各端面上に備えられる。前記部品は、有利に鏡面対称性を有する。
【０００５】
前記第１の導電層は、前記ベース本体の対応する端面に限られる。前記第２の導電層と対照的に、前記第１の導電層は、前記縁と重なっていない。前記第１の導電層は、前記ベース本体と接触する。前記第２の導電層の端面領域は、前記第１の導電層上に配置され、前記第２の導電層の別の領域は、前記ベース本体の周面と接触している。
【０００６】
前記第１の導電層は、有利には、空乏層（depletion layer）を破壊するバリア層（barrier layer）である。前記第１の導電層と対照的に、前記第２の導電層は、バリア層として備えられておらず、代わりに前記部品の電気端子として備えられている。この端子は、例えばプリント基板とはんだ付けするために備えられ、表面実装に適している。
【０００７】
従って、前記部品は、有利に表面実装されうる。前記ベース本体は、有利に長方形の横断面を有するか、又はその周面は少なくとも１つの平坦な側面を有する。
【０００８】
前記第１の導電層も前記第２の導電層もともに、様々な材料から形成されたいくつかの副層（sub-layers）を有しうる。各導電層における下層、すなわち前記ベース本体と面している層は、有利に接合層である。前記第１の導電層は、接合層として例えばクロムを含有する副層を有しうる。ニッケルを含有する接合層は、有利にこのクロムを含有する層の上に蒸着する。
【０００９】
前記第２の導電層は、例えば、銀を含有する下副層と、ニッケルを含有する中間副層と、そして特に、はんだ付けされうる錫を含有する上副層を有しうる。銀の下層は、ニッケルめっきの前に、Ｐｄ活性剤により活性化する。
【００１０】
前記第１の導電層の最下副層は、有利にスパッタされ、任意で電気的に強化される。前記第１の導電層の付加的な副層は、例えば、化学的にまたは電気的に、蒸着されうる。しかし、前記第１の導電層の副層は、スクリーン印刷とその後のバーンインによってもまた、生成されうる。
【００１１】
前記第２の導電層は、浸漬過程（dipping process）を通して蒸着した少なくとも１つの層、例えば銀を含有する層を有利に有しうる。これは、有利に前記第２の導電層の最下層である。上記で述べたように、少なくとも１つの追加的な層もまた、浸漬過程において、スクリーン印刷で、又は化学的又は電気的な過程で生成され、最下層の上に蒸着しうる。
【００１２】
さらに、ＰＴＣサーミスタ部品の製造方法が以下の方法で特定される。
Ａ）バリア層（第１の導電層）は、部品領域として備えられている領域を備える大面積基板の主要面上にスパッタにより蒸着され、
Ｂ）前記基板は、部品領域によって分割され、各分割された部品領域はベース本体を備え、前記バリア層は前記ベース本体の２つの端面上に配置され、
Ｃ）前記端面上に配置された導電性のキャップ（第２の導電層）は、分割された部品領域に、浸漬過程において生成される。
【００１３】
前記大面積基板は、規定の性質を有するセラミック含有材料を挿圧し、その後に焼結することにより、有利に生成される。１つ変形において、５０％セラミック材料ＭＬ１５１と５０％セラミック材料ＭＬ２５１は、乾式または湿式法で均質化される。その混合物は、有利に、一軸乾式プレスで、挿圧され、焼結される。前記基板は、有利に、１つの変形では単に焼結された後に、規定の厚さまで重ねられ、スパッタ層の接合力を改善するため規定の時間硫酸を含む溶液の中に保持され、そして洗浄される。
【００１４】
前記バリア層を生成するため、前記基板の主要面は、金属化される。１つの推奨される変形は、有利にクロムを含有する層がスパッタにより最初に蒸着される。Ｃｒ層は例えば０．１〜１．０μｍの厚さで生成される。そして、ニッケルを含有する層は、例えば０．１〜１．０μｍの厚さを有し、有利に、スパッタを通して蒸着され、電気的にまたは化学的に１μｍを有利に超え、例えば２〜１０μｍと等しい厚さとなるまで強化される。金属化の後、前記基板は、有利に分割された部品領域を形成するように切断される。
【００１５】
キャップが適用される前、前記ベース本体の端面と周面の間の縁は、水とＳｉＣ粉末の添加による摩耗を通して、丸くまたは少なくとも平坦にされる。
【００１６】
導電性のキャップは、浸漬過程で蒸着され、各ベース本体は、金属を含有するペースト、有利には、浸漬の後に、有利には空気雰囲気で、かつ最高９００℃の温度でバーンインされる銀を含有するペーストの中で、浸漬される。このようにして生成された金属層は、層が一様な厚さになるまで、有利には例えば水とＳｉＣ粉末を加えて、摩耗させられ、そして／または磨かれる。
【００１７】
前記導電性のキャップは、研磨の後、有利には明示された順序で、Ｐｄ活性剤で活性化し、ニッケルめっきをされ、そして錫めっきをされる。ニッケルめっきは、有利には化学的に、すなわち電流なしで実行される。錫めっきは、有利には電気的に実行される。原則として、Ｐｄ活性剤はニッケルめっきが電気的に実行されるならば、除かれうる。
【００１８】
記載した方法で生成されたＰＴＣサーミスタ部品は、その後測定され、評価され、欠陥部品を排除する間に、テープで貼られる。
【００１９】
前記バリア層は、前記部品領域の分割の後よりもむしろ前に、浸漬過程で生成されるため、前記部品の電気的特性を定義する幾何学的寸法と、前記部品の電気的特性に関するこのような製造ばらつきもまた、小さく保たれうる利点がある。前記導電性のキャップは、実際に直接前記ベース本体に接触するが、前記部品の電気抵抗に基本的に影響を与えない。
【図面の簡単な説明】
【００２０】
【図１】蒸着されたバリア層とまだ分割されていない部品領域を有する大面積基板
【図２】分割された部品領域
【図３】浸漬過程前の丸い縁をもつ分割された部品領域
【図４】浸漬過程後の分割された部品領域
【図５】完成部品
【発明を実施するための形態】
【００２１】
特定した部品の製造過程は、実施通りの寸法でない概略図を参照して説明される。
【００２２】
図１は、２つの主要面上に蒸着されたバリア層２１、２２を有する大面積基板１０を示す。基板１０は、まだ分割されていない部品領域１０１〜１０６を有する。切断線、すなわち異なる部品領域との境界線は、破線で示される。
【００２３】
各部品領域は、ベース本体１と、その端面上に配置されたバリア層２１、２２を備える。
【００２４】
図１では、大面積基板１０は長手方向と垂直に切断される棒として構成される。しかし、大面積基板１０は、２次元マトリクスとして配置された部品領域もまた有しうる。ここで、切断が、互いに垂直に延びる方向に実行される。
【００２５】
図２と図３において、分割された部品領域１０１が、摩耗の前と後でそれぞれ示される。銀を含有するキャップ３１、３２を有する浸漬された部品領域が図４に示される。これらのキャップは、この部品領域の端面を覆い、その縁と重なる。その端面と面するベース本体の側面の縁領域は、キャップ３１、３２により覆われる。
【００２６】
キャップ３１、３２の錫めっき後の完成された部品が図５に示される。バリア層２１、２２は、スパッタを通して蒸着され任意で電気的に強化された下副層２１１、２２１（例えばＣｒ層）と、図には示されておらず、任意で化学的に蒸着される中間副層（例えばＮｉ層）と、電気的に蒸着される上副層２１２、２２２（例えばＮｉ層）を有する。
【００２７】
はんだ付けされうる錫を含有する層４１、４２は、浸漬により作り出された銀を含有するキャップ３１、３２上に配置される。下側に面するキャップ３１、３２の領域は、表面実装に適した部品接触（ＳＭＤcontacts）を形成する。
【００２８】
明示した部品と方法も、副層の数及び材料も、図や特にベース本体の示された形状に表された構成に限られない。スパッタにより蒸着された層の全ては、浸漬過程、またはスクリーン印刷方法とその後のバーンインでも生成されうる。
【符号の説明】
【００２９】
１ ベース本体
１０ 大面積セラミック基板
２１、２２ バリア層
２１１、２２１ スパッタにより蒸着されたバリア層２１、２２の副層
２１２、２２２ 電気的に蒸着されたバリア層２１、２２の副層
３１、３２ 導電性のキャップ
４１、４２ はんだ付けされる層
【特許請求の範囲】
【請求項１】
互いに向かい合って位置する端面と、周面とを有するベース本体（１）と、
それぞれ前記ベース本体（１）の１つの端面上に配置された第１の導電層及び第２の導電層と、
を備え、
前記ベース本体（１）の周面は、前記第１の導電層がなく、
前記第２の導電層は、前記ベース本体（１）の１つの端面を覆い、その縁と重なるキャップ（３１、３２）を形成し、
前記第１の導電層は、スパッタされた副層（２１１、２２１）と電気的に蒸着された副層（２１２、２２２）とを有する、
ことを特徴とする電気ＰＴＣサーミスタ部品。
【請求項２】
前記ベース本体（１）はセラミック材料を含み、
前記第１の導電層は空乏層を破壊するバリア層（２１、２２）である、
ことを特徴とする請求項１に記載の部品。
【請求項３】
前記第２の導電層は、はんだ付けされる表面を有する、
ことを特徴とする請求項１又は２に記載の部品。
【請求項４】
表面実装可能な請求項１乃至３のいずれか１項に記載の部品。
【請求項５】
前記第２の導電層は、浸漬過程により蒸着された少なくとも１つの層を有する、
ことを特徴とする請求項１乃至４のいずれか１項に記載の部品。
【請求項６】
前記ベース本体の端面と周面の間の縁が、斜め、または丸い、
ことを特徴とする請求項１乃至５のいずれか１項に記載の部品。
【請求項７】
Ａ）導電性のバリア層（２１、２２）が、ＰＴＣセラミックを含有し、部品領域として備えられる領域（１０１−１０６）を備える大面積基板（１０）の主要面上でのスパッタを通じて生成された副層（２１１、２２１）に、電気的に副層（２１２、２２２）が蒸着されることにより、生成されるステップと、
Ｂ）前記基板（１０）が、前記部品領域によって分割され、
各分割された部品領域は、ベース本体（１）を備え、バリア層（２１、２２）は前記ベース本体の２つの端面上に配置されるステップと、
Ｃ）前記端面上に配置された導電性のキャップ（３１、３２）が、前記分割された部品領域上に生成され、
前記導電性のキャップは、浸漬過程で蒸着し、その後バーンインされるステップと、
から構成されるＰＴＣサーミスタ部品の製造方法。
【請求項８】
前記バリア層（２１、２２）が電気的に強化されることを特徴とする請求項７に記載の方法。
【請求項９】
前記伝導性のキャップ（３１、３２）は、前記浸漬過程の後に錫がめっきされることを特徴とする請求項７または８に記載の方法。
【請求項１０】
前記ベース本体の端面と周面の間の縁が、前記キャップの適用前に摩耗により丸くされることを特徴とする請求項７乃至９のうちいずれか１項に記載の方法。
【請求項１】
互いに向かい合って位置する端面と、周面とを有するベース本体（１）と、
それぞれ前記ベース本体（１）の１つの端面上に配置された第１の導電層及び第２の導電層と、
を備え、
前記ベース本体（１）の周面は、前記第１の導電層がなく、
前記第２の導電層は、前記ベース本体（１）の１つの端面を覆い、その縁と重なるキャップ（３１、３２）を形成し、
前記第１の導電層は、スパッタされた副層（２１１、２２１）と電気的に蒸着された副層（２１２、２２２）とを有する、
ことを特徴とする電気ＰＴＣサーミスタ部品。
【請求項２】
前記ベース本体（１）はセラミック材料を含み、
前記第１の導電層は空乏層を破壊するバリア層（２１、２２）である、
ことを特徴とする請求項１に記載の部品。
【請求項３】
前記第２の導電層は、はんだ付けされる表面を有する、
ことを特徴とする請求項１又は２に記載の部品。
【請求項４】
表面実装可能な請求項１乃至３のいずれか１項に記載の部品。
【請求項５】
前記第２の導電層は、浸漬過程により蒸着された少なくとも１つの層を有する、
ことを特徴とする請求項１乃至４のいずれか１項に記載の部品。
【請求項６】
前記ベース本体の端面と周面の間の縁が、斜め、または丸い、
ことを特徴とする請求項１乃至５のいずれか１項に記載の部品。
【請求項７】
Ａ）導電性のバリア層（２１、２２）が、ＰＴＣセラミックを含有し、部品領域として備えられる領域（１０１−１０６）を備える大面積基板（１０）の主要面上でのスパッタを通じて生成された副層（２１１、２２１）に、電気的に副層（２１２、２２２）が蒸着されることにより、生成されるステップと、
Ｂ）前記基板（１０）が、前記部品領域によって分割され、
各分割された部品領域は、ベース本体（１）を備え、バリア層（２１、２２）は前記ベース本体の２つの端面上に配置されるステップと、
Ｃ）前記端面上に配置された導電性のキャップ（３１、３２）が、前記分割された部品領域上に生成され、
前記導電性のキャップは、浸漬過程で蒸着し、その後バーンインされるステップと、
から構成されるＰＴＣサーミスタ部品の製造方法。
【請求項８】
前記バリア層（２１、２２）が電気的に強化されることを特徴とする請求項７に記載の方法。
【請求項９】
前記伝導性のキャップ（３１、３２）は、前記浸漬過程の後に錫がめっきされることを特徴とする請求項７または８に記載の方法。
【請求項１０】
前記ベース本体の端面と周面の間の縁が、前記キャップの適用前に摩耗により丸くされることを特徴とする請求項７乃至９のうちいずれか１項に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２１２９３１（Ｐ２０１２−２１２９３１Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１２−１５１９３０（Ｐ２０１２−１５１９３０）
【出願日】平成２４年７月５日（２０１２．７．５）
【分割の表示】特願２００９−５０５７１８（Ｐ２００９−５０５７１８）の分割
【原出願日】平成１９年４月１８日（２００７．４．１８）
【出願人】（３００００２１６０）エプコス アクチエンゲゼルシャフト (318)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【住所又は居所原語表記】Ｓｔ．−Ｍａｒｔｉｎ−Ｓｔｒａｓｓｅ ５３， Ｄ−８１６６９ Ｍｕｅｎｃｈｅｎ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２４年７月５日（２０１２．７．５）
【分割の表示】特願２００９−５０５７１８（Ｐ２００９−５０５７１８）の分割
【原出願日】平成１９年４月１８日（２００７．４．１８）
【出願人】（３００００２１６０）エプコス アクチエンゲゼルシャフト (318)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【住所又は居所原語表記】Ｓｔ．−Ｍａｒｔｉｎ−Ｓｔｒａｓｓｅ ５３， Ｄ−８１６６９ Ｍｕｅｎｃｈｅｎ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]