高速信号伝送用回路基板の部品搭載用パッド部の構造
【目的】 自動設計可能な形状を有する高速信号伝送用回路基板の部品搭載用パッド部の構造を提供する。
【構成】 伝送ライン３１よりも幅の広いパッド３４を有する第１の信号伝送用導体層、この下方に形成する第１のグランド／電源プレーン層３２ａ、この下方に形成する第２の信号伝送用導体層、この下方に形成する第２のグランド／電源プレーン層３２ｂ、第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層３２ａと第２のグランド／電源プレーン層３２ｂと誘電体層の関係で行うよう、前記パッド３４の直下の第１のグランド／電源プレーン層３２ａに、パッド３４と中心位置が同じで、かつ相似形状で、小さいくり抜き部３５と、第２の信号伝送用導体層に、第１のグランド／電源プレーン層３２ａのくり抜き部３５より大きめの配線禁止領域３８とを設ける。
【構成】 伝送ライン３１よりも幅の広いパッド３４を有する第１の信号伝送用導体層、この下方に形成する第１のグランド／電源プレーン層３２ａ、この下方に形成する第２の信号伝送用導体層、この下方に形成する第２のグランド／電源プレーン層３２ｂ、第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層３２ａと第２のグランド／電源プレーン層３２ｂと誘電体層の関係で行うよう、前記パッド３４の直下の第１のグランド／電源プレーン層３２ａに、パッド３４と中心位置が同じで、かつ相似形状で、小さいくり抜き部３５と、第２の信号伝送用導体層に、第１のグランド／電源プレーン層３２ａのくり抜き部３５より大きめの配線禁止領域３８とを設ける。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速信号伝送用の回路基板における部品搭載用パッド部の構造に関する。
【０００２】
【従来の技術】従来、この種の分野の技術としては、特開平５−２９７７２号公報に開示されるものがあった。図４は第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図４（ａ）はその高速信号伝送用回路基板の伝送ラインのパッド部の上面図、図４（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図である。
【０００３】これらの図に示すように、第１層（表層）は、高速信号用ライン（以下、伝送ラインという）層であり、伝送ライン１１、部品搭載用パッド及び接続用パッド１４（以下、総称してパッドという）、及び誘電体層１３ａからなる。第２層はグランド／電源プレーン層であり、グランド／電源プレーン層１２ａ、誘電体層１３ｂからなる。第３層は中層の伝送ライン層であり、中層の伝送ライン１７、誘電体層１３ｃからなる。第４層はグランド／電源プレーン層であり、グランド／電源プレーン層１２ｂ、誘電体層１３ｄからなる。
【０００４】図５は第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図５（ａ）はその高速信号伝送用回路基板の伝送ラインのパッド部の上面図、図５（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図、図６はその高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。
【０００５】これらの図に示すように、第１層は、伝送ライン２１、パッド２４、誘電体層２３ａからなる。第２層はパッド２４の直下に部分的くり抜き部２５を設けたグランド／電源プレーン層２２ａ、誘電体層２３ｂからなる。このくり抜き部２５は、パッド２４から伝送ライン２１の引き出し方向を除き、パッド２４より若干大きめである。第３層はくり抜き部２５より若干広めの配線禁止領域２８、中層の伝送ライン２７、誘電体層２３ｃからなる。第４層はグランド／電源プレーン層２２ｂ、誘電体層２３ｄからなる。なお、２６は伝送ラインとパッドの接続部である。
【０００６】
【発明が解決しようとする課題】しかしながら、第１の従来例の場合、伝送ラインの幅と異なるパッドに対しては、インピーダンス整合を行っていなかった。また、伝送ラインをインピーダンス整合させているため、誘電体層の厚さが先に決まっており、パッドとグランド間の誘電体層の厚さが一定となっていることから、パッドに対してインピーダンス整合させようとした場合、パッドの幅を伝送ラインと同じにするより方法がないが、実際には部品搭載用パッドであったり、接続用パッドであったり、そのパッド幅はまちまちであり、インピーダンス整合が困難であるという問題点があった。したがって、伝送ラインのパッド部で反射が起こり、高速信号特性を劣化させていた。
【０００７】このような問題点を解決するために、第２の従来例のパッドの直下のグランドプレーンに部分的にくり抜き部を設け、グランドプレーンまでの誘電体層の厚さを変えることで、パッド幅を伝送ラインと同じ幅にせずに、インピーダンス整合を図ることができた。しかし、伝送ラインと誘電体層の厚さによるインピーダンス整合の関係より、１層あたりの誘電体層の厚さが決まっていることから、パッドからグランドプレーンまでの厚さは、誘電体層厚の整数倍に制限され、完全なインピーダンス整合は困難であるという問題点があった。したがって、伝送ラインと接続されるパッド部で反射が起こり、高速信号の伝送特性を劣化させていた。
【０００８】また、この例の場合、くり抜き部の形状が、パッドからの伝送ラインの引き出し方向に依存しており、この伝送ラインの引き出し方向がまちまちであることから、パターン設計及びチェックが容易でなく、更に自動設計化が困難であった。本発明は、以上述べた高速信号伝送用回路基板のパッド部のインピーダンス整合が困難であるという問題点を除去するため、伝送ラインより幅の広いパッドに対して、パッド直下のグランドのくり抜き部を、パッドからの伝送ラインの引き出し方向に依存しない形状とし、インピーダンス整合を図り、かつ、グランド／電源プレーン層の設計及びチェックが容易となるようにするとともに、自動設計可能な形状を有する高速信号伝送用回路基板の部品搭載用パッド部の構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達成するために、信号伝送用導体層と中層に形成したグランド／電源プレーン層との間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（１）表面に形成される伝送ライン（３１）よりも幅の広いパッド（３４）を有する第１の信号伝送用導体層と、この第１の信号伝送用導体層の下方に第１の誘電体層（３３ａ）を介して形成される第１のグランド／電源プレーン層（３２ａ）と、この第１のグランド／電源プレーン層（３２ａ）の下方に第２の誘電体層（３３ｂ）を介して形成される第２の信号伝送用導体層と、この第２の信号伝送用導体層の下方に第３の誘電体層（３３ｃ）を介して形成される第２のグランド／電源プレーン層（３２ｂ）と、前記第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層（３２ａ）と第１の誘電体層（３３ａ）と、第２のグランド／電源プレーン層（３２ｂ）と第２及び第３誘電体層（３３ｂ，３３ｃ）とに基づいて行うため、前記パッド（３４）の直下に介在する第１のグランド／電源プレーン層（３２ａ）に、このパッド（３４）と中心位置が同じであり、かつこのパッド（３４）と相似の形状をなし、該パッドよりも小さいくり抜き部（３５）と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層（３２ａ）のくり抜き部（３５）より若干大きめの配線禁止領域（３８）とを設けるようにしたものである。
【００１０】（２）表面に形成される伝送ライン（４１）よりも幅の広いパッド（４４）を有する第１の信号伝送用導体層と、この第１の信号伝送用導体層の下方に第１の誘電体層（４３ａ）を介して形成される第１のグランド／電源プレーン層（４２ａ）と、この第１のグランド／電源プレーン層（４２ａ）の下方に第２の誘電体層（４３ｂ）を介して形成される第２の信号伝送用導体層と、この第２の信号伝送用導体層の下方に第３の誘電体層（４３ｃ）を介して形成される第２のグランド／電源プレーン層（４２ｂ）と、この第２のグランド／電源プレーン層（４２ｂ）の下方に第４の誘電体層（４３ｄ）を介して形成される第３の信号伝送用導体層と、この第３の信号伝送用導体層の下方に第５の誘電体層（４３ｅ）を介して形成される第３のグランド／電源プレーン層（４２ｃ）と、前記第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層（３２ａ）と第１の誘電体層（４３ａ）と、第２のグランド／電源プレーン層（４２ｂ）と第２及び第３の誘電体層（４３ｂ，４３ｃ）と、第３のグランド／電源プレーン層（４２ｃ）と第４及び第５の誘電体層（４３ｄ，４３ｅ）とに基づいて行うため、前記パッド（４４）の直下に介在する第１のグランド／電源プレーン層（４２ａ）に前記パッド（４４）の中心位置が同じであり、かつこのパッド（４４）と相似の形状をなし、このパッド（４４）よりも小さい第１のくり抜き部（４５ａ）と、第２の信号伝送用導体層に前記第１のくり抜き部（４５ａ）よりも若干大きめの第１の配線禁止領域（４７ａ）と、前記パッド（４４）の直下の第２のグランド／電源プレーン層（４２ｂ）に前記パッド（４４）の中心位置が同じであり、かつこのパッド（４４）と相似の形状をなし、このパッドよりも小さい第２のくり抜き部（４５ｂ）と、第２の信号伝送用導体層に前記第２のくり抜き部（４５ｂ）よりも若干大きめの第２の配線禁止領域（４７ｂ）とを設けるようにしたものである。
【００１１】
【作用】本発明によれば、上記したように、高速信号伝送用回路基板の伝送ラインのパッド部でパッド直下のグランド／電源プレーン層にくり抜き部を設ける際、パッドから伝送ラインの引き出し方向にパッドとグランド／電源プレーン層のオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成し、パッドからグランド／電源プレーン層までの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００１２】
【実施例】以下、本発明の実施例について図を参照しながら詳細に説明する。図１は本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図１（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図１（ｂ）はその高速信号伝送用回路基板のパッド部の断面図、図２はその高速信号伝送用回路基板のパッド部の分解斜視図である。
【００１３】これらの図において、３１は表層の伝送ライン（第１の信号伝送用導体層）、３２ａは第１のグランド／電源プレーン層、３３ａは第１の誘電体層、３２ｂは第２のグランド／電源プレーン層、３３ｂは第２の誘電体層、３７は中層の伝送ライン（第２の信号伝送用導体層）、３３ｃは第３の誘電体層、３３ｄは第４の誘電体層、３５は第１のグランド／電源プレーン層３２ａのくり抜き部、３８は中層の伝送ライン（第２の信号伝送用導体層）の配線禁止領域である。
【００１４】ここで、表層の伝送ライン３１は、その伝送ライン３１の幅と第１のグランド／電源プレーン層３２ａまでの厚さ、すなわち、第１の誘電体層３３ａの厚さによりインピーダンス整合されている。その表層の伝送ライン３１はパッド３４に接続されている。このパッド３４は、その表層の伝送ライン３１よりも幅が広い。この時、インピーダンスＺは次式で表せる（理想状態）。
【００１５】Ｚ＝（Ｌ／Ｃ）1/2 Ｌ：リアクタンス Ｃ：キャパシタンスここで、Ｌはパッドの幅と長さで決まり、Ｃはパッドの表面積とパッドとグランド間の距離で決まる。したがって、パッド３４のサイズを固定すると、変更可能なパラメータは、パッドとグランド間の距離である。このパッドとグランド間の距離が大きいとＣが大きくなり、Ｚは小さくなる。逆にパッドとグランド間の距離が小さいとＣが小さくなり、Ｚは大きくなる。
【００１６】このように、ＬとＣを調節することで、インピーダンスをコントロールできる。パッド３４はインピーダンス整合されている表層の伝送ライン３１よりも幅が広く、この場合はＣが大きくなり、Ｚは小さくなってインピーダンス整合されない。そのパッド３４の直下の第１のグランド／電源プレーン層３２ａにくり抜き部３５を設け、パッドとグランド／電源プレーン層間の距離を、パッド３４と第２のグランド／電源プレーン層３２ｂの距離となるように大きくし、Ｃを小さくしてインピーダンス整合を図るものである。このくり抜き部３５の形状は、パッド３４と相似形状にする。
【００１７】また、くり抜き部３５の大きさはパッド３４よりも大きくならない範囲で、Ｃの大きさを考慮して、インピーダンス整合可能な値となるような大きさとする。本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図３に示す。図３（ｂ）において、横軸はパッドの面積を１とした場合のくり抜き部の面積比、縦軸は特性インピーダンスＺ0 （Ω）を示している。
【００１８】この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図３（ａ）に示すような３種類のパッドサイズ、つまり、パッドＡはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．３ｍｍであり、パッドＢはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．４ｍｍであり、パッドＣはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．５ｍｍである。
【００１９】このようなパッドサイズでシュミレーションを行った。上記した条件の下では、特性インピーダンスＺ0 （Ω）は５０Ωに設定されることが望ましい。この図から明らかなように、パッドに対するくり抜き部の面積比は１．０近傍が望ましいことがわかる。また、くり抜き部の面積のみに着目すると、パッドに対するくり抜き部の面積比は１．０以上でもよいが、パッドに対するくり抜き部の面積比が１．０以上になると、伝送ラインとの関係で、インピーダンス整合を図ることができなくなるので、パッドに対するくり抜き部の面積比は１．０より小さくする必要がある。
【００２０】上記からして、上記の条件の下では、パッドＡで、くり抜き部の面積比は１．０以下で１．０に近い値が望ましいことがわかる。このように、くり抜き部３５を形成することにより、インピーダンス整合を図ることができる。また、形状をパッド３４と相似形状としていることから、表層の伝送ライン３１の引き出し方向に依存することなく、設計及びチェックを容易に行うことができ、更に設計の自動化が可能である。
【００２１】また、上述の方法でインピーダンス整合ができない場合、またはパッドの幅が更に広い場合の実施例を図７に示す。図７において、４１は表層の伝送ライン（第１の信号伝送用導体層）、４２ａ〜４２ｃはグランド／電源プレーン層、４３ａ〜４３ｆは誘電体層、４４は表層の伝送ライン４１のパッド、４５ａは第１のグランド／電源プレーン層４２ａのくり抜き部、４５ｂは第２のグランド／電源プレーン層４２ｂのくり抜き部、４６ａは中層の伝送ライン（第２の信号伝送用導体層）、４６ｂは中層の伝送ライン（第３の信号伝送用導体層）、４７ａは中層の伝送ライン（第２の信号伝送用導体層）４６ａに形成される第１の配線禁止領域、４７ｂは中層の伝送ライン（第３の信号伝送用導体層）４６ｂに形成される第２の配線禁止領域である。
【００２２】この実施例では、２層のグランド／電源プレーン層であったものを３層に増やし、グランド／電源プレーン層４２ａ及び４２ｂにくり抜き部４５ａ及び４５ｂを設け、このくり抜き部４５ａ及び４５ｂの大きさを調整することでインピーダンス整合を図るものである。その場合、グランド／電源プレーン層４２ａ及び４２ｂに形成されるくり抜き部４５ａ及び４５ｂの形状は、第１実施例と同様に、表層の伝送ライン４１のパッド４４と相似形状にし、前記くり抜き部４５ａ及び４５ｂの大きさは、表層の伝送ライン４１のパッド４４よりは大きくならないようにする。
【００２３】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図８に示す。図８（ｂ）において、横軸はパッドの面積を１とした場合の第２のくり抜き部の面積比、縦軸は特性インピーダンスＺ0 （Ω）を示している。この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図８（ａ）に示すようなパッドサイズ、つまり、長さｌが２．５ｍｍ、幅Ｗが０．５ｍｍの場合において、曲線ａは第１のくり抜き部の面積比が１．０の場合、曲線ｂは第１のくり抜き部の面積比が０．８の場合を示している。
【００２４】上記した条件の下では、特性インピーダンスＺ0 （Ω）は５０Ωに設定されることが望ましい。この図から明らかなように、第１のくり抜き部の面積比が１．０の場合においては、第２のくり抜き部の面積比が１．０近傍が、第１のくり抜き部の面積比が０．８の場合においては、第２のくり抜き部の面積比が１．０近傍が、それぞれ特性インピーダンスＺ0 としては望ましい。くり抜き部の面積のみに着目すると、パッドに対するくり抜き部の面積比は１．０以上でもよいが、パッドに対するくり抜き部の面積比が１．０以上になると、伝送ラインとの関係で、インピーダンス整合を図ることができなくなるので、パッドに対するくり抜き部の面積比は１．０より小さくする必要がある。
【００２５】この実施例では、表層の伝送ライン４１のパッド４４の大きさよりは少し小さいくり抜き部４５ａを、第１のグランド／電源プレーン層４２ａに形成し、更に、小さいくり抜き部４５ｂを、第２のグランド／電源プレーン層４２ｂに形成するようにしている。また、第１の配線禁止領域４７ａよりは下方の第２の配線禁止領域４７ｂは小さくなるように形成している。
【００２６】このように構成すると、下方のくり抜き部及び配線禁止領域は小さくすることができ、グランド／電源プレーン層を広くとることができるとともに、配線禁止領域は狭くなるので、配線できる領域を拡大することができる。なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明によれば、高速信号伝送用回路基板の伝送ラインのパッド部の構造において、パッド直下のグランド／電源プレーン層にくり抜き部を設け、この際に形状をパッドと相似形状とし、その大きさをパッドよりも大きくならない範囲で調整することにより、パッドからグランド／電源プレーン層までの誘電体層の厚さを部分的に変化させることで、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００２８】また、高速信号伝送用回路基板の伝送ラインのパッド部と中心が一致し、相似形状のくり抜き部となし、くり抜き部を伝送ラインの引き出し方向に依存しない形状としたことにより、設計及びチェックを容易に行うことができ、更に設計の自動化が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図２】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図３】本発明の第１の実施例を示す高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【図４】第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図５】第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図６】第２の従来例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図７】本発明の第２の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図８】本発明の第２の実施例を示す高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【符号の説明】
３１，４１ 表層の伝送ライン（第１の信号伝送用導体層）
３２ａ，４２ａ 第１のグランド／電源プレーン層
３２ｂ，４２ｂ 第２のグランド／電源プレーン層
３３ａ，４３ａ 第１の誘電体層
３３ｂ，４３ｂ 第２の誘電体層
３３ｃ，４３ｃ 第３の誘電体層
３３ｄ ４３ｄ 第４の誘電体層
３４，４４ パッド
３５ くり抜き部
３７，４６ａ 中層の伝送ライン（第２の信号伝送用導体層）
３８ 配線禁止領域
４２ｃ 第３のグランド／電源プレーン層
４３ｅ 第５の誘電体層
４３ｆ 第６の誘電体層
４５ａ 第１のくり抜き部
４５ｂ 第２のくり抜き部
４６ｂ 中層の伝送ライン（第３の信号伝送用導体層）
４７ａ 第１の配線禁止領域
４７ｂ 第２の配線禁止領域
【０００１】
【産業上の利用分野】本発明は、高速信号伝送用の回路基板における部品搭載用パッド部の構造に関する。
【０００２】
【従来の技術】従来、この種の分野の技術としては、特開平５−２９７７２号公報に開示されるものがあった。図４は第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図４（ａ）はその高速信号伝送用回路基板の伝送ラインのパッド部の上面図、図４（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図である。
【０００３】これらの図に示すように、第１層（表層）は、高速信号用ライン（以下、伝送ラインという）層であり、伝送ライン１１、部品搭載用パッド及び接続用パッド１４（以下、総称してパッドという）、及び誘電体層１３ａからなる。第２層はグランド／電源プレーン層であり、グランド／電源プレーン層１２ａ、誘電体層１３ｂからなる。第３層は中層の伝送ライン層であり、中層の伝送ライン１７、誘電体層１３ｃからなる。第４層はグランド／電源プレーン層であり、グランド／電源プレーン層１２ｂ、誘電体層１３ｄからなる。
【０００４】図５は第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図５（ａ）はその高速信号伝送用回路基板の伝送ラインのパッド部の上面図、図５（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図、図６はその高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。
【０００５】これらの図に示すように、第１層は、伝送ライン２１、パッド２４、誘電体層２３ａからなる。第２層はパッド２４の直下に部分的くり抜き部２５を設けたグランド／電源プレーン層２２ａ、誘電体層２３ｂからなる。このくり抜き部２５は、パッド２４から伝送ライン２１の引き出し方向を除き、パッド２４より若干大きめである。第３層はくり抜き部２５より若干広めの配線禁止領域２８、中層の伝送ライン２７、誘電体層２３ｃからなる。第４層はグランド／電源プレーン層２２ｂ、誘電体層２３ｄからなる。なお、２６は伝送ラインとパッドの接続部である。
【０００６】
【発明が解決しようとする課題】しかしながら、第１の従来例の場合、伝送ラインの幅と異なるパッドに対しては、インピーダンス整合を行っていなかった。また、伝送ラインをインピーダンス整合させているため、誘電体層の厚さが先に決まっており、パッドとグランド間の誘電体層の厚さが一定となっていることから、パッドに対してインピーダンス整合させようとした場合、パッドの幅を伝送ラインと同じにするより方法がないが、実際には部品搭載用パッドであったり、接続用パッドであったり、そのパッド幅はまちまちであり、インピーダンス整合が困難であるという問題点があった。したがって、伝送ラインのパッド部で反射が起こり、高速信号特性を劣化させていた。
【０００７】このような問題点を解決するために、第２の従来例のパッドの直下のグランドプレーンに部分的にくり抜き部を設け、グランドプレーンまでの誘電体層の厚さを変えることで、パッド幅を伝送ラインと同じ幅にせずに、インピーダンス整合を図ることができた。しかし、伝送ラインと誘電体層の厚さによるインピーダンス整合の関係より、１層あたりの誘電体層の厚さが決まっていることから、パッドからグランドプレーンまでの厚さは、誘電体層厚の整数倍に制限され、完全なインピーダンス整合は困難であるという問題点があった。したがって、伝送ラインと接続されるパッド部で反射が起こり、高速信号の伝送特性を劣化させていた。
【０００８】また、この例の場合、くり抜き部の形状が、パッドからの伝送ラインの引き出し方向に依存しており、この伝送ラインの引き出し方向がまちまちであることから、パターン設計及びチェックが容易でなく、更に自動設計化が困難であった。本発明は、以上述べた高速信号伝送用回路基板のパッド部のインピーダンス整合が困難であるという問題点を除去するため、伝送ラインより幅の広いパッドに対して、パッド直下のグランドのくり抜き部を、パッドからの伝送ラインの引き出し方向に依存しない形状とし、インピーダンス整合を図り、かつ、グランド／電源プレーン層の設計及びチェックが容易となるようにするとともに、自動設計可能な形状を有する高速信号伝送用回路基板の部品搭載用パッド部の構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達成するために、信号伝送用導体層と中層に形成したグランド／電源プレーン層との間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（１）表面に形成される伝送ライン（３１）よりも幅の広いパッド（３４）を有する第１の信号伝送用導体層と、この第１の信号伝送用導体層の下方に第１の誘電体層（３３ａ）を介して形成される第１のグランド／電源プレーン層（３２ａ）と、この第１のグランド／電源プレーン層（３２ａ）の下方に第２の誘電体層（３３ｂ）を介して形成される第２の信号伝送用導体層と、この第２の信号伝送用導体層の下方に第３の誘電体層（３３ｃ）を介して形成される第２のグランド／電源プレーン層（３２ｂ）と、前記第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層（３２ａ）と第１の誘電体層（３３ａ）と、第２のグランド／電源プレーン層（３２ｂ）と第２及び第３誘電体層（３３ｂ，３３ｃ）とに基づいて行うため、前記パッド（３４）の直下に介在する第１のグランド／電源プレーン層（３２ａ）に、このパッド（３４）と中心位置が同じであり、かつこのパッド（３４）と相似の形状をなし、該パッドよりも小さいくり抜き部（３５）と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層（３２ａ）のくり抜き部（３５）より若干大きめの配線禁止領域（３８）とを設けるようにしたものである。
【００１０】（２）表面に形成される伝送ライン（４１）よりも幅の広いパッド（４４）を有する第１の信号伝送用導体層と、この第１の信号伝送用導体層の下方に第１の誘電体層（４３ａ）を介して形成される第１のグランド／電源プレーン層（４２ａ）と、この第１のグランド／電源プレーン層（４２ａ）の下方に第２の誘電体層（４３ｂ）を介して形成される第２の信号伝送用導体層と、この第２の信号伝送用導体層の下方に第３の誘電体層（４３ｃ）を介して形成される第２のグランド／電源プレーン層（４２ｂ）と、この第２のグランド／電源プレーン層（４２ｂ）の下方に第４の誘電体層（４３ｄ）を介して形成される第３の信号伝送用導体層と、この第３の信号伝送用導体層の下方に第５の誘電体層（４３ｅ）を介して形成される第３のグランド／電源プレーン層（４２ｃ）と、前記第１の信号伝送用導体層のパッド部のインピーダンス整合を、第１のグランド／電源プレーン層（３２ａ）と第１の誘電体層（４３ａ）と、第２のグランド／電源プレーン層（４２ｂ）と第２及び第３の誘電体層（４３ｂ，４３ｃ）と、第３のグランド／電源プレーン層（４２ｃ）と第４及び第５の誘電体層（４３ｄ，４３ｅ）とに基づいて行うため、前記パッド（４４）の直下に介在する第１のグランド／電源プレーン層（４２ａ）に前記パッド（４４）の中心位置が同じであり、かつこのパッド（４４）と相似の形状をなし、このパッド（４４）よりも小さい第１のくり抜き部（４５ａ）と、第２の信号伝送用導体層に前記第１のくり抜き部（４５ａ）よりも若干大きめの第１の配線禁止領域（４７ａ）と、前記パッド（４４）の直下の第２のグランド／電源プレーン層（４２ｂ）に前記パッド（４４）の中心位置が同じであり、かつこのパッド（４４）と相似の形状をなし、このパッドよりも小さい第２のくり抜き部（４５ｂ）と、第２の信号伝送用導体層に前記第２のくり抜き部（４５ｂ）よりも若干大きめの第２の配線禁止領域（４７ｂ）とを設けるようにしたものである。
【００１１】
【作用】本発明によれば、上記したように、高速信号伝送用回路基板の伝送ラインのパッド部でパッド直下のグランド／電源プレーン層にくり抜き部を設ける際、パッドから伝送ラインの引き出し方向にパッドとグランド／電源プレーン層のオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成し、パッドからグランド／電源プレーン層までの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００１２】
【実施例】以下、本発明の実施例について図を参照しながら詳細に説明する。図１は本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図１（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図１（ｂ）はその高速信号伝送用回路基板のパッド部の断面図、図２はその高速信号伝送用回路基板のパッド部の分解斜視図である。
【００１３】これらの図において、３１は表層の伝送ライン（第１の信号伝送用導体層）、３２ａは第１のグランド／電源プレーン層、３３ａは第１の誘電体層、３２ｂは第２のグランド／電源プレーン層、３３ｂは第２の誘電体層、３７は中層の伝送ライン（第２の信号伝送用導体層）、３３ｃは第３の誘電体層、３３ｄは第４の誘電体層、３５は第１のグランド／電源プレーン層３２ａのくり抜き部、３８は中層の伝送ライン（第２の信号伝送用導体層）の配線禁止領域である。
【００１４】ここで、表層の伝送ライン３１は、その伝送ライン３１の幅と第１のグランド／電源プレーン層３２ａまでの厚さ、すなわち、第１の誘電体層３３ａの厚さによりインピーダンス整合されている。その表層の伝送ライン３１はパッド３４に接続されている。このパッド３４は、その表層の伝送ライン３１よりも幅が広い。この時、インピーダンスＺは次式で表せる（理想状態）。
【００１５】Ｚ＝（Ｌ／Ｃ）1/2 Ｌ：リアクタンス Ｃ：キャパシタンスここで、Ｌはパッドの幅と長さで決まり、Ｃはパッドの表面積とパッドとグランド間の距離で決まる。したがって、パッド３４のサイズを固定すると、変更可能なパラメータは、パッドとグランド間の距離である。このパッドとグランド間の距離が大きいとＣが大きくなり、Ｚは小さくなる。逆にパッドとグランド間の距離が小さいとＣが小さくなり、Ｚは大きくなる。
【００１６】このように、ＬとＣを調節することで、インピーダンスをコントロールできる。パッド３４はインピーダンス整合されている表層の伝送ライン３１よりも幅が広く、この場合はＣが大きくなり、Ｚは小さくなってインピーダンス整合されない。そのパッド３４の直下の第１のグランド／電源プレーン層３２ａにくり抜き部３５を設け、パッドとグランド／電源プレーン層間の距離を、パッド３４と第２のグランド／電源プレーン層３２ｂの距離となるように大きくし、Ｃを小さくしてインピーダンス整合を図るものである。このくり抜き部３５の形状は、パッド３４と相似形状にする。
【００１７】また、くり抜き部３５の大きさはパッド３４よりも大きくならない範囲で、Ｃの大きさを考慮して、インピーダンス整合可能な値となるような大きさとする。本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図３に示す。図３（ｂ）において、横軸はパッドの面積を１とした場合のくり抜き部の面積比、縦軸は特性インピーダンスＺ0 （Ω）を示している。
【００１８】この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図３（ａ）に示すような３種類のパッドサイズ、つまり、パッドＡはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．３ｍｍであり、パッドＢはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．４ｍｍであり、パッドＣはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．５ｍｍである。
【００１９】このようなパッドサイズでシュミレーションを行った。上記した条件の下では、特性インピーダンスＺ0 （Ω）は５０Ωに設定されることが望ましい。この図から明らかなように、パッドに対するくり抜き部の面積比は１．０近傍が望ましいことがわかる。また、くり抜き部の面積のみに着目すると、パッドに対するくり抜き部の面積比は１．０以上でもよいが、パッドに対するくり抜き部の面積比が１．０以上になると、伝送ラインとの関係で、インピーダンス整合を図ることができなくなるので、パッドに対するくり抜き部の面積比は１．０より小さくする必要がある。
【００２０】上記からして、上記の条件の下では、パッドＡで、くり抜き部の面積比は１．０以下で１．０に近い値が望ましいことがわかる。このように、くり抜き部３５を形成することにより、インピーダンス整合を図ることができる。また、形状をパッド３４と相似形状としていることから、表層の伝送ライン３１の引き出し方向に依存することなく、設計及びチェックを容易に行うことができ、更に設計の自動化が可能である。
【００２１】また、上述の方法でインピーダンス整合ができない場合、またはパッドの幅が更に広い場合の実施例を図７に示す。図７において、４１は表層の伝送ライン（第１の信号伝送用導体層）、４２ａ〜４２ｃはグランド／電源プレーン層、４３ａ〜４３ｆは誘電体層、４４は表層の伝送ライン４１のパッド、４５ａは第１のグランド／電源プレーン層４２ａのくり抜き部、４５ｂは第２のグランド／電源プレーン層４２ｂのくり抜き部、４６ａは中層の伝送ライン（第２の信号伝送用導体層）、４６ｂは中層の伝送ライン（第３の信号伝送用導体層）、４７ａは中層の伝送ライン（第２の信号伝送用導体層）４６ａに形成される第１の配線禁止領域、４７ｂは中層の伝送ライン（第３の信号伝送用導体層）４６ｂに形成される第２の配線禁止領域である。
【００２２】この実施例では、２層のグランド／電源プレーン層であったものを３層に増やし、グランド／電源プレーン層４２ａ及び４２ｂにくり抜き部４５ａ及び４５ｂを設け、このくり抜き部４５ａ及び４５ｂの大きさを調整することでインピーダンス整合を図るものである。その場合、グランド／電源プレーン層４２ａ及び４２ｂに形成されるくり抜き部４５ａ及び４５ｂの形状は、第１実施例と同様に、表層の伝送ライン４１のパッド４４と相似形状にし、前記くり抜き部４５ａ及び４５ｂの大きさは、表層の伝送ライン４１のパッド４４よりは大きくならないようにする。
【００２３】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図８に示す。図８（ｂ）において、横軸はパッドの面積を１とした場合の第２のくり抜き部の面積比、縦軸は特性インピーダンスＺ0 （Ω）を示している。この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図８（ａ）に示すようなパッドサイズ、つまり、長さｌが２．５ｍｍ、幅Ｗが０．５ｍｍの場合において、曲線ａは第１のくり抜き部の面積比が１．０の場合、曲線ｂは第１のくり抜き部の面積比が０．８の場合を示している。
【００２４】上記した条件の下では、特性インピーダンスＺ0 （Ω）は５０Ωに設定されることが望ましい。この図から明らかなように、第１のくり抜き部の面積比が１．０の場合においては、第２のくり抜き部の面積比が１．０近傍が、第１のくり抜き部の面積比が０．８の場合においては、第２のくり抜き部の面積比が１．０近傍が、それぞれ特性インピーダンスＺ0 としては望ましい。くり抜き部の面積のみに着目すると、パッドに対するくり抜き部の面積比は１．０以上でもよいが、パッドに対するくり抜き部の面積比が１．０以上になると、伝送ラインとの関係で、インピーダンス整合を図ることができなくなるので、パッドに対するくり抜き部の面積比は１．０より小さくする必要がある。
【００２５】この実施例では、表層の伝送ライン４１のパッド４４の大きさよりは少し小さいくり抜き部４５ａを、第１のグランド／電源プレーン層４２ａに形成し、更に、小さいくり抜き部４５ｂを、第２のグランド／電源プレーン層４２ｂに形成するようにしている。また、第１の配線禁止領域４７ａよりは下方の第２の配線禁止領域４７ｂは小さくなるように形成している。
【００２６】このように構成すると、下方のくり抜き部及び配線禁止領域は小さくすることができ、グランド／電源プレーン層を広くとることができるとともに、配線禁止領域は狭くなるので、配線できる領域を拡大することができる。なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明によれば、高速信号伝送用回路基板の伝送ラインのパッド部の構造において、パッド直下のグランド／電源プレーン層にくり抜き部を設け、この際に形状をパッドと相似形状とし、その大きさをパッドよりも大きくならない範囲で調整することにより、パッドからグランド／電源プレーン層までの誘電体層の厚さを部分的に変化させることで、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００２８】また、高速信号伝送用回路基板の伝送ラインのパッド部と中心が一致し、相似形状のくり抜き部となし、くり抜き部を伝送ラインの引き出し方向に依存しない形状としたことにより、設計及びチェックを容易に行うことができ、更に設計の自動化が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図２】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図３】本発明の第１の実施例を示す高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【図４】第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図５】第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図６】第２の従来例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図７】本発明の第２の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図８】本発明の第２の実施例を示す高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【符号の説明】
３１，４１ 表層の伝送ライン（第１の信号伝送用導体層）
３２ａ，４２ａ 第１のグランド／電源プレーン層
３２ｂ，４２ｂ 第２のグランド／電源プレーン層
３３ａ，４３ａ 第１の誘電体層
３３ｂ，４３ｂ 第２の誘電体層
３３ｃ，４３ｃ 第３の誘電体層
３３ｄ ４３ｄ 第４の誘電体層
３４，４４ パッド
３５ くり抜き部
３７，４６ａ 中層の伝送ライン（第２の信号伝送用導体層）
３８ 配線禁止領域
４２ｃ 第３のグランド／電源プレーン層
４３ｅ 第５の誘電体層
４３ｆ 第６の誘電体層
４５ａ 第１のくり抜き部
４５ｂ 第２のくり抜き部
４６ｂ 中層の伝送ライン（第３の信号伝送用導体層）
４７ａ 第１の配線禁止領域
４７ｂ 第２の配線禁止領域
【特許請求の範囲】
【請求項１】 信号伝送用導体層と中層に形成したグランド／電源プレーン層との間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（ａ）表面に形成される伝送ラインよりも幅の広いパッドを有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に第１の誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に第２の誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に第３の誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）前記パッドの直下に介在する第１のグランド／電源プレーン層に、前記パッドと中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さいくり抜き部と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板の部品搭載用パッド部の構造。
【請求項２】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（ａ）表面に形成される伝送ラインよりも幅の広いパッドを有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に第１の誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に第２の誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に第３の誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）該第２のグランド／電源プレーン層の下方に第４の誘電体層を介して形成される第３の信号伝送用導体層と、（ｆ）該第３の信号伝送用導体層の下方に第５の誘電体層を介して形成される第３のグランド／電源プレーン層と、（ｇ）前記パッドの直下に介在する第１のグランド／電源プレーン層に、前記パッドの中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さい第１のくり抜き部と、第２の信号伝送用導体層に前記第１のくり抜き部よりも若干大きめの第１の配線禁止領域と、前記パッドの直下の第２のグランド／電源プレーン層に前記パッドの中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さい第２のくり抜き部と、第２の信号伝送用導体層に前記第２のくり抜き部よりも若干大きめの第２の配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板の部品搭載用パッド部の構造。
【請求項３】 前記くり抜き部及び配線禁止領域を基板表面から下方に向かって徐々に小さく設定していくことを特徴とする請求項１又は２記載の高速信号伝送用回路基板の部品搭載用パッド部の構造。
【請求項１】 信号伝送用導体層と中層に形成したグランド／電源プレーン層との間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（ａ）表面に形成される伝送ラインよりも幅の広いパッドを有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に第１の誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に第２の誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に第３の誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）前記パッドの直下に介在する第１のグランド／電源プレーン層に、前記パッドと中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さいくり抜き部と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板の部品搭載用パッド部の構造。
【請求項２】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することにより、インピーダンス整合を図る高速信号伝送用回路基板の部品搭載用パッド部の構造において、（ａ）表面に形成される伝送ラインよりも幅の広いパッドを有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に第１の誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に第２の誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に第３の誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）該第２のグランド／電源プレーン層の下方に第４の誘電体層を介して形成される第３の信号伝送用導体層と、（ｆ）該第３の信号伝送用導体層の下方に第５の誘電体層を介して形成される第３のグランド／電源プレーン層と、（ｇ）前記パッドの直下に介在する第１のグランド／電源プレーン層に、前記パッドの中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さい第１のくり抜き部と、第２の信号伝送用導体層に前記第１のくり抜き部よりも若干大きめの第１の配線禁止領域と、前記パッドの直下の第２のグランド／電源プレーン層に前記パッドの中心位置が同じであり、かつ前記パッドと相似の形状をなし、前記パッドよりも小さい第２のくり抜き部と、第２の信号伝送用導体層に前記第２のくり抜き部よりも若干大きめの第２の配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板の部品搭載用パッド部の構造。
【請求項３】 前記くり抜き部及び配線禁止領域を基板表面から下方に向かって徐々に小さく設定していくことを特徴とする請求項１又は２記載の高速信号伝送用回路基板の部品搭載用パッド部の構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図８】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図８】
【図６】
【図７】
【公開番号】特開平７−３０７５７８
【公開日】平成７年（１９９５）１１月２１日
【国際特許分類】
【出願番号】特願平６−９９５９１
【出願日】平成６年（１９９４）５月１３日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成７年（１９９５）１１月２１日
【国際特許分類】
【出願日】平成６年（１９９４）５月１３日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]