【課題】外部接続用４端子としての樹脂パッケージの縦・横いずれも０．８ｍｍ以下、高さ０．３ｍｍm以下の樹脂パッケージの小型化薄型化と、ダイパッド占有面積比３０％以上の半導体装置基板実装における実装効率（チップ面積／パッケージ占有面積）を上げ、高い半導体素子搭載率にして高放熱型に対応した樹脂封止型半導体装置、及びその製造方法を提供する。
【解決手段】一方に突出する形状を、他方に外部接続用端子方向内側へ傾斜する垂直面形状を有し、アップセットされて屈曲部を有するインナーリードは、屈曲部と外部接続用端子にかけて切り欠き部が設けられ、インナーリード上面部の高さを半導体素子の上面より高く、側面部の薄肉部と底面の露出部が設けられたダイパッドの辺に対して傾斜する垂直面形状と平行にしてダイパッドの略中央部に配置されている。 （もっと読む）

【課題】発熱抵抗体に対応する位置に空洞部を有するサーマルヘッドにおいて、空洞部の強度を確保しつつ、熱効率を向上することができるサーマルヘッドおよびプリンタを提供する。
【解決手段】表面に凹部２を有する支持基板と、支持基板の表面に積層状態に接合された上板基板５と、上板基板５の表面の凹部２に対応する位置に設けられた発熱抵抗体７とを備え、上板基板５の裏面の少なくとも凹部２に対向する領域の中心線平均粗さが５ｎｍ未満であるサーマルヘッド１を採用する。 （もっと読む）

【課題】高耐圧で大きな電流駆動能力をもつＬＯＣＯＳオフセット型ＭＯＳ型電界効果トランジスタを提供する。
【解決手段】ＬＯＣＯＳオフセット型ＭＯＳ型電界効果トランジスタのドレイン側のオフセット領域に、ＬＯＣＯＳ酸化膜を伴うＮ型第１低濃度ドレインオフセット領域５と、ＬＯＣＯＳ酸化膜を伴わないＮ型第２低濃度ドレインオフセット領域６を設け、共にゲート電極で覆うように設けたので、Ｎ型第１低濃度ドレインオフセット領域５でオフセット領域にかかる電界を緩和し高耐圧を得て、Ｎ型第２低濃度ドレインオフセット領域６でオフセット領域のキャリアを増加させ大きな電流駆動能力を得ることができる。 （もっと読む）

【課題】イオン注入装置において、ソースハウジング内に堆積したフッ素を含む析出物を除去する方法の一つとして、水素化合物ガスをイオン化し水素イオンを発生させ、フッ素と水素イオンとを反応させ、フッ酸蒸気として排気することが有効であるが、イオン源のカソードフィラメントが切れると、ガスをイオン化できない。
【解決手段】イオン発生装置内に、高周波電源と接続した対向電極を設けることで、カソードフィラメントが切れた場合でも、水素化合物ガスをイオン化することを可能とし、水素イオンを発生させることにより、真空中でソースハウジング内に堆積したフッ素化合物を還元し、その反応で発生したフッ素を含むガスを真空ポンプで排気する。 （もっと読む）

【課題】複数のステッピングモータを用いて駆動する場合に、回転検出回路の構成を大規模にすることなく、各ステッピングモータ共通の負荷に応じた駆動パルスによって駆動とすることにより、省電力化を図ること。
【解決手段】時刻針１１４、１１５、１１６を駆動する時刻モータ１１２と、クロノグラフ針１１７、１１８、１１３を駆動するクロノモータ１１１と、時刻モータ１１２の非駆動時に発生する信号に基づいて負荷状況を検出する負荷検出回路１０７と、負荷検出回路１０７が検出した負荷状況に応じて、時刻モータ１１２及びクロノモータ１１１の駆動パルスを変更して駆動する制御手段とを備えている。 （もっと読む）

【課題】ソフトスタート回路で用いる容量値を大きくすることなく、ソフトスタート時間を長くすること。
【解決手段】コイル電流の制限レベルや基準電圧を徐々に上げることでソフトスタートをかける。ソフトスタート時間は切り替え回路に入力するＣＬＯＣＫ信号の周波数を変える事で調整する。ソフトスタート時間を長くするために容量値を大きくするわけではないため、チップサイズを大きくすることなくソフトスタート時間を長くすることができる。 （もっと読む）

【課題】温度検出回路の出力電圧が電源電圧に比例するレシオメトリック動作であり、コモンモード電位変動があっても検出温度に誤差を生じない差動信号出力であり、且つ温度検出回路の出力電圧は温度に対して線形に変化する温度検出回路を提供すること。
【解決手段】抵抗値の逆数が温度に対して線形に変化する抵抗体と、抵抗値が温度に対して線形に変化する抵抗体と、全差動型誤差増幅器を用いて温度検出回路を構成する。 （もっと読む）

【課題】高耐圧の内部素子をＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズから保護する静電保護回路装置を提供する。
【解決手段】ＥＳＤ保護素子のガードリングとラッチアップ試験の過電流ノイズから保護するラッチアップ保護ダイオードのカソードを共有することにより、ＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズの両方のノイズから、内部回路を保護しつつ、静電保護回路装置のサイズ縮小を図ることができる。 （もっと読む）

【課題】 半導体集積回路をＥＳＤの過電流ノイズ及びラッチアップ試験の過電流ノイズから保護する保護回路であって、電源端子から保護素子への配線の配置の自由度を高めることができ、チップ面積の増大とはならない、保護回路を提供する。
【解決手段】 ラッチアップ試験の過電流ノイズから保護するバイポーラトランジスタ１２のベース接地電流増幅率を０．５〜１．０になるような構造とすることで、Ｉ/Ｏ端子１０から入ったラッチアップ試験の過電流ノイズは、バイポーラトランジスタ１２を通り接地端子１１へ流れるので、電源端子９からバイポーラトランジスタ１２のベースへの配線を細くすることが可能となり、配線配置の自由度が高まる。 （もっと読む）

【課題】 低消費電流でＶＤＤ端子１２１電圧の大小にかかわらず、出力端子１２２からの逆流を防止させることのできるボルテージ・レギュレータの提供。
【解決手段】ボルテージ・レギュレータのＶＤＤ端子１２１の電圧と出力端子１２２の電圧の比較回路において分圧抵抗を用いない回路構成とすることで、低消費電流化した。 （もっと読む）