【課題】本発明は、半導体メモリ装置のパワーダウン装置のパワーダウンモード又はセルフリフレッシュモードにおいて、漏れ電流を減少させるための半導体メモリ装置を提供する。
【解決手段】本発明は、バルク端子に第１の電圧が印加されるＭＯＳトランジスタ；及び、前記ＭＯＳトランジスタのソース端子に接続され、パワーダウンモードイネーブル信号及びセルフリフレッシュモードイネーブル信号を受信して、パワーダウンモード又はセルフリフレッシュモードでは、前記ソース端子に第２の電圧を印加し、その他のモードでは、前記ソース端子に第１の電圧を印加する電流制御部を含む。 （もっと読む）

【課題】スリープモード時の消費電力をより低減する。
【解決手段】半導体記憶装置は、初期化データを用いて動作する半導体記憶装置であって、初期化データをラッチするラッチ回路１７と、複数のメモリセルを有し、かつデータを格納する第１の領域と第２の領域とを有するメモリセルアレイ１１と、ラッチ回路１７にアクセスする機能を有し、かつラッチ回路１７から転送された初期化データを第２領域に転送し、かつ第２の領域から転送された初期化データをラッチ回路１７に転送するバッファ回路１５とを含む。 （もっと読む）