【課題】 超電導単一磁束量子集積回路装置に関し、バイアス電流の戻り電流及びバイアス電流自身がチップ内のＳＦＱ論理回路に与える影響をなくす。
【解決手段】 超電導単一磁束集積回路チップのメインの超電導グランド面と、前記メインの超電導グランド面から分離したローカルな超電導グランド面と、前記ローカルなグランド面上に形成された超電導単一磁束集積回路と、前記メインの超電導グランド面と前記ローカルな超電導グランド面との間に接続されたトータルの抵抗値が１μΩ乃至０．１Ωの薄膜抵抗体と、前記超電導単一磁束集積回路に直流バイアスを供給するバイアス電源線とを設ける。 （もっと読む）

【課題】 大規模なＲＡＭの構成においても超高速で且つ超低消費電力を実現可能とする。
【解決手段】 超伝導ＲＡＭの構成は、メモリセルアレイにアクセスするワード線、ビット線等の駆動線及びセンス線のそれぞれを複数のブロックに分割し、そのブロック内の信号伝搬にはそれぞれ負荷駆動能力の高いレベル論理のドライバ回路及びセンス回路を有するブロック内信号伝搬回路（ＤＲ）３を用いており、更に、長距離のブロック間の信号伝搬には高速動作が可能な単一磁束量子（ＳＦＱ）素子で構成された超伝導パッシブトランスミッションライン（ＰＴＬ）２を使用している。その結果、全体としての高速動作を可能にする。これにスプリッタ（Ｓ）又はコンフルエンスバッファ（Ｃ）、及びラッチ回路（ＤＬ）を追加して用いることができ、更にバイナリーツリー構成を採用してもよい。 （もっと読む）