インスリンの検出装置
【課題】インスリンを、短時間かつ簡便な操作で高感度に検出するための検出装置および検出方法を提供すること。
【解決手段】検出装置は、基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体（例えばカーボンナノチューブ）を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタと、前記電界効果トランジスタに結合された抗インスリン抗体と、を有する。
【解決手段】検出装置は、基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体（例えばカーボンナノチューブ）を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタと、前記電界効果トランジスタに結合された抗インスリン抗体と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インスリンを検出する装置に関し、特に、抗原抗体反応を電気的に検知してインスリンを検出する装置に関する。
【背景技術】
【０００２】
インスリンは、脊椎動物の膵臓ランゲルハンス島のβ細胞から分泌されるペプチドホルモンである。インスリンの分泌は主に血中のグルコース濃度により支配されているが、他にもアミノ酸やグルカゴン、迷走神経刺激剤、スルホニル尿素などが分泌促進因子として知られている。インスリンは糖代謝の調節に重要な役割を果たしているため、糖尿病や肥満などの病態生理を解明する上で、インスリンの血中濃度を測定することは非常に重要である。また、糖尿病の治療薬を開発する際にも、インスリンの血中濃度を測定することは必須である。
【０００３】
従来、インスリンの測定方法として、酵素免疫測定法（ＥＬＩＳＡ法）や化学発光（蛍光）免疫測定法などの光学的変化に基づく方法が知られている。
【０００４】
上記の免疫測定法では、プレートに固定された第一の抗インスリン抗体に検体中のインスリンを結合させ、第二の抗インスリン抗体（第一の抗インスリン抗体とはインスリンの異なる部位を認識する）を第一の抗体に結合したインスリンに結合させる。このとき、第二の抗インスリン抗体を酵素（酵素免疫測定法）や蛍光物質（蛍光免疫測定法）などで標識しておくことで、インスリンの量を光学的に測定することができる（例えば、非特許文献１〜５参照）。
【０００５】
一方、電界効果トランジスタ（以下「ＦＥＴ」と略記する）は、ソース電極、ドレイン電極およびゲート電極の３端子を有し、ソース電極およびドレイン電極に接続されるチャネルに流れる電流がゲート電極に印加される電圧により生じる電界によって制御される半導体素子である。チャネルが超微細繊維体、例えばカーボンナノチューブ（以下「ＣＮＴ」と略記する）で構成されたカーボンナノチューブ電界効果トランジスタ（以下「ＣＮＴ−ＦＥＴ」と略記する）なども知られている。
【０００６】
ＣＮＴ−ＦＥＴの一例として、図２６（Ａ）および図２６（Ｂ）に示されるものが知られている（例えば、非特許文献６参照）。
【０００７】
図２６（Ａ）に示されるＣＮＴ−ＦＥＴにおいては、基板２の第一の面に形成された絶縁膜１上に、ソース電極３およびドレイン電極４、ならびにこれらの電極を接続するチャネル（ＣＮＴ）６が配置され、第二の面上にシリコン基板２と電気的に接続されているゲート電極５が配置されている。このようなＦＥＴは、ゲート電極の配置に基づいて、バックゲート型電界効果トランジスタ（以下「バックゲート型ＦＥＴ」と略記する）と称されることがある。
【０００８】
図２６（Ｂ）に示されるＦＥＴにおいては、基板２の第一の面に形成された絶縁膜１上に、ソース電極３、ドレイン電極４およびゲート電極５が配置されている。このようなＦＥＴは、ゲート電極の配置に基づいて、サイドゲート型電界効果トランジスタ（以下「サイドゲート型ＦＥＴ」と略記する）と称されることがある。
【０００９】
また、ＣＮＴ−ＦＥＴの電気特性を利用したセンサの開発が進められている（例えば、特許文献１参照）。これらのセンサは、チャネルとなるＣＮＴの電気特性がＣＮＴに結合された分子認識部位の状態変化に依存して変化することを利用しており、例えば、その分子認識部位と被検出物質の反応を、反応により誘起されるＣＮＴの電気特性の変化を介してＣＮＴ−ＦＥＴのソース電極とドレイン電極との間の電流（以下「ソース−ドレイン電流」という）または電圧（以下「ソース−ドレイン電圧」という）の変化として検出する。
【特許文献１】国際公開第２００４／１０４５６８号パンフレット
【非特許文献１】K Tokuyama and M Suzuki, "Intravenous Glucose Tolerance Test-Derived Glucose Effectiveness in Endurance-Trained Rats", Metabolism 47 (1998) 190-194.
【非特許文献２】Y Minokoshi, M S Haque and T Shimazu, "Microinjection of LeptinInto the Ventromedial Hypothalamus Increases Glucose Uptake in Peripheral Tissues in Rats", Diabetes 48 (1999) 287-291.
【非特許文献３】MS Haque, Y Minokoshi, M Hamai, M Iwai, M Horiuchi and T Shimazu, "Role of the Sympathetic Nervous System and Insulin in Enhancing Glucose Uptake in Peripheral Tissues After Intrahypothalamic Injection of Leptinin Rats" Diabetes 48 (1999) 1706-1712.
【非特許文献４】Y Morimoto, M Sakata, A Ohno, T Maegawaamd S Tajima, "Effects of Byakko-ka-ninjin-to, Bofu-tsusho-san and Gorei-san on Blood Glucose Level, Water Intake and Urine Volume in KKA Mice", YAKUGAKU ZASSHI 122 (2002) 163-168.
【非特許文献５】T Sugimoto, W Ogawa, M Kasuga, Y Yokoyama, "Chronic effects of AJ-9677 on energy expenditure and energy source utilization in rats", European Journal of Pharmacology 519 (2005) 135-145.
【非特許文献６】松本和彦, 「カーボンナノチューブＳＥＴ／ＦＥＴのセンサー応用」, 電気学会電子材料研究会資料, Vol.EFM-03, No.35-44, 2003.12.19, ｐ.47-50
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述の通り、インスリンの濃度を測定することは、糖尿病の病態生理の解明や糖尿病の治療薬の開発にとって重要である。そこで、本発明者は、インスリンの濃度を光学的変化ではなく、電気的変化に基づいて検出することを検討した。
【００１１】
本発明者は、抗インスリン抗体を結合させたＦＥＴを用いて、ＦＥＴの電気特性（ソース−ドレイン電流またはソース−ドレイン電圧）の変化から抗原抗体反応を検出することを検討した。
【００１２】
さらに、本発明者は、検出装置のＦＥＴを特定の構造とすることにより、検出感度を上げること、およびセンサとしての構造自由度を上げることを検討した。従来のＦＥＴでは、ソース−ドレイン電流を制御するため、チャネルの電気特性を制御するゲート電極をチャネルの近傍に配置する必要があった。
【００１３】
すなわち、従来のバックゲート型ＦＥＴにおいては、基板をバックゲート電極として作用させることで、ゲート電極を基板上に形成した絶縁膜のみを隔ててチャネルに近接させていた。そのため、ゲート電極を基板と電気的に接触させる必要があると考えられてきた。すなわち、ゲート電極を、電気伝導性を有する基板に電気的に直接接触させ配置させて、できるだけゲート電極の電位変化によるチャネル近傍の電界変化、すなわちソース−ドレイン電流またはソース−ドレイン電圧への作用を高めることが必要であると考えられていた。
【００１４】
また、従来のサイドゲート型ＦＥＴにおいては、ゲート電極によりソース−ドレイン電流を制御するため、ゲート電極をチャネルに近づけて配置させることが必要であると考えられていた。すなわち、ソース電極、ドレイン電極およびチャネルが配置された基板面と同一の面に配置されたゲート電極を、ナノメートルレベルにまでチャネルに接近させて、できるだけソース−ドレイン電流またはソース−ドレイン電圧への作用を高めることが必要であると考えられていた。
【００１５】
本発明者は、支持基板に形成された絶縁膜上に、ソース電極、ドレイン電極およびチャネルが形成されたＦＥＴにおいて、支持基板に自由電子の移動による分極が生じるようにゲート電極を配置するという、新しい原理（ソース−ドレイン電流の制御原理）に基づくＦＥＴを開発することを検討した。そして本発明者は、ＦＥＴの性能の向上、およびＦＥＴの検出装置への適用を検討するなかで、ＦＥＴのゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板の裏面に配置された場合に、その基板裏面に絶縁膜が形成されていても、ソース−ドレイン電流を制御することができることを見出した。さらに本発明者は、ＦＥＴのゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板表面と同一の表面に配置された場合に、ソース電極、ドレイン電極およびチャネルからある程度離されて配置されても、ソース−ドレイン電流を制御することができることを見出した。さらに本発明者は、ソース電極、ドレイン電極およびチャネルが配置された基板とは分離されるが、電気的に接続されている別個の基板に配置されたゲート電極が、ソース−ドレイン電流を制御することができることを見出した。
【００１６】
そして、これらの新しい制御原理に基づくＦＥＴに、抗インスリン抗体を結合させることによって、インスリンを検出することを検討した。
【課題を解決するための手段】
【００１７】
すなわち、本発明の第一は以下に示す検出装置に関する。
［１］基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタ；および前記電界効果トランジスタに結合された抗インスリン抗体を含むインスリンの検出装置。
［２］前記抗体は、前記電界効果トランジスタの基板、ゲート電極または超微細繊維体に結合されている、［１］に記載の検出装置。
［３］前記抗体は、二価性架橋試薬を介して前記電界効果トランジスタに結合されている、［１］または［２］に記載の検出装置。
［４］前記抗体の固定化濃度は、０.５ｎｇ／ｍｌ〜５μｇ／ｍｌである、［１］〜［３］のいずれかに記載の検出装置。
［５］前記超微細繊維体はカーボンナノチューブである、［１］〜［４］のいずれかに記載の検出装置。
［６］前記ゲート電極は、前記基板に自由電子の移動による分極を生じさせる、［１］〜［５］のいずれかに記載の検出装置。
［７］前記基板は、半導体または金属からなる支持基板、前記支持基板の第一の面に形成された第一の絶縁膜、および前記支持基板の第二の面に形成された第二の絶縁膜を有し；前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され；前記ゲート電極は、前記第二の絶縁膜上に配置されており；かつ前記抗体は、前記第二の絶縁膜またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
［８］前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し；前記ソース電極、ドレイン電極、チャネルおよびゲート電極は、前記第一の絶縁膜上に配置され；かつ前記抗体は、前記第一の絶縁膜またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
［９］前記ゲート電極と前記超微細繊維体との間隔が１０μｍ以上である、［８］に記載の検出装置。
［１０］前記電界効果トランジスタは、前記基板に電気的に接続されている第二の基板をさらに含み；前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し；前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され；前記ゲート電極は、前記第二の基板の第一の面上に配置されており；かつ前記抗体は、前記第二の基板の第一の面またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
【００１８】
本発明の第二は、以下に示すインスリンを検出する方法に関する。
［１１］［１］〜［１０］のいずれかに記載の検出装置に含まれる抗体に、インスリンを含むサンプルを接触させるステップ；および前記接触後の電界効果トランジスタのソース−ドレイン電流またはソース−ドレイン電圧を測定するステップ、を含むインスリンを検出する方法。
［１２］前記インスリンを含むサンプルは、血液またはその処理物である、［１１］に記載の方法。
【発明の効果】
【００１９】
本発明の検出装置は、ＦＥＴの電気特性（ソース−ドレイン電流やソース−ドレイン電圧など）の変化から抗原抗体反応を検出することにより、インスリンを高感度かつ簡便に検出することができる。
【発明を実施するための最良の形態】
【００２０】
１．本発明の検出装置
本発明の検出装置は、電界効果トランジスタ（ＦＥＴ）と、前記ＦＥＴに結合された抗インスリン抗体を含む。
【００２１】
１−１．電界効果トランジスタについて
検出装置に含まれるＦＥＴは、基板と、基板上に配置されたソース電極およびドレイン電極と、ソース電極およびドレイン電極を電気的に接続するチャネルと、チャネルを流れる電流を制御するゲート電極と、を含む。
【００２２】
１−１−１．基板について
ＦＥＴは、基板を有し、基板上にはソース電極およびドレイン電極ならびにチャネルが配置されている。基板の構造および材質は、ゲート電極（後述）に電圧を印加することにより、基板に自由電子の移動による分極（後述）が生じるのであれば特に限定されない。通常、基板は、半導体または金属からなる支持基板と；支持基板と、ソース電極、ドレイン電極およびチャネルとを電気的に絶縁する絶縁膜と；を有する。図１に基板の例が示される。図１（Ａ）は、支持基板２００および第一の絶縁膜２０２を含む基板である。図１（Ｂ）は、支持基板２００、第一の絶縁膜２０２および第二の絶縁膜２０４を含む基板である。
【００２３】
支持基板は、半導体または金属であることが好ましい。半導体は、特に限定されないが、例えば、シリコン、ゲルマニウムなどの１４族元素、砒化ガリウム、リン化インジウムなどのIII−Ｖ化合物、テルル化亜鉛などのII−VI化合物などである。金属は、特に限定されないが、例えばアルミニウムやニッケルなどである。支持基板の厚さは、特に限定されないが、０.１〜１.０ｍｍであることが好ましく、０.３〜０.５ｍｍが特に好ましい。
【００２４】
支持基板の第一の面（ソース電極、ドレイン電極およびチャネルが配置された面）に形成された第一の絶縁膜の材質は、特に限定されないが、酸化シリコン、窒化シリコン、酸化アルミニウムや酸化チタンなどの無機化合物、およびアクリル樹脂やポリイミドなどの有機化合物が挙げられる。第一の絶縁膜の表面には、水酸基、アミノ基またはカルボキシル基などの官能基が導入されていてもよい。
【００２５】
第一の絶縁膜の厚さは、特に限定されないが、１０〜１０００ｎｍが好ましく、２０〜５００ｎｍが特に好ましい。第一の絶縁膜が薄すぎると、トンネル電流が流れてしまう可能性がある。一方、第一の絶縁膜が厚すぎると、ゲート電極を用いてソース−ドレイン電流を制御することが困難になる可能性がある。
【００２６】
支持基板の第二の面（第一の面の裏面）に、第二の絶縁膜が形成されていてもよい。第二の絶縁膜の材質は、第一の絶縁膜の材質の例と同様である。第二の絶縁膜の厚さも、第一の絶縁膜と同様に１０ｎｍ以上が好ましく、２０ｎｍ以上が特に好ましいが、特に限定されるわけではない。一方、バックゲート型ＦＥＴ（後述）または分離ゲート型ＦＥＴ（後述）である場合、第二の絶縁膜の厚さは、特に限定されないが、第一の絶縁膜と同様に、１０００ｎｍ以下が好ましく、５００ｎｍ以下が特に好ましい。
【００２７】
支持基板の絶縁膜に被覆される面（第一の面または第二の面）は、平滑であることが好ましい。すなわち、支持基板と絶縁膜との界面は平滑であることが好ましい。支持基板の表面が平滑であると、その表面を被覆する絶縁膜の信頼性が高まるためである。支持基板の絶縁膜に被覆される面は、特に限定されないが、研磨されている方が好ましい。支持基板の表面の平滑度は、表面粗さ測定機などにより確認することができる。
【００２８】
１−１−２．チャネルについて
チャネルは、半導体性を示す超微細繊維体を含むことが好ましい。超微細繊維体とは、電気伝導性を示す、直径が数ｎｍの繊維体である。超微細繊維体の例には、カーボンナノチューブ（ＣＮＴ）、ＤＮＡ、導電性高分子、シリコン繊維、シリコンウイスカー、グラフェンなどが含まれる。この中ではＣＮＴが好ましい。チャネルに含まれる超微細繊維体の数は、１本でも複数本でもよい。超微細繊維体の数は、ＡＦＭによって確認されうる。また、超微細繊維体と基板との間には空隙があってもよい。
【００２９】
超微細繊維体がＣＮＴである場合、ＣＮＴは、単層ＣＮＴまたは多層ＣＮＴのいずれでもよいが、単層ＣＮＴが好ましい。また、ＣＮＴには欠陥が導入されていてもよい。「欠陥」とは、ＣＮＴを構成する炭素五員環または六員環が開環している状態を意味する。欠陥が導入されたＣＮＴは、かろうじて繋がっているような構造をしていると推測されるが、実際の構造は明らかでない。ＣＮＴに欠陥を導入する方法は、特に限定されないが、例えばＣＮＴを焼鈍しすればよい。
【００３０】
超微細繊維体は、損傷を防ぐために絶縁性保護膜によって保護されていてもよい。絶縁性保護膜で超微細繊維体を被覆することにより、ＦＥＴ全体を超音波洗浄したり、強酸や強塩基を用いて洗浄したりすることが可能となる。さらに、絶縁性保護膜を設けることによって超微細繊維体の損傷が防止されるので、ＦＥＴの寿命を著しく延ばすことができる。絶縁性保護膜は、例えば、絶縁性接着剤により形成される膜やパッシベーション膜などである。絶縁性保護膜が酸化シリコン膜の場合、絶縁性保護膜に抗体を容易に結合させることができる。
【００３１】
１−１−３．ソース電極およびドレイン電極について
ソース電極およびドレイン電極は、基板の第一の絶縁膜上に配置される。ソース電極およびドレイン電極の材質は、例えば、金や白金、チタンなどの金属である。ソース電極およびドレイン電極は、二種以上の金属で多層構造にされていてもよい。例えば、チタンの層に金の層を重ねてもよい。ソース電極およびドレイン電極は、これらの金属を第一の絶縁膜上に蒸着することにより形成される。金属を蒸着するときは、リソグラフィを用いてパターンを転写しておくことが好ましい。
【００３２】
ソース電極とドレイン電極との間隔は、特に限定されないが、通常は２〜１０μｍ程度である。この間隔は、超微細繊維体による電極間の接続を容易にするために、さらに縮めてもよい。
【００３３】
１−１−４．ゲート電極について
ゲート電極は、電圧を印加されることで、ソース電極およびドレイン電極が配置されている基板に自由電子の移動による分極を生じさせる。「自由電子の移動による分極」とは、自由電子が基板内を移動することにより、プラスの電荷に偏った領域およびマイナスの電荷に偏った領域がそれぞれ基板内に形成されることをいう。半導体または金属から成る支持基板と絶縁膜とから成る基板の場合、自由電子の移動による分極は、電気伝導性を有する支持基板において生じる。基板が分極しているか否かは、基板両面の電位差の測定などによって確認されうる。
【００３４】
ゲート電極の大きさは、特に限定されず、超微細繊維体素子（ソース電極、ドレイン電極およびチャネルとなる超微細繊維体からなる）の大きさに応じて決定すればよい。ゲート電極の大きさが超微細繊維体素子に対して小さすぎると、ゲート電極がソース−ドレイン電流を制御することが困難になる場合がある。例えば、ソース電極とドレイン電極との間の距離が２〜１０μｍである場合、ゲート電極の大きさは、およそ０.１ｍｍ×０.１ｍｍ以上であればよい。
【００３５】
基板を分極させるように配置されたゲート電極は、（Ａ）バックゲート電極、（Ｂ）サイドゲート電極、および（Ｃ）分離ゲート電極の態様に分類される。
【００３６】
（Ａ）バックゲート電極について
バックゲート電極は、基板の第二の絶縁膜上に配置されている。この電極は、ソース電極、ドレイン電極およびチャネルに対して基板の裏面に配置されているので、バックゲート電極と称される。バックゲート電極は、（ａ）第二の絶縁膜に直接接触して配置されていてもよく、（ｂ）第二の絶縁膜から物理的に離されて配置されていてもよい。（ａ）の態様の例が図２に示される。
【００３７】
図２において、本発明のバックゲート型ＦＥＴ１００は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびバックゲート電極２１２を有する。バックゲート電極２１２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている第一の絶縁膜２０２上ではなく、第二の絶縁膜２０４上に配置されている。
【００３８】
バックゲート電極は、第二の絶縁膜の一部にだけ配置されていても、第二の絶縁膜の全面に配置されていてもよい。基板の第二の面の全面にゲート電極が設けられていれば、抗体を第二の絶縁膜の全面に結合させることができる。
【００３９】
従来のバックゲート型ＦＥＴは、バックゲート電極でソース−ドレイン電流を制御するために、バックゲート電極を支持基板（半導体または金属からなる）に直接接触させて配置することによって、相互作用を得ていた。一方、本発明者は、バックゲート電極と支持基板とを直接接触させる必要は必ずしもないことを見出した。つまり、バックゲート電極と支持基板との間に絶縁膜を設けても、ソース−ドレイン電流を制御することができることがわかった。ゲート電極に電圧が印加されると、支持基板（半導体または金属からなる）において、支持基板内の自由電子の存在に起因する分極が起こり、その分極によってソース−ドレイン電流が制御されるからであると考えられる。自由電子の移動による分極には、容量結合による要因も含まれるが、他の要因も排除しない。
【００４０】
（Ｂ）サイドゲート電極について
サイドゲート電極は、基板の第一の絶縁膜上に配置されている。この電極は、ソース電極、ドレイン電極およびチャネルが配置された面と同一の面に配置されているので、サイドゲート電極と称される。サイドゲート電極は、（ａ）第一の絶縁膜に直接接触して配置されていてもよく、（ｂ）第一の絶縁膜から物理的に離されて配置されていてもよい。（ａ）の態様の例が図３に示される。
【００４１】
図３において、本発明のサイドゲート型ＦＥＴ１４０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびサイドゲート電極２１４を有する。サイドゲート電極２１４は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている第一の絶縁膜２０２上に配置されている。
【００４２】
基板の同一面上に配置されたサイドゲート電極と超微細繊維体との間隔は、特に制限されないが、本発明のサイドゲート型ＦＥＴでは１０μｍ以上、さらに１００μｍ以上、さらに１ｍｍ以上とすることができる。上限も特に制限されないが、数ｃｍ以下である。「サイドゲート電極と超微細繊維体との間隔」とは、互いの最短間隔を意味する。
【００４３】
従来のサイドゲート型ＦＥＴは、ゲート電極でソース−ドレイン電流を制御するために、サイドゲート電極とソース電極、ドレイン電極およびチャネルとの間で直接の相互作用を得る必要があると考えられていた。したがって、従来のサイドゲート型ＦＥＴでは、サイドゲート電極とチャネルとの間隔を、できるだけ短くしていた（長くても１μｍ程度）。
【００４４】
一方、本発明者は、サイドゲート電極を、ソース電極、ドレイン電極およびチャネルに接近させる必要が必ずしもないことを見出した。サイドゲート電極ならびにソース電極、ドレイン電極およびチャネルが同一の絶縁膜上に設けられている場合、サイドゲート電極に電圧が印加されると、その絶縁膜の下の支持基板（半導体または金属からなる）において、支持基板内の自由電子の存在に起因する分極が起こり、その分極によってソース−ドレイン電流が制御されるからであると考えられる。分極には、容量結合による要因も含まれるが、他の要因も排除しない。
【００４５】
検出装置において、サイドゲート電極には、抗体が結合され、さらに試料溶液を滴下されることがある。本発明の検出装置のサイドゲート型ＦＥＴでは、サイドゲート電極と、ソース電極、ドレイン電極およびチャネルとの間隔を広げることができるので、チャネルに含まれる超微細繊維体が試料溶液によって汚染されるのが防止されうる。
【００４６】
（Ｃ）分離ゲート電極について
分離ゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板とは分離されているが、電気的に接続されている第二の基板上に配置されている。第二の基板は、半導体または金属からなる支持基板と、支持基板の少なくとも一方の面に形成された絶縁膜とを有する基板、または絶縁体からなる基板でありうるが、好ましくは前者の基板である。
【００４７】
ゲート電極が配置されている第二の基板は、ソース電極、ドレイン電極およびチャネルが配置されている基板とは分離されている。ソース電極、ドレイン電極およびチャネルが配置されている基板とゲート電極が配置されている第二の基板との間隔は、特に限定されず、３ｍｍ以上、さらには１０ｍｍ以上、さらには１５ｍｍ以上とすることができ、それ以上にすることもできる。
【００４８】
前記の通り、ゲート電極が配置されている第二の基板は、ソース電極、ドレイン電極およびチャネルが配置されている基板と電気的に接続されている。「電気的に接続されている」とは、例えば、（ａ）基板および第二の基板が、同一の導電性基板に載置されている、または（ｂ）基板および第二の基板が、それぞれ異なる導電性基板に載置され、かつそれぞれの導電性基板が導電性部材により接続されていることを意味する。（ａ）の態様において、導電性基板は、特に限定されないが、金薄膜を蒸着されたガラス基板や真鍮などの材料からなる基板などである。（ｂ）の態様において、導電性部材は、特に限定されないが、例えば銅線などの導電性ワイヤなどである。（ａ）の態様の例が図４に示され、（ｂ）の態様の例が図５に示される。
【００４９】
図４において、本発明の分離ゲート型ＦＥＴ１６０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０、分離ゲート電極２２２および導電性基板２２４を有する。支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する素子部を超微細繊維体素子部２４０といい、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有する素子部をゲート素子部２６０という。分離ゲート電極２２２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている超微細繊維体素子部２４０上ではなく、ゲート素子部２６０上に配置されている。
【００５０】
図５において、本発明の分離ゲート型ＦＥＴ１６２は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０、分離ゲート電極２２２、第一の導電性基板２２６、第二の導電性基板２２８および導電性部材２３０を有する。支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する素子部を超微細繊維体素子部２４２といい、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有する素子部をゲート素子部２６２という。分離ゲート電極２２２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている超微細繊維体素子部２４２上ではなく、ゲート素子部２６２上に配置されている。
【００５１】
分離ゲート型ＦＥＴでは、ソース電極、ドレイン電極およびチャネルを配置された基板を、ゲート電極が配置された第二の基板から分離することができるため、構造上の自由度が高い。したがって、分離ゲート型ＦＥＴを利用する検出装置は、実用性の高い装置となりうる。
【００５２】
１−２．抗インスリン抗体について
前述の通り、本発明の検出装置は、電界効果トランジスタ（ＦＥＴ）に結合された抗インスリン抗体を含む。抗インスリン抗体は、モノクローナル抗体であってもポリクローナル抗体であってもよい。例えば、ラットインスリンを検出する場合には、モルモット抗ラットインスリン抗体を選択すればよい。
【００５３】
１−２−１．抗体が結合するＦＥＴの部位について
本発明の検出装置において、抗インスリン抗体はＦＥＴに結合されていればよい。その結合部位は特に制限されないが、基板やゲート電極、チャネルに含まれる超微細繊維体（超微細繊維体を保護する膜を含む）などが含まれる。以下、抗インスリン抗体をＦＥＴに結合させる例を、図面を参照して説明する。
【００５４】
図６〜図１０には、バックゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図６〜図１０において、インスリンを含みうる試料溶液４００を提供される本発明のバックゲート型ＦＥＴ１０２〜１２６は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびバックゲート電極２１２を有し、抗インスリン抗体３００が結合されている。
【００５５】
図６には、超微細繊維体２１０に抗インスリン抗体３００を結合させた例が示される。この例では、抗インスリン抗体３００がチャネルである超微細繊維体２１０に直接結合されているので、検出感度の向上が見込める。
【００５６】
図７には、抗インスリン抗体３００を、絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例が示される。この例では、試料溶液４００がチャネルである超微細繊維体２１０と接触することがないので、ノイズが低減される。
【００５７】
図８には、基板の第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。この例では、超微細繊維体２１０を損傷させることなく第二の絶縁膜２０４を洗浄することができるので、再利用することが容易である。また、第二の絶縁膜２０４全体に抗インスリン抗体３００を結合させることもできるので、比較的多くの抗インスリン抗体３００を結合させることができる。図８（Ａ）では抗インスリン抗体３００を第二の絶縁膜２０４の全面に結合しており、バックゲート電極２１２が第二の絶縁膜２０４に固定されていない場合に有用である。一方、図８（Ｂ）および図８（Ｃ）では抗インスリン抗体３００が第二の絶縁膜２０４の一部に結合しており、バックゲート電極２１２が第二の絶縁膜２０４に固定されている場合に有用である。図８（Ｄ）では、第二の絶縁膜２０４に、複数のバックゲート電極２１２ａ，２１２ｂが配置され、かつ複数種の抗インスリン抗体３００ａ，３００ｂが第二の絶縁膜２０４に結合されている。
【００５８】
図９には、基板の第二の面上に凹部を形成し、この凹部の底に位置する第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。凹部の側壁２３４の材質は、特に限定されないが、例えば、酸化シリコンである。この例では、凹部の容積を調整することにより、一定量の試料溶液を提供することができる。また、添加された試料溶液が散逸されにくく、抗インスリン抗体が結合された部位に安定して保持されうる。図９（Ａ）および図９（Ｂ）は、バックゲート電極２１２を凹部の蓋として機能させる例を示す図である。図９（Ｃ）は、バックゲート電極２１２を凹部の側壁２３４上に配置させた例を示す図である。図９（Ｄ）は、バックゲート電極２１２を凹部の側壁２３４側面に配置させた例を示す図である。図９（Ｅ）は、バックゲート電極２１２を凹部外の第二の絶縁膜２０４上に配置させた例を示す図である。
【００５９】
図１０には、抗インスリン抗体３００をバックゲート電極２１２に結合させた例が示される。この例では、超微細繊維体２１０を損傷させることなくバックゲート電極２１２を洗浄することができるので、再利用することが容易である。図１０（Ａ）は、バックゲート電極２１２が一つ配置されている場合に、抗インスリン抗体３００をバックゲート電極２１２に結合させた例を示す図である。図１０（Ｂ）は、バックゲート電極２１２が複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なるバックゲート電極２１２ａ，２１２ｂに結合させた例を示す図である。
【００６０】
図１１〜図１５には、サイドゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図１１〜図１５において、インスリンを含みうる試料溶液４００を提供される本発明のサイドゲート型ＦＥＴ１４２〜１５４は、支持基板２００、第一の絶縁膜２０２、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびサイドゲート電極２１４を有し、抗インスリン抗体３００が結合されている。
【００６１】
図１１には、抗インスリン抗体３００を超微細繊維体２１０に結合させた例が示される。この例では、抗インスリン抗体３００がチャネルである超微細繊維体２１０に直接結合しているため、検出感度が向上しうる。
【００６２】
図１２には、抗インスリン抗体３００を絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例が示される。この例では、試料溶液４００がチャネルである超微細繊維体２１０、ソース電極２０６、ドレイン電極２０８およびサイドゲート電極２１４を保護する絶縁性保護膜２３２と直接接触することがないので、検出感度が向上しうる。図１２（Ａ）には、抗インスリン抗体３００を、超微細繊維体２１０を保護する絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例を示す図である。図１２（Ｂ）には、抗インスリン抗体３００を、超微細繊維体２１０、ソース電極２０６、ドレイン電極２０８およびサイドゲート電極２１４を保護する絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例を示す図である。
【００６３】
図１３には、サイドゲート電極２１４が第一の絶縁膜２０２と接触するように配置されている場合に、抗インスリン抗体３００を第一の絶縁膜２０２に結合させた例が示される。試料溶液４００は、サイドゲート電極２１４に接触しても（図１３（Ａ））しなくても（図１３（Ｂ））よい。
【００６４】
図１４には、基板の第二の面上に凹部を形成し、この凹部の底に位置する第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。凹部の側壁２３４の材質は、特に限定されないが、例えば酸化シリコンである。この例では、抗インスリン抗体３００が結合されている部位（すなわち凹部内）に試料溶液４００を的確に位置させることができる。
【００６５】
図１５には抗インスリン抗体３００をサイドゲート電極２１４に結合させた例が示される。
【００６６】
図１６〜図２１には、分離ゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図１６〜図２１において、インスリンを含みうる試料溶液４００を提供される本発明の分離ゲート型ＦＥＴ１６４〜１７０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する超微細繊維体素子部２４４〜２５０と、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有するゲート素子部２６４〜２８０とを有し、抗インスリン抗体３００が結合されている。
【００６７】
図１６は、分離ゲート電極２２２が第二の基板の第三の絶縁膜２１８と接触せずに配置されている場合に、抗インスリン抗体３００を第三の絶縁膜２１８に結合させた例を示す図である。
【００６８】
図１７は、分離ゲート電極２２２が第二の基板の第三の絶縁膜２１８と接触するように配置されている場合に、抗インスリン抗体３００を第三の絶縁膜２１８に結合させた例を示すゲート素子部２６６〜２７０の図である。試料溶液４００は、分離ゲート電極２２２に接触していても（図１７（Ａ））しなくても（図１７（Ｂ））よい。図１７（Ｃ）は、分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。
【００６９】
図１８は、抗インスリン抗体３００を分離ゲート電極２２２に結合させた例を示すゲート素子部２７２，２７４の図である。図１８（Ａ）は、分離ゲート電極２２２が一つ配置されている場合に、抗インスリン抗体３００を分離ゲート電極２２２に結合させた例を示す図である。図１８（Ｂ）は、分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なる分離ゲート電極２２２ａ，２２２ｂに結合させた例を示す図である。
【００７０】
図１９は、ゲート素子部２７６ａ，２７６ｂが複数ある場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なる分離ゲート電極２２２ａ，２２２ｂに結合させた例を示す図である。
【００７１】
図２０は、超微細繊維体素子部２４８およびゲート素子部２７８が、導電性基板２２４を挟むように配置され、かつゲート素子部２７８上に分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。この例では、ゲート素子部２７８を超微細繊維体素子部２４８から取り外すことを容易に行うことができる。したがって、一の超微細繊維体素子部２４８に対して、複数のゲート素子部２７８を付け替えることが可能である。
【００７２】
図２１は、超微細繊維体素子部２５０およびゲート素子部２８０が、導電性部材２３０によって電気的に接続され、かつゲート素子部２８０上に分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。
【００７３】
１−２−２．抗体を結合させる方法について
抗体をＦＥＴに結合させる方法は、特に制限されないが、例えば二価性架橋試薬を介して結合させる方法がある。二価性架橋試薬とは、二の官能基を有し、一の官能基はＦＥＴとの結合に、別の一の官能基が抗体との結合に用いられる化合物である。二価性架橋試薬は、たとえば二つの官能基、およびそれを結ぶ親水性ポリマー鎖（ポリエチレングリコール鎖など）または疎水鎖（アルキル鎖など）などを有する。二つの官能基の例には、アミノ基と結合する官能基と、チオール基結合する官能基の組み合わせが含まれる。
【００７４】
例えば、二価性架橋試薬を介して抗体を絶縁膜に結合する場合は、以下の手順で行えばよい。まず、抗体と二価性架橋試薬とを反応させた後、透析などにより未反応の二価性架橋試薬を除去して、抗体−二価性架橋試薬複合体を得る。次に、シラン化カップリング剤で処理した基板の絶縁膜と、前記抗体−二価性架橋試薬複合体を反応させて結合させる。または、シラン化カップリング剤で処理した基板絶縁膜と二価性架橋試薬を反応させ、さらに抗体を反応させて結合させる。
【００７５】
抗体を結合させる方法は、二価性架橋試薬を介する方法に限定される訳ではなく、例えば、プロテインＡやプロテインＧ、プロテインＡ／Ｇ、プロテインＬなどのレクチンを用いる方法なども用いられる。
【００７６】
１−２−３．抗体結合濃度について
ＦＥＴに抗インスリン抗体を結合させるときに用いる抗体溶液の濃度は、適切な結果を得られる範囲内であれば特に限定されない。例えば、Ａ（濃い）〜Ｅ（薄い）の５段階の濃度の抗インスリン抗体溶液を用いて抗インスリン抗体をＦＥＴに結合し、得られた各ＦＥＴについて抗原抗体反応を検出する予備実験を行った結果、Ａ〜Ｃの濃度の抗体溶液により抗インスリン抗体を結合したＦＥＴはほぼ同様に抗原抗体反応を検出できた場合、抗インスリン抗体をＦＥＴに結合させる際に用いる抗体溶液の濃度はＡ〜Ｃのいずれかであればよいが、経費削減の観点からＣの濃度の抗体溶液を用いることが好ましい。
【００７７】
１−３．電気特性を測定する部材について
本発明の検出装置は、抗原抗体反応により引き起こされるＦＥＴの電気特性の変化を観察することにより、抗原であるインスリンの検出または濃度の測定をすることができる。ＦＥＴの電気特性の例には、ソース−ドレイン電流とゲート電圧の関係；およびソース−ドレイン電流とソース−ドレイン電圧の関係が含まれる。したがって本発明の検出装置は、ＦＥＴの電気信号を測定する部材、好ましくはＦＥＴのソース−ドレイン電流またはソースドレイン電圧を測定する部材を有することが好ましい。ＦＥＴのソース−ドレイン電流を測定する部材には、通常の半導体パラメータアナライザを適宜に適用することができる。これらの部材により、ダイナミックレンジにおける電気的特性の変化を観察すればよい。
【００７８】
２．本発明のインスリンの検出方法
本発明のインスリンの検出装置は、ＦＥＴに結合された抗インスリン抗体と、被検出物質であるインスリンとが抗原抗体反応を起こすことにより生じるソース−ドレイン電流またはソース−ドレイン電圧の変化を観察することにより、インスリンを検出する。
【００７９】
本発明のインスリンの検出方法は、前述の検出装置を用いてインスリンを検出する方法であって、前述の検出装置に結合された抗インスリン抗体に、インスリンを含むサンプルを接触させるステップと、電界効果トランジスタ（ＦＥＴ）の電気信号（ソース−ドレイン電流やソース−ドレイン電圧を含む）を測定するステップと、を含むことを特徴とする。
【００８０】
以下において、検出手順の概略例を示す。この概略例では、インスリンを含む溶液をサンプルとする場合について説明する。
【００８１】
（１）検出装置に含まれるＦＥＴの抗インスリン抗体が結合された部位に、サンプルを提供する。例えば、抗インスリン抗体がＦＥＴの基板の第二の面に結合されている場合、サンプルをマイクロピペットなどを用いて基板の第二の面に滴下すればよい。サンプルにインスリンが含まれていれば、抗原抗体反応が生じる。
【００８２】
（２）提供されたサンプルに含まれる溶媒は、ソース−ドレイン電流に影響を与えるため、検出時にノイズを発生させることがある。このノイズを低減させるために、必要に応じてサンプルを蒸散させる、またはサンプルを冷却する。
【００８３】
（３）ソース電極およびドレイン電極ならびにゲート電極を通電させ、ソース−ドレイン電流やソース−ドレイン電圧などを測定して、Ｉ−Ｖ特性（ソース−ドレイン電流とソース−ドレイン電圧との関係）またはＩ−Ｖｇ特性（ソース−ドレイン電流とゲート電圧との関係）を求める。
【００８４】
以上の手順により、抗原抗体反応により生じるソース−ドレイン電流またはソース−ドレイン電圧の変化を測定して、インスリンを検出することができる。あらかじめインスリンの濃度と電気信号との関係を求めて検量線を取得していれば、サンプル内のインスリンの濃度を測定することもできる。
【実施例】
【００８５】
以下、本発明を実施例を参照してさらに説明する。なお、本発明の範囲は、本実施例により限定して解釈されない。
【００８６】
本実施例では、モルモット抗ラットインスリン抗体を結合した本発明の検出装置を用いて、ラットインスリン標準品を検出した例を示す。
【００８７】
（１）抗体の調製
モルモット抗ラットインスリン抗体（株式会社森永生科学研究所）をｐＨ７.６のリン酸緩衝液で希釈して、５００μｇ／ｍｌの希釈液５００μｌを得た。得られた希釈液に、二価性架橋試薬（Sulfosuccinimidyl 4[N-maleimidomethyl]-cyclohhexane-1-carboxylate（Ｓｕｌｆｏ−ＳＭＣＣ））を添加して、二価性架橋試薬の終濃度を抗体濃度の１０倍モル濃度とした。得られた溶液を、１時間室温で振とうさせ、二価性架橋試薬と抗体とを反応させた。反応後、透析用リン酸緩衝液（１００ｍＭリン酸ナトリウム、ｐＨ６.０）で一晩透析した。
【００８８】
（２）サンプルの調製
本実施例では、ラットインスリン標準品を検出対象とした。０.５％ＢＳＡを含むＰＢＳでラットインスリン標準品（株式会社森永生科学研究所）の希釈系列（０，１０，５０，１００，２５０，５００ｆｇ／ｍｌ）を作製して、各種濃度の標準サンプルを得た。また、インスリンを枯渇させたラット血清でラットインスリン標準品の希釈系列（０，２５，５０，２５０ｆｇ／ｍｌ）を作製して、各種濃度の血清サンプルを得た。
【００８９】
（３）検出装置
本実施例では、（１）で調製した抗体を図８（Ａ）に示されるバックゲート型のＣＮＴ−ＦＥＴに結合させた。バックゲート型のＣＮＴ−ＦＥＴは、支持基板は厚さ５５０μｍのシリコン基板、第一の絶縁膜および第二の絶縁膜は厚さ３００ｎｍの酸化シリコン膜、基板の面積は１ｃｍ２（１ｃｍ×１ｃｍ）、超微細繊維体は単層ＣＮＴ、ソース電極とドレイン電極の間隔は５μｍとし、ゲート電極は第二の絶縁膜に接触させた。
【００９０】
まず、ＣＮＴ−ＦＥＴの基板の第二の面（チャネルがない側の面）に、ＮａＯＨ水溶液（２Ｍ：５０μｌ）を滴下し、４５℃で２分間処理した。処理面を純水で洗浄し、窒素ガスで乾燥させた。シランカップリング剤（Ｓ８１０）３μｌを滴下し、４５℃で１５分間処理し、さらに２００℃で３０分間処理した。１ｍＭテトラヒドロホウ酸ナトリウム水溶液（還元剤）を滴下し、４５℃で１５分間処理した。処理後の基板を蓋付きのケースに入れた後、（１）で得た抗インスリン抗体溶液（５０μｌ）を滴下して、室温で１時間静置して抗体を結合させた。予備実験として０.５ｎｇ／ｍｌ，５ｎｇ／ｍｌ，５０ｎｇ／ｍｌ，５μｇ／ｍｌの濃度の溶液で抗インスリン抗体を結合させたところ、いずれの濃度の溶液を用いても検出装置のダイナミックレンジおよび感度はほぼ同様であった。したがって、本実施例では、５０ｎｇ／ｍｌの抗インスリン抗体溶液を使用して抗インスリン抗体を結合させた。０.５％ＢＳＡを含むＰＢＳで第二の面をブロッキングした後、ＰＢＳで洗浄して、本実施例で使用する検出装置とした。
【００９１】
（４）検出
（２）で得られた各サンプル（５０μｌ）を、モルモット抗ラットインスリン抗体を結合させた基板の第二の面に重層して、室温で１５分間反応させた。その後、基板の第二の面をＰＢＳで３回洗浄し、窒素ガスで水分を除去した。乾燥後、Ｉ−Ｖｇ特性（ソース−ドレイン電流とゲート電圧との関係）を室温にて半導体パラメータアナライザ（Agilent 4155C）を用いて測定した。測定時のゲート電圧は−２０〜＋２０Ｖとした。
【００９２】
（５）結果
図２２は、標準サンプルにおけるＩ−Ｖｇ特性の測定結果を示すグラフである。各濃度のサンプルについて、ソース電圧を−１Ｖかつドレイン電圧を０ＶにしたものをＩＤ.１とし、ソース電圧を＋１Ｖかつドレイン電圧を０ＶにしたものをＩＤ.２とする。図２２に示されるように、Ｉ−Ｖｇ曲線はラットインスリン標準品の濃度に依存して右方向にシフトしていることがわかる。
【００９３】
図２３は、標準サンプルの濃度を横軸に、図２２のＩＤ.２の曲線についてソース−ドレイン電流が１×１０−６Ａになるゲート電圧の値を縦軸にプロットしたグラフである。図２３に示されるように、ラットインスリン標準品の濃度が１０〜２５０ｆｇ／ｍｌの範囲ではゲート電圧が直線状に上昇しており、検量線が得られることがわかる。したがって、本発明のインスリン検出装置は、この検量線を使用してサンプルに含まれるインスリンの濃度を測定できることがわかる。
【００９４】
図２４は、血清サンプルにおけるＩ−Ｖｇ特性の測定結果を示すグラフである。図２４に示されるように、Ｉ−Ｖｇ曲線は、標準サンプルと同様にラットインスリン標準品の濃度に依存して右方向にシフトしていることがわかる。したがって、本発明のインスリン検出装置は、インスリンの血中濃度も測定できることがわかる。
【００９５】
図２５は、比較例として、モルモット抗ラットインスリン抗体の代わりにインスリンに結合しないモルモット抗体を結合させた検出装置に標準サンプルを提供した場合のＩ−Ｖｇ特性の測定結果を示すグラフである。図２５に示されるように、標準サンプルおよび血清サンプルで見られたＩ−Ｖｇ曲線のシフトは観察されなかった。このことから、図２２〜図２３に示される結果は、ラットインスリンとモルモット抗ラットインスリン抗体との抗原抗体反応によるものであることが示唆される。
【００９６】
これらの結果から、本実施例のインスリン検出装置の検出下限は、１０〜数１０ｆｇ／ｍｌであることがわかった。本実施例の検出装置は、検出下限が数ｐｇ／ｍｌであるサンドイッチＥＬＩＳＡ法を用いた従来のインスリン測定キットに比べて、約１００倍高感度であることが示された。
【産業上の利用可能性】
【００９７】
本発明の検出装置は、短時間で簡単な操作でインスリンの濃度を測定することができるので、糖代謝異常を示す疾患（糖尿病、低血糖）の診断などで用いられる医療機器などに有用である。
【図面の簡単な説明】
【００９８】
【図１】本発明の検出装置に含まれるＣＮＴ−ＦＥＴの基板の構造を示す図であり、（Ａ）は片面が絶縁膜で覆われた基板の断面図、（Ｂ）は両面が絶縁膜で覆われた基板の断面図である。
【図２】本発明の検出装置に含まれるバックゲート型ＦＥＴの一例を示す模式図である。
【図３】本発明の検出装置に含まれるサイドゲート型ＦＥＴの一例を示す模式図である。
【図４】本発明の検出装置に含まれる分離ゲート型ＦＥＴの一例を示す模式図である。
【図５】本発明の検出装置に含まれる分離ゲート型ＦＥＴの一例を示す模式図である。
【図６】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を超微細繊維体に結合させた例を示す模式図である。
【図７】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を絶縁性保護膜に結合させた例を示す模式図である。
【図８】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図９】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図１０】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体をゲート電極に結合させた例を示す模式図である。
【図１１】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を超微細繊維体に結合させた例を示す模式図である。
【図１２】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を絶縁性保護膜に結合させた例を示す模式図である。
【図１３】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を第一の絶縁膜に結合させた例を示す模式図である。
【図１４】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図１５】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体をゲート電極に結合させた例を示す模式図である。
【図１６】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第三の絶縁膜に結合させた例を示す模式図である。
【図１７】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第三の絶縁膜に結合させた例を示す模式図である。
【図１８】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部のゲート電極に結合させた例を示す模式図である。
【図１９】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部のゲート電極に結合させた例を示す模式図である。
【図２０】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第一の絶縁膜に結合させた例を示す模式図である。
【図２１】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第一の絶縁膜に結合させた例を示す模式図である。
【図２２】本発明の検出装置を用いてＰＢＳに溶解させたインスリン標準品を検出した時のＩ−Ｖｇ曲線を示すグラフである。
【図２３】本発明の検出装置を用いてインスリン標準品を検出して得られた検量線を示すグラフである。
【図２４】本発明の検出装置を用いて血清に溶解させたインスリン標準品を検出した時のＩ−Ｖｇ曲線を示すグラフである。
【図２５】インスリンを認識しない抗体を結合させた検出装置を用いてインスリン標準品を検出しようとした時のＩ−Ｖｇ曲線を示すグラフである。
【図２６】従来のＣＮＴ−ＦＥＴを示す模式図であり、（Ａ）は従来のバックゲート型ＦＥＴを示す模式図、（Ｂ）は従来のサイドゲート型ＦＥＴを示す模式図である。
【符号の説明】
【００９９】
１ 絶縁膜
２ 基板
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ ＣＮＴ
１００〜１２６ 本発明のバックゲート型ＦＥＴ
１４０〜１５４ 本発明のサイドゲート型ＦＥＴ
１６０〜１７０ 本発明の分離ゲート型ＦＥＴ
２００ 支持基板
２０２ 第一の絶縁膜
２０４ 第二の絶縁膜
２０６ ソース電極
２０８ ドレイン電極
２１０ 超微細繊維体
２１２ バックゲート電極
２１４ サイドゲート電極
２１６ 第二の支持基板
２１８ 第三の絶縁膜
２２０ 第四の絶縁膜
２２２ 分離ゲート電極
２２４ 導電性基板
２２６ 第一の導電性基板
２２８ 第二の導電性基板
２３０ 導電性部材
２３２ 絶縁性保護膜
２３４ 凹部側壁
２４０〜２５０ 超微細繊維体素子部
２６０〜２８０ ゲート素子部
３００ 抗インスリン抗体
４００ 試料溶液
【技術分野】
【０００１】
本発明は、インスリンを検出する装置に関し、特に、抗原抗体反応を電気的に検知してインスリンを検出する装置に関する。
【背景技術】
【０００２】
インスリンは、脊椎動物の膵臓ランゲルハンス島のβ細胞から分泌されるペプチドホルモンである。インスリンの分泌は主に血中のグルコース濃度により支配されているが、他にもアミノ酸やグルカゴン、迷走神経刺激剤、スルホニル尿素などが分泌促進因子として知られている。インスリンは糖代謝の調節に重要な役割を果たしているため、糖尿病や肥満などの病態生理を解明する上で、インスリンの血中濃度を測定することは非常に重要である。また、糖尿病の治療薬を開発する際にも、インスリンの血中濃度を測定することは必須である。
【０００３】
従来、インスリンの測定方法として、酵素免疫測定法（ＥＬＩＳＡ法）や化学発光（蛍光）免疫測定法などの光学的変化に基づく方法が知られている。
【０００４】
上記の免疫測定法では、プレートに固定された第一の抗インスリン抗体に検体中のインスリンを結合させ、第二の抗インスリン抗体（第一の抗インスリン抗体とはインスリンの異なる部位を認識する）を第一の抗体に結合したインスリンに結合させる。このとき、第二の抗インスリン抗体を酵素（酵素免疫測定法）や蛍光物質（蛍光免疫測定法）などで標識しておくことで、インスリンの量を光学的に測定することができる（例えば、非特許文献１〜５参照）。
【０００５】
一方、電界効果トランジスタ（以下「ＦＥＴ」と略記する）は、ソース電極、ドレイン電極およびゲート電極の３端子を有し、ソース電極およびドレイン電極に接続されるチャネルに流れる電流がゲート電極に印加される電圧により生じる電界によって制御される半導体素子である。チャネルが超微細繊維体、例えばカーボンナノチューブ（以下「ＣＮＴ」と略記する）で構成されたカーボンナノチューブ電界効果トランジスタ（以下「ＣＮＴ−ＦＥＴ」と略記する）なども知られている。
【０００６】
ＣＮＴ−ＦＥＴの一例として、図２６（Ａ）および図２６（Ｂ）に示されるものが知られている（例えば、非特許文献６参照）。
【０００７】
図２６（Ａ）に示されるＣＮＴ−ＦＥＴにおいては、基板２の第一の面に形成された絶縁膜１上に、ソース電極３およびドレイン電極４、ならびにこれらの電極を接続するチャネル（ＣＮＴ）６が配置され、第二の面上にシリコン基板２と電気的に接続されているゲート電極５が配置されている。このようなＦＥＴは、ゲート電極の配置に基づいて、バックゲート型電界効果トランジスタ（以下「バックゲート型ＦＥＴ」と略記する）と称されることがある。
【０００８】
図２６（Ｂ）に示されるＦＥＴにおいては、基板２の第一の面に形成された絶縁膜１上に、ソース電極３、ドレイン電極４およびゲート電極５が配置されている。このようなＦＥＴは、ゲート電極の配置に基づいて、サイドゲート型電界効果トランジスタ（以下「サイドゲート型ＦＥＴ」と略記する）と称されることがある。
【０００９】
また、ＣＮＴ−ＦＥＴの電気特性を利用したセンサの開発が進められている（例えば、特許文献１参照）。これらのセンサは、チャネルとなるＣＮＴの電気特性がＣＮＴに結合された分子認識部位の状態変化に依存して変化することを利用しており、例えば、その分子認識部位と被検出物質の反応を、反応により誘起されるＣＮＴの電気特性の変化を介してＣＮＴ−ＦＥＴのソース電極とドレイン電極との間の電流（以下「ソース−ドレイン電流」という）または電圧（以下「ソース−ドレイン電圧」という）の変化として検出する。
【特許文献１】国際公開第２００４／１０４５６８号パンフレット
【非特許文献１】K Tokuyama and M Suzuki, "Intravenous Glucose Tolerance Test-Derived Glucose Effectiveness in Endurance-Trained Rats", Metabolism 47 (1998) 190-194.
【非特許文献２】Y Minokoshi, M S Haque and T Shimazu, "Microinjection of LeptinInto the Ventromedial Hypothalamus Increases Glucose Uptake in Peripheral Tissues in Rats", Diabetes 48 (1999) 287-291.
【非特許文献３】MS Haque, Y Minokoshi, M Hamai, M Iwai, M Horiuchi and T Shimazu, "Role of the Sympathetic Nervous System and Insulin in Enhancing Glucose Uptake in Peripheral Tissues After Intrahypothalamic Injection of Leptinin Rats" Diabetes 48 (1999) 1706-1712.
【非特許文献４】Y Morimoto, M Sakata, A Ohno, T Maegawaamd S Tajima, "Effects of Byakko-ka-ninjin-to, Bofu-tsusho-san and Gorei-san on Blood Glucose Level, Water Intake and Urine Volume in KKA Mice", YAKUGAKU ZASSHI 122 (2002) 163-168.
【非特許文献５】T Sugimoto, W Ogawa, M Kasuga, Y Yokoyama, "Chronic effects of AJ-9677 on energy expenditure and energy source utilization in rats", European Journal of Pharmacology 519 (2005) 135-145.
【非特許文献６】松本和彦, 「カーボンナノチューブＳＥＴ／ＦＥＴのセンサー応用」, 電気学会電子材料研究会資料, Vol.EFM-03, No.35-44, 2003.12.19, ｐ.47-50
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述の通り、インスリンの濃度を測定することは、糖尿病の病態生理の解明や糖尿病の治療薬の開発にとって重要である。そこで、本発明者は、インスリンの濃度を光学的変化ではなく、電気的変化に基づいて検出することを検討した。
【００１１】
本発明者は、抗インスリン抗体を結合させたＦＥＴを用いて、ＦＥＴの電気特性（ソース−ドレイン電流またはソース−ドレイン電圧）の変化から抗原抗体反応を検出することを検討した。
【００１２】
さらに、本発明者は、検出装置のＦＥＴを特定の構造とすることにより、検出感度を上げること、およびセンサとしての構造自由度を上げることを検討した。従来のＦＥＴでは、ソース−ドレイン電流を制御するため、チャネルの電気特性を制御するゲート電極をチャネルの近傍に配置する必要があった。
【００１３】
すなわち、従来のバックゲート型ＦＥＴにおいては、基板をバックゲート電極として作用させることで、ゲート電極を基板上に形成した絶縁膜のみを隔ててチャネルに近接させていた。そのため、ゲート電極を基板と電気的に接触させる必要があると考えられてきた。すなわち、ゲート電極を、電気伝導性を有する基板に電気的に直接接触させ配置させて、できるだけゲート電極の電位変化によるチャネル近傍の電界変化、すなわちソース−ドレイン電流またはソース−ドレイン電圧への作用を高めることが必要であると考えられていた。
【００１４】
また、従来のサイドゲート型ＦＥＴにおいては、ゲート電極によりソース−ドレイン電流を制御するため、ゲート電極をチャネルに近づけて配置させることが必要であると考えられていた。すなわち、ソース電極、ドレイン電極およびチャネルが配置された基板面と同一の面に配置されたゲート電極を、ナノメートルレベルにまでチャネルに接近させて、できるだけソース−ドレイン電流またはソース−ドレイン電圧への作用を高めることが必要であると考えられていた。
【００１５】
本発明者は、支持基板に形成された絶縁膜上に、ソース電極、ドレイン電極およびチャネルが形成されたＦＥＴにおいて、支持基板に自由電子の移動による分極が生じるようにゲート電極を配置するという、新しい原理（ソース−ドレイン電流の制御原理）に基づくＦＥＴを開発することを検討した。そして本発明者は、ＦＥＴの性能の向上、およびＦＥＴの検出装置への適用を検討するなかで、ＦＥＴのゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板の裏面に配置された場合に、その基板裏面に絶縁膜が形成されていても、ソース−ドレイン電流を制御することができることを見出した。さらに本発明者は、ＦＥＴのゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板表面と同一の表面に配置された場合に、ソース電極、ドレイン電極およびチャネルからある程度離されて配置されても、ソース−ドレイン電流を制御することができることを見出した。さらに本発明者は、ソース電極、ドレイン電極およびチャネルが配置された基板とは分離されるが、電気的に接続されている別個の基板に配置されたゲート電極が、ソース−ドレイン電流を制御することができることを見出した。
【００１６】
そして、これらの新しい制御原理に基づくＦＥＴに、抗インスリン抗体を結合させることによって、インスリンを検出することを検討した。
【課題を解決するための手段】
【００１７】
すなわち、本発明の第一は以下に示す検出装置に関する。
［１］基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタ；および前記電界効果トランジスタに結合された抗インスリン抗体を含むインスリンの検出装置。
［２］前記抗体は、前記電界効果トランジスタの基板、ゲート電極または超微細繊維体に結合されている、［１］に記載の検出装置。
［３］前記抗体は、二価性架橋試薬を介して前記電界効果トランジスタに結合されている、［１］または［２］に記載の検出装置。
［４］前記抗体の固定化濃度は、０.５ｎｇ／ｍｌ〜５μｇ／ｍｌである、［１］〜［３］のいずれかに記載の検出装置。
［５］前記超微細繊維体はカーボンナノチューブである、［１］〜［４］のいずれかに記載の検出装置。
［６］前記ゲート電極は、前記基板に自由電子の移動による分極を生じさせる、［１］〜［５］のいずれかに記載の検出装置。
［７］前記基板は、半導体または金属からなる支持基板、前記支持基板の第一の面に形成された第一の絶縁膜、および前記支持基板の第二の面に形成された第二の絶縁膜を有し；前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され；前記ゲート電極は、前記第二の絶縁膜上に配置されており；かつ前記抗体は、前記第二の絶縁膜またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
［８］前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し；前記ソース電極、ドレイン電極、チャネルおよびゲート電極は、前記第一の絶縁膜上に配置され；かつ前記抗体は、前記第一の絶縁膜またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
［９］前記ゲート電極と前記超微細繊維体との間隔が１０μｍ以上である、［８］に記載の検出装置。
［１０］前記電界効果トランジスタは、前記基板に電気的に接続されている第二の基板をさらに含み；前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し；前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され；前記ゲート電極は、前記第二の基板の第一の面上に配置されており；かつ前記抗体は、前記第二の基板の第一の面またはゲート電極に結合されている、［１］〜［６］のいずれかに記載の検出装置。
【００１８】
本発明の第二は、以下に示すインスリンを検出する方法に関する。
［１１］［１］〜［１０］のいずれかに記載の検出装置に含まれる抗体に、インスリンを含むサンプルを接触させるステップ；および前記接触後の電界効果トランジスタのソース−ドレイン電流またはソース−ドレイン電圧を測定するステップ、を含むインスリンを検出する方法。
［１２］前記インスリンを含むサンプルは、血液またはその処理物である、［１１］に記載の方法。
【発明の効果】
【００１９】
本発明の検出装置は、ＦＥＴの電気特性（ソース−ドレイン電流やソース−ドレイン電圧など）の変化から抗原抗体反応を検出することにより、インスリンを高感度かつ簡便に検出することができる。
【発明を実施するための最良の形態】
【００２０】
１．本発明の検出装置
本発明の検出装置は、電界効果トランジスタ（ＦＥＴ）と、前記ＦＥＴに結合された抗インスリン抗体を含む。
【００２１】
１−１．電界効果トランジスタについて
検出装置に含まれるＦＥＴは、基板と、基板上に配置されたソース電極およびドレイン電極と、ソース電極およびドレイン電極を電気的に接続するチャネルと、チャネルを流れる電流を制御するゲート電極と、を含む。
【００２２】
１−１−１．基板について
ＦＥＴは、基板を有し、基板上にはソース電極およびドレイン電極ならびにチャネルが配置されている。基板の構造および材質は、ゲート電極（後述）に電圧を印加することにより、基板に自由電子の移動による分極（後述）が生じるのであれば特に限定されない。通常、基板は、半導体または金属からなる支持基板と；支持基板と、ソース電極、ドレイン電極およびチャネルとを電気的に絶縁する絶縁膜と；を有する。図１に基板の例が示される。図１（Ａ）は、支持基板２００および第一の絶縁膜２０２を含む基板である。図１（Ｂ）は、支持基板２００、第一の絶縁膜２０２および第二の絶縁膜２０４を含む基板である。
【００２３】
支持基板は、半導体または金属であることが好ましい。半導体は、特に限定されないが、例えば、シリコン、ゲルマニウムなどの１４族元素、砒化ガリウム、リン化インジウムなどのIII−Ｖ化合物、テルル化亜鉛などのII−VI化合物などである。金属は、特に限定されないが、例えばアルミニウムやニッケルなどである。支持基板の厚さは、特に限定されないが、０.１〜１.０ｍｍであることが好ましく、０.３〜０.５ｍｍが特に好ましい。
【００２４】
支持基板の第一の面（ソース電極、ドレイン電極およびチャネルが配置された面）に形成された第一の絶縁膜の材質は、特に限定されないが、酸化シリコン、窒化シリコン、酸化アルミニウムや酸化チタンなどの無機化合物、およびアクリル樹脂やポリイミドなどの有機化合物が挙げられる。第一の絶縁膜の表面には、水酸基、アミノ基またはカルボキシル基などの官能基が導入されていてもよい。
【００２５】
第一の絶縁膜の厚さは、特に限定されないが、１０〜１０００ｎｍが好ましく、２０〜５００ｎｍが特に好ましい。第一の絶縁膜が薄すぎると、トンネル電流が流れてしまう可能性がある。一方、第一の絶縁膜が厚すぎると、ゲート電極を用いてソース−ドレイン電流を制御することが困難になる可能性がある。
【００２６】
支持基板の第二の面（第一の面の裏面）に、第二の絶縁膜が形成されていてもよい。第二の絶縁膜の材質は、第一の絶縁膜の材質の例と同様である。第二の絶縁膜の厚さも、第一の絶縁膜と同様に１０ｎｍ以上が好ましく、２０ｎｍ以上が特に好ましいが、特に限定されるわけではない。一方、バックゲート型ＦＥＴ（後述）または分離ゲート型ＦＥＴ（後述）である場合、第二の絶縁膜の厚さは、特に限定されないが、第一の絶縁膜と同様に、１０００ｎｍ以下が好ましく、５００ｎｍ以下が特に好ましい。
【００２７】
支持基板の絶縁膜に被覆される面（第一の面または第二の面）は、平滑であることが好ましい。すなわち、支持基板と絶縁膜との界面は平滑であることが好ましい。支持基板の表面が平滑であると、その表面を被覆する絶縁膜の信頼性が高まるためである。支持基板の絶縁膜に被覆される面は、特に限定されないが、研磨されている方が好ましい。支持基板の表面の平滑度は、表面粗さ測定機などにより確認することができる。
【００２８】
１−１−２．チャネルについて
チャネルは、半導体性を示す超微細繊維体を含むことが好ましい。超微細繊維体とは、電気伝導性を示す、直径が数ｎｍの繊維体である。超微細繊維体の例には、カーボンナノチューブ（ＣＮＴ）、ＤＮＡ、導電性高分子、シリコン繊維、シリコンウイスカー、グラフェンなどが含まれる。この中ではＣＮＴが好ましい。チャネルに含まれる超微細繊維体の数は、１本でも複数本でもよい。超微細繊維体の数は、ＡＦＭによって確認されうる。また、超微細繊維体と基板との間には空隙があってもよい。
【００２９】
超微細繊維体がＣＮＴである場合、ＣＮＴは、単層ＣＮＴまたは多層ＣＮＴのいずれでもよいが、単層ＣＮＴが好ましい。また、ＣＮＴには欠陥が導入されていてもよい。「欠陥」とは、ＣＮＴを構成する炭素五員環または六員環が開環している状態を意味する。欠陥が導入されたＣＮＴは、かろうじて繋がっているような構造をしていると推測されるが、実際の構造は明らかでない。ＣＮＴに欠陥を導入する方法は、特に限定されないが、例えばＣＮＴを焼鈍しすればよい。
【００３０】
超微細繊維体は、損傷を防ぐために絶縁性保護膜によって保護されていてもよい。絶縁性保護膜で超微細繊維体を被覆することにより、ＦＥＴ全体を超音波洗浄したり、強酸や強塩基を用いて洗浄したりすることが可能となる。さらに、絶縁性保護膜を設けることによって超微細繊維体の損傷が防止されるので、ＦＥＴの寿命を著しく延ばすことができる。絶縁性保護膜は、例えば、絶縁性接着剤により形成される膜やパッシベーション膜などである。絶縁性保護膜が酸化シリコン膜の場合、絶縁性保護膜に抗体を容易に結合させることができる。
【００３１】
１−１−３．ソース電極およびドレイン電極について
ソース電極およびドレイン電極は、基板の第一の絶縁膜上に配置される。ソース電極およびドレイン電極の材質は、例えば、金や白金、チタンなどの金属である。ソース電極およびドレイン電極は、二種以上の金属で多層構造にされていてもよい。例えば、チタンの層に金の層を重ねてもよい。ソース電極およびドレイン電極は、これらの金属を第一の絶縁膜上に蒸着することにより形成される。金属を蒸着するときは、リソグラフィを用いてパターンを転写しておくことが好ましい。
【００３２】
ソース電極とドレイン電極との間隔は、特に限定されないが、通常は２〜１０μｍ程度である。この間隔は、超微細繊維体による電極間の接続を容易にするために、さらに縮めてもよい。
【００３３】
１−１−４．ゲート電極について
ゲート電極は、電圧を印加されることで、ソース電極およびドレイン電極が配置されている基板に自由電子の移動による分極を生じさせる。「自由電子の移動による分極」とは、自由電子が基板内を移動することにより、プラスの電荷に偏った領域およびマイナスの電荷に偏った領域がそれぞれ基板内に形成されることをいう。半導体または金属から成る支持基板と絶縁膜とから成る基板の場合、自由電子の移動による分極は、電気伝導性を有する支持基板において生じる。基板が分極しているか否かは、基板両面の電位差の測定などによって確認されうる。
【００３４】
ゲート電極の大きさは、特に限定されず、超微細繊維体素子（ソース電極、ドレイン電極およびチャネルとなる超微細繊維体からなる）の大きさに応じて決定すればよい。ゲート電極の大きさが超微細繊維体素子に対して小さすぎると、ゲート電極がソース−ドレイン電流を制御することが困難になる場合がある。例えば、ソース電極とドレイン電極との間の距離が２〜１０μｍである場合、ゲート電極の大きさは、およそ０.１ｍｍ×０.１ｍｍ以上であればよい。
【００３５】
基板を分極させるように配置されたゲート電極は、（Ａ）バックゲート電極、（Ｂ）サイドゲート電極、および（Ｃ）分離ゲート電極の態様に分類される。
【００３６】
（Ａ）バックゲート電極について
バックゲート電極は、基板の第二の絶縁膜上に配置されている。この電極は、ソース電極、ドレイン電極およびチャネルに対して基板の裏面に配置されているので、バックゲート電極と称される。バックゲート電極は、（ａ）第二の絶縁膜に直接接触して配置されていてもよく、（ｂ）第二の絶縁膜から物理的に離されて配置されていてもよい。（ａ）の態様の例が図２に示される。
【００３７】
図２において、本発明のバックゲート型ＦＥＴ１００は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびバックゲート電極２１２を有する。バックゲート電極２１２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている第一の絶縁膜２０２上ではなく、第二の絶縁膜２０４上に配置されている。
【００３８】
バックゲート電極は、第二の絶縁膜の一部にだけ配置されていても、第二の絶縁膜の全面に配置されていてもよい。基板の第二の面の全面にゲート電極が設けられていれば、抗体を第二の絶縁膜の全面に結合させることができる。
【００３９】
従来のバックゲート型ＦＥＴは、バックゲート電極でソース−ドレイン電流を制御するために、バックゲート電極を支持基板（半導体または金属からなる）に直接接触させて配置することによって、相互作用を得ていた。一方、本発明者は、バックゲート電極と支持基板とを直接接触させる必要は必ずしもないことを見出した。つまり、バックゲート電極と支持基板との間に絶縁膜を設けても、ソース−ドレイン電流を制御することができることがわかった。ゲート電極に電圧が印加されると、支持基板（半導体または金属からなる）において、支持基板内の自由電子の存在に起因する分極が起こり、その分極によってソース−ドレイン電流が制御されるからであると考えられる。自由電子の移動による分極には、容量結合による要因も含まれるが、他の要因も排除しない。
【００４０】
（Ｂ）サイドゲート電極について
サイドゲート電極は、基板の第一の絶縁膜上に配置されている。この電極は、ソース電極、ドレイン電極およびチャネルが配置された面と同一の面に配置されているので、サイドゲート電極と称される。サイドゲート電極は、（ａ）第一の絶縁膜に直接接触して配置されていてもよく、（ｂ）第一の絶縁膜から物理的に離されて配置されていてもよい。（ａ）の態様の例が図３に示される。
【００４１】
図３において、本発明のサイドゲート型ＦＥＴ１４０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびサイドゲート電極２１４を有する。サイドゲート電極２１４は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている第一の絶縁膜２０２上に配置されている。
【００４２】
基板の同一面上に配置されたサイドゲート電極と超微細繊維体との間隔は、特に制限されないが、本発明のサイドゲート型ＦＥＴでは１０μｍ以上、さらに１００μｍ以上、さらに１ｍｍ以上とすることができる。上限も特に制限されないが、数ｃｍ以下である。「サイドゲート電極と超微細繊維体との間隔」とは、互いの最短間隔を意味する。
【００４３】
従来のサイドゲート型ＦＥＴは、ゲート電極でソース−ドレイン電流を制御するために、サイドゲート電極とソース電極、ドレイン電極およびチャネルとの間で直接の相互作用を得る必要があると考えられていた。したがって、従来のサイドゲート型ＦＥＴでは、サイドゲート電極とチャネルとの間隔を、できるだけ短くしていた（長くても１μｍ程度）。
【００４４】
一方、本発明者は、サイドゲート電極を、ソース電極、ドレイン電極およびチャネルに接近させる必要が必ずしもないことを見出した。サイドゲート電極ならびにソース電極、ドレイン電極およびチャネルが同一の絶縁膜上に設けられている場合、サイドゲート電極に電圧が印加されると、その絶縁膜の下の支持基板（半導体または金属からなる）において、支持基板内の自由電子の存在に起因する分極が起こり、その分極によってソース−ドレイン電流が制御されるからであると考えられる。分極には、容量結合による要因も含まれるが、他の要因も排除しない。
【００４５】
検出装置において、サイドゲート電極には、抗体が結合され、さらに試料溶液を滴下されることがある。本発明の検出装置のサイドゲート型ＦＥＴでは、サイドゲート電極と、ソース電極、ドレイン電極およびチャネルとの間隔を広げることができるので、チャネルに含まれる超微細繊維体が試料溶液によって汚染されるのが防止されうる。
【００４６】
（Ｃ）分離ゲート電極について
分離ゲート電極は、ソース電極、ドレイン電極およびチャネルが配置された基板とは分離されているが、電気的に接続されている第二の基板上に配置されている。第二の基板は、半導体または金属からなる支持基板と、支持基板の少なくとも一方の面に形成された絶縁膜とを有する基板、または絶縁体からなる基板でありうるが、好ましくは前者の基板である。
【００４７】
ゲート電極が配置されている第二の基板は、ソース電極、ドレイン電極およびチャネルが配置されている基板とは分離されている。ソース電極、ドレイン電極およびチャネルが配置されている基板とゲート電極が配置されている第二の基板との間隔は、特に限定されず、３ｍｍ以上、さらには１０ｍｍ以上、さらには１５ｍｍ以上とすることができ、それ以上にすることもできる。
【００４８】
前記の通り、ゲート電極が配置されている第二の基板は、ソース電極、ドレイン電極およびチャネルが配置されている基板と電気的に接続されている。「電気的に接続されている」とは、例えば、（ａ）基板および第二の基板が、同一の導電性基板に載置されている、または（ｂ）基板および第二の基板が、それぞれ異なる導電性基板に載置され、かつそれぞれの導電性基板が導電性部材により接続されていることを意味する。（ａ）の態様において、導電性基板は、特に限定されないが、金薄膜を蒸着されたガラス基板や真鍮などの材料からなる基板などである。（ｂ）の態様において、導電性部材は、特に限定されないが、例えば銅線などの導電性ワイヤなどである。（ａ）の態様の例が図４に示され、（ｂ）の態様の例が図５に示される。
【００４９】
図４において、本発明の分離ゲート型ＦＥＴ１６０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０、分離ゲート電極２２２および導電性基板２２４を有する。支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する素子部を超微細繊維体素子部２４０といい、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有する素子部をゲート素子部２６０という。分離ゲート電極２２２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている超微細繊維体素子部２４０上ではなく、ゲート素子部２６０上に配置されている。
【００５０】
図５において、本発明の分離ゲート型ＦＥＴ１６２は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０、分離ゲート電極２２２、第一の導電性基板２２６、第二の導電性基板２２８および導電性部材２３０を有する。支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する素子部を超微細繊維体素子部２４２といい、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有する素子部をゲート素子部２６２という。分離ゲート電極２２２は、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０が配置されている超微細繊維体素子部２４２上ではなく、ゲート素子部２６２上に配置されている。
【００５１】
分離ゲート型ＦＥＴでは、ソース電極、ドレイン電極およびチャネルを配置された基板を、ゲート電極が配置された第二の基板から分離することができるため、構造上の自由度が高い。したがって、分離ゲート型ＦＥＴを利用する検出装置は、実用性の高い装置となりうる。
【００５２】
１−２．抗インスリン抗体について
前述の通り、本発明の検出装置は、電界効果トランジスタ（ＦＥＴ）に結合された抗インスリン抗体を含む。抗インスリン抗体は、モノクローナル抗体であってもポリクローナル抗体であってもよい。例えば、ラットインスリンを検出する場合には、モルモット抗ラットインスリン抗体を選択すればよい。
【００５３】
１−２−１．抗体が結合するＦＥＴの部位について
本発明の検出装置において、抗インスリン抗体はＦＥＴに結合されていればよい。その結合部位は特に制限されないが、基板やゲート電極、チャネルに含まれる超微細繊維体（超微細繊維体を保護する膜を含む）などが含まれる。以下、抗インスリン抗体をＦＥＴに結合させる例を、図面を参照して説明する。
【００５４】
図６〜図１０には、バックゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図６〜図１０において、インスリンを含みうる試料溶液４００を提供される本発明のバックゲート型ＦＥＴ１０２〜１２６は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびバックゲート電極２１２を有し、抗インスリン抗体３００が結合されている。
【００５５】
図６には、超微細繊維体２１０に抗インスリン抗体３００を結合させた例が示される。この例では、抗インスリン抗体３００がチャネルである超微細繊維体２１０に直接結合されているので、検出感度の向上が見込める。
【００５６】
図７には、抗インスリン抗体３００を、絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例が示される。この例では、試料溶液４００がチャネルである超微細繊維体２１０と接触することがないので、ノイズが低減される。
【００５７】
図８には、基板の第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。この例では、超微細繊維体２１０を損傷させることなく第二の絶縁膜２０４を洗浄することができるので、再利用することが容易である。また、第二の絶縁膜２０４全体に抗インスリン抗体３００を結合させることもできるので、比較的多くの抗インスリン抗体３００を結合させることができる。図８（Ａ）では抗インスリン抗体３００を第二の絶縁膜２０４の全面に結合しており、バックゲート電極２１２が第二の絶縁膜２０４に固定されていない場合に有用である。一方、図８（Ｂ）および図８（Ｃ）では抗インスリン抗体３００が第二の絶縁膜２０４の一部に結合しており、バックゲート電極２１２が第二の絶縁膜２０４に固定されている場合に有用である。図８（Ｄ）では、第二の絶縁膜２０４に、複数のバックゲート電極２１２ａ，２１２ｂが配置され、かつ複数種の抗インスリン抗体３００ａ，３００ｂが第二の絶縁膜２０４に結合されている。
【００５８】
図９には、基板の第二の面上に凹部を形成し、この凹部の底に位置する第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。凹部の側壁２３４の材質は、特に限定されないが、例えば、酸化シリコンである。この例では、凹部の容積を調整することにより、一定量の試料溶液を提供することができる。また、添加された試料溶液が散逸されにくく、抗インスリン抗体が結合された部位に安定して保持されうる。図９（Ａ）および図９（Ｂ）は、バックゲート電極２１２を凹部の蓋として機能させる例を示す図である。図９（Ｃ）は、バックゲート電極２１２を凹部の側壁２３４上に配置させた例を示す図である。図９（Ｄ）は、バックゲート電極２１２を凹部の側壁２３４側面に配置させた例を示す図である。図９（Ｅ）は、バックゲート電極２１２を凹部外の第二の絶縁膜２０４上に配置させた例を示す図である。
【００５９】
図１０には、抗インスリン抗体３００をバックゲート電極２１２に結合させた例が示される。この例では、超微細繊維体２１０を損傷させることなくバックゲート電極２１２を洗浄することができるので、再利用することが容易である。図１０（Ａ）は、バックゲート電極２１２が一つ配置されている場合に、抗インスリン抗体３００をバックゲート電極２１２に結合させた例を示す図である。図１０（Ｂ）は、バックゲート電極２１２が複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なるバックゲート電極２１２ａ，２１２ｂに結合させた例を示す図である。
【００６０】
図１１〜図１５には、サイドゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図１１〜図１５において、インスリンを含みうる試料溶液４００を提供される本発明のサイドゲート型ＦＥＴ１４２〜１５４は、支持基板２００、第一の絶縁膜２０２、ソース電極２０６、ドレイン電極２０８、超微細繊維体（チャネル）２１０およびサイドゲート電極２１４を有し、抗インスリン抗体３００が結合されている。
【００６１】
図１１には、抗インスリン抗体３００を超微細繊維体２１０に結合させた例が示される。この例では、抗インスリン抗体３００がチャネルである超微細繊維体２１０に直接結合しているため、検出感度が向上しうる。
【００６２】
図１２には、抗インスリン抗体３００を絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例が示される。この例では、試料溶液４００がチャネルである超微細繊維体２１０、ソース電極２０６、ドレイン電極２０８およびサイドゲート電極２１４を保護する絶縁性保護膜２３２と直接接触することがないので、検出感度が向上しうる。図１２（Ａ）には、抗インスリン抗体３００を、超微細繊維体２１０を保護する絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例を示す図である。図１２（Ｂ）には、抗インスリン抗体３００を、超微細繊維体２１０、ソース電極２０６、ドレイン電極２０８およびサイドゲート電極２１４を保護する絶縁性保護膜２３２を介して超微細繊維体２１０に結合させた例を示す図である。
【００６３】
図１３には、サイドゲート電極２１４が第一の絶縁膜２０２と接触するように配置されている場合に、抗インスリン抗体３００を第一の絶縁膜２０２に結合させた例が示される。試料溶液４００は、サイドゲート電極２１４に接触しても（図１３（Ａ））しなくても（図１３（Ｂ））よい。
【００６４】
図１４には、基板の第二の面上に凹部を形成し、この凹部の底に位置する第二の絶縁膜２０４に抗インスリン抗体３００を結合させた例が示される。凹部の側壁２３４の材質は、特に限定されないが、例えば酸化シリコンである。この例では、抗インスリン抗体３００が結合されている部位（すなわち凹部内）に試料溶液４００を的確に位置させることができる。
【００６５】
図１５には抗インスリン抗体３００をサイドゲート電極２１４に結合させた例が示される。
【００６６】
図１６〜図２１には、分離ゲート型ＦＥＴに抗インスリン抗体を結合させた例が示される。図１６〜図２１において、インスリンを含みうる試料溶液４００を提供される本発明の分離ゲート型ＦＥＴ１６４〜１７０は、支持基板２００、第一の絶縁膜２０２、第二の絶縁膜２０４、ソース電極２０６、ドレイン電極２０８および超微細繊維体２１０を有する超微細繊維体素子部２４４〜２５０と、第二の支持基板２１６、第三の絶縁膜２１８、第四の絶縁膜２２０および分離ゲート電極２２２を有するゲート素子部２６４〜２８０とを有し、抗インスリン抗体３００が結合されている。
【００６７】
図１６は、分離ゲート電極２２２が第二の基板の第三の絶縁膜２１８と接触せずに配置されている場合に、抗インスリン抗体３００を第三の絶縁膜２１８に結合させた例を示す図である。
【００６８】
図１７は、分離ゲート電極２２２が第二の基板の第三の絶縁膜２１８と接触するように配置されている場合に、抗インスリン抗体３００を第三の絶縁膜２１８に結合させた例を示すゲート素子部２６６〜２７０の図である。試料溶液４００は、分離ゲート電極２２２に接触していても（図１７（Ａ））しなくても（図１７（Ｂ））よい。図１７（Ｃ）は、分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。
【００６９】
図１８は、抗インスリン抗体３００を分離ゲート電極２２２に結合させた例を示すゲート素子部２７２，２７４の図である。図１８（Ａ）は、分離ゲート電極２２２が一つ配置されている場合に、抗インスリン抗体３００を分離ゲート電極２２２に結合させた例を示す図である。図１８（Ｂ）は、分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なる分離ゲート電極２２２ａ，２２２ｂに結合させた例を示す図である。
【００７０】
図１９は、ゲート素子部２７６ａ，２７６ｂが複数ある場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ異なる分離ゲート電極２２２ａ，２２２ｂに結合させた例を示す図である。
【００７１】
図２０は、超微細繊維体素子部２４８およびゲート素子部２７８が、導電性基板２２４を挟むように配置され、かつゲート素子部２７８上に分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。この例では、ゲート素子部２７８を超微細繊維体素子部２４８から取り外すことを容易に行うことができる。したがって、一の超微細繊維体素子部２４８に対して、複数のゲート素子部２７８を付け替えることが可能である。
【００７２】
図２１は、超微細繊維体素子部２５０およびゲート素子部２８０が、導電性部材２３０によって電気的に接続され、かつゲート素子部２８０上に分離ゲート電極２２２ａ，２２２ｂが複数配置されている場合に、複数種の抗インスリン抗体３００ａ，３００ｂをそれぞれ第三の絶縁膜２１８に結合させた例を示す図である。
【００７３】
１−２−２．抗体を結合させる方法について
抗体をＦＥＴに結合させる方法は、特に制限されないが、例えば二価性架橋試薬を介して結合させる方法がある。二価性架橋試薬とは、二の官能基を有し、一の官能基はＦＥＴとの結合に、別の一の官能基が抗体との結合に用いられる化合物である。二価性架橋試薬は、たとえば二つの官能基、およびそれを結ぶ親水性ポリマー鎖（ポリエチレングリコール鎖など）または疎水鎖（アルキル鎖など）などを有する。二つの官能基の例には、アミノ基と結合する官能基と、チオール基結合する官能基の組み合わせが含まれる。
【００７４】
例えば、二価性架橋試薬を介して抗体を絶縁膜に結合する場合は、以下の手順で行えばよい。まず、抗体と二価性架橋試薬とを反応させた後、透析などにより未反応の二価性架橋試薬を除去して、抗体−二価性架橋試薬複合体を得る。次に、シラン化カップリング剤で処理した基板の絶縁膜と、前記抗体−二価性架橋試薬複合体を反応させて結合させる。または、シラン化カップリング剤で処理した基板絶縁膜と二価性架橋試薬を反応させ、さらに抗体を反応させて結合させる。
【００７５】
抗体を結合させる方法は、二価性架橋試薬を介する方法に限定される訳ではなく、例えば、プロテインＡやプロテインＧ、プロテインＡ／Ｇ、プロテインＬなどのレクチンを用いる方法なども用いられる。
【００７６】
１−２−３．抗体結合濃度について
ＦＥＴに抗インスリン抗体を結合させるときに用いる抗体溶液の濃度は、適切な結果を得られる範囲内であれば特に限定されない。例えば、Ａ（濃い）〜Ｅ（薄い）の５段階の濃度の抗インスリン抗体溶液を用いて抗インスリン抗体をＦＥＴに結合し、得られた各ＦＥＴについて抗原抗体反応を検出する予備実験を行った結果、Ａ〜Ｃの濃度の抗体溶液により抗インスリン抗体を結合したＦＥＴはほぼ同様に抗原抗体反応を検出できた場合、抗インスリン抗体をＦＥＴに結合させる際に用いる抗体溶液の濃度はＡ〜Ｃのいずれかであればよいが、経費削減の観点からＣの濃度の抗体溶液を用いることが好ましい。
【００７７】
１−３．電気特性を測定する部材について
本発明の検出装置は、抗原抗体反応により引き起こされるＦＥＴの電気特性の変化を観察することにより、抗原であるインスリンの検出または濃度の測定をすることができる。ＦＥＴの電気特性の例には、ソース−ドレイン電流とゲート電圧の関係；およびソース−ドレイン電流とソース−ドレイン電圧の関係が含まれる。したがって本発明の検出装置は、ＦＥＴの電気信号を測定する部材、好ましくはＦＥＴのソース−ドレイン電流またはソースドレイン電圧を測定する部材を有することが好ましい。ＦＥＴのソース−ドレイン電流を測定する部材には、通常の半導体パラメータアナライザを適宜に適用することができる。これらの部材により、ダイナミックレンジにおける電気的特性の変化を観察すればよい。
【００７８】
２．本発明のインスリンの検出方法
本発明のインスリンの検出装置は、ＦＥＴに結合された抗インスリン抗体と、被検出物質であるインスリンとが抗原抗体反応を起こすことにより生じるソース−ドレイン電流またはソース−ドレイン電圧の変化を観察することにより、インスリンを検出する。
【００７９】
本発明のインスリンの検出方法は、前述の検出装置を用いてインスリンを検出する方法であって、前述の検出装置に結合された抗インスリン抗体に、インスリンを含むサンプルを接触させるステップと、電界効果トランジスタ（ＦＥＴ）の電気信号（ソース−ドレイン電流やソース−ドレイン電圧を含む）を測定するステップと、を含むことを特徴とする。
【００８０】
以下において、検出手順の概略例を示す。この概略例では、インスリンを含む溶液をサンプルとする場合について説明する。
【００８１】
（１）検出装置に含まれるＦＥＴの抗インスリン抗体が結合された部位に、サンプルを提供する。例えば、抗インスリン抗体がＦＥＴの基板の第二の面に結合されている場合、サンプルをマイクロピペットなどを用いて基板の第二の面に滴下すればよい。サンプルにインスリンが含まれていれば、抗原抗体反応が生じる。
【００８２】
（２）提供されたサンプルに含まれる溶媒は、ソース−ドレイン電流に影響を与えるため、検出時にノイズを発生させることがある。このノイズを低減させるために、必要に応じてサンプルを蒸散させる、またはサンプルを冷却する。
【００８３】
（３）ソース電極およびドレイン電極ならびにゲート電極を通電させ、ソース−ドレイン電流やソース−ドレイン電圧などを測定して、Ｉ−Ｖ特性（ソース−ドレイン電流とソース−ドレイン電圧との関係）またはＩ−Ｖｇ特性（ソース−ドレイン電流とゲート電圧との関係）を求める。
【００８４】
以上の手順により、抗原抗体反応により生じるソース−ドレイン電流またはソース−ドレイン電圧の変化を測定して、インスリンを検出することができる。あらかじめインスリンの濃度と電気信号との関係を求めて検量線を取得していれば、サンプル内のインスリンの濃度を測定することもできる。
【実施例】
【００８５】
以下、本発明を実施例を参照してさらに説明する。なお、本発明の範囲は、本実施例により限定して解釈されない。
【００８６】
本実施例では、モルモット抗ラットインスリン抗体を結合した本発明の検出装置を用いて、ラットインスリン標準品を検出した例を示す。
【００８７】
（１）抗体の調製
モルモット抗ラットインスリン抗体（株式会社森永生科学研究所）をｐＨ７.６のリン酸緩衝液で希釈して、５００μｇ／ｍｌの希釈液５００μｌを得た。得られた希釈液に、二価性架橋試薬（Sulfosuccinimidyl 4[N-maleimidomethyl]-cyclohhexane-1-carboxylate（Ｓｕｌｆｏ−ＳＭＣＣ））を添加して、二価性架橋試薬の終濃度を抗体濃度の１０倍モル濃度とした。得られた溶液を、１時間室温で振とうさせ、二価性架橋試薬と抗体とを反応させた。反応後、透析用リン酸緩衝液（１００ｍＭリン酸ナトリウム、ｐＨ６.０）で一晩透析した。
【００８８】
（２）サンプルの調製
本実施例では、ラットインスリン標準品を検出対象とした。０.５％ＢＳＡを含むＰＢＳでラットインスリン標準品（株式会社森永生科学研究所）の希釈系列（０，１０，５０，１００，２５０，５００ｆｇ／ｍｌ）を作製して、各種濃度の標準サンプルを得た。また、インスリンを枯渇させたラット血清でラットインスリン標準品の希釈系列（０，２５，５０，２５０ｆｇ／ｍｌ）を作製して、各種濃度の血清サンプルを得た。
【００８９】
（３）検出装置
本実施例では、（１）で調製した抗体を図８（Ａ）に示されるバックゲート型のＣＮＴ−ＦＥＴに結合させた。バックゲート型のＣＮＴ−ＦＥＴは、支持基板は厚さ５５０μｍのシリコン基板、第一の絶縁膜および第二の絶縁膜は厚さ３００ｎｍの酸化シリコン膜、基板の面積は１ｃｍ２（１ｃｍ×１ｃｍ）、超微細繊維体は単層ＣＮＴ、ソース電極とドレイン電極の間隔は５μｍとし、ゲート電極は第二の絶縁膜に接触させた。
【００９０】
まず、ＣＮＴ−ＦＥＴの基板の第二の面（チャネルがない側の面）に、ＮａＯＨ水溶液（２Ｍ：５０μｌ）を滴下し、４５℃で２分間処理した。処理面を純水で洗浄し、窒素ガスで乾燥させた。シランカップリング剤（Ｓ８１０）３μｌを滴下し、４５℃で１５分間処理し、さらに２００℃で３０分間処理した。１ｍＭテトラヒドロホウ酸ナトリウム水溶液（還元剤）を滴下し、４５℃で１５分間処理した。処理後の基板を蓋付きのケースに入れた後、（１）で得た抗インスリン抗体溶液（５０μｌ）を滴下して、室温で１時間静置して抗体を結合させた。予備実験として０.５ｎｇ／ｍｌ，５ｎｇ／ｍｌ，５０ｎｇ／ｍｌ，５μｇ／ｍｌの濃度の溶液で抗インスリン抗体を結合させたところ、いずれの濃度の溶液を用いても検出装置のダイナミックレンジおよび感度はほぼ同様であった。したがって、本実施例では、５０ｎｇ／ｍｌの抗インスリン抗体溶液を使用して抗インスリン抗体を結合させた。０.５％ＢＳＡを含むＰＢＳで第二の面をブロッキングした後、ＰＢＳで洗浄して、本実施例で使用する検出装置とした。
【００９１】
（４）検出
（２）で得られた各サンプル（５０μｌ）を、モルモット抗ラットインスリン抗体を結合させた基板の第二の面に重層して、室温で１５分間反応させた。その後、基板の第二の面をＰＢＳで３回洗浄し、窒素ガスで水分を除去した。乾燥後、Ｉ−Ｖｇ特性（ソース−ドレイン電流とゲート電圧との関係）を室温にて半導体パラメータアナライザ（Agilent 4155C）を用いて測定した。測定時のゲート電圧は−２０〜＋２０Ｖとした。
【００９２】
（５）結果
図２２は、標準サンプルにおけるＩ−Ｖｇ特性の測定結果を示すグラフである。各濃度のサンプルについて、ソース電圧を−１Ｖかつドレイン電圧を０ＶにしたものをＩＤ.１とし、ソース電圧を＋１Ｖかつドレイン電圧を０ＶにしたものをＩＤ.２とする。図２２に示されるように、Ｉ−Ｖｇ曲線はラットインスリン標準品の濃度に依存して右方向にシフトしていることがわかる。
【００９３】
図２３は、標準サンプルの濃度を横軸に、図２２のＩＤ.２の曲線についてソース−ドレイン電流が１×１０−６Ａになるゲート電圧の値を縦軸にプロットしたグラフである。図２３に示されるように、ラットインスリン標準品の濃度が１０〜２５０ｆｇ／ｍｌの範囲ではゲート電圧が直線状に上昇しており、検量線が得られることがわかる。したがって、本発明のインスリン検出装置は、この検量線を使用してサンプルに含まれるインスリンの濃度を測定できることがわかる。
【００９４】
図２４は、血清サンプルにおけるＩ−Ｖｇ特性の測定結果を示すグラフである。図２４に示されるように、Ｉ−Ｖｇ曲線は、標準サンプルと同様にラットインスリン標準品の濃度に依存して右方向にシフトしていることがわかる。したがって、本発明のインスリン検出装置は、インスリンの血中濃度も測定できることがわかる。
【００９５】
図２５は、比較例として、モルモット抗ラットインスリン抗体の代わりにインスリンに結合しないモルモット抗体を結合させた検出装置に標準サンプルを提供した場合のＩ−Ｖｇ特性の測定結果を示すグラフである。図２５に示されるように、標準サンプルおよび血清サンプルで見られたＩ−Ｖｇ曲線のシフトは観察されなかった。このことから、図２２〜図２３に示される結果は、ラットインスリンとモルモット抗ラットインスリン抗体との抗原抗体反応によるものであることが示唆される。
【００９６】
これらの結果から、本実施例のインスリン検出装置の検出下限は、１０〜数１０ｆｇ／ｍｌであることがわかった。本実施例の検出装置は、検出下限が数ｐｇ／ｍｌであるサンドイッチＥＬＩＳＡ法を用いた従来のインスリン測定キットに比べて、約１００倍高感度であることが示された。
【産業上の利用可能性】
【００９７】
本発明の検出装置は、短時間で簡単な操作でインスリンの濃度を測定することができるので、糖代謝異常を示す疾患（糖尿病、低血糖）の診断などで用いられる医療機器などに有用である。
【図面の簡単な説明】
【００９８】
【図１】本発明の検出装置に含まれるＣＮＴ−ＦＥＴの基板の構造を示す図であり、（Ａ）は片面が絶縁膜で覆われた基板の断面図、（Ｂ）は両面が絶縁膜で覆われた基板の断面図である。
【図２】本発明の検出装置に含まれるバックゲート型ＦＥＴの一例を示す模式図である。
【図３】本発明の検出装置に含まれるサイドゲート型ＦＥＴの一例を示す模式図である。
【図４】本発明の検出装置に含まれる分離ゲート型ＦＥＴの一例を示す模式図である。
【図５】本発明の検出装置に含まれる分離ゲート型ＦＥＴの一例を示す模式図である。
【図６】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を超微細繊維体に結合させた例を示す模式図である。
【図７】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を絶縁性保護膜に結合させた例を示す模式図である。
【図８】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図９】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図１０】本発明の検出装置に含まれるバックゲート型ＦＥＴおいて、抗インスリン抗体をゲート電極に結合させた例を示す模式図である。
【図１１】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を超微細繊維体に結合させた例を示す模式図である。
【図１２】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を絶縁性保護膜に結合させた例を示す模式図である。
【図１３】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を第一の絶縁膜に結合させた例を示す模式図である。
【図１４】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体を第二の絶縁膜に結合させた例を示す模式図である。
【図１５】本発明の検出装置に含まれるサイドゲート型ＦＥＴおいて、抗インスリン抗体をゲート電極に結合させた例を示す模式図である。
【図１６】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第三の絶縁膜に結合させた例を示す模式図である。
【図１７】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第三の絶縁膜に結合させた例を示す模式図である。
【図１８】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部のゲート電極に結合させた例を示す模式図である。
【図１９】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部のゲート電極に結合させた例を示す模式図である。
【図２０】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第一の絶縁膜に結合させた例を示す模式図である。
【図２１】本発明の検出装置に含まれる分離ゲート型ＦＥＴおいて、抗インスリン抗体をゲート素子部の第一の絶縁膜に結合させた例を示す模式図である。
【図２２】本発明の検出装置を用いてＰＢＳに溶解させたインスリン標準品を検出した時のＩ−Ｖｇ曲線を示すグラフである。
【図２３】本発明の検出装置を用いてインスリン標準品を検出して得られた検量線を示すグラフである。
【図２４】本発明の検出装置を用いて血清に溶解させたインスリン標準品を検出した時のＩ−Ｖｇ曲線を示すグラフである。
【図２５】インスリンを認識しない抗体を結合させた検出装置を用いてインスリン標準品を検出しようとした時のＩ−Ｖｇ曲線を示すグラフである。
【図２６】従来のＣＮＴ−ＦＥＴを示す模式図であり、（Ａ）は従来のバックゲート型ＦＥＴを示す模式図、（Ｂ）は従来のサイドゲート型ＦＥＴを示す模式図である。
【符号の説明】
【００９９】
１ 絶縁膜
２ 基板
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ ＣＮＴ
１００〜１２６ 本発明のバックゲート型ＦＥＴ
１４０〜１５４ 本発明のサイドゲート型ＦＥＴ
１６０〜１７０ 本発明の分離ゲート型ＦＥＴ
２００ 支持基板
２０２ 第一の絶縁膜
２０４ 第二の絶縁膜
２０６ ソース電極
２０８ ドレイン電極
２１０ 超微細繊維体
２１２ バックゲート電極
２１４ サイドゲート電極
２１６ 第二の支持基板
２１８ 第三の絶縁膜
２２０ 第四の絶縁膜
２２２ 分離ゲート電極
２２４ 導電性基板
２２６ 第一の導電性基板
２２８ 第二の導電性基板
２３０ 導電性部材
２３２ 絶縁性保護膜
２３４ 凹部側壁
２４０〜２５０ 超微細繊維体素子部
２６０〜２８０ ゲート素子部
３００ 抗インスリン抗体
４００ 試料溶液
【特許請求の範囲】
【請求項１】
基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタ、および
前記電界効果トランジスタに結合された抗インスリン抗体を含むインスリンの検出装置。
【請求項２】
前記抗体は、前記電界効果トランジスタの基板、ゲート電極または超微細繊維体に結合されている、請求項１記載の検出装置。
【請求項３】
前記抗体は、二価性架橋試薬を介して前記電界効果トランジスタに結合されている、請求項１記載の検出装置。
【請求項４】
前記抗体の固定化濃度は、０.５ｎｇ／ｍｌ〜５μｇ／ｍｌである、請求項１記載の検出装置。
【請求項５】
前記超微細繊維体はカーボンナノチューブである、請求項１記載の検出装置。
【請求項６】
前記ゲート電極は、前記基板に自由電子の移動による分極を生じさせる、請求項１記載の検出装置。
【請求項７】
前記基板は、半導体または金属からなる支持基板、前記支持基板の第一の面に形成された第一の絶縁膜、および前記支持基板の第二の面に形成された第二の絶縁膜を有し、
前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され、
前記ゲート電極は、前記第二の絶縁膜上に配置されており、かつ
前記抗体は、前記第二の絶縁膜またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項８】
前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し、
前記ソース電極、ドレイン電極、チャネルおよびゲート電極は、前記第一の絶縁膜上に配置され、かつ
前記抗体は、前記第一の絶縁膜またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項９】
前記ゲート電極と前記超微繊維体との間隔が１０μｍ以上である、請求項８記載の検出装置。
【請求項１０】
前記電界効果トランジスタは、前記基板に電気的に接続されている第二の基板をさらに含み、
前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し、
前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され、
前記ゲート電極は、前記第二の基板の第一の面上に配置されており、かつ
前記抗体は、前記第二の基板の第一の面またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項１１】
請求項１に記載の検出装置に含まれる抗体に、インスリンを含むサンプルを接触させるステップ、および
前記接触後の電界効果トランジスタのソース−ドレイン電流またはソース−ドレイン電圧を測定するステップ、を含むインスリンを検出する方法。
【請求項１２】
前記インスリンを含む試料は、血液またはその処理物である、請求項１１記載のインスリンを検出する方法。
【請求項１】
基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタ、および
前記電界効果トランジスタに結合された抗インスリン抗体を含むインスリンの検出装置。
【請求項２】
前記抗体は、前記電界効果トランジスタの基板、ゲート電極または超微細繊維体に結合されている、請求項１記載の検出装置。
【請求項３】
前記抗体は、二価性架橋試薬を介して前記電界効果トランジスタに結合されている、請求項１記載の検出装置。
【請求項４】
前記抗体の固定化濃度は、０.５ｎｇ／ｍｌ〜５μｇ／ｍｌである、請求項１記載の検出装置。
【請求項５】
前記超微細繊維体はカーボンナノチューブである、請求項１記載の検出装置。
【請求項６】
前記ゲート電極は、前記基板に自由電子の移動による分極を生じさせる、請求項１記載の検出装置。
【請求項７】
前記基板は、半導体または金属からなる支持基板、前記支持基板の第一の面に形成された第一の絶縁膜、および前記支持基板の第二の面に形成された第二の絶縁膜を有し、
前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され、
前記ゲート電極は、前記第二の絶縁膜上に配置されており、かつ
前記抗体は、前記第二の絶縁膜またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項８】
前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し、
前記ソース電極、ドレイン電極、チャネルおよびゲート電極は、前記第一の絶縁膜上に配置され、かつ
前記抗体は、前記第一の絶縁膜またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項９】
前記ゲート電極と前記超微繊維体との間隔が１０μｍ以上である、請求項８記載の検出装置。
【請求項１０】
前記電界効果トランジスタは、前記基板に電気的に接続されている第二の基板をさらに含み、
前記基板は、半導体または金属からなる支持基板、および前記支持基板の第一の面に形成された第一の絶縁膜を有し、
前記ソース電極、ドレイン電極およびチャネルは、前記第一の絶縁膜上に配置され、
前記ゲート電極は、前記第二の基板の第一の面上に配置されており、かつ
前記抗体は、前記第二の基板の第一の面またはゲート電極に結合されている、請求項１記載の検出装置。
【請求項１１】
請求項１に記載の検出装置に含まれる抗体に、インスリンを含むサンプルを接触させるステップ、および
前記接触後の電界効果トランジスタのソース−ドレイン電流またはソース−ドレイン電圧を測定するステップ、を含むインスリンを検出する方法。
【請求項１２】
前記インスリンを含む試料は、血液またはその処理物である、請求項１１記載のインスリンを検出する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００８−８２９８７（Ｐ２００８−８２９８７Ａ）
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願番号】特願２００６−２６６１２６（Ｐ２００６−２６６１２６）
【出願日】平成１８年９月２８日（２００６．９．２８）
【出願人】（５０４１７３４７１）国立大学法人 北海道大学 (971)
【出願人】（０００００６１１６）森永製菓株式会社 (130)
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願日】平成１８年９月２８日（２００６．９．２８）
【出願人】（５０４１７３４７１）国立大学法人 北海道大学 (971)
【出願人】（０００００６１１６）森永製菓株式会社 (130)
[ Back to top ]