スイッチングアンプ
【課題】 スイッチ素子が同時にオン状態になり貫通電流によりスイッチ素子が破損することを防止するスイッチングアンプを提供すること。
【解決手段】 スイッチングアンプ１０は、入力信号に応答して、ＰＷＭ信号Ａ１およびＰＷＭ信号Ｂ１を出力するＰＷＭ回路１１と、トランジスタ１８とトランジスタ１９とを有するスイッチング出力回路１５と、ＰＷＭ信号Ａ１がトランジスタ１８をオン状態にする信号（ハイレベル）であり、かつ、ＰＷＭ信号Ｂ１がトランジスタ１９をオン状態にする信号（ハイレベル）である場合に、ＰＷＭ信号Ａ１をトランジスタ１８をオフ状態にする信号（ローレベル）に変換し、かつ、ＰＷＭ信号Ｂ１をトランジスタ１９をオフ状態にする信号（ローレベル）に変換する信号変換回路１２とを備える。
【解決手段】 スイッチングアンプ１０は、入力信号に応答して、ＰＷＭ信号Ａ１およびＰＷＭ信号Ｂ１を出力するＰＷＭ回路１１と、トランジスタ１８とトランジスタ１９とを有するスイッチング出力回路１５と、ＰＷＭ信号Ａ１がトランジスタ１８をオン状態にする信号（ハイレベル）であり、かつ、ＰＷＭ信号Ｂ１がトランジスタ１９をオン状態にする信号（ハイレベル）である場合に、ＰＷＭ信号Ａ１をトランジスタ１８をオフ状態にする信号（ローレベル）に変換し、かつ、ＰＷＭ信号Ｂ１をトランジスタ１９をオフ状態にする信号（ローレベル）に変換する信号変換回路１２とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングアンプに関し、詳細にはスイッチ素子の破壊を防止するスイッチングアンプに関する。
【背景技術】
【０００２】
図７は従来のスイッチングアンプ７１０を示すブロック図である。スイッチングアンプ７１０は、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路７１１と、ドライバ７１４と、スイッチング出力回路７１５と、ローパスフィルタ（ＬＰＦ；Low Pass Filter）７１６と、負帰還回路７１７とを備える。ＰＷＭ回路７１１は、入力信号のレベルに応じたパルス幅を有するＰＷＭ信号ＡおよびＢを出力する。ドライバ７１４は、ＰＷＭ信号ＡおよびＢに応じて駆動信号ＤＲＶ１およびＤＲＶ２を出力する。スイッチング出力回路７１５は、正の電源＋ＶＤに接続されたパワーＭＯＳトランジスタ７１８と、負の電源−ＶＤに接続されたパワーＭＯＳトランジスタ７１９と含む。ドライバ７１４は、ＰＷＭ信号ＡおよびＢに応答してトランジスタ７１８，７１９を選択的にオン状態にし、スイッチング出力回路７１５に正または負の電源電圧を出力させる。
【０００３】
スイッチングアンプ７１０において、通常は、ＰＷＭ信号Ａがハイレベルの場合には、ＰＷＭ信号Ｂはローレベルであり、ＰＷＭ信号Ａがローレベルの場合には、ＰＷＭ信号Ｂはハイレベルである。そのため、トランジスタ７１８および７１９は交互にオン状態になる。しかし、タイミングのずれ等により、ＰＷＭ信号ＡおよびＢが共にハイレベルになると、トランジスタ７１８および７１９が同時にオン状態になる。トランジスタが同時にオン状態になると、電源＋ＶＤからトランジスタ７１８および７１９を介して電源−ＶＤに電流が流れる（この電流を一般に貫通電流と言う）。トランジスタ７１８および７１９のオン抵抗は非常に小さい（通常０．１オーム以下）ので、非常に大きな貫通電流が流れ、トランジスタ７１８および７１９が破損するという問題がある。
【特許文献１】特開２００３−２６４４３６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、スイッチ素子が同時にオン状態になり貫通電流が発生しスイッチ素子が破損することを防止するスイッチングアンプを提供することにある。
【課題を解決するための手段】
【０００５】
本発明の好ましい実施形態によるスイッチングアンプは、入力信号に応答して、第１のパルス変調信号および第２のパルス変調信号を出力するパルス変調回路と、該第１のパルス変調信号に応答してオン状態またはオフ状態になる第１のスイッチ素子と、該第２のパルス変調信号に応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路と、該第１のパルス変調信号が該第１のスイッチ素子をオン状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオン状態にする信号である場合に、該第１のパルス変調信号を該第１のスイッチ素子をオフ状態にする信号に変換し、かつ、該第２のパルス変調信号を該第２のスイッチ素子をオフ状態にする信号に変換する信号変換回路とを備える。
【０００６】
第１のパルス変調信号および第２のパルス変調信号が、第１のスイッチ素子および第２のスイッチ素子を同時にオン状態にする信号となった場合であっても、第１および第２のスイッチ素子は、同時にオフ状態になる。そのため、第１および第２のスイッチ素子が同時にオン状態になることはないので、貫通電流が発生せず、スイッチ素子の破損を確実に防止できる。
【０００７】
好ましくは、上記信号変換回路は、上記第１のパルス変調信号および前記第２のパルス変調信号が共にハイレベルの信号である場合に、検出信号を出力する検出部と、該検出部から該検出信号が与えられた場合に、該第１のパルス変調信号をローレベルの信号に変換し、かつ、該第２のパルス変調信号をローレベルの信号に変換する変換部とを有する
【０００８】
第１および第２のスイッチ素子がハイレベルの信号に応答してオン状態になる素子である場合に、検出部は第１および第２のパルス変調信号が共にハイレベルであることを検出し、その旨を示す検出信号を出力する。変換部は検出部からの検出信号を受けると、第１および第２のパルス変調信号をローレベルに変換する。そのため、第１および第２のパルス変調信号が共にハイレベルの信号であっても、変換部がローレベルの信号に変換した信号をスイッチ素子に入力するので、第１および第２のスイッチ素子は同時にオフ状態になり、貫通電流は発生せず、スイッチ素子の破損は防止される。
【０００９】
好ましくは、上記検出部は前記第１のパルス変調信号および前記第２のパルス変調信号が入力される第１ＮＡＮＤ回路を含む。上記変換部は、該第１のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第２ＮＡＮＤ回路と、該第２ＮＡＮＤ回路の出力を反転して出力する第１反転回路と、該第２のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第３ＮＡＮＤ回路と、該第３ＮＡＮＤ回路の出力を反転して出力する第２反転回路とを含む。
【００１０】
第１および第２のパルス変調信号が共にハイレベルのときには、第１ＮＡＮＤ回路はローレベルの信号を出力する。第２および第３ＮＡＮＤ回路は第１ＮＡＮＤ回路からローレベルの信号が入力され、第１および第２のパルス変調信号をそのまま（ハイレベルの信号を）出力する。第１および第２のパルス変調信号は第１および第２反転回路でそれぞれ反転され、ローレベルの信号が出力される。
【００１１】
好ましくは、スイッチングアンプは、上記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、上記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である状態が所定時間継続した場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である状態が所定時間継続した場合に、報知信号を出力する不正信号報知回路をさらに備える。
【００１２】
スイッチ素子が所定時間以上オフ状態であれば、スイッチングアンプは入力信号に応じた増幅信号を出力できず、正常に動作できない。そのため、不正信号報知回路は、その旨を検出して報知信号を出力する。報知信号に基づいて、スイッチングアンプの電源を自動的にオフ状態にしたり、マイコンをリセットして再起動させたり、または操作者にスイッチングアンプが正常に動作していないことをインジケータ等によって報知することができる。
【００１３】
好ましくは、上記不正信号報知回路は、上記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である場合に、検出信号を出力する第２検出部と、該第２検出部から検出信号が与えられると、所定の時定数に基づいて出力電圧を徐々に減少させる時定数回路と、
該時定数回路の出力電圧が所定の閾値を下回った時に、前記報知信号としてハイレベルの信号を出力する第３反転回路とを有する。
【００１４】
第２検出部からの信号がローレベルである場合に、所定の時定数に基づいて時定数回路が出力する電圧が次第に減少する。時定数回路の出力電圧は第３反転回路に入力されており、この電圧が第３反転回路の閾値を下回ると第３反転回路は入力信号がローレベルになったことを検出し、ハイレベルの信号を出力する。このハイレベルの信号が報知信号として使用される。従って、時定数および閾値を適当に設定することにより、報知信号を出力するまでの時間を設定可能である。なお、第２検出部は、信号変換回路の検出部と共通に構成されていてもよく、別々に構成されていてもよい。
【発明の効果】
【００１５】
本発明のスイッチングアンプは、第１および第２のパルス変調信号が第１および第２のスイッチ素子を同時にオン状態にする信号である場合にも、第１および第２のスイッチ素子を同時オフ状態にする。従って、貫通電流の発生によるスイッチ素子の破損を確実に防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるスイッチングアンプ１０を説明するブロック図である。スイッチングアンプ１０は、パルス変調回路１１、信号変換回路１２、不正信号報知回路１３、ドライバ１４、スイッチング出力回路１５、ＬＰＦ（Low Pass Filter）１６および負帰還回路１７を備える。
【００１７】
パルス変調回路１１は、入力信号をパルス変調してパルス変調信号を生成する。パルス変調回路１１は、代表的には、ＰＷＭ（Pulse Width Modulation）回路またはＰＤＭ（Pulse Density Modulation）回路である。以下は、ＰＷＭ回路の場合について説明する。ＰＷＭ回路１１は、入力信号に応じて、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を出力する。第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号となる。
【００１８】
信号変換回路１２は、ＰＷＭ回路１１から第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共に後述するスイッチ素子をオン状態にする信号であるかを検出する。そして、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号であれば、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にスイッチ素子をオフ状態にする信号に変換して出力する。
【００１９】
不正信号報知回路１３は、ＰＷＭ信号が不正信号である旨を示す報知信号を出力する。不正信号とは、本例では、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号である場合をいう。すなわち、不正信号は、スイッチ素子を同時にオン状態にして貫通電流を発生させるＰＷＭ信号をいう。まず、不正信号報知回路１３は、ＰＷＭ回路１１から第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共に後述するスイッチ素子をオン状態にする信号であるかを検出する。そして、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号であれば、ＰＷＭ信号が不正信号である旨を示す報知信号を出力する。報知信号は、例えば、インジケータに表示することにより操作者に不正信号であることを知らせたり、スイッチングアンプ１０の電源を自動的にオフ状態にしたり、あるいはマイコンをリセットして再起動させたりすることに用いられる。
【００２０】
ドライバ１４は、信号変換回路１２から第１および第２のＰＷＭ信号が入力されており、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。
【００２１】
スイッチング出力回路１５は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤ又は負の電源−ＶＤを出力する。スイッチング出力回路１５は、スイッチ素子（例えばパワーＭＯＳトランジスタ、以下単にトランジスタとする）１８およびスイッチ素子（例えばパワーＭＯＳトランジスタ、以下単にトランジスタとする）１９を有する。トランジスタ１８は、正の電源＋ＶＤに接続されたドレインと、出力端子２０に接続されたソースとドライバ１４の出力端子に接続されたゲートとを含む。トランジスタ１９は、負の電源−ＶＤに接続されたソースと、出力端子２０に接続されたドレインと、ドライバ１４の出力端子に接続されたゲートとを有する。
【００２２】
ＬＰＦ１６は、スイッチング出力回路１５の出力端子２０とスイッチングアンプ１０の出力端子２１との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１６は、例えば、コイル２２およびコンデンサ２３を有する。
【００２３】
負帰還回路１７は、スイッチング出力回路１５の出力端子２０とＰＷＭ回路１１の入力との間に接続され、例えば、スイッチング出力回路１５の出力に含まれる歪み成分を低減するために用いられる。
【００２４】
図２は、信号変換回路１２および不正信号報知回路１３の詳細を示す回路図である。信号変換回路１２は、検出部２４、変換部２５および遅延部２６を有する。検出部２４は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルであることを検出し、検出信号を出力する。検出部２４は、ＮＡＮＤ回路２７を含む。ＮＡＮＤ回路２７の一方の入力端子には第１のＰＷＭ信号Ａ１が入力され、他方の入力端子には第２のＰＷＭ信号Ｂ１が入力される。ＮＡＮＤ回路２７は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルのときのみローレベルの検出信号を出力する。
【００２５】
変換部２５は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合に、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にローレベルの信号に変換して出力する。変換部２５は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合以外は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を変換せずにそのまま出力する。変換部２５は、ＮＡＮＤ回路２８，２９およびＮＯＴ（インバータ）回路３０，３１を含む。ＮＡＮＤ回路２８の一方の入力端子には入力端子３５から第１のＰＷＭ信号Ａ１が入力され、他方の入力端子にはＮＡＮＤ回路２７からの信号が入力される。ＮＯＴ回路３０は、ＮＡＮＤ回路２８からの信号を反転して出力する。ＮＡＮＤ回路２９の一方の入力端子には入力端子３６から第２のＰＷＭ信号Ｂ１が入力され、他方の入力端子にはＮＡＮＤ回路２７からの信号が入力される。ＮＯＴ回路３１は、ＮＡＮＤ回路２９からの信号を反転して出力する。つまり、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合に、ＮＡＮＤ回路２７からローレベルの信号がＮＡＮＤ回路２８，２９に入力されるので、ＮＡＮＤ回路２８，２９の出力は共にハイレベルの信号になり、そのため、ＮＯＴ回路３０，３１の出力は共にローレベルの信号となる。
【００２６】
遅延部２６は、時定数回路（抵抗Ｒ１およびコンデンサＣ１，抵抗Ｒ２およびコンデンサＣ２）を含み、第１のＰＷＭ信号Ａおよび第２のＰＷＭ信号Ｂを遅延させ、ＮＡＮＤ回路２７からの信号と同期をとる。具体的には、第１のＰＷＭ信号Ａおよび第２のＰＷＭ信号ＢがＮＡＮＤ回路２７で演算される時間は代表的には約５ナノ秒であるので、その時間が時定数になるように抵抗およびコンデンサの値が設定されている。
【００２７】
不正信号報知回路１３は、検出部３２および報知部３３を有する。検出部３２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルであることを検出し、検出信号を出力する。検出部３２は、ＮＡＮＤ回路２７を含む。ＮＡＮＤ回路２７は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルのときのみローレベルの検出信号を出力する。すなわち、図２の回路構成では、信号変換回路１２の検出部２４と、不正信号報知回路１３の検出部３２とが、ＮＡＮＤ回路２７を共有する。
【００２８】
報知部３３は、ＮＡＮＤ回路２７からの信号が所定時間（後述する）以上の間、ローレベルを継続した場合に、ＰＷＭ回路１１からの信号が不正信号であることを報知するための報知信号を出力する。報知部３３は、抵抗Ｒ３、ダイオードＤ１、コンデンサＣ３およびＮＯＴ回路３４を含む。抵抗Ｒ３とダイオードＤ１とはＮＡＮＤ回路２７の出力とＮＯＴ回路３４の入力との間に並列に接続されている。コンデンサＣ３は、一端が抵抗Ｒ３とダイオードＤ３との並列回路と、ＮＯＴ回路３４の入力との間に接続され、他端が電源ＶＤＤに接続されている。抵抗Ｒ３とコンデンサＣ３とは時定数回路を構成する。ＮＡＮＤ回路２７の出力がハイレベルの信号である場合に、ＮＡＮＤ回路２７の出力端子からダイオードＤ１を介してＮＯＴ回路３４の入力端子に電流が流れ、ＮＯＴ回路３４の入力電圧は電源電圧ＶＤＤになる。一方、ＮＡＮＤ回路２７の出力がローレベルの信号である場合に、電源ＶＤＤからコンデンサＣ３および抵抗Ｒ３を介してＮＡＮＤ回路２７の入力端子に電流が流れ、抵抗Ｒ３およびコンデンサＣ３によって決定される時定数に従い、コンデンサＣ３の両端電圧が増加し、ＮＯＴ回路３４の入力電圧が徐々に減少する。そして、ＮＯＴ回路３４は、入力電圧が閾値を下回ると、報知信号であるハイレベルの信号を出力する。従って、ＮＡＮＤ回路２７の出力がローレベルの信号になってから、ＮＯＴ回路３４の入力電圧が閾値を下回るまでの時間が、先述の所定時間として設定されている。
【００２９】
図３は、スイッチングアンプ１０の動作を示すタイミングチャートである。各符号は、図２の各位置における信号を示す。期間Ｔ１において、第１のＰＷＭ信号Ａ１はローレベルであり、第２のＰＷＭ信号Ｂ１はハイレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルである。ＮＡＮＤ回路２８は、入力端子３５からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０はハイレベルの信号を反転して、ローレベルの信号Ａ２を出力する。一方、ＮＡＮＤ回路２９は、入力端子３６からハイレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ローレベルの信号Ｅを出力する。ＮＯＴ回路３１はローレベルの信号を反転して、ハイレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を反転せずに、そのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）を維持しているので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３０】
期間Ｔ２において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は共にハイレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはローレベルの信号となる。ＮＡＮＤ回路２８は、入力端子３５からハイレベルの信号が入力され、ＮＡＮＤ回路２７からローレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０は、ハイレベルの信号Ｄを反転して、ローレベルの信号Ａ２を出力する。ＮＡＮＤ回路２９は、入力端子３６からハイレベルの信号が入力され、ＮＡＮＤ回路２７からローレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号Ｅを反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にローレベルの信号Ａ２，Ｂ２に変換して出力する。
【００３１】
なお、ＮＡＮＤ回路２７の出力がローレベルの信号になることによって、ＮＯＴ回路３４の入力電圧Ｆは徐々に減少する。しかし、ＮＯＴ回路３４が出力を反転させる閾値に達する前に、次の期間Ｔ３において入力電圧ＦがＶＤＤまで増加するので、期間Ｔ２にはＮＯＴ回路３４の入力電圧Ｆは閾値を下回らない。そのため、ＮＯＴ回路３４は、ローレベルの信号を出力する（すなわち、報知信号を出力しない。）
【００３２】
期間Ｔ３において、第１のＰＷＭ信号Ａ１はハイレベルであり、第２のＰＷＭ信号Ｂ１はローレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルである。ＮＡＮＤ回路２８は、入力端子３５からハイレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ローレベルの信号Ｄを出力する。ＮＯＴ回路３０はローレベルの信号を反転して、ハイレベルの信号Ａ２を出力する。一方、ＮＡＮＤ回路２９は、入力端子３６からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号を反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をそのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）であるので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３３】
期間Ｔ４において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は共にローレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルの信号となる。ＮＡＮＤ回路２８は、入力端子３５からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０は、ハイレベルの信号Ｄを反転して、ローレベルの信号Ａ２を出力する。ＮＡＮＤ回路２９は、入力端子３６からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号Ｅを反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をそのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）であるので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３４】
期間Ｔ５は、期間Ｔ１と同じであるので説明を省略する。
【００３５】
期間Ｔ６およびＴ７において、期間Ｔ２と同様に、第１および第２のＰＷＭ信号が共にハイレベルである。そのため、信号変換回路１２は、第１のＰＷＭ信号および第２のＰＷＭ信号を共にローレベルの信号に変換して出力する。期間Ｔ２と異なり、期間Ｔ６およびＴ７では、第１および第２のＰＷＭ信号が共にハイレベルの信号である状態が所定期間以上継続する。そのため、不正信号報知回路１３は報知信号を出力する。具体的には、ＮＡＮＤ回路２７の出力Ｃがローレベルの信号であるので、ＮＯＴ回路３４の入力電圧Ｆは徐々に減少していき、期間Ｔ７になると、ＮＯＴ回路３４の閾値電圧を下回る。そのため、期間Ｔ７において、ＮＯＴ回路３４は、ハイレベルの信号Ｆを出力する（すなわち、報知信号を出力する）。
【００３６】
以上のように、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合（期間Ｔ２，Ｔ６，Ｔ７）には、信号変換回路１２は第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をローレベルの信号に反転して出力する。そのため、トランジスタ１８および１９が同時にオン状態になり、貫通電流が流れることはない。さらに、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである期間が、所定時間以上続くと（期間Ｔ７）、不正信号報知回路１３が不正信号を出力する。
【００３７】
次に、本発明の別の好ましい実施形態を説明する。本実施形態は、不正信号報知回路が、第１および第２のＰＷＭ信号が共にローレベルである状態が所定時間以上続く場合にも、報知信号を出力するという点が図２の実施形態と異なる。すなわち、本例で、不正信号は、第１および第２のＰＷＭ信号が共にトランジスタをオン状態にする信号であるか、または共にオフ状態にする信号が所定時間続く信号であることをいう。この場合には、トランジスタ１８，１９は共にオフ状態になるので、スイッチングアンプとして正常に信号を出力できないからである。図４は、本実施形態の不正信号報知回路４１３および信号変換回路１２を示す回路図である。なお、信号変換回路１２は図２と同じである。図２と比較して、不正信号報知回路４１３の検出部４３２と信号変換回路１２の検出部２４とが、別々のＮＡＮＤ回路４２７，２７を有している。ＮＡＮＤ回路４２７は、入力端子がＮＡＮＤ回路２８，２９の出力端子に接続されており、ＮＡＮＤ回路２８，２９からの信号が入力される。第１および第２のＰＷＭ信号Ａ１，Ｂ１が共にハイレベルのとき、または共にローレベルのときに、ＮＡＮＤ回路２８，２９は共にハイレベルの信号を出力する。そのため、ＮＡＮＤ回路４２７は、ＮＡＮＤ回路２８，２９からハイレベル信号が入力されて、ローレベルの検出信号を出力する。ＮＡＮＤ回路４２７からのローレベルの信号が所定時間続くと、先の実施形態と同様に、ＮＯＴ回路３４がハイレベルの信号（報知信号）を出力する。
【００３８】
図５は本実施形態の動作を示すタイミングチャートである。図３と異なる点は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合（Ｔ２）、または共にローレベルである場合（Ｔ４，Ｔ６，Ｔ７）において、ＮＡＮＤ回路４２７の出力Ｈがローレベルの信号になる。これらの期間、ＮＯＴ回路３４の入力電圧は徐々に減少するが、Ｔ２およびＴ４では期間が短いのでＮＯＴ回路３４の入力電圧Ｆは閾値を下回らない。そして、Ｔ６において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にローレベルの信号である状態が所定期間以上続くと、ＮＯＴ回路３４の入力電圧Ｆが閾値を下回り、Ｔ７において不正信号報知回路４１３から報知信号であるハイレベルの信号Ｇが出力される。その他の動作は図３と同じであるので、省略する。図６は、本実施形態において第１および第２のＰＷＭ信号が共にハイレベルの状態が所定時間以上続いた場合を説明するタイミングチャートである。図６の期間Ｔ６およびＴ７に示す通り、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルの信号である状態が所定時間以上続いた場合にも、ＮＯＴ回路３４の入力電圧Ｆが閾値を下回り、Ｔ７において不正信号報知回路４１３から報知信号であるハイレベルの信号Ｇが出力される。
【００３９】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。第１および第２の電源は、両方正の電源であってもよく、一方の電源が接地電位であってもよい。スイッチ素子もパワーＭＯＳトランジスタに限定されず、バイポーラトランジスタ、ＦＥＴ等の任意の適切な素子が適用可能である。本発明は、第１および第２のスイッチ素子が共にローレベルの信号に応答してオンするスイッチ素子であてもよく、一方のスイッチ素子のみがローレベルの信号に応答してオンするスイッチ素子であってもよい。
【産業上の利用可能性】
【００４０】
本発明は、例えばオーディオ用のパワーアンプとして特に好適に採用され得る。
【図面の簡単な説明】
【００４１】
【図１】本発明の好ましい実施形態によるスイッチングアンプを示すブロック図である。
【図２】図１における信号変換回路および不正信号報知回路を示す回路図である。
【図３】図２の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図４】別の好ましい実施形態による信号変換回路および不正信号報知回路を示す回路図である。
【図５】図４の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図６】図４の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図７】従来のスイッチングアンプを示すブロック図である。
【符号の説明】
【００４２】
１０ スイッチングアンプ
１１ ＰＷＭ回路
１２ 信号変換回路
１３ 不正信号報知回路
１４ ドライバ
１５ スイッチング出力回路
【技術分野】
【０００１】
本発明は、スイッチングアンプに関し、詳細にはスイッチ素子の破壊を防止するスイッチングアンプに関する。
【背景技術】
【０００２】
図７は従来のスイッチングアンプ７１０を示すブロック図である。スイッチングアンプ７１０は、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路７１１と、ドライバ７１４と、スイッチング出力回路７１５と、ローパスフィルタ（ＬＰＦ；Low Pass Filter）７１６と、負帰還回路７１７とを備える。ＰＷＭ回路７１１は、入力信号のレベルに応じたパルス幅を有するＰＷＭ信号ＡおよびＢを出力する。ドライバ７１４は、ＰＷＭ信号ＡおよびＢに応じて駆動信号ＤＲＶ１およびＤＲＶ２を出力する。スイッチング出力回路７１５は、正の電源＋ＶＤに接続されたパワーＭＯＳトランジスタ７１８と、負の電源−ＶＤに接続されたパワーＭＯＳトランジスタ７１９と含む。ドライバ７１４は、ＰＷＭ信号ＡおよびＢに応答してトランジスタ７１８，７１９を選択的にオン状態にし、スイッチング出力回路７１５に正または負の電源電圧を出力させる。
【０００３】
スイッチングアンプ７１０において、通常は、ＰＷＭ信号Ａがハイレベルの場合には、ＰＷＭ信号Ｂはローレベルであり、ＰＷＭ信号Ａがローレベルの場合には、ＰＷＭ信号Ｂはハイレベルである。そのため、トランジスタ７１８および７１９は交互にオン状態になる。しかし、タイミングのずれ等により、ＰＷＭ信号ＡおよびＢが共にハイレベルになると、トランジスタ７１８および７１９が同時にオン状態になる。トランジスタが同時にオン状態になると、電源＋ＶＤからトランジスタ７１８および７１９を介して電源−ＶＤに電流が流れる（この電流を一般に貫通電流と言う）。トランジスタ７１８および７１９のオン抵抗は非常に小さい（通常０．１オーム以下）ので、非常に大きな貫通電流が流れ、トランジスタ７１８および７１９が破損するという問題がある。
【特許文献１】特開２００３−２６４４３６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、スイッチ素子が同時にオン状態になり貫通電流が発生しスイッチ素子が破損することを防止するスイッチングアンプを提供することにある。
【課題を解決するための手段】
【０００５】
本発明の好ましい実施形態によるスイッチングアンプは、入力信号に応答して、第１のパルス変調信号および第２のパルス変調信号を出力するパルス変調回路と、該第１のパルス変調信号に応答してオン状態またはオフ状態になる第１のスイッチ素子と、該第２のパルス変調信号に応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路と、該第１のパルス変調信号が該第１のスイッチ素子をオン状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオン状態にする信号である場合に、該第１のパルス変調信号を該第１のスイッチ素子をオフ状態にする信号に変換し、かつ、該第２のパルス変調信号を該第２のスイッチ素子をオフ状態にする信号に変換する信号変換回路とを備える。
【０００６】
第１のパルス変調信号および第２のパルス変調信号が、第１のスイッチ素子および第２のスイッチ素子を同時にオン状態にする信号となった場合であっても、第１および第２のスイッチ素子は、同時にオフ状態になる。そのため、第１および第２のスイッチ素子が同時にオン状態になることはないので、貫通電流が発生せず、スイッチ素子の破損を確実に防止できる。
【０００７】
好ましくは、上記信号変換回路は、上記第１のパルス変調信号および前記第２のパルス変調信号が共にハイレベルの信号である場合に、検出信号を出力する検出部と、該検出部から該検出信号が与えられた場合に、該第１のパルス変調信号をローレベルの信号に変換し、かつ、該第２のパルス変調信号をローレベルの信号に変換する変換部とを有する
【０００８】
第１および第２のスイッチ素子がハイレベルの信号に応答してオン状態になる素子である場合に、検出部は第１および第２のパルス変調信号が共にハイレベルであることを検出し、その旨を示す検出信号を出力する。変換部は検出部からの検出信号を受けると、第１および第２のパルス変調信号をローレベルに変換する。そのため、第１および第２のパルス変調信号が共にハイレベルの信号であっても、変換部がローレベルの信号に変換した信号をスイッチ素子に入力するので、第１および第２のスイッチ素子は同時にオフ状態になり、貫通電流は発生せず、スイッチ素子の破損は防止される。
【０００９】
好ましくは、上記検出部は前記第１のパルス変調信号および前記第２のパルス変調信号が入力される第１ＮＡＮＤ回路を含む。上記変換部は、該第１のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第２ＮＡＮＤ回路と、該第２ＮＡＮＤ回路の出力を反転して出力する第１反転回路と、該第２のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第３ＮＡＮＤ回路と、該第３ＮＡＮＤ回路の出力を反転して出力する第２反転回路とを含む。
【００１０】
第１および第２のパルス変調信号が共にハイレベルのときには、第１ＮＡＮＤ回路はローレベルの信号を出力する。第２および第３ＮＡＮＤ回路は第１ＮＡＮＤ回路からローレベルの信号が入力され、第１および第２のパルス変調信号をそのまま（ハイレベルの信号を）出力する。第１および第２のパルス変調信号は第１および第２反転回路でそれぞれ反転され、ローレベルの信号が出力される。
【００１１】
好ましくは、スイッチングアンプは、上記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、上記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である状態が所定時間継続した場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である状態が所定時間継続した場合に、報知信号を出力する不正信号報知回路をさらに備える。
【００１２】
スイッチ素子が所定時間以上オフ状態であれば、スイッチングアンプは入力信号に応じた増幅信号を出力できず、正常に動作できない。そのため、不正信号報知回路は、その旨を検出して報知信号を出力する。報知信号に基づいて、スイッチングアンプの電源を自動的にオフ状態にしたり、マイコンをリセットして再起動させたり、または操作者にスイッチングアンプが正常に動作していないことをインジケータ等によって報知することができる。
【００１３】
好ましくは、上記不正信号報知回路は、上記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である場合に、検出信号を出力する第２検出部と、該第２検出部から検出信号が与えられると、所定の時定数に基づいて出力電圧を徐々に減少させる時定数回路と、
該時定数回路の出力電圧が所定の閾値を下回った時に、前記報知信号としてハイレベルの信号を出力する第３反転回路とを有する。
【００１４】
第２検出部からの信号がローレベルである場合に、所定の時定数に基づいて時定数回路が出力する電圧が次第に減少する。時定数回路の出力電圧は第３反転回路に入力されており、この電圧が第３反転回路の閾値を下回ると第３反転回路は入力信号がローレベルになったことを検出し、ハイレベルの信号を出力する。このハイレベルの信号が報知信号として使用される。従って、時定数および閾値を適当に設定することにより、報知信号を出力するまでの時間を設定可能である。なお、第２検出部は、信号変換回路の検出部と共通に構成されていてもよく、別々に構成されていてもよい。
【発明の効果】
【００１５】
本発明のスイッチングアンプは、第１および第２のパルス変調信号が第１および第２のスイッチ素子を同時にオン状態にする信号である場合にも、第１および第２のスイッチ素子を同時オフ状態にする。従って、貫通電流の発生によるスイッチ素子の破損を確実に防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるスイッチングアンプ１０を説明するブロック図である。スイッチングアンプ１０は、パルス変調回路１１、信号変換回路１２、不正信号報知回路１３、ドライバ１４、スイッチング出力回路１５、ＬＰＦ（Low Pass Filter）１６および負帰還回路１７を備える。
【００１７】
パルス変調回路１１は、入力信号をパルス変調してパルス変調信号を生成する。パルス変調回路１１は、代表的には、ＰＷＭ（Pulse Width Modulation）回路またはＰＤＭ（Pulse Density Modulation）回路である。以下は、ＰＷＭ回路の場合について説明する。ＰＷＭ回路１１は、入力信号に応じて、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を出力する。第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号となる。
【００１８】
信号変換回路１２は、ＰＷＭ回路１１から第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共に後述するスイッチ素子をオン状態にする信号であるかを検出する。そして、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号であれば、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にスイッチ素子をオフ状態にする信号に変換して出力する。
【００１９】
不正信号報知回路１３は、ＰＷＭ信号が不正信号である旨を示す報知信号を出力する。不正信号とは、本例では、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号である場合をいう。すなわち、不正信号は、スイッチ素子を同時にオン状態にして貫通電流を発生させるＰＷＭ信号をいう。まず、不正信号報知回路１３は、ＰＷＭ回路１１から第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共に後述するスイッチ素子をオン状態にする信号であるかを検出する。そして、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にスイッチ素子をオン状態にする信号であれば、ＰＷＭ信号が不正信号である旨を示す報知信号を出力する。報知信号は、例えば、インジケータに表示することにより操作者に不正信号であることを知らせたり、スイッチングアンプ１０の電源を自動的にオフ状態にしたり、あるいはマイコンをリセットして再起動させたりすることに用いられる。
【００２０】
ドライバ１４は、信号変換回路１２から第１および第２のＰＷＭ信号が入力されており、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。
【００２１】
スイッチング出力回路１５は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤ又は負の電源−ＶＤを出力する。スイッチング出力回路１５は、スイッチ素子（例えばパワーＭＯＳトランジスタ、以下単にトランジスタとする）１８およびスイッチ素子（例えばパワーＭＯＳトランジスタ、以下単にトランジスタとする）１９を有する。トランジスタ１８は、正の電源＋ＶＤに接続されたドレインと、出力端子２０に接続されたソースとドライバ１４の出力端子に接続されたゲートとを含む。トランジスタ１９は、負の電源−ＶＤに接続されたソースと、出力端子２０に接続されたドレインと、ドライバ１４の出力端子に接続されたゲートとを有する。
【００２２】
ＬＰＦ１６は、スイッチング出力回路１５の出力端子２０とスイッチングアンプ１０の出力端子２１との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１６は、例えば、コイル２２およびコンデンサ２３を有する。
【００２３】
負帰還回路１７は、スイッチング出力回路１５の出力端子２０とＰＷＭ回路１１の入力との間に接続され、例えば、スイッチング出力回路１５の出力に含まれる歪み成分を低減するために用いられる。
【００２４】
図２は、信号変換回路１２および不正信号報知回路１３の詳細を示す回路図である。信号変換回路１２は、検出部２４、変換部２５および遅延部２６を有する。検出部２４は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルであることを検出し、検出信号を出力する。検出部２４は、ＮＡＮＤ回路２７を含む。ＮＡＮＤ回路２７の一方の入力端子には第１のＰＷＭ信号Ａ１が入力され、他方の入力端子には第２のＰＷＭ信号Ｂ１が入力される。ＮＡＮＤ回路２７は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルのときのみローレベルの検出信号を出力する。
【００２５】
変換部２５は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合に、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にローレベルの信号に変換して出力する。変換部２５は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合以外は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を変換せずにそのまま出力する。変換部２５は、ＮＡＮＤ回路２８，２９およびＮＯＴ（インバータ）回路３０，３１を含む。ＮＡＮＤ回路２８の一方の入力端子には入力端子３５から第１のＰＷＭ信号Ａ１が入力され、他方の入力端子にはＮＡＮＤ回路２７からの信号が入力される。ＮＯＴ回路３０は、ＮＡＮＤ回路２８からの信号を反転して出力する。ＮＡＮＤ回路２９の一方の入力端子には入力端子３６から第２のＰＷＭ信号Ｂ１が入力され、他方の入力端子にはＮＡＮＤ回路２７からの信号が入力される。ＮＯＴ回路３１は、ＮＡＮＤ回路２９からの信号を反転して出力する。つまり、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合に、ＮＡＮＤ回路２７からローレベルの信号がＮＡＮＤ回路２８，２９に入力されるので、ＮＡＮＤ回路２８，２９の出力は共にハイレベルの信号になり、そのため、ＮＯＴ回路３０，３１の出力は共にローレベルの信号となる。
【００２６】
遅延部２６は、時定数回路（抵抗Ｒ１およびコンデンサＣ１，抵抗Ｒ２およびコンデンサＣ２）を含み、第１のＰＷＭ信号Ａおよび第２のＰＷＭ信号Ｂを遅延させ、ＮＡＮＤ回路２７からの信号と同期をとる。具体的には、第１のＰＷＭ信号Ａおよび第２のＰＷＭ信号ＢがＮＡＮＤ回路２７で演算される時間は代表的には約５ナノ秒であるので、その時間が時定数になるように抵抗およびコンデンサの値が設定されている。
【００２７】
不正信号報知回路１３は、検出部３２および報知部３３を有する。検出部３２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルであることを検出し、検出信号を出力する。検出部３２は、ＮＡＮＤ回路２７を含む。ＮＡＮＤ回路２７は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルのときのみローレベルの検出信号を出力する。すなわち、図２の回路構成では、信号変換回路１２の検出部２４と、不正信号報知回路１３の検出部３２とが、ＮＡＮＤ回路２７を共有する。
【００２８】
報知部３３は、ＮＡＮＤ回路２７からの信号が所定時間（後述する）以上の間、ローレベルを継続した場合に、ＰＷＭ回路１１からの信号が不正信号であることを報知するための報知信号を出力する。報知部３３は、抵抗Ｒ３、ダイオードＤ１、コンデンサＣ３およびＮＯＴ回路３４を含む。抵抗Ｒ３とダイオードＤ１とはＮＡＮＤ回路２７の出力とＮＯＴ回路３４の入力との間に並列に接続されている。コンデンサＣ３は、一端が抵抗Ｒ３とダイオードＤ３との並列回路と、ＮＯＴ回路３４の入力との間に接続され、他端が電源ＶＤＤに接続されている。抵抗Ｒ３とコンデンサＣ３とは時定数回路を構成する。ＮＡＮＤ回路２７の出力がハイレベルの信号である場合に、ＮＡＮＤ回路２７の出力端子からダイオードＤ１を介してＮＯＴ回路３４の入力端子に電流が流れ、ＮＯＴ回路３４の入力電圧は電源電圧ＶＤＤになる。一方、ＮＡＮＤ回路２７の出力がローレベルの信号である場合に、電源ＶＤＤからコンデンサＣ３および抵抗Ｒ３を介してＮＡＮＤ回路２７の入力端子に電流が流れ、抵抗Ｒ３およびコンデンサＣ３によって決定される時定数に従い、コンデンサＣ３の両端電圧が増加し、ＮＯＴ回路３４の入力電圧が徐々に減少する。そして、ＮＯＴ回路３４は、入力電圧が閾値を下回ると、報知信号であるハイレベルの信号を出力する。従って、ＮＡＮＤ回路２７の出力がローレベルの信号になってから、ＮＯＴ回路３４の入力電圧が閾値を下回るまでの時間が、先述の所定時間として設定されている。
【００２９】
図３は、スイッチングアンプ１０の動作を示すタイミングチャートである。各符号は、図２の各位置における信号を示す。期間Ｔ１において、第１のＰＷＭ信号Ａ１はローレベルであり、第２のＰＷＭ信号Ｂ１はハイレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルである。ＮＡＮＤ回路２８は、入力端子３５からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０はハイレベルの信号を反転して、ローレベルの信号Ａ２を出力する。一方、ＮＡＮＤ回路２９は、入力端子３６からハイレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ローレベルの信号Ｅを出力する。ＮＯＴ回路３１はローレベルの信号を反転して、ハイレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を反転せずに、そのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）を維持しているので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３０】
期間Ｔ２において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は共にハイレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはローレベルの信号となる。ＮＡＮＤ回路２８は、入力端子３５からハイレベルの信号が入力され、ＮＡＮＤ回路２７からローレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０は、ハイレベルの信号Ｄを反転して、ローレベルの信号Ａ２を出力する。ＮＡＮＤ回路２９は、入力端子３６からハイレベルの信号が入力され、ＮＡＮＤ回路２７からローレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号Ｅを反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１を共にローレベルの信号Ａ２，Ｂ２に変換して出力する。
【００３１】
なお、ＮＡＮＤ回路２７の出力がローレベルの信号になることによって、ＮＯＴ回路３４の入力電圧Ｆは徐々に減少する。しかし、ＮＯＴ回路３４が出力を反転させる閾値に達する前に、次の期間Ｔ３において入力電圧ＦがＶＤＤまで増加するので、期間Ｔ２にはＮＯＴ回路３４の入力電圧Ｆは閾値を下回らない。そのため、ＮＯＴ回路３４は、ローレベルの信号を出力する（すなわち、報知信号を出力しない。）
【００３２】
期間Ｔ３において、第１のＰＷＭ信号Ａ１はハイレベルであり、第２のＰＷＭ信号Ｂ１はローレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルである。ＮＡＮＤ回路２８は、入力端子３５からハイレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ローレベルの信号Ｄを出力する。ＮＯＴ回路３０はローレベルの信号を反転して、ハイレベルの信号Ａ２を出力する。一方、ＮＡＮＤ回路２９は、入力端子３６からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号を反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をそのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）であるので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３３】
期間Ｔ４において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１は共にローレベルである。このとき、ＮＡＮＤ回路２７の出力Ｃはハイレベルの信号となる。ＮＡＮＤ回路２８は、入力端子３５からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｄを出力する。ＮＯＴ回路３０は、ハイレベルの信号Ｄを反転して、ローレベルの信号Ａ２を出力する。ＮＡＮＤ回路２９は、入力端子３６からローレベルの信号が入力され、ＮＡＮＤ回路２７からハイレベルの信号が入力されて、ハイレベルの信号Ｅを出力する。ＮＯＴ回路３１はハイレベルの信号Ｅを反転して、ローレベルの信号Ｂ２を出力する。その結果、信号変換回路１２は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をそのまま出力することになる。なお、ＮＯＴ回路３４の入力電圧ＦはＶＤＤ（ハイレベル）であるので、ＮＯＴ回路３４はローレベルの信号Ｇを出力する（すなわち、報知信号を出力しない。）
【００３４】
期間Ｔ５は、期間Ｔ１と同じであるので説明を省略する。
【００３５】
期間Ｔ６およびＴ７において、期間Ｔ２と同様に、第１および第２のＰＷＭ信号が共にハイレベルである。そのため、信号変換回路１２は、第１のＰＷＭ信号および第２のＰＷＭ信号を共にローレベルの信号に変換して出力する。期間Ｔ２と異なり、期間Ｔ６およびＴ７では、第１および第２のＰＷＭ信号が共にハイレベルの信号である状態が所定期間以上継続する。そのため、不正信号報知回路１３は報知信号を出力する。具体的には、ＮＡＮＤ回路２７の出力Ｃがローレベルの信号であるので、ＮＯＴ回路３４の入力電圧Ｆは徐々に減少していき、期間Ｔ７になると、ＮＯＴ回路３４の閾値電圧を下回る。そのため、期間Ｔ７において、ＮＯＴ回路３４は、ハイレベルの信号Ｆを出力する（すなわち、報知信号を出力する）。
【００３６】
以上のように、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合（期間Ｔ２，Ｔ６，Ｔ７）には、信号変換回路１２は第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１をローレベルの信号に反転して出力する。そのため、トランジスタ１８および１９が同時にオン状態になり、貫通電流が流れることはない。さらに、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである期間が、所定時間以上続くと（期間Ｔ７）、不正信号報知回路１３が不正信号を出力する。
【００３７】
次に、本発明の別の好ましい実施形態を説明する。本実施形態は、不正信号報知回路が、第１および第２のＰＷＭ信号が共にローレベルである状態が所定時間以上続く場合にも、報知信号を出力するという点が図２の実施形態と異なる。すなわち、本例で、不正信号は、第１および第２のＰＷＭ信号が共にトランジスタをオン状態にする信号であるか、または共にオフ状態にする信号が所定時間続く信号であることをいう。この場合には、トランジスタ１８，１９は共にオフ状態になるので、スイッチングアンプとして正常に信号を出力できないからである。図４は、本実施形態の不正信号報知回路４１３および信号変換回路１２を示す回路図である。なお、信号変換回路１２は図２と同じである。図２と比較して、不正信号報知回路４１３の検出部４３２と信号変換回路１２の検出部２４とが、別々のＮＡＮＤ回路４２７，２７を有している。ＮＡＮＤ回路４２７は、入力端子がＮＡＮＤ回路２８，２９の出力端子に接続されており、ＮＡＮＤ回路２８，２９からの信号が入力される。第１および第２のＰＷＭ信号Ａ１，Ｂ１が共にハイレベルのとき、または共にローレベルのときに、ＮＡＮＤ回路２８，２９は共にハイレベルの信号を出力する。そのため、ＮＡＮＤ回路４２７は、ＮＡＮＤ回路２８，２９からハイレベル信号が入力されて、ローレベルの検出信号を出力する。ＮＡＮＤ回路４２７からのローレベルの信号が所定時間続くと、先の実施形態と同様に、ＮＯＴ回路３４がハイレベルの信号（報知信号）を出力する。
【００３８】
図５は本実施形態の動作を示すタイミングチャートである。図３と異なる点は、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルである場合（Ｔ２）、または共にローレベルである場合（Ｔ４，Ｔ６，Ｔ７）において、ＮＡＮＤ回路４２７の出力Ｈがローレベルの信号になる。これらの期間、ＮＯＴ回路３４の入力電圧は徐々に減少するが、Ｔ２およびＴ４では期間が短いのでＮＯＴ回路３４の入力電圧Ｆは閾値を下回らない。そして、Ｔ６において、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にローレベルの信号である状態が所定期間以上続くと、ＮＯＴ回路３４の入力電圧Ｆが閾値を下回り、Ｔ７において不正信号報知回路４１３から報知信号であるハイレベルの信号Ｇが出力される。その他の動作は図３と同じであるので、省略する。図６は、本実施形態において第１および第２のＰＷＭ信号が共にハイレベルの状態が所定時間以上続いた場合を説明するタイミングチャートである。図６の期間Ｔ６およびＴ７に示す通り、第１のＰＷＭ信号Ａ１および第２のＰＷＭ信号Ｂ１が共にハイレベルの信号である状態が所定時間以上続いた場合にも、ＮＯＴ回路３４の入力電圧Ｆが閾値を下回り、Ｔ７において不正信号報知回路４１３から報知信号であるハイレベルの信号Ｇが出力される。
【００３９】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。第１および第２の電源は、両方正の電源であってもよく、一方の電源が接地電位であってもよい。スイッチ素子もパワーＭＯＳトランジスタに限定されず、バイポーラトランジスタ、ＦＥＴ等の任意の適切な素子が適用可能である。本発明は、第１および第２のスイッチ素子が共にローレベルの信号に応答してオンするスイッチ素子であてもよく、一方のスイッチ素子のみがローレベルの信号に応答してオンするスイッチ素子であってもよい。
【産業上の利用可能性】
【００４０】
本発明は、例えばオーディオ用のパワーアンプとして特に好適に採用され得る。
【図面の簡単な説明】
【００４１】
【図１】本発明の好ましい実施形態によるスイッチングアンプを示すブロック図である。
【図２】図１における信号変換回路および不正信号報知回路を示す回路図である。
【図３】図２の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図４】別の好ましい実施形態による信号変換回路および不正信号報知回路を示す回路図である。
【図５】図４の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図６】図４の信号変換回路および不正信号報知回路の動作を示すタイミングチャートである。
【図７】従来のスイッチングアンプを示すブロック図である。
【符号の説明】
【００４２】
１０ スイッチングアンプ
１１ ＰＷＭ回路
１２ 信号変換回路
１３ 不正信号報知回路
１４ ドライバ
１５ スイッチング出力回路
【特許請求の範囲】
【請求項１】
入力信号に応答して、第１のパルス変調信号および第２のパルス変調信号を出力するパルス変調回路と、
該第１のパルス変調信号に応答してオン状態またはオフ状態になる第１のスイッチ素子と、該第２のパルス変調信号に応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路と、
該第１のパルス変調信号が該第１のスイッチ素子をオン状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオン状態にする信号である場合に、該第１のパルス変調信号を該第１のスイッチ素子をオフ状態にする信号に変換し、かつ、該第２のパルス変調信号を該第２のスイッチ素子をオフ状態にする信号に変換する信号変換回路とを備える、スイッチングアンプ。
【請求項２】
前記信号変換回路が、前記第１のパルス変調信号および前記第２のパルス変調信号が共にハイレベルの信号である場合に、検出信号を出力する検出部と、
該検出部から該検出信号が与えられた場合に、該第１のパルス変調信号をローレベルの信号に変換し、かつ、該第２のパルス変調信号をローレベルの信号に変換する変換部とを有する、請求項１に記載のスイッチングアンプ。
【請求項３】
前記検出部が前記第１のパルス変調信号および前記第２のパルス変調信号が入力される第１ＮＡＮＤ回路を含み、
前記変換部が、該第１のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第２ＮＡＮＤ回路と、該第２ＮＡＮＤ回路の出力を反転して出力する第１反転回路と、該第２のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第３ＮＡＮＤ回路と、該第３ＮＡＮＤ回路の出力を反転して出力する第２反転回路とを含む、請求項２に記載のスイッチングアンプ。
【請求項４】
前記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である状態が所定時間継続した場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である状態が所定時間継続した場合に、報知信号を出力する不正信号報知回路をさらに備える、請求項１〜３のいずれかに記載のスイッチングアンプ。
【請求項５】
前記不正信号報知回路が、
前記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である場合に、検出信号を出力する第２検出部と、
該第２検出部から検出信号が与えられると、所定の時定数に基づいて出力電圧を徐々に減少させる時定数回路と、
該時定数回路の出力電圧が所定の閾値を下回った時に、前記報知信号としてハイレベルの信号を出力する第３反転回路とを有する、請求項４に記載のスイッチングアンプ。
【請求項１】
入力信号に応答して、第１のパルス変調信号および第２のパルス変調信号を出力するパルス変調回路と、
該第１のパルス変調信号に応答してオン状態またはオフ状態になる第１のスイッチ素子と、該第２のパルス変調信号に応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路と、
該第１のパルス変調信号が該第１のスイッチ素子をオン状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオン状態にする信号である場合に、該第１のパルス変調信号を該第１のスイッチ素子をオフ状態にする信号に変換し、かつ、該第２のパルス変調信号を該第２のスイッチ素子をオフ状態にする信号に変換する信号変換回路とを備える、スイッチングアンプ。
【請求項２】
前記信号変換回路が、前記第１のパルス変調信号および前記第２のパルス変調信号が共にハイレベルの信号である場合に、検出信号を出力する検出部と、
該検出部から該検出信号が与えられた場合に、該第１のパルス変調信号をローレベルの信号に変換し、かつ、該第２のパルス変調信号をローレベルの信号に変換する変換部とを有する、請求項１に記載のスイッチングアンプ。
【請求項３】
前記検出部が前記第１のパルス変調信号および前記第２のパルス変調信号が入力される第１ＮＡＮＤ回路を含み、
前記変換部が、該第１のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第２ＮＡＮＤ回路と、該第２ＮＡＮＤ回路の出力を反転して出力する第１反転回路と、該第２のパルス変調信号および該第１ＮＡＮＤ回路の出力が入力される第３ＮＡＮＤ回路と、該第３ＮＡＮＤ回路の出力を反転して出力する第２反転回路とを含む、請求項２に記載のスイッチングアンプ。
【請求項４】
前記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である状態が所定時間継続した場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である状態が所定時間継続した場合に、報知信号を出力する不正信号報知回路をさらに備える、請求項１〜３のいずれかに記載のスイッチングアンプ。
【請求項５】
前記不正信号報知回路が、
前記第１のパルス変調信号が前記第１のスイッチ素子をオン状態にする信号であり、かつ、前記第２のパルス変調信号が前記第２のスイッチ素子をオン状態にする信号である場合、および／または、該第１のパルス変調信号が該第１のスイッチ素子をオフ状態にする信号であり、かつ、該第２のパルス変調信号が該第２のスイッチ素子をオフ状態にする信号である場合に、検出信号を出力する第２検出部と、
該第２検出部から検出信号が与えられると、所定の時定数に基づいて出力電圧を徐々に減少させる時定数回路と、
該時定数回路の出力電圧が所定の閾値を下回った時に、前記報知信号としてハイレベルの信号を出力する第３反転回路とを有する、請求項４に記載のスイッチングアンプ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−１６５６８７（Ｐ２００６−１６５６８７Ａ）
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願番号】特願２００４−３５０２２６（Ｐ２００４−３５０２２６）
【出願日】平成１６年１２月２日（２００４．１２．２）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願日】平成１６年１２月２日（２００４．１２．２）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
[ Back to top ]