スタンパの製造方法
【課題】レジスト層の下に導電化層を形成してレジスト層にパターンを描画する際の電子線の散乱を低減することにより、パターンの高さ不良やパターン幅のばらつきを低減し、以ってより微細なパターン形状を精度よく形成可能なスタンパの製造方法を提供する。
【解決手段】シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとする。
【解決手段】シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクリートトラック媒体などのパターンド媒体の製造に用いて好適なスタンパの製造方法に関する。
【背景技術】
【０００２】
磁気記録媒体の高密度化に伴い、隣接トラックとの干渉を防止するため、トラック間に溝を加工したディスクリートトラック媒体などのパターンド媒体が提案されている。
磁気記録媒体にパターンを形成する方法のひとつとして、スタンパにパターンを形成し、媒体に塗布したＳＯＧ(Spin-On-Glass)レジストなどにインプリントで転写し、そのＳＯＧレジストをマスクとして媒体の磁性膜をミリング等で加工する方法がある。
【０００３】
このようなインプリントに用いるスタンパは、図２に示す工程で作製するものが知られている。
まず、図２（ａ）に示すように、シリコンウェハやガラスウェハなどの基板１０上に塗布したレジスト層に電子線描画装置などでパターンを描画・現像してレジストパターン３０を形成した原盤を作製する。
【０００４】
そして、原盤から電鋳法によりニッケルなどの金属製スタンパを作製する。すなわち、電鋳をおこなう際には、初期の通電をとるため、図２（ｂ）に示すように、レジストパターン３０の上にスパッタなどでニッケルなどの金属の導電化膜２０を成膜し、その上に、図２（ｃ）に示すように、電鋳法によりニッケルなどの金属めっき層４０を形成する。
【０００５】
その後、基板１０とレジストパターン３０を除去することにより、金属めっき層４０及び導電化膜２０からなるスタンパを作製する。
例えば特許文献１では、レジスト層に電子線描画で微細パターンを形成し、レジストパターンの上に、導電化膜としてニッケルバナジウムをスパッタで成膜している。
【０００６】
また、レジストパターンに沿ってめっきを成長させる方法は、半導体のバンプ電極の形成で一般的に行われている。
例えば特許文献２では、レジストの下地にシード層としてニッケルやチタン，銅，金を成膜して、レジスト開口部に電解メッキ（電鋳）によりバンプ電極を形成している。
【０００７】
但し、非特許文献１のように、レジストへのパターン描画時の後方散乱により、パターン描画精度が悪化し、パターン幅のばらつき（パターンエッジラフネス）が大きくなることが知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１９２２５０号公報
【特許文献２】特開平７−２９７１４９号公報
【非特許文献】
【０００９】
【特許文献１】「２００Ｇｂ／ｉｎ2を超える電子ビームマスタリング」勝村昌広 他、ＰＩＯＮＥＥＲ Ｒ＆Ｄ Ｖｏｌ．１５ Ｎｏ．２ Ｐ．９−１６
【発明の概要】
【発明が解決しようとする課題】
【００１０】
磁気記録媒体の記録密度が高くなると、形成するパターン幅は十数ｎｍと微細になる。一方、スタンパからインプリントでＳＯＧレジストにパターンを転写したあと、ＳＯＧレジストをマスクとして媒体をミリング等で加工するとき、ＳＯＧレジストも加工されるため、ある程度ＳＯＧレジストのパターン段差が必要となる。ＳＯＧレジストの面内膜厚ばらつきなどを考慮すると、例えば、ＳＯＧレジストに５０ｎｍの段差を形成したいとき、スタンパの段差は６０ｎｍ程度必要となる。
【００１１】
しかしながら、特許文献１のようにレジストの微細パターンの上に金属膜を成膜する方法では、パターン高さが６０ｎｍのとき、パターン幅が２０ｎｍ以下（アスペクト比で３以上）になると、図２（Ｃ）の○で囲んだ箇所のように、導電化膜２０がパターンの底まで成膜されず、レジストパターン３０の凹部の途中からめっきが開始してパターン高さが低くなる、または断線してパターンが形成されないといった不良が発生する。
【００１２】
特許文献２のように、導電化膜をレジストの下にすることで、パターン底部からめっきが開始するようにすることは可能となるが、電子線描画の際に、金属の導電化膜表面で電子線が散乱してパターン幅のばらつきが大きくなる。磁気記録媒体では信号強度の変化（ノイズ）として現れ、高記録密度化に伴いパターン線幅が狭くなるに従い、パターン幅ばらつきの影響は大きくなる。
【００１３】
本発明は、上述の点に鑑み、レジスト層の下に導電化層を形成してレジスト層にパターンを描画する際の電子線の散乱を低減することにより、パターンの高さ不良やパターン幅のばらつきを低減し、以ってより微細なパターン形状を精度よく形成可能なスタンパの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上述の目的を達成するため、シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とする。
【００１５】
ここで、前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることができる。
また、前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることもできる。
【発明の効果】
【００１６】
本発明によれば、より微細かつ高アスペクト比のパターンを形成するスタンパの、パターン高さ不足やパターン断線といった不良を低減すると共に、パターン幅のばらつきを低減することができる。
【００１７】
このため、本発明により製造したスタンパを用いてディスクリートトラック媒体などのパターンド媒体を製造する場合には、より高記録密度に対応した媒体を製造することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態のスタンパの製造方法を断面模式図で示す工程図で、（ａ）は導電化層形成工程、（ｂ）はレジストパターン形成工程、（ｃ）は電鋳工程の各工程を実行した後の状態をそれぞれ示す断面模式図である。
【図２】従来のスタンパの製造方法を断面模式図で示す工程図で、（ａ）はレジストパターン形成工程、（ｂ）は導電化層形成工程、（ｃ）は電鋳工程の各工程を実行した後の状態をそれぞれ示す断面模式図である。
【図３】レジスト層にパターンを描画する際に照射する電子線の散乱状態をシミュレーションで示す図で、（ａ）は本発明の実施例１、（ｂ）は比較例５のものである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について図面を参照して説明する。
本発明の実施形態においては、アスペクト比が３以上となる高記録密度パターンド媒体用スタンパについて、原盤から電鋳法でスタンパを作製するとき、パターン形状を正確に転写することを目的として、レジストの上に導電化膜を成膜するのではなく、予めシリコンウェハやガラスウェハの基板上に導電化層を形成してから、レジストを塗布し、電子線描画・現像してレジストパターンを形成して、電鋳を行う。
【００２０】
このとき、電子線が導電化層表面で散乱してパターン精度が劣化することを防ぐため、金属製の導電化膜ではなく、単結晶シリコンウェハにボロンなどのドーパントをドープして抵抗値を下げた導電化層を形成する。又は、シリコンウェハやガラスウェハの基板上にポリシリコンを導電化層として成膜する。
【００２１】
すなわち、本発明の実施形態のスタンパの製造方法は、図１に示すように、（ａ）導電化層形成工程、（ｂ）レジストパターン形成工程、及び（ｃ）電鋳工程を備える。
以下に、各工程について説明する。
＜導電化層形成工程＞
まず、シリコンウェハを基板１としてその表層にボロンなどのドーパントをドープして導電化層２を形成する。
【００２２】
又は、シリコンウェハやガラスウェハを基板１としてその上に低抵抗なポリシリコンを導電化層２として成膜する。
＜レジストパターン形成工程＞
次に、導電化層２上にレジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
＜電鋳工程＞
次に、電鋳法によりニッケルなどの金属製スタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層２からニッケルなどの金属めっき層４の電鋳が始まる。
【００２３】
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、導電化層２としてのシリコンウェハの表面やポリシリコンを溶解させて原盤から金属めっき層４をスタンパとして剥離する。
【００２４】
必要に応じて、このスタンパをいわゆるＦａｔｈｅｒスタンパとして、さらに電鋳を繰り返してスタンパを複製する。
＜媒体製造工程＞
そして、上述のスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
【実施例】
【００２５】
以下に、上述の実施形態をより具体的にした実施例について比較例と共に説明する。表１に各実施例及び比較例の条件と評価結果を示す。
〔実施例１〕
図１に示すように、まず、シリコンウェハを基板１としてボロンをドープして、シリコンウェハ表層に導電化層２を形成する。
【００２６】
次に、レジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
【００２７】
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層２からニッケルの金属めっき層４の電鋳が始まる。
【００２８】
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅１０ｎｍの微細パターンで、導電化層を３０ｎｍ形成したとき、パターン高さ不良もなく電鋳することができた。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、シリコンウェハの表面を溶解させて原盤から金属めっき層４をニッケルスタンパとして剥離する。
【００２９】
ニッケルスタンパは、スタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔実施例２〕
図１に示すように、まず、ガラスウェハを基板１としてその上に低抵抗なポリシリコンを導電化層２として成膜する。
【００３０】
次に、レジストを塗布する。電鋳時の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
【００３１】
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地のポリシリコンに通電されニッケルの金属めっき層４の電鋳が始まる。
【００３２】
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅１０ｎｍの微細パターンで、導電化層としてポリシリコンを３０ｎｍ成膜したとき、パターン高さ不良もなく電鋳することができた。
【００３３】
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、ポリシリコンを溶解させて原盤から金属めっき層４をニッケルスタンパとして剥離する。
ニッケルスタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
【００３４】
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔比較例１〜４〕
図２に示すように、シリコンウェハを基板１０としてその上にレジストを塗布して、電子線描画・現像を行い、レジストのパターン３０を形成した原盤を作製する。
【００３５】
次に、導電化膜２０としてニッケルを成膜してから、電鋳法によりニッケルの金属めっき層４０を形成し、金属めっき層４０及び導電化膜２０からなるニッケルスタンパを作製する。
【００３６】
電鋳初期は、ウェハ外周部の通電リングを介して、レジストの上のニッケル導電化膜に通電され電鋳が始まる。
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅２０ｎｍのパターンで、ニッケル導電化膜が３０ｎｍとき、電鋳はできるがパターン高さが低くなり、１０ｎｍでは断線が発生した。
【００３７】
導電化膜の材質をポリシリコンにした場合も同様に、３０ｎｍでは電鋳はできるがパターン高さが低くなり、１０ｎｍでは断線が発生する。
このように、導電化膜をレジストパターンの上に形成する場合には、レジスト膜厚６０ｎｍ，パターン線幅２０ｎｍのアスペクト比が３以上のレジストパターンで、ニッケル導電化膜が１０ｎｍより厚いとき、電鋳はできるがパターン高さが低くなり、１０ｎｍ以下に薄くなると断線が発生する。
【００３８】
このスタンパを用いて作製したパターンド媒体は、スタンパのパターン高さが低い部分が、ＳＯＧレジストにインプリントして、媒体を加工したときにパターン抜け欠陥となる。
〔比較例５〕
図１に示すように、シリコンウェハを基板１としてその上にニッケル製の導電化層２を形成してから、レジストを塗布する。以後は実施例１，２と同様にしてニッケルスタンパを作製する。
【００３９】
実施例１，２と同様にレジストパターン３の形成の際に電子線描画を行うが、ニッケル製導電化層２により電子線が散乱する。
図３に導電化層２の違いによる電子線照射のシミュレーション結果を示す。
【００４０】
図３（ａ）に示すように、実施例１のシリコン基板にボロンをドープした導電化層の場合、電子線はシリコン基板側に突き抜ける。
一方、比較例５のニッケル製の導電化層の場合は、図３（ｂ）に示すように、電子線が導電化層で散乱することがわかる。この散乱によってレジストパターン幅のばらつきが大きくなる。
【００４１】
表１に示すように、この原盤から電鋳法によりニッケルスタンパを作製すると、パターン高さ不良なく電鋳することはできるが、パターン幅のばらつきは大きいままである。
このスタンパを用いて作製したパターンド媒体は、パターン幅のばらつきが信号ノイズとして現れる。
【００４２】
【表１】
【符号の説明】
【００４３】
１ 基板
２ 導電化層（導電化膜）
３ レジストパターン
４ 金属めっき層
【技術分野】
【０００１】
本発明は、ディスクリートトラック媒体などのパターンド媒体の製造に用いて好適なスタンパの製造方法に関する。
【背景技術】
【０００２】
磁気記録媒体の高密度化に伴い、隣接トラックとの干渉を防止するため、トラック間に溝を加工したディスクリートトラック媒体などのパターンド媒体が提案されている。
磁気記録媒体にパターンを形成する方法のひとつとして、スタンパにパターンを形成し、媒体に塗布したＳＯＧ(Spin-On-Glass)レジストなどにインプリントで転写し、そのＳＯＧレジストをマスクとして媒体の磁性膜をミリング等で加工する方法がある。
【０００３】
このようなインプリントに用いるスタンパは、図２に示す工程で作製するものが知られている。
まず、図２（ａ）に示すように、シリコンウェハやガラスウェハなどの基板１０上に塗布したレジスト層に電子線描画装置などでパターンを描画・現像してレジストパターン３０を形成した原盤を作製する。
【０００４】
そして、原盤から電鋳法によりニッケルなどの金属製スタンパを作製する。すなわち、電鋳をおこなう際には、初期の通電をとるため、図２（ｂ）に示すように、レジストパターン３０の上にスパッタなどでニッケルなどの金属の導電化膜２０を成膜し、その上に、図２（ｃ）に示すように、電鋳法によりニッケルなどの金属めっき層４０を形成する。
【０００５】
その後、基板１０とレジストパターン３０を除去することにより、金属めっき層４０及び導電化膜２０からなるスタンパを作製する。
例えば特許文献１では、レジスト層に電子線描画で微細パターンを形成し、レジストパターンの上に、導電化膜としてニッケルバナジウムをスパッタで成膜している。
【０００６】
また、レジストパターンに沿ってめっきを成長させる方法は、半導体のバンプ電極の形成で一般的に行われている。
例えば特許文献２では、レジストの下地にシード層としてニッケルやチタン，銅，金を成膜して、レジスト開口部に電解メッキ（電鋳）によりバンプ電極を形成している。
【０００７】
但し、非特許文献１のように、レジストへのパターン描画時の後方散乱により、パターン描画精度が悪化し、パターン幅のばらつき（パターンエッジラフネス）が大きくなることが知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１９２２５０号公報
【特許文献２】特開平７−２９７１４９号公報
【非特許文献】
【０００９】
【特許文献１】「２００Ｇｂ／ｉｎ2を超える電子ビームマスタリング」勝村昌広 他、ＰＩＯＮＥＥＲ Ｒ＆Ｄ Ｖｏｌ．１５ Ｎｏ．２ Ｐ．９−１６
【発明の概要】
【発明が解決しようとする課題】
【００１０】
磁気記録媒体の記録密度が高くなると、形成するパターン幅は十数ｎｍと微細になる。一方、スタンパからインプリントでＳＯＧレジストにパターンを転写したあと、ＳＯＧレジストをマスクとして媒体をミリング等で加工するとき、ＳＯＧレジストも加工されるため、ある程度ＳＯＧレジストのパターン段差が必要となる。ＳＯＧレジストの面内膜厚ばらつきなどを考慮すると、例えば、ＳＯＧレジストに５０ｎｍの段差を形成したいとき、スタンパの段差は６０ｎｍ程度必要となる。
【００１１】
しかしながら、特許文献１のようにレジストの微細パターンの上に金属膜を成膜する方法では、パターン高さが６０ｎｍのとき、パターン幅が２０ｎｍ以下（アスペクト比で３以上）になると、図２（Ｃ）の○で囲んだ箇所のように、導電化膜２０がパターンの底まで成膜されず、レジストパターン３０の凹部の途中からめっきが開始してパターン高さが低くなる、または断線してパターンが形成されないといった不良が発生する。
【００１２】
特許文献２のように、導電化膜をレジストの下にすることで、パターン底部からめっきが開始するようにすることは可能となるが、電子線描画の際に、金属の導電化膜表面で電子線が散乱してパターン幅のばらつきが大きくなる。磁気記録媒体では信号強度の変化（ノイズ）として現れ、高記録密度化に伴いパターン線幅が狭くなるに従い、パターン幅ばらつきの影響は大きくなる。
【００１３】
本発明は、上述の点に鑑み、レジスト層の下に導電化層を形成してレジスト層にパターンを描画する際の電子線の散乱を低減することにより、パターンの高さ不良やパターン幅のばらつきを低減し、以ってより微細なパターン形状を精度よく形成可能なスタンパの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上述の目的を達成するため、シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とする。
【００１５】
ここで、前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることができる。
また、前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることもできる。
【発明の効果】
【００１６】
本発明によれば、より微細かつ高アスペクト比のパターンを形成するスタンパの、パターン高さ不足やパターン断線といった不良を低減すると共に、パターン幅のばらつきを低減することができる。
【００１７】
このため、本発明により製造したスタンパを用いてディスクリートトラック媒体などのパターンド媒体を製造する場合には、より高記録密度に対応した媒体を製造することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態のスタンパの製造方法を断面模式図で示す工程図で、（ａ）は導電化層形成工程、（ｂ）はレジストパターン形成工程、（ｃ）は電鋳工程の各工程を実行した後の状態をそれぞれ示す断面模式図である。
【図２】従来のスタンパの製造方法を断面模式図で示す工程図で、（ａ）はレジストパターン形成工程、（ｂ）は導電化層形成工程、（ｃ）は電鋳工程の各工程を実行した後の状態をそれぞれ示す断面模式図である。
【図３】レジスト層にパターンを描画する際に照射する電子線の散乱状態をシミュレーションで示す図で、（ａ）は本発明の実施例１、（ｂ）は比較例５のものである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について図面を参照して説明する。
本発明の実施形態においては、アスペクト比が３以上となる高記録密度パターンド媒体用スタンパについて、原盤から電鋳法でスタンパを作製するとき、パターン形状を正確に転写することを目的として、レジストの上に導電化膜を成膜するのではなく、予めシリコンウェハやガラスウェハの基板上に導電化層を形成してから、レジストを塗布し、電子線描画・現像してレジストパターンを形成して、電鋳を行う。
【００２０】
このとき、電子線が導電化層表面で散乱してパターン精度が劣化することを防ぐため、金属製の導電化膜ではなく、単結晶シリコンウェハにボロンなどのドーパントをドープして抵抗値を下げた導電化層を形成する。又は、シリコンウェハやガラスウェハの基板上にポリシリコンを導電化層として成膜する。
【００２１】
すなわち、本発明の実施形態のスタンパの製造方法は、図１に示すように、（ａ）導電化層形成工程、（ｂ）レジストパターン形成工程、及び（ｃ）電鋳工程を備える。
以下に、各工程について説明する。
＜導電化層形成工程＞
まず、シリコンウェハを基板１としてその表層にボロンなどのドーパントをドープして導電化層２を形成する。
【００２２】
又は、シリコンウェハやガラスウェハを基板１としてその上に低抵抗なポリシリコンを導電化層２として成膜する。
＜レジストパターン形成工程＞
次に、導電化層２上にレジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
＜電鋳工程＞
次に、電鋳法によりニッケルなどの金属製スタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層２からニッケルなどの金属めっき層４の電鋳が始まる。
【００２３】
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、導電化層２としてのシリコンウェハの表面やポリシリコンを溶解させて原盤から金属めっき層４をスタンパとして剥離する。
【００２４】
必要に応じて、このスタンパをいわゆるＦａｔｈｅｒスタンパとして、さらに電鋳を繰り返してスタンパを複製する。
＜媒体製造工程＞
そして、上述のスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
【実施例】
【００２５】
以下に、上述の実施形態をより具体的にした実施例について比較例と共に説明する。表１に各実施例及び比較例の条件と評価結果を示す。
〔実施例１〕
図１に示すように、まず、シリコンウェハを基板１としてボロンをドープして、シリコンウェハ表層に導電化層２を形成する。
【００２６】
次に、レジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
【００２７】
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層２からニッケルの金属めっき層４の電鋳が始まる。
【００２８】
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅１０ｎｍの微細パターンで、導電化層を３０ｎｍ形成したとき、パターン高さ不良もなく電鋳することができた。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、シリコンウェハの表面を溶解させて原盤から金属めっき層４をニッケルスタンパとして剥離する。
【００２９】
ニッケルスタンパは、スタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔実施例２〕
図１に示すように、まず、ガラスウェハを基板１としてその上に低抵抗なポリシリコンを導電化層２として成膜する。
【００３０】
次に、レジストを塗布する。電鋳時の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン３を形成した原盤を作製する。
【００３１】
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地のポリシリコンに通電されニッケルの金属めっき層４の電鋳が始まる。
【００３２】
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅１０ｎｍの微細パターンで、導電化層としてポリシリコンを３０ｎｍ成膜したとき、パターン高さ不良もなく電鋳することができた。
【００３３】
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、ポリシリコンを溶解させて原盤から金属めっき層４をニッケルスタンパとして剥離する。
ニッケルスタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
【００３４】
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたＳＯＧレジストに、インプリントでパターンを転写して、ＳＯＧレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔比較例１〜４〕
図２に示すように、シリコンウェハを基板１０としてその上にレジストを塗布して、電子線描画・現像を行い、レジストのパターン３０を形成した原盤を作製する。
【００３５】
次に、導電化膜２０としてニッケルを成膜してから、電鋳法によりニッケルの金属めっき層４０を形成し、金属めっき層４０及び導電化膜２０からなるニッケルスタンパを作製する。
【００３６】
電鋳初期は、ウェハ外周部の通電リングを介して、レジストの上のニッケル導電化膜に通電され電鋳が始まる。
表１に示すように、レジスト膜厚６０ｎｍ，パターン線幅２０ｎｍのパターンで、ニッケル導電化膜が３０ｎｍとき、電鋳はできるがパターン高さが低くなり、１０ｎｍでは断線が発生した。
【００３７】
導電化膜の材質をポリシリコンにした場合も同様に、３０ｎｍでは電鋳はできるがパターン高さが低くなり、１０ｎｍでは断線が発生する。
このように、導電化膜をレジストパターンの上に形成する場合には、レジスト膜厚６０ｎｍ，パターン線幅２０ｎｍのアスペクト比が３以上のレジストパターンで、ニッケル導電化膜が１０ｎｍより厚いとき、電鋳はできるがパターン高さが低くなり、１０ｎｍ以下に薄くなると断線が発生する。
【００３８】
このスタンパを用いて作製したパターンド媒体は、スタンパのパターン高さが低い部分が、ＳＯＧレジストにインプリントして、媒体を加工したときにパターン抜け欠陥となる。
〔比較例５〕
図１に示すように、シリコンウェハを基板１としてその上にニッケル製の導電化層２を形成してから、レジストを塗布する。以後は実施例１，２と同様にしてニッケルスタンパを作製する。
【００３９】
実施例１，２と同様にレジストパターン３の形成の際に電子線描画を行うが、ニッケル製導電化層２により電子線が散乱する。
図３に導電化層２の違いによる電子線照射のシミュレーション結果を示す。
【００４０】
図３（ａ）に示すように、実施例１のシリコン基板にボロンをドープした導電化層の場合、電子線はシリコン基板側に突き抜ける。
一方、比較例５のニッケル製の導電化層の場合は、図３（ｂ）に示すように、電子線が導電化層で散乱することがわかる。この散乱によってレジストパターン幅のばらつきが大きくなる。
【００４１】
表１に示すように、この原盤から電鋳法によりニッケルスタンパを作製すると、パターン高さ不良なく電鋳することはできるが、パターン幅のばらつきは大きいままである。
このスタンパを用いて作製したパターンド媒体は、パターン幅のばらつきが信号ノイズとして現れる。
【００４２】
【表１】
【符号の説明】
【００４３】
１ 基板
２ 導電化層（導電化膜）
３ レジストパターン
４ 金属めっき層
【特許請求の範囲】
【請求項１】
シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、
前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、
前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、
前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とするスタンパの製造方法。
【請求項２】
前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることを特徴とする請求項１に記載のスタンパの製造方法。
【請求項３】
前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることを特徴とする請求項１に記載のスタンパの製造方法。
【請求項１】
シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、
前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、
前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、
前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とするスタンパの製造方法。
【請求項２】
前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることを特徴とする請求項１に記載のスタンパの製造方法。
【請求項３】
前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることを特徴とする請求項１に記載のスタンパの製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１３４４１８（Ｐ２０１１−１３４４１８Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９５０３７（Ｐ２００９−２９５０３７）
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]