配線形成基板及びそれを用いた表示装置
【課題】 輝度むらがなく、均一な画像表示を可能とした表示装置用の配線形成基板およびこの基板を用いた低消費電力および高開口率の液晶表示装置を提供する。
【解決手段】 基板１上にバンク２を設け、このバンク２に配線材料インク３をインクジェット装置で滴下して塗布する。バンク２の溝４は配線材料インク３の最大盛り込み量が規定され、薄膜配線の膜厚は当該バンク2の溝4に薄膜配線３Aを形成する配線材料インク3の最大盛り込み量に比例した厚みHを有する。これにより、薄膜配線３Aがバンク２の溝４の幅Wに応じて異なるものとなる。画素内での薄膜配線の膜厚に差があっても、画素間では同一部分が同一膜厚となり、画素間での輝度差が生じない。また、薄膜配線３Aの幅を狭くし、厚みを厚くすることができるため、開口率が大きく、低消費電力の液晶表示装置を提供できる。
【解決手段】 基板１上にバンク２を設け、このバンク２に配線材料インク３をインクジェット装置で滴下して塗布する。バンク２の溝４は配線材料インク３の最大盛り込み量が規定され、薄膜配線の膜厚は当該バンク2の溝4に薄膜配線３Aを形成する配線材料インク3の最大盛り込み量に比例した厚みHを有する。これにより、薄膜配線３Aがバンク２の溝４の幅Wに応じて異なるものとなる。画素内での薄膜配線の膜厚に差があっても、画素間では同一部分が同一膜厚となり、画素間での輝度差が生じない。また、薄膜配線３Aの幅を狭くし、厚みを厚くすることができるため、開口率が大きく、低消費電力の液晶表示装置を提供できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線形成基板およびこの基板を用いた表示装置に係り、特にインクジェット法を用いて形成した薄膜配線を有する液晶パネル等の表示装置用のアクティブ・マトリクス基板に好適なものである。
【背景技術】
【０００２】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子（以下、薄膜トランジスタで説明）とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線とは、上記行および列に対応してマトリクス状に交差配置される。これらの配線は、所謂薄膜配線と称される。そして、この各薄膜配線（ゲート配線とデータ配線）の交差部のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線を有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【０００３】
上記のゲート配線やデータ配線は、ホトリソグラフィー（以下ホトリソと略記する）手法で形成するのが一般的であったが、近年、インクジェットを用いた配線形成方法が提案された。このインクジェットを用いた配線技術は、例えば「非特許文献１」に記載されている。また、「特許文献１」には、基板面にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【非特許文献１】「日経エレクトロニクス」（２００２．６．１７発行、６７頁から７８頁）
【特許文献１】特開２０００−３５３５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
表示装置を構成する基板上に、特に幅の狭い薄膜配線を形成する場合には、上記の非特許文献１の７８頁に記載されるように、配線形成部を親液化したり、あるいは配線形成部に溝を設けるといった基板側を事前処理している。
【０００５】
上記の従来技術において、基板の配線形成部を親液化するものでは、配線材料インクを多く盛り込むことが難しいため、十分な膜厚の薄膜配線を形成することが困難である。そのため、配線の低抵抗化や配線容量の低減は難しく、画面サイズの拡大化を制限する要因の一つとなっている。また、基板の配線形成部に溝を設けるものでは、インク液滴の大きさ、インク滴下位置のばらつき等により、配線形成部の溝を大きくする必要とするため、溝の幅を太くせざるを得ず基板面での配線占有率が高くなる。その結果、高精細な回路配線を実現し、高開口率による低消費電力の液晶パネルで構成した表示装置を得ることが困難である。
【０００６】
特に、薄膜トランジスタに走査信号やデータ信号を供給するためのゲート配線やデータ配線等の薄膜配線は真空成膜装置やホトリソ装置を用いたパターニングで形成する方法が広く採用されている。そして、これらの薄膜配線の膜厚は基板内において、例えば±５％と言った均一性が要求されていた。
【０００７】
このような薄膜配線を上記のような真空成膜装置やホトリソ装置を用いない手法、すなわち脱真空プロセスの一つの候補が前記したインクジェット方式の採用である。インクジェット方式は、必要なところに必要な配線パターンを形成するのに適した成膜方法である。しかし、基板の上に配線材料インクをインクジェット方式で滴下塗布して形成した薄膜配線は、その膜厚が配線材料インクの塗布幅によって異なり、上記したような±５％と言った均一性を確保することは難しい。その結果、高品質な画像表示を得ることが困難となる、これを解決するのが課題の一つとなっていた。
【０００８】
本発明は、基板の全面で上記のような薄膜配線の膜厚の均一性を確保する必要がなく、画素間の同一部分を同一の膜厚とすることで画素間の輝度差をなくし、高品質な画像表示を得ることのできる表示装置用の基板を提供することにある。また、本発明は、この基板を用いて高品質の画像表示を可能とした表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記本発明の目的を達成するために、本発明の表示装置用基板は、基板上に形成した薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、基板上に配線材料インクの滴下塗布で形成した薄膜配線がバンクの溝の幅に応じて異なるも、画素間では同一部分が同一の膜厚を持つものとした。
【００１０】
バンクの溝には配線材料インクの最大盛り込み量が規定されており、薄膜配線の膜厚は当該バンクの溝に薄膜配線を形成する配線材料インクの最大盛り込み量にほぼ比例した厚みを有する。これにより、薄膜配線がバンクの溝の幅に応じて異なるものとなる。
【００１１】
また、基板の前記配線材料インクと接する表面を当該配線材料インクに対して親液性を持ち、前記バンクの溝部でない外縁表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つものとすることで、溝の外縁における滴下された配線材料インクの接触角により上記最大盛り込み量が規定され、その結果、薄膜配線がバンクの溝の幅に応じて膜厚に差が出てくる。しかし、画素内での薄膜配線の膜厚に差があっても、画素間では同一部分が同一膜厚となり、画素間での輝度差が生じない。
【００１２】
上記本発明の他の目的を達成するために、本発明の表示装置は、基板上に、交差する複数のゲート配線と、各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置してなり、ゲート配線とデータ配線の少なくとも一方の薄膜配線を配線材料インクの滴下塗布で形成した。
【００１３】
本発明の表示装置には、薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、バンクの溝には配線材料インクの最大盛り込み量（すなわち、バンクの溝に収容できる配線材料インクの限界値）が規定されている。薄膜配線の膜厚は、バンクの溝の幅に応じて異なっている。薄膜配線３Aの幅を狭くし、厚みを厚くすることができるため、開口率が大きく、低消費電力の液晶表示装置を提供できる。
【発明の効果】
【００１４】
本発明により、画素間の輝度差をなくすことができ、また線幅が狭くかつ膜厚が厚い薄膜配線を形成した表示装置用の基板が得られ、この基板を用いることで、高開口率で、低消費電力の液晶パネルで構成した表示装置を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の配線形成基板およびこの基板を用いた表示装置を液晶表示装置に適用した実施の形態について、図面を参照して詳細に説明する。
【００１６】
先ず、本発明の配線形成すなわち、表示装置用の基板における薄膜配線の構造について説明する。図１は、基板としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で形成する薄膜配線の説明図である。図１中、符号１はガラス基板、２は樹脂材料で形成したバンク、３はインクジェット装置で滴下した配線材料インク、３Ａは配線材料インクを焼成して得た薄膜配線、４は溝を示す。この溝４は、ガラス基板に形成する薄膜電極のレイアウトに従って形成される。溝４を形成するバンク３は、感光性樹脂の塗布、マスク露光、現像等の工程で処理されるホトリソプロセスで形成できる。
【００１７】
ガラス基板１上に形成した薄膜配線３Ａの両側に沿って該薄膜配線３Ａに接する側壁を持つバンク２を有し、バンク２の側壁の間に溝４が形成されている。溝４の底はガラス基板１である。溝４の幅Ｗは、バンク２の側壁の間隔で規定されている。そして、薄膜配線３Ａの膜厚Ｈはバンクの溝の幅に応じて異なっている。なお、ここでは、バンク２の側壁がガラス基板１の表面に対して直角であるものとしている。バンク２の側壁がガラス基板１の表面に対して傾斜している場合でも、その最大盛り込み量はバンク２の開口外縁での配線材料インク３の接触角で規定される。配線材料インク３を溝４の最大盛り込み量で盛り込むことで、薄膜配線３Ａの膜厚Ｈの最大値はバンクの溝４の幅Ｗにより決まる。
【００１８】
図２は、バンクの溝に収容できる配線材料インクの限界値の説明図である。バンクの溝に収容できる配線材料インクの限界値、すなわち最大盛り込み量は、以下のとおりである。図２において、符号１はガラス基板、２はバンク、３は配線材料インク、３Ａは配線材料インク３を焼成後の薄膜配線、４は溝を示す。また、符号Ｗは溝４の幅、θはバンク２に対する配線材料インク３の接触角、ｈは溝４の深さ、Ｈは配線材料インク３を焼成後の薄膜配線の膜厚、Ｒは配線材料インク３が表面エネルギー（表面張力）で形成する表面の曲面半径である。符号Ｏは溝４の中心をとおる垂線と 配線材料インク３の仮想直径の交点を示す。
【００１９】
図２における溝４への配線材料インク３の最大盛り込み量Ｓは次の式で表すことができる。すなわち、
Ｓ＝（２θ/２π）・πＲ2−（Ｗ/２）・Ｒｃｏｓθ＋ｈ・Ｗ
＝（Ｗ2/４）・（θ／ｓｉｎ2θ―ｃｏｓθ／ｓｉｎθ＋４ｈ／Ｗ）
となる。
【００２０】
図３は、溝の幅の違いによる薄膜配線の膜厚の関係を説明する図である。図３中、曲線Ａは溝幅が５μｍ、曲線Ｂは溝幅が１０μｍ、曲線Ｃは溝幅が１５μｍの場合をそれぞれ示す。図３の横軸は接触角θ（ｄｅｇ．）、縦軸は得られた薄膜配線の膜厚Ｈ（μｍ）を示す。図３に示されたように、接触角が異なっても薄膜配線の膜厚Ｈは溝幅が大きいほど厚くなることがわかる。
【００２１】
図４は、溝の幅と膜厚を実験で求めた結果の説明図である。図４はゲート配線を模擬したテスト用の配線パターンを用いて実験したものであり、図４（ａ）に示す１画素分のパターンが図４（ｂ）のように繰り返し配列されているものである。ここで図４（ａ）に示した１画素分のパターンにおいて、そのＡ、Ｂ、Ｃのパターン幅を測定した。パターン幅はＡ、Ｂ、Ｃの順に細くなっており、その時の膜厚を図４（ｃ）に示す。図４（ｃ）に示すように、パターン幅が細くなるに従い、膜厚が薄くなっている。また、膜厚の分布は、同じパターン幅の個所においては、±５％以内に入っている。
【実施例１】
【００２２】
図５は、本発明による表示装置用基板の実施例１を説明する液晶パネルの一方の基板（第1の基板、薄膜トランジスタ基板（ＴＦＴ基板とも言う。一般的にはガラス基板））の部分平面図である。図５には、画素の構成要素の中のゲート配線８（走査信号線または水平信号線とも称する）、データ配線１０（映像信号線または垂直信号線とも称する）、透明画素電極４０、薄膜トランジスタ（ＴＦＴ）１２を示してある。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８ａ、データ配線１０から延びるドレイン電極１０a、画素電極４０に接続するソース電極 １０bのみ示し、活性層である半導体層は図示を省略してある。なお、ドレイン電極とソース電極は動作中に入れ替わるが、ここでは説明の都合上、上記のように固定して説明する。
【００２３】
一つの画素は隣り合う各２本のゲート配線８，８と、データ配線１０，１０で囲まれた領域に形成される。選択されたゲート配線８に繋がる薄膜トランジスタ１２に対してデータ配線１０から表示データを供給することで、当該薄膜トランジスタ１２が導通してそのソース電極に接続した画素電極に電位を与える。その結果、図示しない他方の基板（対向基板、カラーフィルタ基板（ＣＦ基板））に有する対向電極（共通電極）との間に電界が形成される。この電界により、二枚の基板の間に挟持された液晶層の液晶分子の配向方向が変更されて入射する外光の透過を制御する。この制御を二次元配列した複数の画素について行うことにより、画像を表示する。
【００２４】
図６は、図５におけるゲート配線を構成する薄膜配線をインクジェット方式で形成する際のバンクの溝形状と膜厚の説明図である。ゲート配線８には、各薄膜トランジスタの形成位置にゲート電極８aが当該薄膜トランジスタの半導体層（図示せず）と重なるようにガラス基板の上に形成される。バンクの溝４は、ゲート配線８とゲート電極８aのレイアウトに沿ってパターニングされている。配線材料インク３はこの溝に所定の間隔で不連続的に滴下される。この間隔は形成すべき薄膜配線の膜厚に応じて決められる。
【００２５】
図６（ａ）は溝４を形成したガラス基板の部分平面図であり、溝４にインクジェット装置のノズルから配線材料インク３を滴下した直後の状態を示し、配線材料インク３は未だ滴状態にあるものとして示す。滴下された配線材料インク３は、図６（ｂ）に矢印で示したように、溝４の中に漸次濡れ広がる。そして、図６（ｃ）に示したように、溝４の中を連続した状態で満たす。
【００２６】
そのゲート配線８と薄膜トランジスタ１２のゲート電極８aを形成するためのバンクで構成される溝４の形状と幅は各画素で同じである。また、滴下する配線材料インクの間隔と量もガラス基板内で同じになるように制御する。したがって、各画素のゲート配線８およびゲート電極８aについて、ゲート電極８aが形成された部分と形成されない部分とでは、実質的な溝幅が異なるものとなるため、膜厚に差が生じる。しかし、画素間での対応する同一部分の薄膜配線の膜厚は、図４に示した通りである。
【００２７】
図７は、本発明の実施例１における画素ごとの膜厚均一性を説明する薄膜トランジスタ基板の要部平面図である。図７では、図５の画素構成における画素電極を省略して示してあり、配線構成、電極構成は図５と同様である。前記図５での説明のように、例えば、図７に示した画素ＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４において、各画素内での膜厚は異なるが、画素間での対応する同一部分の薄膜配線の膜厚に差がない。このことは、ゲート配線の抵抗値、浮遊容量、等の駆動条件は画素間で同じとなり、同一表示データでの画素間の表示に輝度差が生じないことを意味する。
【００２８】
また、上記では、ゲート配線についての考察であるが、データ配線１０の形成、その他の薄膜配線の形成に本発明を適用した場合でも同様のことが言える。
【００２９】
バンクをガラス基板に直接設けるものに限らず、層間絶縁層などの上に同様のバンクを設け、その溝にインクジェット装置により配線材料インクを滴下して薄膜配線を形成することも可能である。
【００３０】
図８は、液晶パネルの1画素の構成をより詳細に説明する平面図であり、図５あるいは図７と同様の図であるが、半導体層２１を表示してある点で異なる。この画素を構成する薄膜トランジスタ１２はゲート配線８から延びるゲート電極８aの上層に半導体層２１が形成されており、この半導体層２１上にデータ配線１０から伸びるドレイン電極１０aと画素電極４０に接続するソース電極１０bが形成されている。
【００３１】
図９は、図８のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板（第２の基板、ＣＦ基板、一般的にはガラス基板）と共に示す断面図である。液晶パネルは、ＴＦＴ基板４２とＣＦ基板４３を有する。ＴＦＴ基板４２は、ガラス基板１の内面に透明の絶縁材で形成したゲート配線用バンク２、ゲート配線８、窒化シリコン（ＳｉＮ）膜２０、真性半導体２１ｂとＮ型半導体２１aからなる半導体層２１、窒化シリコン（ＳｉＮ）膜２０上に絶縁材で形成したデータ配線用バンク１１０、データ配線１０、保護膜２３、データ配線用バンク１１０及びデータ配線１０上に形成した画素電極用バンク１２０、ＩＴＯを好適とする透明画素電極４０、ＴＦＴ基板配向膜２４を有する。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８a、半導体層２１、データ配線１０から延びるドレイン電極１０aおよびソース電極１０bで構成される。なお、ドレイン電極１０aとソース電極１０bとは表示動作中に入れ替わるが、ここでは混乱をさけるため、上記のように固定した表記で説明する。
【００３２】
ＣＦ基板４３は、ガラス基板２５の内面にブラックマトリクス２７で区画したカラーフィルタ２６を有し、その上層に保護膜２８、透明画素電極４１、ＣＦ基板配向膜２９を有する。そして、このＣＦ基板４３をＴＦＴ基板４２に貼り合せ、その貼り合せ間隙に液晶層３０を挟持し、ＴＦＴ基板４２の外面に偏光板３１を積層し、ＣＦ基板４３の外面に偏光板３２を積層して構成される。
【００３３】
なお、配線材料インクとしては、Ａｇの他にＣｕ、Ａｕやこれらの合金等を含有するもの、インクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、ＮｉやＣｏ等の配線材料インクを前述のＡｇやＣｕ配線のキャップメタルとして積層してゲート配線８を形成しても良い。
【００３４】
このように、インクジェット装置を用いる薄膜配線の形成では、配線材料インク３をノズルから吐出して滴下し、配線形成部に濡れ広がらせた後、該ガラス基板を焼成し、配線材料インク３に含まれる溶媒、樹脂成分を蒸発させ、Ａｇ粒子同士を融着させる。1回のインクジェットの吐出、焼成工程で必要膜厚が得られない場合は、このようなインクジェット装置のノズルからのインクの吐出と焼成工程を繰り返すことで所要の膜厚のゲート配線等を得ることができる。
【００３５】
ゲート配線８およびゲート電極８aを形成後、プラズマＣＶＤ装置にてゲート絶縁層２０となるＳｉＮ膜を成膜し、その上に真性半導体（非晶質Ｓｉ）２１bとＮ型半導体(非晶質Ｓｉ)２１aからなる半導体層２１を成膜する。例えば、ゲート絶縁層２０の膜厚は３５０ｎｍ、真性半導体とＮ型半導体の膜厚はそれぞれ１４０ｎｍ、４０ｎｍとする。ここで、ホトリソ工程を用いて、半導体層２１（真性半導体とＮ型半導体の積層）をエッチング（フッ素系ガス使用）でパターン加工する。
【００３６】
続いて、データ配線１０はゲート配線８と同じように、データ配線用バンク１１０をホトリソで形成した後、配線材料インク３をインクジェット装置により滴下塗布し、ドレイン電極１０aおよびソース電極１０bを形成する。次に、形成したドレイン電極１０aとソース電極１０bのパターンをマスクとして、Ｎ型半導体２１aをドライエッチングでパターン加工する。さらに、プラズマＣＶＤ装置を用いてＳｉＮの保護膜２３を３５０ｎｍの厚さで成膜する。
【００３７】
透明画素電極４０も前記ゲート配線８、データ配線１０と同様に、画素電極用バンク１２０を形成した後、スズ添加酸化インジウム（ＩＴＯ）をインク材料化して、インクジェット装置により、画素電極用バンク１２０内に滴下塗布する。こうして、液晶表示装置のＴＦＴ基板が作製される。
【００３８】
一方、対向基板であるＣＦ基板４３は、ガラス基板２５上にスパッタ法によりＣｒ膜を形成後、ホトリソ工程、エッチング工程を経てブラックマトリクス２７を形成する。続いて赤の色料を分散したレジストをスピンコートで１．５μｍの厚さで塗布し、ホトリソ工程によりカラーフィルタ２６の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青３色のカラーフィルタ２６を形成する。
【００３９】
さらに、アクリル樹脂による保護膜２８を厚さ２μｍで形成後、ＩＴＯ膜を厚さ１５０ｎｍにスパッタ成膜することで共通透明電極４１が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホト工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【００４０】
以上の工程で作製したＴＦＴ基板４２およびＣＦ基板４３にはさらに、配向膜２４、配向膜２９を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、ＴＦＴ基板４２とＣＦ基板４３を貼り合わせ、液晶層３０を封入する。そして、偏光板３１、３２の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【００４１】
本実施例により、幅が狭く膜厚が厚いゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線８の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【００４２】
図１０は、本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図１０にはバックライトの図示は省略してある。ＴＦＴ基板４２には、ゲート配線８、データ配線１０がマトリクス状に設けられ、表示領域ＡＲを構成している。図１０には、カラーフィルタ基板（ＣＦ基板）側に形成する共通透明電極（対向電極）７も示してある。ゲート配線８はゲート配線駆動回路（走査信号線駆動回路）５０で駆動される。また、データ配線１０はデータ配線駆動回路（映像信号線駆動回路）６０で駆動される。
【００４３】
ゲート配線駆動回路５０とデータ配線駆動回路６０には、表示制御回路８０からのタイミング信号、表示データ信号が供給されるとともに、電源回路７０から所要の電圧が印加される。表示制御回路８０は外部信号源９０から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極７には、ＴＦＴ基板４２に設けた接続端子Ｖｃｏｍを介して共通電極電圧が供給される。
【００４４】
以上説明したガラス基板は液晶パネル用のＴＦＴ基板の配線形成のみに適用されるものではなく、有機ＥＬパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【００４５】
【図１】基板としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で形成する薄膜配線の説明図である。
【図２】バンクの溝に収容できる配線材料インクの限界値の説明図である。
【図３】溝の幅の違いによる薄膜配線の膜厚の関係を説明する図である。
【図４】溝の幅と膜厚を実験で求めた結果の説明図である。
【図５】本発明による表示装置用基板の実施例１を説明する液晶パネルの一方の基板の部分平面図である。
【図６】図５におけるゲート配線を構成する薄膜配線をインクジェット方式で形成する際の配線材料インク滴下位置と流れの状態を示す説明図である。
【図７】本発明の実施例１における画素ごとの膜厚均一性を説明する薄膜トランジスタ基板の要部平面図である。
【図８】液晶パネルの1画素の構成をより詳細に説明する平面図である。
【図９】図８のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。
【図１０】本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【００４６】
１・・・・ガラス基板、２・・・・ゲート配線用バンク、３・・・・配線材料インク、４・・・・溝、８・・・・ゲート配線、８a・・・・ゲート電極、１０・・・・データ配線、１０a・・・・ドレイン電極、１０b・・・・ソース電極、１２・・・・薄膜トランジスタ（ＴＦＴ）、２０・・・・ＳｉＮ膜、２１・・・・半導体層、２１ａ・・・・ｎ型半導体、２１ｂ・・・・真性半導体、２３・・・・保護膜、２４・・・・配向膜、２５・・・・ガラス基板、２６・・・・カラーフィルタ、２７・・・・ブラックマトリクス、２８・・・・保護膜、２９・・・・配向膜、３０・・・・液晶層、３１…偏光板、３２・・・・偏光板、４０・・・・画素電極、４１・・・・共通電極（対向電極）、４２・・・・ＴＦＴ基板、４３・・・・ＣＦ基板、１１０‥データ配線用バンク、１２０‥画素電極用バンク。
【技術分野】
【０００１】
本発明は、配線形成基板およびこの基板を用いた表示装置に係り、特にインクジェット法を用いて形成した薄膜配線を有する液晶パネル等の表示装置用のアクティブ・マトリクス基板に好適なものである。
【背景技術】
【０００２】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子（以下、薄膜トランジスタで説明）とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線とは、上記行および列に対応してマトリクス状に交差配置される。これらの配線は、所謂薄膜配線と称される。そして、この各薄膜配線（ゲート配線とデータ配線）の交差部のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線を有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【０００３】
上記のゲート配線やデータ配線は、ホトリソグラフィー（以下ホトリソと略記する）手法で形成するのが一般的であったが、近年、インクジェットを用いた配線形成方法が提案された。このインクジェットを用いた配線技術は、例えば「非特許文献１」に記載されている。また、「特許文献１」には、基板面にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【非特許文献１】「日経エレクトロニクス」（２００２．６．１７発行、６７頁から７８頁）
【特許文献１】特開２０００−３５３５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
表示装置を構成する基板上に、特に幅の狭い薄膜配線を形成する場合には、上記の非特許文献１の７８頁に記載されるように、配線形成部を親液化したり、あるいは配線形成部に溝を設けるといった基板側を事前処理している。
【０００５】
上記の従来技術において、基板の配線形成部を親液化するものでは、配線材料インクを多く盛り込むことが難しいため、十分な膜厚の薄膜配線を形成することが困難である。そのため、配線の低抵抗化や配線容量の低減は難しく、画面サイズの拡大化を制限する要因の一つとなっている。また、基板の配線形成部に溝を設けるものでは、インク液滴の大きさ、インク滴下位置のばらつき等により、配線形成部の溝を大きくする必要とするため、溝の幅を太くせざるを得ず基板面での配線占有率が高くなる。その結果、高精細な回路配線を実現し、高開口率による低消費電力の液晶パネルで構成した表示装置を得ることが困難である。
【０００６】
特に、薄膜トランジスタに走査信号やデータ信号を供給するためのゲート配線やデータ配線等の薄膜配線は真空成膜装置やホトリソ装置を用いたパターニングで形成する方法が広く採用されている。そして、これらの薄膜配線の膜厚は基板内において、例えば±５％と言った均一性が要求されていた。
【０００７】
このような薄膜配線を上記のような真空成膜装置やホトリソ装置を用いない手法、すなわち脱真空プロセスの一つの候補が前記したインクジェット方式の採用である。インクジェット方式は、必要なところに必要な配線パターンを形成するのに適した成膜方法である。しかし、基板の上に配線材料インクをインクジェット方式で滴下塗布して形成した薄膜配線は、その膜厚が配線材料インクの塗布幅によって異なり、上記したような±５％と言った均一性を確保することは難しい。その結果、高品質な画像表示を得ることが困難となる、これを解決するのが課題の一つとなっていた。
【０００８】
本発明は、基板の全面で上記のような薄膜配線の膜厚の均一性を確保する必要がなく、画素間の同一部分を同一の膜厚とすることで画素間の輝度差をなくし、高品質な画像表示を得ることのできる表示装置用の基板を提供することにある。また、本発明は、この基板を用いて高品質の画像表示を可能とした表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記本発明の目的を達成するために、本発明の表示装置用基板は、基板上に形成した薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、基板上に配線材料インクの滴下塗布で形成した薄膜配線がバンクの溝の幅に応じて異なるも、画素間では同一部分が同一の膜厚を持つものとした。
【００１０】
バンクの溝には配線材料インクの最大盛り込み量が規定されており、薄膜配線の膜厚は当該バンクの溝に薄膜配線を形成する配線材料インクの最大盛り込み量にほぼ比例した厚みを有する。これにより、薄膜配線がバンクの溝の幅に応じて異なるものとなる。
【００１１】
また、基板の前記配線材料インクと接する表面を当該配線材料インクに対して親液性を持ち、前記バンクの溝部でない外縁表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つものとすることで、溝の外縁における滴下された配線材料インクの接触角により上記最大盛り込み量が規定され、その結果、薄膜配線がバンクの溝の幅に応じて膜厚に差が出てくる。しかし、画素内での薄膜配線の膜厚に差があっても、画素間では同一部分が同一膜厚となり、画素間での輝度差が生じない。
【００１２】
上記本発明の他の目的を達成するために、本発明の表示装置は、基板上に、交差する複数のゲート配線と、各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置してなり、ゲート配線とデータ配線の少なくとも一方の薄膜配線を配線材料インクの滴下塗布で形成した。
【００１３】
本発明の表示装置には、薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、バンクの溝には配線材料インクの最大盛り込み量（すなわち、バンクの溝に収容できる配線材料インクの限界値）が規定されている。薄膜配線の膜厚は、バンクの溝の幅に応じて異なっている。薄膜配線３Aの幅を狭くし、厚みを厚くすることができるため、開口率が大きく、低消費電力の液晶表示装置を提供できる。
【発明の効果】
【００１４】
本発明により、画素間の輝度差をなくすことができ、また線幅が狭くかつ膜厚が厚い薄膜配線を形成した表示装置用の基板が得られ、この基板を用いることで、高開口率で、低消費電力の液晶パネルで構成した表示装置を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の配線形成基板およびこの基板を用いた表示装置を液晶表示装置に適用した実施の形態について、図面を参照して詳細に説明する。
【００１６】
先ず、本発明の配線形成すなわち、表示装置用の基板における薄膜配線の構造について説明する。図１は、基板としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で形成する薄膜配線の説明図である。図１中、符号１はガラス基板、２は樹脂材料で形成したバンク、３はインクジェット装置で滴下した配線材料インク、３Ａは配線材料インクを焼成して得た薄膜配線、４は溝を示す。この溝４は、ガラス基板に形成する薄膜電極のレイアウトに従って形成される。溝４を形成するバンク３は、感光性樹脂の塗布、マスク露光、現像等の工程で処理されるホトリソプロセスで形成できる。
【００１７】
ガラス基板１上に形成した薄膜配線３Ａの両側に沿って該薄膜配線３Ａに接する側壁を持つバンク２を有し、バンク２の側壁の間に溝４が形成されている。溝４の底はガラス基板１である。溝４の幅Ｗは、バンク２の側壁の間隔で規定されている。そして、薄膜配線３Ａの膜厚Ｈはバンクの溝の幅に応じて異なっている。なお、ここでは、バンク２の側壁がガラス基板１の表面に対して直角であるものとしている。バンク２の側壁がガラス基板１の表面に対して傾斜している場合でも、その最大盛り込み量はバンク２の開口外縁での配線材料インク３の接触角で規定される。配線材料インク３を溝４の最大盛り込み量で盛り込むことで、薄膜配線３Ａの膜厚Ｈの最大値はバンクの溝４の幅Ｗにより決まる。
【００１８】
図２は、バンクの溝に収容できる配線材料インクの限界値の説明図である。バンクの溝に収容できる配線材料インクの限界値、すなわち最大盛り込み量は、以下のとおりである。図２において、符号１はガラス基板、２はバンク、３は配線材料インク、３Ａは配線材料インク３を焼成後の薄膜配線、４は溝を示す。また、符号Ｗは溝４の幅、θはバンク２に対する配線材料インク３の接触角、ｈは溝４の深さ、Ｈは配線材料インク３を焼成後の薄膜配線の膜厚、Ｒは配線材料インク３が表面エネルギー（表面張力）で形成する表面の曲面半径である。符号Ｏは溝４の中心をとおる垂線と 配線材料インク３の仮想直径の交点を示す。
【００１９】
図２における溝４への配線材料インク３の最大盛り込み量Ｓは次の式で表すことができる。すなわち、
Ｓ＝（２θ/２π）・πＲ2−（Ｗ/２）・Ｒｃｏｓθ＋ｈ・Ｗ
＝（Ｗ2/４）・（θ／ｓｉｎ2θ―ｃｏｓθ／ｓｉｎθ＋４ｈ／Ｗ）
となる。
【００２０】
図３は、溝の幅の違いによる薄膜配線の膜厚の関係を説明する図である。図３中、曲線Ａは溝幅が５μｍ、曲線Ｂは溝幅が１０μｍ、曲線Ｃは溝幅が１５μｍの場合をそれぞれ示す。図３の横軸は接触角θ（ｄｅｇ．）、縦軸は得られた薄膜配線の膜厚Ｈ（μｍ）を示す。図３に示されたように、接触角が異なっても薄膜配線の膜厚Ｈは溝幅が大きいほど厚くなることがわかる。
【００２１】
図４は、溝の幅と膜厚を実験で求めた結果の説明図である。図４はゲート配線を模擬したテスト用の配線パターンを用いて実験したものであり、図４（ａ）に示す１画素分のパターンが図４（ｂ）のように繰り返し配列されているものである。ここで図４（ａ）に示した１画素分のパターンにおいて、そのＡ、Ｂ、Ｃのパターン幅を測定した。パターン幅はＡ、Ｂ、Ｃの順に細くなっており、その時の膜厚を図４（ｃ）に示す。図４（ｃ）に示すように、パターン幅が細くなるに従い、膜厚が薄くなっている。また、膜厚の分布は、同じパターン幅の個所においては、±５％以内に入っている。
【実施例１】
【００２２】
図５は、本発明による表示装置用基板の実施例１を説明する液晶パネルの一方の基板（第1の基板、薄膜トランジスタ基板（ＴＦＴ基板とも言う。一般的にはガラス基板））の部分平面図である。図５には、画素の構成要素の中のゲート配線８（走査信号線または水平信号線とも称する）、データ配線１０（映像信号線または垂直信号線とも称する）、透明画素電極４０、薄膜トランジスタ（ＴＦＴ）１２を示してある。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８ａ、データ配線１０から延びるドレイン電極１０a、画素電極４０に接続するソース電極 １０bのみ示し、活性層である半導体層は図示を省略してある。なお、ドレイン電極とソース電極は動作中に入れ替わるが、ここでは説明の都合上、上記のように固定して説明する。
【００２３】
一つの画素は隣り合う各２本のゲート配線８，８と、データ配線１０，１０で囲まれた領域に形成される。選択されたゲート配線８に繋がる薄膜トランジスタ１２に対してデータ配線１０から表示データを供給することで、当該薄膜トランジスタ１２が導通してそのソース電極に接続した画素電極に電位を与える。その結果、図示しない他方の基板（対向基板、カラーフィルタ基板（ＣＦ基板））に有する対向電極（共通電極）との間に電界が形成される。この電界により、二枚の基板の間に挟持された液晶層の液晶分子の配向方向が変更されて入射する外光の透過を制御する。この制御を二次元配列した複数の画素について行うことにより、画像を表示する。
【００２４】
図６は、図５におけるゲート配線を構成する薄膜配線をインクジェット方式で形成する際のバンクの溝形状と膜厚の説明図である。ゲート配線８には、各薄膜トランジスタの形成位置にゲート電極８aが当該薄膜トランジスタの半導体層（図示せず）と重なるようにガラス基板の上に形成される。バンクの溝４は、ゲート配線８とゲート電極８aのレイアウトに沿ってパターニングされている。配線材料インク３はこの溝に所定の間隔で不連続的に滴下される。この間隔は形成すべき薄膜配線の膜厚に応じて決められる。
【００２５】
図６（ａ）は溝４を形成したガラス基板の部分平面図であり、溝４にインクジェット装置のノズルから配線材料インク３を滴下した直後の状態を示し、配線材料インク３は未だ滴状態にあるものとして示す。滴下された配線材料インク３は、図６（ｂ）に矢印で示したように、溝４の中に漸次濡れ広がる。そして、図６（ｃ）に示したように、溝４の中を連続した状態で満たす。
【００２６】
そのゲート配線８と薄膜トランジスタ１２のゲート電極８aを形成するためのバンクで構成される溝４の形状と幅は各画素で同じである。また、滴下する配線材料インクの間隔と量もガラス基板内で同じになるように制御する。したがって、各画素のゲート配線８およびゲート電極８aについて、ゲート電極８aが形成された部分と形成されない部分とでは、実質的な溝幅が異なるものとなるため、膜厚に差が生じる。しかし、画素間での対応する同一部分の薄膜配線の膜厚は、図４に示した通りである。
【００２７】
図７は、本発明の実施例１における画素ごとの膜厚均一性を説明する薄膜トランジスタ基板の要部平面図である。図７では、図５の画素構成における画素電極を省略して示してあり、配線構成、電極構成は図５と同様である。前記図５での説明のように、例えば、図７に示した画素ＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４において、各画素内での膜厚は異なるが、画素間での対応する同一部分の薄膜配線の膜厚に差がない。このことは、ゲート配線の抵抗値、浮遊容量、等の駆動条件は画素間で同じとなり、同一表示データでの画素間の表示に輝度差が生じないことを意味する。
【００２８】
また、上記では、ゲート配線についての考察であるが、データ配線１０の形成、その他の薄膜配線の形成に本発明を適用した場合でも同様のことが言える。
【００２９】
バンクをガラス基板に直接設けるものに限らず、層間絶縁層などの上に同様のバンクを設け、その溝にインクジェット装置により配線材料インクを滴下して薄膜配線を形成することも可能である。
【００３０】
図８は、液晶パネルの1画素の構成をより詳細に説明する平面図であり、図５あるいは図７と同様の図であるが、半導体層２１を表示してある点で異なる。この画素を構成する薄膜トランジスタ１２はゲート配線８から延びるゲート電極８aの上層に半導体層２１が形成されており、この半導体層２１上にデータ配線１０から伸びるドレイン電極１０aと画素電極４０に接続するソース電極１０bが形成されている。
【００３１】
図９は、図８のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板（第２の基板、ＣＦ基板、一般的にはガラス基板）と共に示す断面図である。液晶パネルは、ＴＦＴ基板４２とＣＦ基板４３を有する。ＴＦＴ基板４２は、ガラス基板１の内面に透明の絶縁材で形成したゲート配線用バンク２、ゲート配線８、窒化シリコン（ＳｉＮ）膜２０、真性半導体２１ｂとＮ型半導体２１aからなる半導体層２１、窒化シリコン（ＳｉＮ）膜２０上に絶縁材で形成したデータ配線用バンク１１０、データ配線１０、保護膜２３、データ配線用バンク１１０及びデータ配線１０上に形成した画素電極用バンク１２０、ＩＴＯを好適とする透明画素電極４０、ＴＦＴ基板配向膜２４を有する。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８a、半導体層２１、データ配線１０から延びるドレイン電極１０aおよびソース電極１０bで構成される。なお、ドレイン電極１０aとソース電極１０bとは表示動作中に入れ替わるが、ここでは混乱をさけるため、上記のように固定した表記で説明する。
【００３２】
ＣＦ基板４３は、ガラス基板２５の内面にブラックマトリクス２７で区画したカラーフィルタ２６を有し、その上層に保護膜２８、透明画素電極４１、ＣＦ基板配向膜２９を有する。そして、このＣＦ基板４３をＴＦＴ基板４２に貼り合せ、その貼り合せ間隙に液晶層３０を挟持し、ＴＦＴ基板４２の外面に偏光板３１を積層し、ＣＦ基板４３の外面に偏光板３２を積層して構成される。
【００３３】
なお、配線材料インクとしては、Ａｇの他にＣｕ、Ａｕやこれらの合金等を含有するもの、インクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、ＮｉやＣｏ等の配線材料インクを前述のＡｇやＣｕ配線のキャップメタルとして積層してゲート配線８を形成しても良い。
【００３４】
このように、インクジェット装置を用いる薄膜配線の形成では、配線材料インク３をノズルから吐出して滴下し、配線形成部に濡れ広がらせた後、該ガラス基板を焼成し、配線材料インク３に含まれる溶媒、樹脂成分を蒸発させ、Ａｇ粒子同士を融着させる。1回のインクジェットの吐出、焼成工程で必要膜厚が得られない場合は、このようなインクジェット装置のノズルからのインクの吐出と焼成工程を繰り返すことで所要の膜厚のゲート配線等を得ることができる。
【００３５】
ゲート配線８およびゲート電極８aを形成後、プラズマＣＶＤ装置にてゲート絶縁層２０となるＳｉＮ膜を成膜し、その上に真性半導体（非晶質Ｓｉ）２１bとＮ型半導体(非晶質Ｓｉ)２１aからなる半導体層２１を成膜する。例えば、ゲート絶縁層２０の膜厚は３５０ｎｍ、真性半導体とＮ型半導体の膜厚はそれぞれ１４０ｎｍ、４０ｎｍとする。ここで、ホトリソ工程を用いて、半導体層２１（真性半導体とＮ型半導体の積層）をエッチング（フッ素系ガス使用）でパターン加工する。
【００３６】
続いて、データ配線１０はゲート配線８と同じように、データ配線用バンク１１０をホトリソで形成した後、配線材料インク３をインクジェット装置により滴下塗布し、ドレイン電極１０aおよびソース電極１０bを形成する。次に、形成したドレイン電極１０aとソース電極１０bのパターンをマスクとして、Ｎ型半導体２１aをドライエッチングでパターン加工する。さらに、プラズマＣＶＤ装置を用いてＳｉＮの保護膜２３を３５０ｎｍの厚さで成膜する。
【００３７】
透明画素電極４０も前記ゲート配線８、データ配線１０と同様に、画素電極用バンク１２０を形成した後、スズ添加酸化インジウム（ＩＴＯ）をインク材料化して、インクジェット装置により、画素電極用バンク１２０内に滴下塗布する。こうして、液晶表示装置のＴＦＴ基板が作製される。
【００３８】
一方、対向基板であるＣＦ基板４３は、ガラス基板２５上にスパッタ法によりＣｒ膜を形成後、ホトリソ工程、エッチング工程を経てブラックマトリクス２７を形成する。続いて赤の色料を分散したレジストをスピンコートで１．５μｍの厚さで塗布し、ホトリソ工程によりカラーフィルタ２６の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青３色のカラーフィルタ２６を形成する。
【００３９】
さらに、アクリル樹脂による保護膜２８を厚さ２μｍで形成後、ＩＴＯ膜を厚さ１５０ｎｍにスパッタ成膜することで共通透明電極４１が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホト工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【００４０】
以上の工程で作製したＴＦＴ基板４２およびＣＦ基板４３にはさらに、配向膜２４、配向膜２９を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、ＴＦＴ基板４２とＣＦ基板４３を貼り合わせ、液晶層３０を封入する。そして、偏光板３１、３２の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【００４１】
本実施例により、幅が狭く膜厚が厚いゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線８の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【００４２】
図１０は、本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図１０にはバックライトの図示は省略してある。ＴＦＴ基板４２には、ゲート配線８、データ配線１０がマトリクス状に設けられ、表示領域ＡＲを構成している。図１０には、カラーフィルタ基板（ＣＦ基板）側に形成する共通透明電極（対向電極）７も示してある。ゲート配線８はゲート配線駆動回路（走査信号線駆動回路）５０で駆動される。また、データ配線１０はデータ配線駆動回路（映像信号線駆動回路）６０で駆動される。
【００４３】
ゲート配線駆動回路５０とデータ配線駆動回路６０には、表示制御回路８０からのタイミング信号、表示データ信号が供給されるとともに、電源回路７０から所要の電圧が印加される。表示制御回路８０は外部信号源９０から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極７には、ＴＦＴ基板４２に設けた接続端子Ｖｃｏｍを介して共通電極電圧が供給される。
【００４４】
以上説明したガラス基板は液晶パネル用のＴＦＴ基板の配線形成のみに適用されるものではなく、有機ＥＬパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【００４５】
【図１】基板としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で形成する薄膜配線の説明図である。
【図２】バンクの溝に収容できる配線材料インクの限界値の説明図である。
【図３】溝の幅の違いによる薄膜配線の膜厚の関係を説明する図である。
【図４】溝の幅と膜厚を実験で求めた結果の説明図である。
【図５】本発明による表示装置用基板の実施例１を説明する液晶パネルの一方の基板の部分平面図である。
【図６】図５におけるゲート配線を構成する薄膜配線をインクジェット方式で形成する際の配線材料インク滴下位置と流れの状態を示す説明図である。
【図７】本発明の実施例１における画素ごとの膜厚均一性を説明する薄膜トランジスタ基板の要部平面図である。
【図８】液晶パネルの1画素の構成をより詳細に説明する平面図である。
【図９】図８のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。
【図１０】本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【００４６】
１・・・・ガラス基板、２・・・・ゲート配線用バンク、３・・・・配線材料インク、４・・・・溝、８・・・・ゲート配線、８a・・・・ゲート電極、１０・・・・データ配線、１０a・・・・ドレイン電極、１０b・・・・ソース電極、１２・・・・薄膜トランジスタ（ＴＦＴ）、２０・・・・ＳｉＮ膜、２１・・・・半導体層、２１ａ・・・・ｎ型半導体、２１ｂ・・・・真性半導体、２３・・・・保護膜、２４・・・・配向膜、２５・・・・ガラス基板、２６・・・・カラーフィルタ、２７・・・・ブラックマトリクス、２８・・・・保護膜、２９・・・・配向膜、３０・・・・液晶層、３１…偏光板、３２・・・・偏光板、４０・・・・画素電極、４１・・・・共通電極（対向電極）、４２・・・・ＴＦＴ基板、４３・・・・ＣＦ基板、１１０‥データ配線用バンク、１２０‥画素電極用バンク。
【特許請求の範囲】
【請求項１】
基板上に配線材料インクの滴下塗布で形成した薄膜配線を有する配線形成基板であって、
前記基板上に形成した前記薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記薄膜配線の膜厚が、前記バンクの溝の幅に応じて形成されることを特徴とする配線形成基板。
【請求項２】
前記バンクの溝には前記配線材料インクの最大盛り込み量が規定されており、前記薄膜配線の膜厚は、当該バンクの溝に薄膜配線を形成する前記配線材料インクの最大盛り込み量にほぼ比例した厚みを有することを特徴とする請求項１に記載の配線形成基板。
【請求項３】
前記基板の前記配線材料インクと接する表面は当該配線材料インクに対して親液性を持つと共に、前記バンクの溝部でない外縁表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つことを特徴とする請求項１または２に記載の配線形成基板。
【請求項４】
一方向に延在し該一方向と直交する他方向に並設された複数のゲート配線と該複数のゲート配線に交差して前記他方向に延在し前記一方向に並設された複数のデータ配線と前記複数のゲート配線と前記複数のデータ配線の各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置した第１の基板と、前記第１の基板に間隙を持って貼り合せた第２の基板と、前記第１の基板と前記第２の基板の前記貼り合せ間隙に封入した液晶層を有する液晶パネルを備えた表示装置であって、
前記複数のゲート配線と前記複数のデータ配線の少なくとも一方の薄膜配線が、前記基板上に配線材料インクの滴下塗布で形成されており、
前記基板上に形成した前記薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記バンクの溝には前記配線材料インクの最大盛り込み量が規定されており、
前記薄膜配線の膜厚が、前記バンクの溝の幅に応じて形成されることを特徴とする表示装置。
【請求項５】
前記基板上に直接形成されている薄膜配線が前記ゲート配線であり、
前記薄膜配線の膜厚は、当該バンクの溝に薄膜配線を形成する前記配線材料インクの前記最大盛り込み量にほぼ比例した厚みを有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記基板の前記配線材料インクと接する表面は当該配線材料インクに対して親液性を持つと共に、前記バンクの溝部でない表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つことを特徴とする請求項４または５に記載の表示装置。
【請求項７】
前記第２の基板の内面に対向電極と複数色のカラーフィルタを有することを特徴とする請求項４に記載の液晶表示装置。
【請求項８】
前記第１の基板と前記第2の基板の前記貼り合せ内面の前記液晶層との界面に配向膜を有することを特徴とする請求項４に記載の表示装置。
【請求項９】
前記第１の基板と前記第２の基板の各外面に偏光板を有することを特徴とする請求項４に記載の表示装置。
【請求項１】
基板上に配線材料インクの滴下塗布で形成した薄膜配線を有する配線形成基板であって、
前記基板上に形成した前記薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記薄膜配線の膜厚が、前記バンクの溝の幅に応じて形成されることを特徴とする配線形成基板。
【請求項２】
前記バンクの溝には前記配線材料インクの最大盛り込み量が規定されており、前記薄膜配線の膜厚は、当該バンクの溝に薄膜配線を形成する前記配線材料インクの最大盛り込み量にほぼ比例した厚みを有することを特徴とする請求項１に記載の配線形成基板。
【請求項３】
前記基板の前記配線材料インクと接する表面は当該配線材料インクに対して親液性を持つと共に、前記バンクの溝部でない外縁表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つことを特徴とする請求項１または２に記載の配線形成基板。
【請求項４】
一方向に延在し該一方向と直交する他方向に並設された複数のゲート配線と該複数のゲート配線に交差して前記他方向に延在し前記一方向に並設された複数のデータ配線と前記複数のゲート配線と前記複数のデータ配線の各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置した第１の基板と、前記第１の基板に間隙を持って貼り合せた第２の基板と、前記第１の基板と前記第２の基板の前記貼り合せ間隙に封入した液晶層を有する液晶パネルを備えた表示装置であって、
前記複数のゲート配線と前記複数のデータ配線の少なくとも一方の薄膜配線が、前記基板上に配線材料インクの滴下塗布で形成されており、
前記基板上に形成した前記薄膜配線の両側に沿って該薄膜配線に接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記バンクの溝には前記配線材料インクの最大盛り込み量が規定されており、
前記薄膜配線の膜厚が、前記バンクの溝の幅に応じて形成されることを特徴とする表示装置。
【請求項５】
前記基板上に直接形成されている薄膜配線が前記ゲート配線であり、
前記薄膜配線の膜厚は、当該バンクの溝に薄膜配線を形成する前記配線材料インクの前記最大盛り込み量にほぼ比例した厚みを有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記基板の前記配線材料インクと接する表面は当該配線材料インクに対して親液性を持つと共に、前記バンクの溝部でない表面は前記配線材料インクに対しては撥液性を持ち、前記バンクの溝側壁の表面は前記配線材料インクに対して撥液性を持つことを特徴とする請求項４または５に記載の表示装置。
【請求項７】
前記第２の基板の内面に対向電極と複数色のカラーフィルタを有することを特徴とする請求項４に記載の液晶表示装置。
【請求項８】
前記第１の基板と前記第2の基板の前記貼り合せ内面の前記液晶層との界面に配向膜を有することを特徴とする請求項４に記載の表示装置。
【請求項９】
前記第１の基板と前記第２の基板の各外面に偏光板を有することを特徴とする請求項４に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−８４６７３（Ｐ２００６−８４６７３Ａ）
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願番号】特願２００４−２６８２６６（Ｐ２００４−２６８２６６）
【出願日】平成１６年９月１５日（２００４．９．１５）
【出願人】（５０２２６６３２０）株式会社フューチャービジョン (73)
【Ｆターム（参考）】
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願日】平成１６年９月１５日（２００４．９．１５）
【出願人】（５０２２６６３２０）株式会社フューチャービジョン (73)
【Ｆターム（参考）】
[ Back to top ]