高速信号伝送用回路基板の配線構造

【目的】高速信号伝送用回路基板の分岐部での高速信号の反射を抑制することを目的とする。
【構成】ＶＩＡ１３，２４同志を基板の表層でパッド１８により接続し、このパッド１８に電気的に電子部品４を接続し、中層でそれぞれのＶＩＡ１２，１３をライン１５に接続し、ＶＩＡ２４，１４をライン２５で接続することにより伝送経路を形成した。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、各電子部品間で高周波の高速信号伝送を行うための高速信号伝送用回路基板の配線構造に関する。
【０００２】
【従来の技術】図３は、高速信号伝送用回路基板の配線構造の一例を示す概略断面図である。該配線構造１は、基板２の上にＬＳＩチップ３，４，５を搭載した構造にしてある。前記基板２は、４層の誘電体層６，７，８，９を下から順に重ねた構造にしてある。また、誘電体層６と誘電体層７との間に、電源／グランド・プレーン８を挟み、誘電体層９と誘電体層１０との間に、電源／グランド・プレーン１１を挟んだサンドイッチ構造にしてある。
【０００３】さらに、ＶＩＡ１２，１３，１４を誘電体層８，９を貫通するようにして形成し、ＶＩＡ１２，１３を誘電体層７，８の間に挟んだライン１５で接続し、ＶＩＡ１３，１４を誘電体層７，８の間に挟んだライン１６で接続してある。なお、前記電源／グランド・プレーン１１は、ライン１５，１６のインピーダンス不整合をなくすためのものであり、前記ライン１５，１６は、高速信号用のラインである。
【０００４】誘電体層９の表層には、各ＶＩＡ１２，１３，１４が突き出ており、ＶＩＡ１２に接続したパッド１７を表層に設け、ＶＩＡ１３に接続したパッド１８を表層に設け、ＶＩＡ１４に接続したパッド１９を表層に設けてある。この各パッド１７，１８，１９によってワイヤ２０，２１，２２を介してＬＳＩチップ３，４，５をそれぞれ電気的に接続する。
【０００５】次に、以上のように配線した配線構造１における高速信号の伝送の仕組みを説明する。例えば、高速信号がライン１５からＶＩＡ１３に伝送した場合には、このＶＩＡ１３からパッド１８およびライン１６の二方向に分岐して高速信号が伝送し、パッド１８に伝送した高速信号はワイヤ２１を介してＬＳＩチップ４に伝送する。また、ライン１６に伝送した高速信号は、他のＬＳＩチップに伝送する伝送経路を通る。
【０００６】
【発明が解決しようとする課題】しかしながら、一般に、一つの配線で複数の部品を接続するように分岐した配線では、配線の特性インピーダンスが異なるため、高速信号を伝送する場合には、分岐した部分で高速信号の一部が反射して高速信号の伝送特性を劣化させる。このため、従来の高速信号用回路基板の配線構造では、分岐後における接続が複数あるので配線が長くなり、特性インピーダンスが大きくなるため、分岐部での反射が大きく発生し、高速信号の伝送特性が劣化する問題がある。
【０００７】そこで、分岐後における伝送経路を短くすることにより分岐部の反射を抑制することを目的とする。
【０００８】
【課題を解決するための手段】そこで本発明は、ＶＩＡ同志を表層でパッドにより接続し、このパッドに電気的に電子部品を接続し、中層でそれぞれのＶＩＡをラインに接続して伝送経路を形成したことを特徴とする。
【０００９】
【作用】このような構成によると、伝送経路から分岐する配線の長さが、パッドから分岐して電子部品を電気的に接続する部分のみとしてその長さをできるだけ短く、かつ、パッドから分岐して電子部品を電気的に接続する部分の接続単位数をできるだけ減らすことにより、分岐後の特性インピーダンスをできるだけ小さいものとして高速信号の反射を抑制することができることになる。
【００１０】
【実施例】以下に図面を参照して本発明の一実施例を説明する。なお、従来の場合と同様の構成は同一符号を付して説明する。図１は、概略断面図である。高速信号用回路基板の配線構造２３は、基板２の上にＬＳＩチップ３，４，５を搭載した構造にしてある。
【００１１】前記基板２は、４層の誘電体層６，７，８，９を下から順に重ねた構造にしてある。また、誘電体層６と誘電体層７との間に、電源／グランド・プレーン８を挟み、誘電体層９と誘電体層１０との間に、電源／グランド・プレーン１１を挟んだサンドイッチ構造にしてある。さらに、ＶＩＡ１２，１３，２４，１４を誘電体層８，９に貫通して形成し、ＶＩＡ１２，１３を誘電体層７，８の間に挟んだライン１５で接続し、ＶＩＡ２３，１４を誘電体層７，８の間に挟んだライン２５で接続してある。
【００１２】なお、前記電源／グランド・プレーン１１は、ライン１５，１６のインピーダンス不整合をなくすためのものであり、前記ライン１５，１６は、高速信号用のラインである。誘電体層９の表層には、各ＶＩＡ１２，１３，２４，１４が出ており、ＶＩＡ１２に接続したパッド１７を表層に設け、ＶＩＡ１３およびＶＩＡ２３を電気的に結び付けるように接続したパッド１８を表層に設け、ＶＩＡ１４に接続したパッド１９を表層に設けてある。この各パッド１７，１８，１９によってワイヤ２０，２１，２２を介してＬＳＩチップ３，４，５をそれぞれ電気的に接続することで伝送経路を形成した。
【００１３】次に、以上のように配線した配線構造１における高速信号の伝送の仕組みを説明する。例えば、高速信号がライン１５を通ってＶＩＡ１３に伝送した場合には、このＶＩＡ１３からパッド１８に高速信号が伝送し、ワイヤ２１およびＶＩＡ２４の二方向に分岐する。ワイヤ２１に伝送した高速信号はＬＳＩチップ４に伝送する。また、ＶＩＡ２４に伝送した高速信号はライン２５に伝送する伝送経路を通る。
【００１４】上記のように伝送する高速信号は、パッド１８から二方向に分岐して伝送するため、ＬＳＩチップ４側をみると、ワイヤ２１のみの特性インピーダンスだけであり、その結果生ずる反射がその分だけで済むようになる。図４は、本発明の実施例および従来例の特性インピーダンスの周波数をそれぞれ算出してシミュレーションした周波数特性図である。
【００１５】このシミュレーションにおいて、実施例の構成と従来例の構成は、図１および図３を用いて説明したようにし、ＬＳＩチップの位置を実施例と従来例と同じにし、パッド長を統一した。また、基板の比誘電率を４．９、誘電体厚を１０５μｍ／層、ライン幅を１００μｍ（特性インピーダンス５０Ω）、パッド幅を２００μｍ（特性インピーダンス５０Ω）、ＶＩＡ径を２００μｍとして構成した高速信号伝送用回路基板を実施例および従来例用に用意した。
【００１６】この周波数特性図から、従来例に見られる大きな”うねり”（反射は、うねりとして表れる）が、本実施例では小さな”うねり”となっているのが分かり、本実施例では、従来例に比べて反射を抑制できるようになる。このため、本実施例では、従来例と比べて分岐による反射が小さくなり、高速信号の伝送特性の劣化を防ぐことができるようになる。
【００１７】なお、ＬＳＩチップ３，４，５をパッド１７，１８，１９にそれぞれ電気的に接続する場合には、図２に示すように、ＴＡＢ２６，２７，２８により接続してもよく。その接続方法はどのようなものでもよいが、特性インピーダンスの小さいものが好ましい。なお、上記実施例では、基板上を１本の配線での伝送経路の場合を説明したが、伝送経路が並列になっている場合、すなわち、分岐するパッドに幾つものＶＩＡを接続した電気的に並列接続の構造であって、１方向に伝送するものであってもよい。
【００１８】また、上記実施例では、基板が４層の場合を例に説明したが何層のものであってもよい。
【００１９】
【発明の効果】以上説明したように本発明の高速信号伝送用回路基板の配線構造は、ＶＩＡ同志を表層でパッドにより接続し、このパッドに電気的に電子部品を接続し、中層でそれぞれのＶＩＡをラインに接続して伝送経路を形成した。このため、伝送経路から分岐する配線の長さが、パッドから分岐して電子部品を電気的に接続する部分のみとしてその長さをできるだけ短く、かつ、パッドから分岐して電子部品を電気的に接続する部分の接続単位数をできるだけ減らすことにより、分岐後の特性インピーダンスをできるだけ小さいものとして高速信号の反射を抑制することができるようになるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の高速信号伝送用回路基板の配線構造の一実施例を示す概略断面図である。
【図２】本発明の一実施例のＬＳＩチップの接続を説明する概略断面図である。
【図３】従来の高速信号伝送用回路基板の配線構造の一例を示す概略断面図である。
【図４】本発明の実施例および従来例の特性インピーダンスの周波数をそれぞれ算出してシミュレーションした周波数特性図である。
【符号の説明】
１８パッド
２３高速信号伝送用回路基板の配線構造
２４ＶＩＡ
２５ライン

【特許請求の範囲】
【請求項１】複数の誘電体層を重ねてなる基板と、この基板の表層から中層まで貫通して設けたＶＩＡと、このＶＩＡを中層で電気的に接続するラインと、前記ＶＩＡを表層で電気的に接続するパッドと、このパッドに電気的に接続した電子部品とを配設して伝送経路を形成した高速信号伝送用回路基板の配線構造において、ＶＩＡ同志を表層でパッドにより接続し、このパッドに電気的に電子部品を接続し、中層でそれぞれのＶＩＡをラインに接続して伝送経路を形成したことを特徴とする高速信号伝送用回路基板の配線構造。

【図１】