Ｄ級増幅回路
【課題】簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にする。
【解決手段】本発明に係るＤ級増幅回路１００は、入力信号AINに応じて第１状態と第２状態とが切り替えられる。第１状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。第２状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。
【解決手段】本発明に係るＤ級増幅回路１００は、入力信号AINに応じて第１状態と第２状態とが切り替えられる。第１状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。第２状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級増幅回路に関する。
【背景技術】
【０００２】
従来、音声信号などの入力信号を振幅が一定なパルス幅変調信号に変換し、そのパルス幅変調信号を電力増幅するＤ級増幅回路が広く知られている。例えば特許文献１には、単電源で電源を供給するハーフブリッジ型のＤ級増幅回路が開示されている（図８参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術では、出力点Ｓから出力される出力電流を反転させる（出力電流の流れる方向を逆にする）ことはできず、直流成分を除去するためのカップリングコンデンサＣ２が必須であるから（図８参照）、回路規模が肥大化するという問題がある。
ここで、ＤＣ／ＤＣコンバータを用いて基準電位を下回るマイナスの電位を生成して図８に示す給電線２２０に供給することで、出力電流を反転可能にするという態様も考えられる。この態様によれば、カップリングコンデンサＣ２は不要となるものの、ＤＣ／ＤＣコンバータが必要になるため、その分、構成が複雑になるとともにコストも増大するという問題が起こる。
以上の事情を考慮して、本発明は、簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にすることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るＤ級増幅回路は、高位側電源線（例えば図１に示す電源線４１）と、第１ノードとの間に配置される第１トランジスタと、高位側電源線と、第２ノードとの間に配置される第２トランジスタと、第１ノードと、低位側電源線（例えば図１に示す接地線４３）との間に配置される第３トランジスタと、第２ノードと、低位側電源線との間に配置される第４トランジスタと、第１ノードと第２ノードとの間に設けられるコイルと、第２ノードと負荷との間に設けられる第５トランジスタと、一方の電極が第５トランジスタと負荷との接続点（例えば図１に示す第３ノードND3）に接続され、他方の電極に固定電位が供給される容量素子と、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタの各々のオンオフを制御する制御部（例えば図１に示す変調部１０）と、を具備し、制御部は、入力信号に応じて第１状態と第２状態とを切り替え、第１状態では、コイルと負荷とを電気的に切り離した状態で、第１ノードから第２ノードへ向かう電流をコイルに流した後、コイルと負荷とを電気的に接続して、第１ノードから第２ノードへ向かう電流を負荷に流すとともに容量素子を充電するように、第１乃至第５トランジスタのオンオフを制御し、第２状態では、コイルと負荷とを電気的に切り離した状態で、第２ノードから第１ノードへ向かう電流をコイルに流した後、コイルと負荷とを電気的に接続して、第２ノードから第１ノードへ向かう電流を負荷に流すとともに容量素子を充電するように、第１乃至第５トランジスタのオンオフを制御する。
【０００６】
より具体的には、制御部は、第１状態において、第１トランジスタおよび第４トランジスタをオン状態、且つ、第２トランジスタと第３トランジスタと第５トランジスタとをオフ状態として、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタおよび第３トランジスタのうちの一方と第５トランジスタとをオン状態、且つ、第１トランジスタおよび第３トランジスタのうちの他方と第２トランジスタと第４トランジスタとをオフ状態として、第１ノードから第２ノードへ向かう電流を負荷に流すとともに容量素子を充電し、第２状態において、第２トランジスタおよび第３トランジスタをオン状態、且つ、第１トランジスタと第４トランジスタと第５トランジスタとをオフ状態として、第２ノードから第１ノードへ向かう電流をコイルに流した後、第１トランジスタおよび第３トランジスタのうちの一方と第５トランジスタとをオン状態、且つ、第１トランジスタおよび第３トランジスタのうちの他方と第２トランジスタと第４トランジスタとをオフ状態として、第２ノードから第１ノードへ向かう電流を負荷に流すとともに容量素子を充電する。
【０００７】
第１状態において、制御部は、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタをオフ状態、第３トランジスタをオン状態にすることができる。また、制御部は、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタをオン状態、第３トランジスタをオフ状態に維持することもできる。
第２状態において、制御部は、第２ノードから第１ノードへ向かう電流をコイルに流した後、第１トランジスタをオン状態、第３トランジスタをオフ状態にすることができる。また、制御部は、第２ノードから第１ノードへ向かう電流をコイルに流した後、第３トランジスタをオン状態、第１トランジスタをオフ状態に維持することもできる。第１状態における第１トランジスタおよび第３トランジスタのオンオフ動作と、第２状態における第１トランジスタおよび第３トランジスタのオンオフ動作との組み合わせは任意である。
【０００８】
本発明においては、入力信号に応じて第１状態と第２状態とを切り替えることで、Ｄ級増幅回路の出力電流を反転させることができる。そして、本発明によれば、カップリングコンデンサやＤＣ／ＤＣコンバータは不要であるから、簡易な構成で、Ｄ級増幅回路の出力電流が反転可能になるという利点がある。
【０００９】
本発明に係るＤ級増幅回路の具体的な態様として、制御部は、入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタの各々のゲートへ出力する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るＤ級増幅回路の概略構成を示す図である。
【図２】第１状態の動作を示すタイミングチャートである。
【図３】第１状態における駆動部の状態を示す図である。
【図４】第１状態における駆動部の状態を示す図である。
【図５】第２状態の動作を示すタイミングチャートである。
【図６】第２状態における駆動部の状態を示す図である。
【図７】第２状態における駆動部の状態を示す図である。
【図８】従来のＤ級増幅回路の概略構成を示す図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の実施形態に係るＤ級増幅回路１００の概略構成を示す図である。図１に示すように、Ｄ級増幅回路１００は、変調部１０と駆動部２０とを備える。変調部１０は、入力信号AINを振幅が一定なパルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）に変調する。本実施形態では、入力信号AINはアナログの音声信号である。駆動部２０は、パルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）に基づいて負荷（例えばスピーカ）３０を駆動する。
【００１２】
図１に示すように、駆動部２０は、第１トランジスタTr1〜第５トランジスタTr5と、コイルＬと、容量素子Ｃとを備える。第１トラジスタTr1〜第４トランジスタTr4は、電源電位VDDが供給される電源線４１と、接地電位GND（＜VDD）が供給される接地線４３との間に配置される。Ｎチャネル型の第１トランジスタTr1は、電源線４１と第１ノードND1との間に配置される。第１トランジスタTr1のゲートには、パルス幅変調信号OUTPPが供給される。Ｎチャネル型の第２トランジスタTr2は、電源線４１と第２ノードND2との間に配置される。第２トランジスタTr2のゲートには、パルス幅変調信号OUTMPが供給される。Ｎチャネル型の第３トランジスタTr3は、第１ノードND1と接地線４３との間に配置される。第３トランジスタTr3のゲートには、パルス幅変調信号OUTMNが供給される。Ｎチャネル型の第４トランジスタTr4は、第２ノードND2と接地線４３との間に配置される。第４トランジスタTr4のゲートには、パルス幅変調信号OUTPNが供給される。
【００１３】
第１ノードND1と第２ノードND2との間にはコイルＬが設けられる。第２ノードND2と負荷３０との間には、Ｎチャネル型の第５トランジスタTr5が設けられる。第５トランジスタTr5のゲートには、パルス幅変調信号OUTGが供給される。また、容量素子Ｃは、第１電極D1と第２電極D2とを有する。第１電極D1は、第５トランジスタTr5から負荷３０へ至る電流経路上に介在する第３ノードND3に接続される。第２電極D2は接地線４３に接続される。
【００１４】
本実施形態において、変調部１０は、入力信号AINに応じて第１状態と第２状態とを切り替えるように、パルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）を生成する。「第１状態」では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬを流れ、その後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０に流れるとともに容量素子Ｃに充電される。他方、「第２状態」では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬを流れ、その後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０に流れるとともに容量素子Ｃに充電される。
【００１５】
以下、第１状態および第２状態の各々における具体的な動作を説明する。図２および図５に示すように、本実施形態に係るＤ級増幅回路１００は、第１状態および第２状態の何れにおいても、コイルＬと負荷３０とが電気的に切り離された状態で、電源線４１からの電流がコイルＬに流れる第１期間T1と、コイルＬと負荷３０とが電気的に接続されて、コイルＬを流れる電流が負荷３０へ供給される第２期間T2とを１サイクルとして動作する。第１期間T1および第２期間T2の時間長やサイクル数は、パルス幅変調信号に応じて可変に設定される。
【００１６】
先ず、図２〜図４を参照しながら、第１状態における動作を説明する。第１期間T1が開始すると、図２に示すように、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとがハイレベルに設定される一方、パルス幅変調信号OUTGとパルス幅変調信号OUTMPとパルス幅変調信号OUTMNとがローレベルに設定される。したがって、図３に示すように、第１トランジスタTr1と第４トランジスタTr4とがオン状態に制御される一方、第２トランジスタTr2と第３トランジスタTr3と第５トランジスタTr5とがオフ状態に制御される。これにより、電源線４１からの電流が、第１トランジスタTr1、コイルＬおよび第４トランジスタTr4を介して接地線４３へ流れる。本実施形態において、コイルＬを流れる電流は、第１ノードND1から第２ノードND2へ向かう方向を正とするから、図２に示すように、第１期間T1においてコイルＬを流れる電流の電流値は経時的に上昇する。
【００１７】
続いて、第２期間T2が開始すると、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとがローレベルに変化し、パルス幅変調信号OUTGとパルス幅変調信号OUTMNとがハイレベルに変化する。したがって、図４に示すように、第１トランジスタTr1と第４トランジスタTr4とがオフ状態に遷移し、第３トランジスタTr3と第５トランジスタTr5とがオン状態に遷移する。第１トランジスタTr1がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第１ノードND1から第２ノードND2へ向かう電流がコイルＬを流れ続ける。ただし、図２に示すように、第２期間T2においてコイルＬを流れる電流の電流値は経時的に減少する。そして、当該電流は、第５トランジスタTr5を介して負荷３０へ供給される。これにより、第３ノードND3の電位（Ｄ級増幅回路１００の出力電位）は、経時的に上昇する（図２参照）。
【００１８】
パルス幅変調信号OUTGおよびOUTMNがローレベルに変化して第３トランジスタTr3および第５トランジスタTr5がオフ状態に遷移することで第２期間T2が終了する。第２期間T2の終点における第３ノードND3の電位は、次のサイクルにおける第２期間T2が開始されるまでの期間、容量素子Ｃによって保持される。これにより、第２期間T2が終了した後、第３ノードND3の電位が変化することを抑制できるから、不要電磁輻射（EMI：Electro Magnetic Interference）の量を低減できるという利点がある。
【００１９】
次に、図５〜図７を参照しながら第２状態における動作を説明する。図５に示すように、第１期間T1が開始すると、パルス幅変調信号OUTMPとパルス幅変調信号OUTMNとがハイレベルに設定される一方、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとパルス幅変調信号OUTGとがローレベルに設定される。したがって、図６に示すように、第２トランジスタTr2と第３トランジスタTr3とがオン状態に制御される一方、第１トランジスタTr1と第４トランジスタTr4と第５トランジスタTr5とがオフ状態に制御される。これにより、電源線４１からの電流が、第２トランジスタTr2、コイルＬおよび第３トランジスタTr3を介して接地線４３へ流れる。第２ノードND2から第１ノードND1へ向かう方向に流れる電流は負の値となるから、図５に示すように、第１期間T1においてコイルＬを流れる電流の電流値は経時的に減少する（電流値の絶対値は経時的に上昇する）。
【００２０】
続いて、第２期間T2が開始すると、パルス幅変調信号OUTMPがローレベルに変化する一方、パルス幅変調信号OUTGがハイレベルに変化する。したがって、図７に示すように、第２トランジスタTr2がオフ状態に遷移する一方、第５トランジスタTr5がオン状態に遷移する。第２トランジスタTr2がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第２ノードND2から第１ノードND1へ向かう電流がコイルＬを流れ続ける。図５に示すように、第２期間T2においてコイルＬを流れる電流の電流値は経時的に上昇する（電流値の絶対値は経時的に減少する）。そして、当該電流は、第５トランジスタTr5を介して負荷へ供給される。すなわち、前述の第１状態とは逆方向の電流が負荷３０を流れる。このとき、第３ノードND3に存在する電荷は、第５トランジスタ、コイルＬおよび第３トランジスタTr3を介して接地線４３へ移動する（吸い込まれる）から、第３ノードND3の電位は経時的に減少する（図５参照）。
【００２１】
パルス幅変調信号OUTGおよびOUTMNがローレベルに変化して第３トランジスタTr3および第５トランジスタTr5がオフ状態に遷移することで第２期間T2が終了する。前述の第１状態と同様に、第２期間T2の終点における第３ノードND3の電位は、次のサイクルにおける第２期間T2が開始されるまでの期間、容量素子Ｃによって保持される。
【００２２】
以上に説明したように、本実施形態においては、入力信号AINに応じて第１状態と第２状態とを切り替えることで、負荷３０を流れる電流（Ｄ級増幅回路１００の出力電流）を反転させることができる。そして、本発明によれば、カップリングコンデンサやＤＣ／ＤＣコンバータは不要であるから、簡易な構成で、Ｄ級増幅回路の出力電流が反転可能になるという利点がある。
【００２３】
また、本実施形態に係るＤ級増幅回路１００は、入力信号AINの単位時間当たりの変化率が正の場合は第１状態に切り替えられ、入力信号AINの単位時間当たりの変化率が負の場合は第２状態に切り替えられる。前述したように、第３ノードND3の電位（Ｄ級増幅回路１００の出力電位）は、第１状態においては経時的に上昇する（つまり単位時間当たりの変化率は正となる）一方、第２状態においては経時的に減少する（つまり単位時間当たりの変化率は負となる）から、Ｄ級増幅回路１００の出力電位の波形と、入力信号AINの波形とが互いに相似となる。
【００２４】
＜変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００２５】
（１）変形例１
入力信号AINはアナログの音声信号であるが、これに限らず、入力信号AINの形式は任意である。例えば入力信号AINをデジタルの音声信号とすることも可能である。入力信号AINをデジタルの音声信号とする場合、変調部１０はデジタル回路となり、この前段にノイズシェーピングフィルタを設けて、量子化雑音を低減することが好適である。
【００２６】
（２）変形例２
上述の実施形態では、第１状態において、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオフ状態、第３トランジスタTr3がオン状態に遷移しているが、例えば、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオン状態、第３トランジスタTr3がオフ状態を維持する態様とすることもできる。要するに、第２期間T2において第１ノードND1の電位が所定の値に固定されていればよい。第２状態についても同様である。上述の実施形態では、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオフ状態、第３トランジスタTr3がオン状態を維持しているが、例えば、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオン状態、第３トランジスタTr3がオフ状態に遷移する態様とすることもできる。
【００２７】
（３）変形例３
上述の実施形態においては、容量素子Ｃの第２電極D2は接地線４３に接続されているが、これに限らず、第２電極D2に供給される固定電位は任意である。
【００２８】
（４）変形例４
上述の実施形態においては、駆動部２０に含まれるトランジスタ（Tr1〜Tr5）は全てＮチャネル型のトランジスタであるが、これに限らず、駆動部２０に含まれる各トランジスタの導電型は任意である。例えば、駆動部２０に含まれる各トランジスタ（Tr1〜Tr5）の全てをＰチャネル型のトランジスタとすることもできるし、一部をＰチャネル型、残りをＮチャネル型のトランジスタとすることもできる。
【符号の説明】
【００２９】
１０……変調部、２０……駆動部、３０……負荷、４１……電源線、４３……接地線、負荷１００……Ｄ級増幅回路、AIN……入力信号、Ｃ……容量素子、D1……第１電極、D2……第２電極、Ｌ……コイル、ND1……第１ノード、ND2……第２ノード、ND3……第３ノード、Tr1……第１トランジスタ、Tr2……第２トランジスタ、Tr3……第３トランジスタ、Tr4……第４トランジスタ、Tr5……第５トランジスタ、ＧＮＤ……接地電位、ＶＤＤ……電源電位。
【技術分野】
【０００１】
本発明は、Ｄ級増幅回路に関する。
【背景技術】
【０００２】
従来、音声信号などの入力信号を振幅が一定なパルス幅変調信号に変換し、そのパルス幅変調信号を電力増幅するＤ級増幅回路が広く知られている。例えば特許文献１には、単電源で電源を供給するハーフブリッジ型のＤ級増幅回路が開示されている（図８参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術では、出力点Ｓから出力される出力電流を反転させる（出力電流の流れる方向を逆にする）ことはできず、直流成分を除去するためのカップリングコンデンサＣ２が必須であるから（図８参照）、回路規模が肥大化するという問題がある。
ここで、ＤＣ／ＤＣコンバータを用いて基準電位を下回るマイナスの電位を生成して図８に示す給電線２２０に供給することで、出力電流を反転可能にするという態様も考えられる。この態様によれば、カップリングコンデンサＣ２は不要となるものの、ＤＣ／ＤＣコンバータが必要になるため、その分、構成が複雑になるとともにコストも増大するという問題が起こる。
以上の事情を考慮して、本発明は、簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にすることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るＤ級増幅回路は、高位側電源線（例えば図１に示す電源線４１）と、第１ノードとの間に配置される第１トランジスタと、高位側電源線と、第２ノードとの間に配置される第２トランジスタと、第１ノードと、低位側電源線（例えば図１に示す接地線４３）との間に配置される第３トランジスタと、第２ノードと、低位側電源線との間に配置される第４トランジスタと、第１ノードと第２ノードとの間に設けられるコイルと、第２ノードと負荷との間に設けられる第５トランジスタと、一方の電極が第５トランジスタと負荷との接続点（例えば図１に示す第３ノードND3）に接続され、他方の電極に固定電位が供給される容量素子と、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタの各々のオンオフを制御する制御部（例えば図１に示す変調部１０）と、を具備し、制御部は、入力信号に応じて第１状態と第２状態とを切り替え、第１状態では、コイルと負荷とを電気的に切り離した状態で、第１ノードから第２ノードへ向かう電流をコイルに流した後、コイルと負荷とを電気的に接続して、第１ノードから第２ノードへ向かう電流を負荷に流すとともに容量素子を充電するように、第１乃至第５トランジスタのオンオフを制御し、第２状態では、コイルと負荷とを電気的に切り離した状態で、第２ノードから第１ノードへ向かう電流をコイルに流した後、コイルと負荷とを電気的に接続して、第２ノードから第１ノードへ向かう電流を負荷に流すとともに容量素子を充電するように、第１乃至第５トランジスタのオンオフを制御する。
【０００６】
より具体的には、制御部は、第１状態において、第１トランジスタおよび第４トランジスタをオン状態、且つ、第２トランジスタと第３トランジスタと第５トランジスタとをオフ状態として、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタおよび第３トランジスタのうちの一方と第５トランジスタとをオン状態、且つ、第１トランジスタおよび第３トランジスタのうちの他方と第２トランジスタと第４トランジスタとをオフ状態として、第１ノードから第２ノードへ向かう電流を負荷に流すとともに容量素子を充電し、第２状態において、第２トランジスタおよび第３トランジスタをオン状態、且つ、第１トランジスタと第４トランジスタと第５トランジスタとをオフ状態として、第２ノードから第１ノードへ向かう電流をコイルに流した後、第１トランジスタおよび第３トランジスタのうちの一方と第５トランジスタとをオン状態、且つ、第１トランジスタおよび第３トランジスタのうちの他方と第２トランジスタと第４トランジスタとをオフ状態として、第２ノードから第１ノードへ向かう電流を負荷に流すとともに容量素子を充電する。
【０００７】
第１状態において、制御部は、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタをオフ状態、第３トランジスタをオン状態にすることができる。また、制御部は、第１ノードから第２ノードへ向かう電流をコイルに流した後、第１トランジスタをオン状態、第３トランジスタをオフ状態に維持することもできる。
第２状態において、制御部は、第２ノードから第１ノードへ向かう電流をコイルに流した後、第１トランジスタをオン状態、第３トランジスタをオフ状態にすることができる。また、制御部は、第２ノードから第１ノードへ向かう電流をコイルに流した後、第３トランジスタをオン状態、第１トランジスタをオフ状態に維持することもできる。第１状態における第１トランジスタおよび第３トランジスタのオンオフ動作と、第２状態における第１トランジスタおよび第３トランジスタのオンオフ動作との組み合わせは任意である。
【０００８】
本発明においては、入力信号に応じて第１状態と第２状態とを切り替えることで、Ｄ級増幅回路の出力電流を反転させることができる。そして、本発明によれば、カップリングコンデンサやＤＣ／ＤＣコンバータは不要であるから、簡易な構成で、Ｄ級増幅回路の出力電流が反転可能になるという利点がある。
【０００９】
本発明に係るＤ級増幅回路の具体的な態様として、制御部は、入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび第５トランジスタの各々のゲートへ出力する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るＤ級増幅回路の概略構成を示す図である。
【図２】第１状態の動作を示すタイミングチャートである。
【図３】第１状態における駆動部の状態を示す図である。
【図４】第１状態における駆動部の状態を示す図である。
【図５】第２状態の動作を示すタイミングチャートである。
【図６】第２状態における駆動部の状態を示す図である。
【図７】第２状態における駆動部の状態を示す図である。
【図８】従来のＤ級増幅回路の概略構成を示す図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の実施形態に係るＤ級増幅回路１００の概略構成を示す図である。図１に示すように、Ｄ級増幅回路１００は、変調部１０と駆動部２０とを備える。変調部１０は、入力信号AINを振幅が一定なパルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）に変調する。本実施形態では、入力信号AINはアナログの音声信号である。駆動部２０は、パルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）に基づいて負荷（例えばスピーカ）３０を駆動する。
【００１２】
図１に示すように、駆動部２０は、第１トランジスタTr1〜第５トランジスタTr5と、コイルＬと、容量素子Ｃとを備える。第１トラジスタTr1〜第４トランジスタTr4は、電源電位VDDが供給される電源線４１と、接地電位GND（＜VDD）が供給される接地線４３との間に配置される。Ｎチャネル型の第１トランジスタTr1は、電源線４１と第１ノードND1との間に配置される。第１トランジスタTr1のゲートには、パルス幅変調信号OUTPPが供給される。Ｎチャネル型の第２トランジスタTr2は、電源線４１と第２ノードND2との間に配置される。第２トランジスタTr2のゲートには、パルス幅変調信号OUTMPが供給される。Ｎチャネル型の第３トランジスタTr3は、第１ノードND1と接地線４３との間に配置される。第３トランジスタTr3のゲートには、パルス幅変調信号OUTMNが供給される。Ｎチャネル型の第４トランジスタTr4は、第２ノードND2と接地線４３との間に配置される。第４トランジスタTr4のゲートには、パルス幅変調信号OUTPNが供給される。
【００１３】
第１ノードND1と第２ノードND2との間にはコイルＬが設けられる。第２ノードND2と負荷３０との間には、Ｎチャネル型の第５トランジスタTr5が設けられる。第５トランジスタTr5のゲートには、パルス幅変調信号OUTGが供給される。また、容量素子Ｃは、第１電極D1と第２電極D2とを有する。第１電極D1は、第５トランジスタTr5から負荷３０へ至る電流経路上に介在する第３ノードND3に接続される。第２電極D2は接地線４３に接続される。
【００１４】
本実施形態において、変調部１０は、入力信号AINに応じて第１状態と第２状態とを切り替えるように、パルス幅変調信号（OUTPP,OUTMP,OUTG,OUTPN,OUTMN）を生成する。「第１状態」では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬを流れ、その後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０に流れるとともに容量素子Ｃに充電される。他方、「第２状態」では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬを流れ、その後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０に流れるとともに容量素子Ｃに充電される。
【００１５】
以下、第１状態および第２状態の各々における具体的な動作を説明する。図２および図５に示すように、本実施形態に係るＤ級増幅回路１００は、第１状態および第２状態の何れにおいても、コイルＬと負荷３０とが電気的に切り離された状態で、電源線４１からの電流がコイルＬに流れる第１期間T1と、コイルＬと負荷３０とが電気的に接続されて、コイルＬを流れる電流が負荷３０へ供給される第２期間T2とを１サイクルとして動作する。第１期間T1および第２期間T2の時間長やサイクル数は、パルス幅変調信号に応じて可変に設定される。
【００１６】
先ず、図２〜図４を参照しながら、第１状態における動作を説明する。第１期間T1が開始すると、図２に示すように、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとがハイレベルに設定される一方、パルス幅変調信号OUTGとパルス幅変調信号OUTMPとパルス幅変調信号OUTMNとがローレベルに設定される。したがって、図３に示すように、第１トランジスタTr1と第４トランジスタTr4とがオン状態に制御される一方、第２トランジスタTr2と第３トランジスタTr3と第５トランジスタTr5とがオフ状態に制御される。これにより、電源線４１からの電流が、第１トランジスタTr1、コイルＬおよび第４トランジスタTr4を介して接地線４３へ流れる。本実施形態において、コイルＬを流れる電流は、第１ノードND1から第２ノードND2へ向かう方向を正とするから、図２に示すように、第１期間T1においてコイルＬを流れる電流の電流値は経時的に上昇する。
【００１７】
続いて、第２期間T2が開始すると、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとがローレベルに変化し、パルス幅変調信号OUTGとパルス幅変調信号OUTMNとがハイレベルに変化する。したがって、図４に示すように、第１トランジスタTr1と第４トランジスタTr4とがオフ状態に遷移し、第３トランジスタTr3と第５トランジスタTr5とがオン状態に遷移する。第１トランジスタTr1がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第１ノードND1から第２ノードND2へ向かう電流がコイルＬを流れ続ける。ただし、図２に示すように、第２期間T2においてコイルＬを流れる電流の電流値は経時的に減少する。そして、当該電流は、第５トランジスタTr5を介して負荷３０へ供給される。これにより、第３ノードND3の電位（Ｄ級増幅回路１００の出力電位）は、経時的に上昇する（図２参照）。
【００１８】
パルス幅変調信号OUTGおよびOUTMNがローレベルに変化して第３トランジスタTr3および第５トランジスタTr5がオフ状態に遷移することで第２期間T2が終了する。第２期間T2の終点における第３ノードND3の電位は、次のサイクルにおける第２期間T2が開始されるまでの期間、容量素子Ｃによって保持される。これにより、第２期間T2が終了した後、第３ノードND3の電位が変化することを抑制できるから、不要電磁輻射（EMI：Electro Magnetic Interference）の量を低減できるという利点がある。
【００１９】
次に、図５〜図７を参照しながら第２状態における動作を説明する。図５に示すように、第１期間T1が開始すると、パルス幅変調信号OUTMPとパルス幅変調信号OUTMNとがハイレベルに設定される一方、パルス幅変調信号OUTPPとパルス幅変調信号OUTPNとパルス幅変調信号OUTGとがローレベルに設定される。したがって、図６に示すように、第２トランジスタTr2と第３トランジスタTr3とがオン状態に制御される一方、第１トランジスタTr1と第４トランジスタTr4と第５トランジスタTr5とがオフ状態に制御される。これにより、電源線４１からの電流が、第２トランジスタTr2、コイルＬおよび第３トランジスタTr3を介して接地線４３へ流れる。第２ノードND2から第１ノードND1へ向かう方向に流れる電流は負の値となるから、図５に示すように、第１期間T1においてコイルＬを流れる電流の電流値は経時的に減少する（電流値の絶対値は経時的に上昇する）。
【００２０】
続いて、第２期間T2が開始すると、パルス幅変調信号OUTMPがローレベルに変化する一方、パルス幅変調信号OUTGがハイレベルに変化する。したがって、図７に示すように、第２トランジスタTr2がオフ状態に遷移する一方、第５トランジスタTr5がオン状態に遷移する。第２トランジスタTr2がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第２ノードND2から第１ノードND1へ向かう電流がコイルＬを流れ続ける。図５に示すように、第２期間T2においてコイルＬを流れる電流の電流値は経時的に上昇する（電流値の絶対値は経時的に減少する）。そして、当該電流は、第５トランジスタTr5を介して負荷へ供給される。すなわち、前述の第１状態とは逆方向の電流が負荷３０を流れる。このとき、第３ノードND3に存在する電荷は、第５トランジスタ、コイルＬおよび第３トランジスタTr3を介して接地線４３へ移動する（吸い込まれる）から、第３ノードND3の電位は経時的に減少する（図５参照）。
【００２１】
パルス幅変調信号OUTGおよびOUTMNがローレベルに変化して第３トランジスタTr3および第５トランジスタTr5がオフ状態に遷移することで第２期間T2が終了する。前述の第１状態と同様に、第２期間T2の終点における第３ノードND3の電位は、次のサイクルにおける第２期間T2が開始されるまでの期間、容量素子Ｃによって保持される。
【００２２】
以上に説明したように、本実施形態においては、入力信号AINに応じて第１状態と第２状態とを切り替えることで、負荷３０を流れる電流（Ｄ級増幅回路１００の出力電流）を反転させることができる。そして、本発明によれば、カップリングコンデンサやＤＣ／ＤＣコンバータは不要であるから、簡易な構成で、Ｄ級増幅回路の出力電流が反転可能になるという利点がある。
【００２３】
また、本実施形態に係るＤ級増幅回路１００は、入力信号AINの単位時間当たりの変化率が正の場合は第１状態に切り替えられ、入力信号AINの単位時間当たりの変化率が負の場合は第２状態に切り替えられる。前述したように、第３ノードND3の電位（Ｄ級増幅回路１００の出力電位）は、第１状態においては経時的に上昇する（つまり単位時間当たりの変化率は正となる）一方、第２状態においては経時的に減少する（つまり単位時間当たりの変化率は負となる）から、Ｄ級増幅回路１００の出力電位の波形と、入力信号AINの波形とが互いに相似となる。
【００２４】
＜変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００２５】
（１）変形例１
入力信号AINはアナログの音声信号であるが、これに限らず、入力信号AINの形式は任意である。例えば入力信号AINをデジタルの音声信号とすることも可能である。入力信号AINをデジタルの音声信号とする場合、変調部１０はデジタル回路となり、この前段にノイズシェーピングフィルタを設けて、量子化雑音を低減することが好適である。
【００２６】
（２）変形例２
上述の実施形態では、第１状態において、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオフ状態、第３トランジスタTr3がオン状態に遷移しているが、例えば、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオン状態、第３トランジスタTr3がオフ状態を維持する態様とすることもできる。要するに、第２期間T2において第１ノードND1の電位が所定の値に固定されていればよい。第２状態についても同様である。上述の実施形態では、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオフ状態、第３トランジスタTr3がオン状態を維持しているが、例えば、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、第１トランジスタTr1がオン状態、第３トランジスタTr3がオフ状態に遷移する態様とすることもできる。
【００２７】
（３）変形例３
上述の実施形態においては、容量素子Ｃの第２電極D2は接地線４３に接続されているが、これに限らず、第２電極D2に供給される固定電位は任意である。
【００２８】
（４）変形例４
上述の実施形態においては、駆動部２０に含まれるトランジスタ（Tr1〜Tr5）は全てＮチャネル型のトランジスタであるが、これに限らず、駆動部２０に含まれる各トランジスタの導電型は任意である。例えば、駆動部２０に含まれる各トランジスタ（Tr1〜Tr5）の全てをＰチャネル型のトランジスタとすることもできるし、一部をＰチャネル型、残りをＮチャネル型のトランジスタとすることもできる。
【符号の説明】
【００２９】
１０……変調部、２０……駆動部、３０……負荷、４１……電源線、４３……接地線、負荷１００……Ｄ級増幅回路、AIN……入力信号、Ｃ……容量素子、D1……第１電極、D2……第２電極、Ｌ……コイル、ND1……第１ノード、ND2……第２ノード、ND3……第３ノード、Tr1……第１トランジスタ、Tr2……第２トランジスタ、Tr3……第３トランジスタ、Tr4……第４トランジスタ、Tr5……第５トランジスタ、ＧＮＤ……接地電位、ＶＤＤ……電源電位。
【特許請求の範囲】
【請求項１】
高位側電源線と、第１ノードとの間に配置される第１トランジスタと、
前記高位側電源線と、第２ノードとの間に配置される第２トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第１ノードと前記第２ノードとの間に設けられるコイルと、
前記第２ノードと負荷との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記負荷との接続点に接続され、他方の電極に固定電位が供給される容量素子と、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタおよび前記第５トランジスタの各々のオンオフを制御する制御部と、を具備し、
前記制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御し、
前記第２状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する、
Ｄ級増幅回路。
【請求項２】
前記制御部は、
前記第１状態において、
前記第１トランジスタおよび前記第４トランジスタをオン状態、且つ、前記第２トランジスタと前記第３トランジスタと前記第５トランジスタとをオフ状態として、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、
前記第１トランジスタおよび前記第３トランジスタのうちの一方と前記第５トランジスタとをオン状態、且つ、前記第１トランジスタおよび前記第３トランジスタのうちの他方と前記第２トランジスタと前記第４トランジスタとをオフ状態として、前記第１ノードから前記第２ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電し、
前記第２状態において、
前記第２トランジスタおよび前記第３トランジスタをオン状態、且つ、前記第１トランジスタと前記第４トランジスタと前記第５トランジスタとをオフ状態として、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、
前記第１トランジスタおよび前記第３トランジスタのうちの一方と前記第５トランジスタとをオン状態、且つ、前記第１トランジスタおよび前記第３トランジスタのうちの他方と前記第２トランジスタと前記第４トランジスタとをオフ状態として、前記第２ノードから前記第１ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電する、
請求項１のＤ級増幅回路。
【請求項３】
前記制御部は、前記入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタおよび前記第５トランジスタの各々のゲートへ出力する、
請求項１または請求項２のＤ級増幅回路。
【請求項１】
高位側電源線と、第１ノードとの間に配置される第１トランジスタと、
前記高位側電源線と、第２ノードとの間に配置される第２トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第１ノードと前記第２ノードとの間に設けられるコイルと、
前記第２ノードと負荷との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記負荷との接続点に接続され、他方の電極に固定電位が供給される容量素子と、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタおよび前記第５トランジスタの各々のオンオフを制御する制御部と、を具備し、
前記制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御し、
前記第２状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する、
Ｄ級増幅回路。
【請求項２】
前記制御部は、
前記第１状態において、
前記第１トランジスタおよび前記第４トランジスタをオン状態、且つ、前記第２トランジスタと前記第３トランジスタと前記第５トランジスタとをオフ状態として、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、
前記第１トランジスタおよび前記第３トランジスタのうちの一方と前記第５トランジスタとをオン状態、且つ、前記第１トランジスタおよび前記第３トランジスタのうちの他方と前記第２トランジスタと前記第４トランジスタとをオフ状態として、前記第１ノードから前記第２ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電し、
前記第２状態において、
前記第２トランジスタおよび前記第３トランジスタをオン状態、且つ、前記第１トランジスタと前記第４トランジスタと前記第５トランジスタとをオフ状態として、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、
前記第１トランジスタおよび前記第３トランジスタのうちの一方と前記第５トランジスタとをオン状態、且つ、前記第１トランジスタおよび前記第３トランジスタのうちの他方と前記第２トランジスタと前記第４トランジスタとをオフ状態として、前記第２ノードから前記第１ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電する、
請求項１のＤ級増幅回路。
【請求項３】
前記制御部は、前記入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタおよび前記第５トランジスタの各々のゲートへ出力する、
請求項１または請求項２のＤ級増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−７７７３７（Ｐ２０１１−７７７３７Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２５７５２（Ｐ２００９−２２５７５２）
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]