DC−DCコンバータ回路
【課題】特定構成のDC−DCコンバータ回路において、制御部に電気信号を絶縁するためのフォトカプラやパルストランス等を不要とする回路構成を提供する。
【解決手段】DC−DCコンバータ回路は、第1、第2のスイッチ素子と、それらのスイッチ素子間に直列的に接続される第1、第2の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。また、DC−DCコンバータ回路は、第1、第2の電圧源と制御部とを備える。第1、第2の一次巻線の各センタータップ間に電源が接続され、第1、第2の一次巻線の両端間に第1、第2の電圧源がクロス接続される。
第2の一次巻線には、直列的に第1、第2の定電流回路が接続される。この第1、第2の定電流回路の出力は第1、第2のスイッチ素子のゲート側に供給される。第1、第2の定電流回路により、第2の一次巻線に生じる電圧変動を緩和する。
【解決手段】DC−DCコンバータ回路は、第1、第2のスイッチ素子と、それらのスイッチ素子間に直列的に接続される第1、第2の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。また、DC−DCコンバータ回路は、第1、第2の電圧源と制御部とを備える。第1、第2の一次巻線の各センタータップ間に電源が接続され、第1、第2の一次巻線の両端間に第1、第2の電圧源がクロス接続される。
第2の一次巻線には、直列的に第1、第2の定電流回路が接続される。この第1、第2の定電流回路の出力は第1、第2のスイッチ素子のゲート側に供給される。第1、第2の定電流回路により、第2の一次巻線に生じる電圧変動を緩和する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、フルブリッジ型やハーフブリッジ型等のコンバータ回路と異なる、新規な構成のDC−DCコンバータに関し、特に、同コンバータのスイッチ素子間の非絶縁化を行う回路に関する。
【背景技術】
【0002】
DC−DCコンバータ回路に使用される、従来から良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。これらのインバータ回路の概念図は図5に示されている。
【0003】
フルブリッジ型は、スイッチ素子S1〜S4をブリッジ接続して構成し、電源Vをブリッジ間に接続する。スイッチ素子S1、S4とスイッチ素子S2、S3とを交互にオンオフして、出力トランスの一次巻線Pに交番電流を流す(特許文献1参照)。
【0004】
ハーフブリッジ型は、スイッチ素子S1、S2にそれぞれ電圧源C1、C2を並列接続し、電圧源C1、C2間に電源Vを接続する。スイッチ素子S1、S2を交互にオンオフして、一次巻線Pに交番電流を流す(特許文献2参照)。
【0005】
センタータッププッシュプル型は、スイッチ素子S1、S2間に接続した一次巻線Pのセンタータップに電源Vを接続する。スイッチ素子S1、S2を交互にオンオフして、一次巻線Pに交番電流を流す(特許文献3参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特許公開2007−151225号
【特許文献2】特許公開2005−279774号
【特許文献3】特許公開2001−112253号
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかし、上記の各種インバータ回路は、以下の点で不都合がある。
【0008】
(1)フルブリッジ型
スイッチ素子を4個使うことになるため、コスト高となる。
【0009】
(2)ハーフブリッジ型
スイッチ素子は2個で良いが、各スイッチ素子S1、S2及び一次巻線Pに流れる電流はフルブリッジ型やセンタータッププッシュプル型に比較して2倍となる。このため、スイッチ素子やトランスの大型化と高価格が避けられない。
【0010】
(3)センタータッププッシュプル型
スイッチ素子は2個で良く、各スイッチ素子S1、S2及び一次巻線Pに流れる電流はフルブリッジ型と同じで大きくならない。しかし、電源Vを一次巻線Pのセンタータップに接続するため、巻線Pの左右の結合にリーケージインダクタンスが介在する。このため、第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。上記リーケージインダクタンスの存在のために、完全なクランプができず、第1のスイッチ素子に過大なサージ電圧が印加される不都合がある。
【0011】
この発明の目的は、スイッチ素子が2個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されないDC−DCコンバータ回路を提供することにある。また、この発明の他の目的は、制御部に電気信号を絶縁するためのフォトカプラやパルストランス等を不要とする低価格のDC−DCコンバータ回路を提供することにある。
【課題を解決するための手段】
【0012】
この発明に係るDC−DCコンバータ回路内に構成されるインバータ回路は図1に示すような基本構成を備える。
【0013】
インバータ回路は、スイッチ素子として、第1のスイッチ素子S1と、第2のスイッチ素子S2とを備える。これらのスイッチ素子は、半導体スイッチ素子で構成され、例えば、IGBT(絶縁ゲート形バイポーラトランジスタ)やMOS−FETで構成される。また、このインバータ回路は、前記第1のスイッチ素子S1と前記第2のスイッチ素子S2間に直列的に接続される第1の一次巻線P1を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。接続例として、第1の一次巻線P1は、第1のスイッチ素子S1と、第2のスイッチ素子S2のそれぞれの正極側に接続される。また、このインバータ回路は、電圧源を2つ備えている(図1では電圧源を電源として示している)。第1の電圧源である第1の電源V1は、前記第1の一次巻線P1が前記第2のスイッチ素子S2に接続される第1の接続点A1と前記第1のスイッチ素子S1間に接続される。これにより、第1の電源V1は、前記第1の一次巻線P1を介して前記第1のスイッチ素子S1に電圧を印加する。第2の電源V2は、前記第1の一次巻線P1が前記第1のスイッチ素子S1に接続される第2の接続点A2と前記第2のスイッチ素子S2間に接続される。これにより、第2の電源V2は、前記第1の一次巻線P1を介して前記第2のスイッチ素子S2に電圧を印加する。
【0014】
制御部は、前記第1のスイッチ素子S1と前記第2のスイッチ素子S2を交互にオンオフする制御を行う。
【0015】
以上の構成からなるインバータ回路を、この明細書では、カレントバランスドプッシュップル型(Current Balanced P.P)インバータ回路(「カレントバランスドプッシュップル」と「CBPP」は、いずれも登録商標)と称する。
【0016】
上記インバータ回路の変形例は、図2に示すように、次のように構成できる。
【0017】
すなわち、第1の電圧源(図2ではコンデンサC1)は、その正極側が前記第1の接続点に接続され、前記第2の電圧源(図2ではコンデンサC2)は、その正極側が前記第2の接続点に接続され、さらに、前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線P2を備える。また、前記第1の一次巻線P1のセンタータップと、前記第2の一次巻線P2のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線P1及び前記第2の一次巻線P2を介してエネルギー供給する電源Vを備える。
【0018】
上記の構成では、電源Vから第1の電圧源と第2の電圧源に対して常時充電電流が流れる(エネルギーが供給される)。第1のスイッチ素子S1がオンすると、第1の電圧源から第1の一次巻線P1を介して第1のスイッチ素子S1に流れる電流成分と、第2の電圧源から第2の一次巻線P2を介して第1のスイッチ素子S1に流れる電流成分とが合成され、この合成された電流が第1のスイッチ素子S1に流れる。言い換えると、第1のスイッチ素子S1に流れる電流は、第1の一次巻線P1と第2の一次巻線P2に分流(shunt)する。
【0019】
このインバータ回路は、スナバ回路と回生回路を備えることで、ZVS(Zero Voltage Switching)動作を可能にし、且つ損失を低減することができる。スナバ回路は、前記第1のスイッチ素子S1に並列に接続され、第1のスナバダイオードと第1のスナバコンデンサの直列回路を含む第1のスナバ回路と、前記第2のスイッチ素子に並列に接続され、第2のスナバダイオードと第2のスナバコンデンサの直列回路を含む第2のスナバ回路とで構成される。第1のスナバ回路の動作は以下の通りである。
【0020】
第1のスイッチ素子S1がオフ(ターンオフ)すると、トランスのリーケージインダクタンスの作用により第1のスナバコンデンサに充電電流が流れ、サージ電圧成分がこのコンデンサに充電される。このときの充電電圧の変化は徐々に上昇することになるため、スイッチング動作はZVS動作となる。一方、第1のスイッチ素子がオン(ターンオン)すると、トランスのリーケージインダクタンスの減流作用により、電流が直線状に傾斜して上昇することになるため、スイッチング動作はZCS(Zero Current Switching)動作となる。このとき、第1のスナバコンデンサの充電電荷は第1のスナバダイオードの阻止により第1のスイッチ素子S1を介して放電されることはなく、第1の回生回路により第1の電圧源に回生される。なお、回生回路を備えない一般的なスナバ回路では、第1のスナバコンデンサに並列にスナバ抵抗Rs1が接続されており、スナバコンデンサの充電電荷はスナバ抵抗Rs1に放電する。放電電流ifによってこのスナバ抵抗Rs1が発熱する(if×if ×Rs1)。このため、回生回路を備えない一般的なスナバ回路では熱損失が大きく、インバータ回路は効率が低くなる。
【0021】
スナバ抵抗Rs1を接続せずに、第1の回生回路を設けることができる。第1の回生回路では、第1のスナバコンデンサの充電電荷を第1の電圧源に回生する。
【0022】
第1の回生回路は、前記第1の電圧源の正極側と前記第1のスナバコンデンサ間に接続される。第1の回生回路は、第3のスイッチ素子S3と、前記第3のスイッチ素子S3と前記第1の電圧源の正極側間に接続される第1のリアクトルと、前記第3のスイッチ素子S3と前記第1のスナバコンデンサ間に接続され第1のスナバコンデンサの充電を阻止する第1の回生用ダイオードとを含んでいる。制御部は、前記第1のスイッチ素子S1のオン期間内に前記第3のスイッチ素子S3をオンする制御を行う。それにより、第1のスナバコンデンサに蓄積された電荷を第1の電圧源に回生させる。回生によりインバータ回路を高効率にできる。
【0023】
第2のスナバ回路と第2の回生回路は、上記第1のスナバ回路と第1の回生回路と同様な構成を備える。
【0024】
上記インバータ回路を備えるこの発明のDC−DCコンバータ回路は、上記の構成において、さらに次の構成を備えている。
【0025】
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第1、第2のPWM制御信号を生成するPWM制御回路と、
前記PWM制御回路と前記第1のスイッチ素子間に接続される第1のPWM信号生成回路と、
前記PWM制御回路と前記第2のスイッチ素子間に接続される第2のPWM信号生成回路と、を備え、
前記第1のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第1のPWM制御信号で駆動され、前記第1のスイッチ素子に対して第1のPWM信号を供給する第1のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第1の定電流回路とを備え、
前記第2のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第2のPWM制御信号で駆動され、前記第2のスイッチ素子に対して第2のPWM信号を供給する第2のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第2の定電流回路とを備える。
【0026】
CBPP回路では、前記第2の一次巻線には、第1のスイッチ素子、第2のスイッチ素子のオンオフに同期して変動する誘起電圧が発生する。この電圧のため、第1のスイッチ素子と第2のスイッチ素子の基準電位が同一とならず、それゆえ、これらのスイッチ素子の基準電位端子を接続することができない。そこで、この発明では、第1の定電流回路と第2の定電流回路を第2の一次巻線に直列的に接続することで、第2の一次巻線に誘起する電圧の変動を緩衝し、これにより、相対的に高価なフォトカプラやパルストランス等を用いなくても第1のスイッチ素子と第2のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【発明の効果】
【0027】
この発明によれば、スイッチ素子が2個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されない。また、スナバ回路と回生回路を接続することにより、スイッチ素子のZVS動作を可能にし、且つ、損失を減らすことができる。また、CBPP回路において、フォトカプラ等を用いて信号の絶縁化をしなくても第1のスイッチ素子と第2のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【図面の簡単な説明】
【0028】
【図1】この発明のDC−DCコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路(CBPP型インバータ回路)の概念図
【図2】CBPP型インバータ回路の一例の基本構成図
【図3】上記インバータ回路の動作を説明するための図
【図4】タイムチャート
【図5】各インバータ回路の概念図
【図6】CBPP型インバータ回路を採用したDC−DCコンバータ回路の回路図
【図7】タイムチャート
【図8】この発明の実施形態であるDC−DCコンバータ回路の一部回路図
【図9】タイムチャート
【図10】定電流回路の回路例
【図11】この発明の他の実施形態であるDC−DCコンバータ回路の一部回路図
【図12】この発明の他の実施形態であるDC−DCコンバータ回路の一部回路図
【発明を実施するための形態】
【0029】
図1は、この発明のDC−DCコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路(CBPP型インバータ回路)の概念図である。
【0030】
このインバータ回路は、第1のスイッチ素子S1と、第2のスイッチ素子S2と、第1のスイッチ素子S1と第2のスイッチ素子S2間に直列的に接続される第1の一次巻線P1を備えさらに出力電圧を得るための二次巻線を備える出力トランス(図示せず)と、を備えている。
【0031】
また、このインバータ回路は、第1の一次巻線P1が第2のスイッチ素子S2に接続される第1の接続点A1と第1のスイッチS1素子間に接続され、第1の一次巻線P1を介して第1のスイッチ素子S1に電圧を印加する第1の電源V1と、
第1の一次巻線P1が第1のスイッチ素子S1に接続される第2の接続点A2と第2のスイッチ素子S2間に接続され、第1の一次巻線P1を介して第2のスイッチ素子S2に電圧を印加する第2の電源V2と、を備えている。
【0032】
第1のスイッチ素子S1と第2のスイッチ素子S2は、制御部(図示しない)によって交互にオンオフされる。
【0033】
上記インバータ回路において、第1のスイッチ素子S1がオンすると、第1の一次巻線P1に第1の電源V1から左方向に電流ID1が流れ、第2のスイッチ素子S2がオンすると、第1の一次巻線P1に第2の電源V2から右方向に電流ID2が流れる。第1のスイッチ素子S1と第2のスイッチ素子S2を交互にオンオフすることで、第1の一次巻線P1に電流ID1と電流ID2が交互に流れるから、トランスの二次巻線に交流出力電圧が発生する。
【0034】
図2は、CBPP型インバータ回路の一例の基本構成図を示す。この回路は、2つの一次巻線を用いたインバータ回路である。
【0035】
このインバータ回路は、図1の第1の電源V1が第1の電圧源であるコンデンサC1に置き換えられ、図1の第2の電源V2が第2の電圧源であるコンデンサC2に置き換えられている。
【0036】
また、第1の電圧源C1の負極側と第2の電圧源C2の負極側間に第2の一次巻線P2が接続されている。
【0037】
また、第1の一次巻線P1のセンタータップと第2の一次巻線P2のセンタータップ間に、第1の電圧源C1と第2の電圧源C2に対して第1の一次巻線P1及び第2の一次巻線P2を介してエネルギー供給する電源Vを備えている。
【0038】
図3は、上記インバータ回路の動作を説明するための図であり、図4はタイムチャートである。図4において、期間Dは第1のスイッチ素子S1又は第2のスイッチ素子S2がオンする期間である。この期間Dの最大値はここでは0.5である。期間(0.5−D)は、スイッチ素子S1、S2が共にオフしている休止期間である。
【0039】
図3において、第1の一次巻線P1は、センタータップを中心に巻線P1aとP1bで構成され、第2の一次巻線P2は、センタータップを中心に巻線P2aとP2bで構成される。なお、トランスTの二次巻線Sには、ダイオードブリッジ整流回路が接続されて全体としてDC−DCコンバータ回路が構成され、さらに、整流出力を平滑するリアクトルL0と負荷R0が接続されている。その他の構成は図2と同様である。
【0040】
第1のスイッチ素子S1がオンして、第1の電圧源であるコンデンサC1と第2の電圧源であるコンデンサC2により、第1の一次巻線P1、第2の一次巻線P2にそれぞれ電圧Vが印加され、二次巻線Sに出力電圧Vsが発生すると、負荷R0に出力電流I0が流れる。これにより、一次巻線P1、P2にはそれぞれ0.5I0・aが流れる(トランスの巻線比=1:a)。このとき、コンデンサC1からスイッチ素子S1に流れる電流と、コンデンサC2からスイッチ素子S1に流れる電流とを合成した素子電流ID1は、
ID1=I0・aである。
【0041】
コンデンサC1、コンデンサC2の充電電流(直流)Ic1′、Ic2′は、それぞれ出力電力を電源電圧で除したIiの半分(0.5Ii)である。したがって、コンデンサC1、コンデンサC2に流れる合成電流Ic1、Ic2は、それぞれ放電電流−充電電流=0.5(ID1−Ii)となる。
【0042】
一方、一次巻線P1a、P2bに流れる電流は充電電流が減算されたものとなり、一次巻線P1b、P2aに流れる電流は充電電流が加算されたものとなる。すなわち、
IP1a,Ip2b=0.5(ID1−Ii)
IP1b,Ip2a=0.5(ID1+Ii)
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子S1、S2が交互にオンオフすることで(転流することで)平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。
【0043】
また、電源Vから見て、P1a,P1b,P2a,P2bの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスTを直接、励磁することはない。また、一次巻線P1とP2にそれぞれ流入する充電電流Ic1′とIc2′は逆方向であるため、コアが直流磁化するという問題もない。
【0044】
上記の構成で、第1の一次巻線P1と第2の一次巻線P2にそれぞれ印加される交番電圧は電源電圧Vとなり、フルブリッジ型と同じとなる。また、第1の一次巻線P1と第2の一次巻線P2に設けたセンタータップは電源Vからのエネルギー供給用であり、出力電力供給には、図3の太線で示す電流が流れることによって、第1の一次巻線P1と第2の一次巻線P2の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、P1aとP1b間のリーケージインダクタンス、及びP2aとP3b間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、P1aとP1b間、P2aとP2b間、P1とP2間を密結合させる必要がない。また、電源Vからは、コンデンサC1、C2に対して、常時、充電電流0.5Iiが第1の一次巻線P1と第2の一次巻線P2を介して流れている。この充電時においては、それらの巻線P1、P2間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Vから供給される電流Iiは連続した直流となる。そのため、電源Vとしては、リップル成分を嫌う(リップルにより寿命特性を悪くする)電池、例えば燃料電池を使用することができる。なお、第1の一次巻線P1と二次巻線Sとの結合、及び第2の一次巻線P2二次巻線Sとの結合は、分流を平衡させることが必要であることから対称でなければならない。
【0045】
図5は、参考のため、フルブリッジ型、ハーフブリッジ型、センタータッププッシュプル型、カレントバランスドプッシュプル型の各インバータ回路の概念図を示したものである。
【0046】
上記説明のように、本実施形態のカレントバランスドプッシュプル型インバータ回路では、スイッチ素子が2個で良く、各スイッチ素子に流入する電流がハーフブリッジ型に比較して2分の1で良く、また、スイッチ素子に過大なサージ電圧が印加されない利点がある。さらに、電源Vには、リップル成分を嫌う(リップルにより寿命特性を悪くする)電池、例えば燃料電池を使用することができる。
【0047】
次に、CBPP型インバータ回路を採用したDC−DCコンバータ回路例の具体的な構成図について説明する。
【0048】
図6は、CBPP型インバータ回路を採用したDC−DCコンバータ回路の回路図である。図7はタイムチャートである。
【0049】
このコンバータ回路は、CBPP型インバータ回路INVと、該インバータ回路INVの交流出力を整流して負荷に出力する出力回路OUTと、第1の回生スナバ回路SN1と、第2の回生スナバ回路SN2とを備えている。
【0050】
インバータ回路INVは、図2又は図3に示す回路と同一である(図6と図3では、コンデンサC1とC2の表示位置がお互いに逆である)。インバータ回路INVの第1のスイッチ素子S1には、第1の回生スナバ回路SN1が接続され、第2のスイッチ素子S2には、第2の回生スナバ回路SN2が接続されている。なお、第1のスイッチ素子S1、第2のスイッチ素子S2には、半導体スイッチ素子、例えばIGBTやMOS−FET等が使用される。
【0051】
出力回路OUTは、トランスTの二次巻線Sに接続された整流用ダイオードD9〜D12と、平滑用のリアクトルL3及びコンデンサC5と、で構成され、出力回路OUTに負荷R0が接続されている。
【0052】
第1の回生スナバ回路SN1は、スイッチ素子S1に逆並列に接続された第1のフリーホイールダイオードD1と、スイッチ素子S1に並列に接続された第1のスナバ回路とを備える。第1のスナバ回路は、第1のスナバダイオードD3と第1のスナバコンデ9ンサC3との直列回路を含む。また、回生スナバ回路SN1は、第1の電圧源であるコンデンサC1の正極側とスナバコンデンサC3間に接続される第1の回生回路を備える。第1の回生回路は、第3のスイッチ素子S3と、スイッチ素子S3とコンデンサC1の正極側間に接続される第1のリアクトルL1と、スイッチ素子S3とスナバコンデンサC3間に接続される第1の回生用ダイオードD5とを備える。
【0053】
第2の回生スナバ回路SN2は、第1の回生スナバ回路SN1と同様な構成を備えている。すなわち、第2の回生スナバ回路SN2は、スイッチ素子S2に逆並列に接続された第2のフリーホイールダイオードD2と、スイッチ素子S2に並列に接続された第2のスナバ回路とを備える。第2のスナバ回路は、第2のスナバダイオードD4と第2のスナバコンデンサC4の直列回路を含む。また、回生スナバ回路SN2は、第2の電圧源であるコンデンサC2の正極側とスナバコンデンサC4間に接続される第2の回生回路を備える。第2の回生回路は、第4のスイッチ素子S4と、スイッチ素子S4とコンデンサC2の正極側間に接続される第2のリアクトルL2と、スイッチ素子S4とスナバコンデンサC4間に接続される第2の回生用ダイオードD6とを備える。
【0054】
コンバータ回路は、さらに制御部CTを備え、この制御部CTはスイッチ素子S1〜S4をオンオフ制御するためのゲート信号G1〜G4を生成する。ゲート信号G1〜G4は、それぞれスイッチ素子S1〜S4のゲート端子に供給されている。
【0055】
次に、図7を参照して動作を説明する。
【0056】
第1の回生スナバ回路SN1の動作を説明する。
【0057】
toの直前では電流源であるリアクトルL3(トランスTの二次側巻線に接続されている)の作用により整流用ダイオードD9〜D12がフリーホイール状態にある。toでスイッチ素子S1がオンしたとき、一次巻線P1(P1a,P1b)、P2(P2a,P2b)のリーケージインダクタンスの減流作用により、スイッチ素子S1に流れる電流S1Idは一定の傾きで直線的に増加する。このため、スイッチング動作はZCS(Zero Current Switching)動作となる。
【0058】
また、スイッチ素子S1がオフしたとき、上記リーケージインダクタンスの蓄積エネルギーでスナバコンデンサC3が徐々に充電されていく。スナバコンデンサC3の充電電位VC3の変位は、充電期間の後半において上記リーケージインダクタンスとスナバコンデンサC3の共振系によるものとなり、最終的に2V(コンデンサC1の電位をVとする)にクランプされる。このため、サージ電圧がスイッチ素子S1に印加されることが防止され、スイッチ素子S1の両端電圧S1Vdsは、図7のように徐々に上昇する。したがって、スイッチング動作はZVS(Zero Voltage Switching)動作となる。
【0059】
スイッチ素子S1がオフしたときにスナバコンデンサC3に充電された電荷は、従来の回路のようにスナバ抵抗で消費されることなく、第1の電圧源であるコンデンサC1に回生される。
【0060】
すなわち、スイッチ素子S1がオンすると同時にスイッチ素子S3がオンする。このとき、スナバコンデンサC3と第1のリアクトルL1との共振系により、スナバコンデンサC3の充電電荷(電位は2V)に基づく回生電流(共振電流)の正極分がスイッチ素子S3に流れ、上記電荷はコンデンサC1(電位V)に回生される。スナバコンデンサC3の充電電位2VはコンデンサC1の充電電位Vの2倍であるため、回生電流(共振電流)がゼロとなったときにスナバコンデンサC3の充電電荷が全て回生される(共振式を解くことで明らかである)。なお、負極分は回生ダイオードD5の充電阻止により、再度スナバコンデンサC3を充電することはない。上記共振系に流れる回生電流がゼロになるまでの期間をt0−t1とすると、スイッチ素子S3がオンする期間は、このt0−t1の期間よりも長いTb(t0−t2)に設定される。
【0061】
このように、スイッチ素子S1がオンすると、スナバコンデンサC3の充電電荷は、従来のスナバ回路のようにスナバ抵抗で消費されることなく、第1の電圧源であるコンデンサC1に回生されるため、インバータ回路の効率を上げることができる。
【0062】
第2の回生スナバ回路SN2の動作についても、上記と同様である。
【0063】
次に、この発明の実施形態のDC−DCコンバータ回路について説明する。
【0064】
図8は、DC−DCコンバータ回路の一部回路図である。
【0065】
この回路図は、説明を簡略化するために、図6に示す回路から、出力回路OUTと、第1の回生スナバ回路SN1と、第2の回生スナバ回路SN2の記載を略し、さらに、制御部CTの内部の回路を詳細に示したものである。
【0066】
制御部CTは、PWM制御回路1と、このPWM制御回路1に電源電圧を供給する制御回路駆動電源V1と、PWM制御回路1と第1のスイッチ素子S1間に接続される第1のPWM信号生成回路2と、PWM制御回路1と第2のスイッチ素子S2間に接続される第1のPWM信号生成回路3とで構成される。
【0067】
第1のPWM信号生成回路2は、第2の一次巻線P2(P2a、P2b)のセンタータップを基準電位として第1のPWM制御信号で駆動され、第1のスイッチ素子S1に対して第1のPWM信号を供給する制御を行う第1のPWMスイッチ素子Q1と、第2の一次巻線P2(P2a、P2b)に直列的に接続される第1の定電流回路CC1とを備え、
第2のPWM信号生成回路3は、第2の一次巻線P2(P2a、P2b)のセンタータップを基準電位として第2のPWM制御信号で駆動され、第2のスイッチ素子S2に対して第2のPWM信号を供給する制御を行う第2のPWMスイッチ素子Q2と、第2の一次巻線P2(P2a、P2b)に直列的に接続される第2の定電流回路CC2とを備えている。
【0068】
第1のPWM信号生成回路2は、さらに、第1のスイッチ素子S1のゲートに第1のPWM信号を供給する、低出力インピーダンスバッファを兼ねるインバータP1と、第1の定電流回路CC1と第1のPWMスイッチ素子Q1間に順方向に接続されたダイオードD20と、第1の定電流回路CC1とインバータP1のゲート間に接続されたダイオードD21と、インバータP1のゲートに順バイアス電圧を与えるための抵抗R5と、スイッチ素子S1を駆動するための第1のゲート駆動電源V3とを備えている。
【0069】
第2のPWM信号生成回路3は、さらに、第2のスイッチ素子S2のゲートに第2のPWM信号を供給する、低出力インピーダンスバッファ回路を兼ねるインバータP2と、第2の定電流回路CC2と第2のPWMスイッチ素子Q2間に順方向に接続されたダイオードD24と、第2の定電流回路CC2とインバータP2のゲート間に接続されたダイオードD25と、インバータP2のゲートに順バイアス電圧を与えるための抵抗R6と、スイッチ素子S2を駆動するための第2のゲート駆動電源V4とを備えている。
【0070】
次に、動作を説明する。図9はタイムチャートである。
【0071】
時刻t0直前で、第1のPWMスイッチ素子Q1、第2のPWMスイッチ素子Q2ともゲート電圧はゼロである。それらのスイッチ素子はオフ状態にある。
【0072】
V3→CC1→D21→R5の経路で流れる一定電流Icc1による抵抗R5の電圧降下分R5×Icc1によって、インバータP1が駆動される。インバータP1の出力、すなわちスイッチ素子S1のゲート電圧はローレベル(ゼロ電圧)である。スイッチ素子S1はオフ状態であるから、トランスTの第2の一次巻線P2aの巻線電圧は発生しない。
【0073】
定電流回路CC1の両端電圧Vcc1は、V3−(R5×Icc1)である。
【0074】
時刻t0で、第1のPWMスイッチ素子Q1がオンすると、一定電流Icc1は、V3→CC1→D20→Q1→P2aに流通経路を変える(厳密には、一定電流Icc1は抵抗R5の経路にも流れるが、抵抗R5の経路のインピーダンスよりもPWMスイッチ素子Q1の経路のインピーダンスの方が遥かに小さいので、抵抗R5に分流する電流は無視できる)。抵抗R5の電圧降下、すなわちインバータP1のゲート電圧はゼロであり、スイッチ素子S1のゲート電圧はハイレベル(略V3の電圧)となる。しかし、スイッチ素子S1がオン動作するまでのディレー時間tbのため、スイッチ素子S1はすぐにオン状態にならず、第2の一次巻線P2aの巻線電圧は発生しない。このとき、定電流回路CC1の両端電圧Vcc1はV3である。
【0075】
ディレー時間tb後、スイッチ素子S1がオンする。このとき、一次巻線P2aの巻線電圧0.5V1が黒丸印の方向に発生する。ダイオードD21はこの電圧を逆阻止し、抵抗R5にマイナス電圧が発生するのを防止する。このとき定電流回路CC1の両端電圧Vcc1はV3+0.5V1である。この状態は、時刻t1でPWMスイッチ素子Q1のゲート電圧がゼロになるまでの期間tcの間継続する。
【0076】
時刻t1で、PWMスイッチ素子Q1のゲート電圧がゼロになり、同スイッチ素子Q1がオフすると、時刻t0直前と同様にスイッチ素子Q1、Q2ともゲート電圧はゼロとなり、オフする。定電流Icc1の流通経路は、V3→CC1→D21→R5に戻り、抵抗R5の電圧降下分R5×Icc1でインバータP1が駆動され、スイッチ素子S1は、そのゲート電圧がローレベルとなってオフする。一次巻線P2aには巻線電圧が発生せず、定電流回路CC1の両端電圧Vcc1は、V3−(R5×Icc1)となる。この状態は、時刻t2でスイッチ素子Q2のゲート電圧が与えられるまで継続する。
【0077】
時刻t2でスイッチ素子Q2のゲート電圧が与えられると、スイッチ素子Q2がオンして、次の半サイクルに移行するが、以下の動作は、上記の動作と全く同様である。なお、時刻t2移行の半サイクルにおけるtc期間においては、一次巻線P2bの巻線電圧の符号が逆転する。したがって、このとき、ダイオードD20は、この巻線電圧がスイッチ素子Q1の寄生ダイオードD22を経由して抵抗R5に印加されるのを阻止する。ダイオードD21も、時刻t0以降の半サイクルにおけるtc期間において一次巻線P2aの巻線電圧が抵抗R5に印加されるのを阻止する。
【0078】
図9に示されるように、定電流回路CC1の両端電圧Vcc1は、1サイクルの期間において大きく変動するが、ダイオードD20、D21に流れる電流は一定である。同様に、ダイオードD23、D24に流れる電流も一定である。このため、一次巻線P2a、P2bの巻線電圧の変動があっても、スイッチS1とS2とを駆動することができる。
【0079】
図10は、定電流回路CC1の回路例である。
【0080】
同図(A)は、定電圧ダイオードとトランジスタの組み合わせで定電流特性を得るものであり、同図(B)は、ジャンクションFETによる定電流特性を利用したものであり、同図(C)は、定電流ダイオードCRDを使用したものである。
【0081】
図11は、この発明の他の実施形態のDC−DCコンバータ回路の一部回路図である。
【0082】
構成において、図9と相違する部分は、電源V2を電源V1で兼用し、電源V3、V4を、コンデンサC1、コンデンサC2でそれぞれ兼用した点である。本構成では、電源V2〜V4を別途設ける必要がなくなる。
【0083】
図12は、この発明の他の実施形態のDC−DCコンバータ回路の一部回路図である。構成において、図12と相違する部分は、電源V3を、ダイオードD11とコンデンサC3で構成されるチャージポンプ回路を第2の一次巻線P2aに接続し、巻線電圧を1/2に降圧してインバータP1の電源電圧に利用している点である。同様に、電源V4を、ダイオードD12とコンデンサC4で構成されるチャージポンプ回路を第2の一次巻線P2bに接続し、巻線電圧を1/2に降圧してインバータP2の電源電圧に利用している点である。
【0084】
本実施形態では、巻線電圧を降圧する回路を設けているが、巻線電圧の大きさ次第で巻線電圧を昇圧する必要のある場合もある。そのような場合には昇圧回路を設ける。
【符号の説明】
【0085】
C1−第1の電圧源であるコンデンサ
C2−第2電圧源であるコンデンサ
V−電源
S1−第1のスイッチ素子
S2−第2のスイッチ素子
P1(P1a、P1b)−第1の一次巻線
P2(P2a、P2b)−第2の一次巻線
2−第1のPWM制御回路
3−第2のPWM制御回路
CC1−第1の定電流回路
CC2−第2の定電流回路
【技術分野】
【0001】
この発明は、フルブリッジ型やハーフブリッジ型等のコンバータ回路と異なる、新規な構成のDC−DCコンバータに関し、特に、同コンバータのスイッチ素子間の非絶縁化を行う回路に関する。
【背景技術】
【0002】
DC−DCコンバータ回路に使用される、従来から良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。これらのインバータ回路の概念図は図5に示されている。
【0003】
フルブリッジ型は、スイッチ素子S1〜S4をブリッジ接続して構成し、電源Vをブリッジ間に接続する。スイッチ素子S1、S4とスイッチ素子S2、S3とを交互にオンオフして、出力トランスの一次巻線Pに交番電流を流す(特許文献1参照)。
【0004】
ハーフブリッジ型は、スイッチ素子S1、S2にそれぞれ電圧源C1、C2を並列接続し、電圧源C1、C2間に電源Vを接続する。スイッチ素子S1、S2を交互にオンオフして、一次巻線Pに交番電流を流す(特許文献2参照)。
【0005】
センタータッププッシュプル型は、スイッチ素子S1、S2間に接続した一次巻線Pのセンタータップに電源Vを接続する。スイッチ素子S1、S2を交互にオンオフして、一次巻線Pに交番電流を流す(特許文献3参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特許公開2007−151225号
【特許文献2】特許公開2005−279774号
【特許文献3】特許公開2001−112253号
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかし、上記の各種インバータ回路は、以下の点で不都合がある。
【0008】
(1)フルブリッジ型
スイッチ素子を4個使うことになるため、コスト高となる。
【0009】
(2)ハーフブリッジ型
スイッチ素子は2個で良いが、各スイッチ素子S1、S2及び一次巻線Pに流れる電流はフルブリッジ型やセンタータッププッシュプル型に比較して2倍となる。このため、スイッチ素子やトランスの大型化と高価格が避けられない。
【0010】
(3)センタータッププッシュプル型
スイッチ素子は2個で良く、各スイッチ素子S1、S2及び一次巻線Pに流れる電流はフルブリッジ型と同じで大きくならない。しかし、電源Vを一次巻線Pのセンタータップに接続するため、巻線Pの左右の結合にリーケージインダクタンスが介在する。このため、第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。上記リーケージインダクタンスの存在のために、完全なクランプができず、第1のスイッチ素子に過大なサージ電圧が印加される不都合がある。
【0011】
この発明の目的は、スイッチ素子が2個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されないDC−DCコンバータ回路を提供することにある。また、この発明の他の目的は、制御部に電気信号を絶縁するためのフォトカプラやパルストランス等を不要とする低価格のDC−DCコンバータ回路を提供することにある。
【課題を解決するための手段】
【0012】
この発明に係るDC−DCコンバータ回路内に構成されるインバータ回路は図1に示すような基本構成を備える。
【0013】
インバータ回路は、スイッチ素子として、第1のスイッチ素子S1と、第2のスイッチ素子S2とを備える。これらのスイッチ素子は、半導体スイッチ素子で構成され、例えば、IGBT(絶縁ゲート形バイポーラトランジスタ)やMOS−FETで構成される。また、このインバータ回路は、前記第1のスイッチ素子S1と前記第2のスイッチ素子S2間に直列的に接続される第1の一次巻線P1を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。接続例として、第1の一次巻線P1は、第1のスイッチ素子S1と、第2のスイッチ素子S2のそれぞれの正極側に接続される。また、このインバータ回路は、電圧源を2つ備えている(図1では電圧源を電源として示している)。第1の電圧源である第1の電源V1は、前記第1の一次巻線P1が前記第2のスイッチ素子S2に接続される第1の接続点A1と前記第1のスイッチ素子S1間に接続される。これにより、第1の電源V1は、前記第1の一次巻線P1を介して前記第1のスイッチ素子S1に電圧を印加する。第2の電源V2は、前記第1の一次巻線P1が前記第1のスイッチ素子S1に接続される第2の接続点A2と前記第2のスイッチ素子S2間に接続される。これにより、第2の電源V2は、前記第1の一次巻線P1を介して前記第2のスイッチ素子S2に電圧を印加する。
【0014】
制御部は、前記第1のスイッチ素子S1と前記第2のスイッチ素子S2を交互にオンオフする制御を行う。
【0015】
以上の構成からなるインバータ回路を、この明細書では、カレントバランスドプッシュップル型(Current Balanced P.P)インバータ回路(「カレントバランスドプッシュップル」と「CBPP」は、いずれも登録商標)と称する。
【0016】
上記インバータ回路の変形例は、図2に示すように、次のように構成できる。
【0017】
すなわち、第1の電圧源(図2ではコンデンサC1)は、その正極側が前記第1の接続点に接続され、前記第2の電圧源(図2ではコンデンサC2)は、その正極側が前記第2の接続点に接続され、さらに、前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線P2を備える。また、前記第1の一次巻線P1のセンタータップと、前記第2の一次巻線P2のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線P1及び前記第2の一次巻線P2を介してエネルギー供給する電源Vを備える。
【0018】
上記の構成では、電源Vから第1の電圧源と第2の電圧源に対して常時充電電流が流れる(エネルギーが供給される)。第1のスイッチ素子S1がオンすると、第1の電圧源から第1の一次巻線P1を介して第1のスイッチ素子S1に流れる電流成分と、第2の電圧源から第2の一次巻線P2を介して第1のスイッチ素子S1に流れる電流成分とが合成され、この合成された電流が第1のスイッチ素子S1に流れる。言い換えると、第1のスイッチ素子S1に流れる電流は、第1の一次巻線P1と第2の一次巻線P2に分流(shunt)する。
【0019】
このインバータ回路は、スナバ回路と回生回路を備えることで、ZVS(Zero Voltage Switching)動作を可能にし、且つ損失を低減することができる。スナバ回路は、前記第1のスイッチ素子S1に並列に接続され、第1のスナバダイオードと第1のスナバコンデンサの直列回路を含む第1のスナバ回路と、前記第2のスイッチ素子に並列に接続され、第2のスナバダイオードと第2のスナバコンデンサの直列回路を含む第2のスナバ回路とで構成される。第1のスナバ回路の動作は以下の通りである。
【0020】
第1のスイッチ素子S1がオフ(ターンオフ)すると、トランスのリーケージインダクタンスの作用により第1のスナバコンデンサに充電電流が流れ、サージ電圧成分がこのコンデンサに充電される。このときの充電電圧の変化は徐々に上昇することになるため、スイッチング動作はZVS動作となる。一方、第1のスイッチ素子がオン(ターンオン)すると、トランスのリーケージインダクタンスの減流作用により、電流が直線状に傾斜して上昇することになるため、スイッチング動作はZCS(Zero Current Switching)動作となる。このとき、第1のスナバコンデンサの充電電荷は第1のスナバダイオードの阻止により第1のスイッチ素子S1を介して放電されることはなく、第1の回生回路により第1の電圧源に回生される。なお、回生回路を備えない一般的なスナバ回路では、第1のスナバコンデンサに並列にスナバ抵抗Rs1が接続されており、スナバコンデンサの充電電荷はスナバ抵抗Rs1に放電する。放電電流ifによってこのスナバ抵抗Rs1が発熱する(if×if ×Rs1)。このため、回生回路を備えない一般的なスナバ回路では熱損失が大きく、インバータ回路は効率が低くなる。
【0021】
スナバ抵抗Rs1を接続せずに、第1の回生回路を設けることができる。第1の回生回路では、第1のスナバコンデンサの充電電荷を第1の電圧源に回生する。
【0022】
第1の回生回路は、前記第1の電圧源の正極側と前記第1のスナバコンデンサ間に接続される。第1の回生回路は、第3のスイッチ素子S3と、前記第3のスイッチ素子S3と前記第1の電圧源の正極側間に接続される第1のリアクトルと、前記第3のスイッチ素子S3と前記第1のスナバコンデンサ間に接続され第1のスナバコンデンサの充電を阻止する第1の回生用ダイオードとを含んでいる。制御部は、前記第1のスイッチ素子S1のオン期間内に前記第3のスイッチ素子S3をオンする制御を行う。それにより、第1のスナバコンデンサに蓄積された電荷を第1の電圧源に回生させる。回生によりインバータ回路を高効率にできる。
【0023】
第2のスナバ回路と第2の回生回路は、上記第1のスナバ回路と第1の回生回路と同様な構成を備える。
【0024】
上記インバータ回路を備えるこの発明のDC−DCコンバータ回路は、上記の構成において、さらに次の構成を備えている。
【0025】
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第1、第2のPWM制御信号を生成するPWM制御回路と、
前記PWM制御回路と前記第1のスイッチ素子間に接続される第1のPWM信号生成回路と、
前記PWM制御回路と前記第2のスイッチ素子間に接続される第2のPWM信号生成回路と、を備え、
前記第1のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第1のPWM制御信号で駆動され、前記第1のスイッチ素子に対して第1のPWM信号を供給する第1のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第1の定電流回路とを備え、
前記第2のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第2のPWM制御信号で駆動され、前記第2のスイッチ素子に対して第2のPWM信号を供給する第2のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第2の定電流回路とを備える。
【0026】
CBPP回路では、前記第2の一次巻線には、第1のスイッチ素子、第2のスイッチ素子のオンオフに同期して変動する誘起電圧が発生する。この電圧のため、第1のスイッチ素子と第2のスイッチ素子の基準電位が同一とならず、それゆえ、これらのスイッチ素子の基準電位端子を接続することができない。そこで、この発明では、第1の定電流回路と第2の定電流回路を第2の一次巻線に直列的に接続することで、第2の一次巻線に誘起する電圧の変動を緩衝し、これにより、相対的に高価なフォトカプラやパルストランス等を用いなくても第1のスイッチ素子と第2のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【発明の効果】
【0027】
この発明によれば、スイッチ素子が2個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されない。また、スナバ回路と回生回路を接続することにより、スイッチ素子のZVS動作を可能にし、且つ、損失を減らすことができる。また、CBPP回路において、フォトカプラ等を用いて信号の絶縁化をしなくても第1のスイッチ素子と第2のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【図面の簡単な説明】
【0028】
【図1】この発明のDC−DCコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路(CBPP型インバータ回路)の概念図
【図2】CBPP型インバータ回路の一例の基本構成図
【図3】上記インバータ回路の動作を説明するための図
【図4】タイムチャート
【図5】各インバータ回路の概念図
【図6】CBPP型インバータ回路を採用したDC−DCコンバータ回路の回路図
【図7】タイムチャート
【図8】この発明の実施形態であるDC−DCコンバータ回路の一部回路図
【図9】タイムチャート
【図10】定電流回路の回路例
【図11】この発明の他の実施形態であるDC−DCコンバータ回路の一部回路図
【図12】この発明の他の実施形態であるDC−DCコンバータ回路の一部回路図
【発明を実施するための形態】
【0029】
図1は、この発明のDC−DCコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路(CBPP型インバータ回路)の概念図である。
【0030】
このインバータ回路は、第1のスイッチ素子S1と、第2のスイッチ素子S2と、第1のスイッチ素子S1と第2のスイッチ素子S2間に直列的に接続される第1の一次巻線P1を備えさらに出力電圧を得るための二次巻線を備える出力トランス(図示せず)と、を備えている。
【0031】
また、このインバータ回路は、第1の一次巻線P1が第2のスイッチ素子S2に接続される第1の接続点A1と第1のスイッチS1素子間に接続され、第1の一次巻線P1を介して第1のスイッチ素子S1に電圧を印加する第1の電源V1と、
第1の一次巻線P1が第1のスイッチ素子S1に接続される第2の接続点A2と第2のスイッチ素子S2間に接続され、第1の一次巻線P1を介して第2のスイッチ素子S2に電圧を印加する第2の電源V2と、を備えている。
【0032】
第1のスイッチ素子S1と第2のスイッチ素子S2は、制御部(図示しない)によって交互にオンオフされる。
【0033】
上記インバータ回路において、第1のスイッチ素子S1がオンすると、第1の一次巻線P1に第1の電源V1から左方向に電流ID1が流れ、第2のスイッチ素子S2がオンすると、第1の一次巻線P1に第2の電源V2から右方向に電流ID2が流れる。第1のスイッチ素子S1と第2のスイッチ素子S2を交互にオンオフすることで、第1の一次巻線P1に電流ID1と電流ID2が交互に流れるから、トランスの二次巻線に交流出力電圧が発生する。
【0034】
図2は、CBPP型インバータ回路の一例の基本構成図を示す。この回路は、2つの一次巻線を用いたインバータ回路である。
【0035】
このインバータ回路は、図1の第1の電源V1が第1の電圧源であるコンデンサC1に置き換えられ、図1の第2の電源V2が第2の電圧源であるコンデンサC2に置き換えられている。
【0036】
また、第1の電圧源C1の負極側と第2の電圧源C2の負極側間に第2の一次巻線P2が接続されている。
【0037】
また、第1の一次巻線P1のセンタータップと第2の一次巻線P2のセンタータップ間に、第1の電圧源C1と第2の電圧源C2に対して第1の一次巻線P1及び第2の一次巻線P2を介してエネルギー供給する電源Vを備えている。
【0038】
図3は、上記インバータ回路の動作を説明するための図であり、図4はタイムチャートである。図4において、期間Dは第1のスイッチ素子S1又は第2のスイッチ素子S2がオンする期間である。この期間Dの最大値はここでは0.5である。期間(0.5−D)は、スイッチ素子S1、S2が共にオフしている休止期間である。
【0039】
図3において、第1の一次巻線P1は、センタータップを中心に巻線P1aとP1bで構成され、第2の一次巻線P2は、センタータップを中心に巻線P2aとP2bで構成される。なお、トランスTの二次巻線Sには、ダイオードブリッジ整流回路が接続されて全体としてDC−DCコンバータ回路が構成され、さらに、整流出力を平滑するリアクトルL0と負荷R0が接続されている。その他の構成は図2と同様である。
【0040】
第1のスイッチ素子S1がオンして、第1の電圧源であるコンデンサC1と第2の電圧源であるコンデンサC2により、第1の一次巻線P1、第2の一次巻線P2にそれぞれ電圧Vが印加され、二次巻線Sに出力電圧Vsが発生すると、負荷R0に出力電流I0が流れる。これにより、一次巻線P1、P2にはそれぞれ0.5I0・aが流れる(トランスの巻線比=1:a)。このとき、コンデンサC1からスイッチ素子S1に流れる電流と、コンデンサC2からスイッチ素子S1に流れる電流とを合成した素子電流ID1は、
ID1=I0・aである。
【0041】
コンデンサC1、コンデンサC2の充電電流(直流)Ic1′、Ic2′は、それぞれ出力電力を電源電圧で除したIiの半分(0.5Ii)である。したがって、コンデンサC1、コンデンサC2に流れる合成電流Ic1、Ic2は、それぞれ放電電流−充電電流=0.5(ID1−Ii)となる。
【0042】
一方、一次巻線P1a、P2bに流れる電流は充電電流が減算されたものとなり、一次巻線P1b、P2aに流れる電流は充電電流が加算されたものとなる。すなわち、
IP1a,Ip2b=0.5(ID1−Ii)
IP1b,Ip2a=0.5(ID1+Ii)
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子S1、S2が交互にオンオフすることで(転流することで)平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。
【0043】
また、電源Vから見て、P1a,P1b,P2a,P2bの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスTを直接、励磁することはない。また、一次巻線P1とP2にそれぞれ流入する充電電流Ic1′とIc2′は逆方向であるため、コアが直流磁化するという問題もない。
【0044】
上記の構成で、第1の一次巻線P1と第2の一次巻線P2にそれぞれ印加される交番電圧は電源電圧Vとなり、フルブリッジ型と同じとなる。また、第1の一次巻線P1と第2の一次巻線P2に設けたセンタータップは電源Vからのエネルギー供給用であり、出力電力供給には、図3の太線で示す電流が流れることによって、第1の一次巻線P1と第2の一次巻線P2の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、P1aとP1b間のリーケージインダクタンス、及びP2aとP3b間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、P1aとP1b間、P2aとP2b間、P1とP2間を密結合させる必要がない。また、電源Vからは、コンデンサC1、C2に対して、常時、充電電流0.5Iiが第1の一次巻線P1と第2の一次巻線P2を介して流れている。この充電時においては、それらの巻線P1、P2間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Vから供給される電流Iiは連続した直流となる。そのため、電源Vとしては、リップル成分を嫌う(リップルにより寿命特性を悪くする)電池、例えば燃料電池を使用することができる。なお、第1の一次巻線P1と二次巻線Sとの結合、及び第2の一次巻線P2二次巻線Sとの結合は、分流を平衡させることが必要であることから対称でなければならない。
【0045】
図5は、参考のため、フルブリッジ型、ハーフブリッジ型、センタータッププッシュプル型、カレントバランスドプッシュプル型の各インバータ回路の概念図を示したものである。
【0046】
上記説明のように、本実施形態のカレントバランスドプッシュプル型インバータ回路では、スイッチ素子が2個で良く、各スイッチ素子に流入する電流がハーフブリッジ型に比較して2分の1で良く、また、スイッチ素子に過大なサージ電圧が印加されない利点がある。さらに、電源Vには、リップル成分を嫌う(リップルにより寿命特性を悪くする)電池、例えば燃料電池を使用することができる。
【0047】
次に、CBPP型インバータ回路を採用したDC−DCコンバータ回路例の具体的な構成図について説明する。
【0048】
図6は、CBPP型インバータ回路を採用したDC−DCコンバータ回路の回路図である。図7はタイムチャートである。
【0049】
このコンバータ回路は、CBPP型インバータ回路INVと、該インバータ回路INVの交流出力を整流して負荷に出力する出力回路OUTと、第1の回生スナバ回路SN1と、第2の回生スナバ回路SN2とを備えている。
【0050】
インバータ回路INVは、図2又は図3に示す回路と同一である(図6と図3では、コンデンサC1とC2の表示位置がお互いに逆である)。インバータ回路INVの第1のスイッチ素子S1には、第1の回生スナバ回路SN1が接続され、第2のスイッチ素子S2には、第2の回生スナバ回路SN2が接続されている。なお、第1のスイッチ素子S1、第2のスイッチ素子S2には、半導体スイッチ素子、例えばIGBTやMOS−FET等が使用される。
【0051】
出力回路OUTは、トランスTの二次巻線Sに接続された整流用ダイオードD9〜D12と、平滑用のリアクトルL3及びコンデンサC5と、で構成され、出力回路OUTに負荷R0が接続されている。
【0052】
第1の回生スナバ回路SN1は、スイッチ素子S1に逆並列に接続された第1のフリーホイールダイオードD1と、スイッチ素子S1に並列に接続された第1のスナバ回路とを備える。第1のスナバ回路は、第1のスナバダイオードD3と第1のスナバコンデ9ンサC3との直列回路を含む。また、回生スナバ回路SN1は、第1の電圧源であるコンデンサC1の正極側とスナバコンデンサC3間に接続される第1の回生回路を備える。第1の回生回路は、第3のスイッチ素子S3と、スイッチ素子S3とコンデンサC1の正極側間に接続される第1のリアクトルL1と、スイッチ素子S3とスナバコンデンサC3間に接続される第1の回生用ダイオードD5とを備える。
【0053】
第2の回生スナバ回路SN2は、第1の回生スナバ回路SN1と同様な構成を備えている。すなわち、第2の回生スナバ回路SN2は、スイッチ素子S2に逆並列に接続された第2のフリーホイールダイオードD2と、スイッチ素子S2に並列に接続された第2のスナバ回路とを備える。第2のスナバ回路は、第2のスナバダイオードD4と第2のスナバコンデンサC4の直列回路を含む。また、回生スナバ回路SN2は、第2の電圧源であるコンデンサC2の正極側とスナバコンデンサC4間に接続される第2の回生回路を備える。第2の回生回路は、第4のスイッチ素子S4と、スイッチ素子S4とコンデンサC2の正極側間に接続される第2のリアクトルL2と、スイッチ素子S4とスナバコンデンサC4間に接続される第2の回生用ダイオードD6とを備える。
【0054】
コンバータ回路は、さらに制御部CTを備え、この制御部CTはスイッチ素子S1〜S4をオンオフ制御するためのゲート信号G1〜G4を生成する。ゲート信号G1〜G4は、それぞれスイッチ素子S1〜S4のゲート端子に供給されている。
【0055】
次に、図7を参照して動作を説明する。
【0056】
第1の回生スナバ回路SN1の動作を説明する。
【0057】
toの直前では電流源であるリアクトルL3(トランスTの二次側巻線に接続されている)の作用により整流用ダイオードD9〜D12がフリーホイール状態にある。toでスイッチ素子S1がオンしたとき、一次巻線P1(P1a,P1b)、P2(P2a,P2b)のリーケージインダクタンスの減流作用により、スイッチ素子S1に流れる電流S1Idは一定の傾きで直線的に増加する。このため、スイッチング動作はZCS(Zero Current Switching)動作となる。
【0058】
また、スイッチ素子S1がオフしたとき、上記リーケージインダクタンスの蓄積エネルギーでスナバコンデンサC3が徐々に充電されていく。スナバコンデンサC3の充電電位VC3の変位は、充電期間の後半において上記リーケージインダクタンスとスナバコンデンサC3の共振系によるものとなり、最終的に2V(コンデンサC1の電位をVとする)にクランプされる。このため、サージ電圧がスイッチ素子S1に印加されることが防止され、スイッチ素子S1の両端電圧S1Vdsは、図7のように徐々に上昇する。したがって、スイッチング動作はZVS(Zero Voltage Switching)動作となる。
【0059】
スイッチ素子S1がオフしたときにスナバコンデンサC3に充電された電荷は、従来の回路のようにスナバ抵抗で消費されることなく、第1の電圧源であるコンデンサC1に回生される。
【0060】
すなわち、スイッチ素子S1がオンすると同時にスイッチ素子S3がオンする。このとき、スナバコンデンサC3と第1のリアクトルL1との共振系により、スナバコンデンサC3の充電電荷(電位は2V)に基づく回生電流(共振電流)の正極分がスイッチ素子S3に流れ、上記電荷はコンデンサC1(電位V)に回生される。スナバコンデンサC3の充電電位2VはコンデンサC1の充電電位Vの2倍であるため、回生電流(共振電流)がゼロとなったときにスナバコンデンサC3の充電電荷が全て回生される(共振式を解くことで明らかである)。なお、負極分は回生ダイオードD5の充電阻止により、再度スナバコンデンサC3を充電することはない。上記共振系に流れる回生電流がゼロになるまでの期間をt0−t1とすると、スイッチ素子S3がオンする期間は、このt0−t1の期間よりも長いTb(t0−t2)に設定される。
【0061】
このように、スイッチ素子S1がオンすると、スナバコンデンサC3の充電電荷は、従来のスナバ回路のようにスナバ抵抗で消費されることなく、第1の電圧源であるコンデンサC1に回生されるため、インバータ回路の効率を上げることができる。
【0062】
第2の回生スナバ回路SN2の動作についても、上記と同様である。
【0063】
次に、この発明の実施形態のDC−DCコンバータ回路について説明する。
【0064】
図8は、DC−DCコンバータ回路の一部回路図である。
【0065】
この回路図は、説明を簡略化するために、図6に示す回路から、出力回路OUTと、第1の回生スナバ回路SN1と、第2の回生スナバ回路SN2の記載を略し、さらに、制御部CTの内部の回路を詳細に示したものである。
【0066】
制御部CTは、PWM制御回路1と、このPWM制御回路1に電源電圧を供給する制御回路駆動電源V1と、PWM制御回路1と第1のスイッチ素子S1間に接続される第1のPWM信号生成回路2と、PWM制御回路1と第2のスイッチ素子S2間に接続される第1のPWM信号生成回路3とで構成される。
【0067】
第1のPWM信号生成回路2は、第2の一次巻線P2(P2a、P2b)のセンタータップを基準電位として第1のPWM制御信号で駆動され、第1のスイッチ素子S1に対して第1のPWM信号を供給する制御を行う第1のPWMスイッチ素子Q1と、第2の一次巻線P2(P2a、P2b)に直列的に接続される第1の定電流回路CC1とを備え、
第2のPWM信号生成回路3は、第2の一次巻線P2(P2a、P2b)のセンタータップを基準電位として第2のPWM制御信号で駆動され、第2のスイッチ素子S2に対して第2のPWM信号を供給する制御を行う第2のPWMスイッチ素子Q2と、第2の一次巻線P2(P2a、P2b)に直列的に接続される第2の定電流回路CC2とを備えている。
【0068】
第1のPWM信号生成回路2は、さらに、第1のスイッチ素子S1のゲートに第1のPWM信号を供給する、低出力インピーダンスバッファを兼ねるインバータP1と、第1の定電流回路CC1と第1のPWMスイッチ素子Q1間に順方向に接続されたダイオードD20と、第1の定電流回路CC1とインバータP1のゲート間に接続されたダイオードD21と、インバータP1のゲートに順バイアス電圧を与えるための抵抗R5と、スイッチ素子S1を駆動するための第1のゲート駆動電源V3とを備えている。
【0069】
第2のPWM信号生成回路3は、さらに、第2のスイッチ素子S2のゲートに第2のPWM信号を供給する、低出力インピーダンスバッファ回路を兼ねるインバータP2と、第2の定電流回路CC2と第2のPWMスイッチ素子Q2間に順方向に接続されたダイオードD24と、第2の定電流回路CC2とインバータP2のゲート間に接続されたダイオードD25と、インバータP2のゲートに順バイアス電圧を与えるための抵抗R6と、スイッチ素子S2を駆動するための第2のゲート駆動電源V4とを備えている。
【0070】
次に、動作を説明する。図9はタイムチャートである。
【0071】
時刻t0直前で、第1のPWMスイッチ素子Q1、第2のPWMスイッチ素子Q2ともゲート電圧はゼロである。それらのスイッチ素子はオフ状態にある。
【0072】
V3→CC1→D21→R5の経路で流れる一定電流Icc1による抵抗R5の電圧降下分R5×Icc1によって、インバータP1が駆動される。インバータP1の出力、すなわちスイッチ素子S1のゲート電圧はローレベル(ゼロ電圧)である。スイッチ素子S1はオフ状態であるから、トランスTの第2の一次巻線P2aの巻線電圧は発生しない。
【0073】
定電流回路CC1の両端電圧Vcc1は、V3−(R5×Icc1)である。
【0074】
時刻t0で、第1のPWMスイッチ素子Q1がオンすると、一定電流Icc1は、V3→CC1→D20→Q1→P2aに流通経路を変える(厳密には、一定電流Icc1は抵抗R5の経路にも流れるが、抵抗R5の経路のインピーダンスよりもPWMスイッチ素子Q1の経路のインピーダンスの方が遥かに小さいので、抵抗R5に分流する電流は無視できる)。抵抗R5の電圧降下、すなわちインバータP1のゲート電圧はゼロであり、スイッチ素子S1のゲート電圧はハイレベル(略V3の電圧)となる。しかし、スイッチ素子S1がオン動作するまでのディレー時間tbのため、スイッチ素子S1はすぐにオン状態にならず、第2の一次巻線P2aの巻線電圧は発生しない。このとき、定電流回路CC1の両端電圧Vcc1はV3である。
【0075】
ディレー時間tb後、スイッチ素子S1がオンする。このとき、一次巻線P2aの巻線電圧0.5V1が黒丸印の方向に発生する。ダイオードD21はこの電圧を逆阻止し、抵抗R5にマイナス電圧が発生するのを防止する。このとき定電流回路CC1の両端電圧Vcc1はV3+0.5V1である。この状態は、時刻t1でPWMスイッチ素子Q1のゲート電圧がゼロになるまでの期間tcの間継続する。
【0076】
時刻t1で、PWMスイッチ素子Q1のゲート電圧がゼロになり、同スイッチ素子Q1がオフすると、時刻t0直前と同様にスイッチ素子Q1、Q2ともゲート電圧はゼロとなり、オフする。定電流Icc1の流通経路は、V3→CC1→D21→R5に戻り、抵抗R5の電圧降下分R5×Icc1でインバータP1が駆動され、スイッチ素子S1は、そのゲート電圧がローレベルとなってオフする。一次巻線P2aには巻線電圧が発生せず、定電流回路CC1の両端電圧Vcc1は、V3−(R5×Icc1)となる。この状態は、時刻t2でスイッチ素子Q2のゲート電圧が与えられるまで継続する。
【0077】
時刻t2でスイッチ素子Q2のゲート電圧が与えられると、スイッチ素子Q2がオンして、次の半サイクルに移行するが、以下の動作は、上記の動作と全く同様である。なお、時刻t2移行の半サイクルにおけるtc期間においては、一次巻線P2bの巻線電圧の符号が逆転する。したがって、このとき、ダイオードD20は、この巻線電圧がスイッチ素子Q1の寄生ダイオードD22を経由して抵抗R5に印加されるのを阻止する。ダイオードD21も、時刻t0以降の半サイクルにおけるtc期間において一次巻線P2aの巻線電圧が抵抗R5に印加されるのを阻止する。
【0078】
図9に示されるように、定電流回路CC1の両端電圧Vcc1は、1サイクルの期間において大きく変動するが、ダイオードD20、D21に流れる電流は一定である。同様に、ダイオードD23、D24に流れる電流も一定である。このため、一次巻線P2a、P2bの巻線電圧の変動があっても、スイッチS1とS2とを駆動することができる。
【0079】
図10は、定電流回路CC1の回路例である。
【0080】
同図(A)は、定電圧ダイオードとトランジスタの組み合わせで定電流特性を得るものであり、同図(B)は、ジャンクションFETによる定電流特性を利用したものであり、同図(C)は、定電流ダイオードCRDを使用したものである。
【0081】
図11は、この発明の他の実施形態のDC−DCコンバータ回路の一部回路図である。
【0082】
構成において、図9と相違する部分は、電源V2を電源V1で兼用し、電源V3、V4を、コンデンサC1、コンデンサC2でそれぞれ兼用した点である。本構成では、電源V2〜V4を別途設ける必要がなくなる。
【0083】
図12は、この発明の他の実施形態のDC−DCコンバータ回路の一部回路図である。構成において、図12と相違する部分は、電源V3を、ダイオードD11とコンデンサC3で構成されるチャージポンプ回路を第2の一次巻線P2aに接続し、巻線電圧を1/2に降圧してインバータP1の電源電圧に利用している点である。同様に、電源V4を、ダイオードD12とコンデンサC4で構成されるチャージポンプ回路を第2の一次巻線P2bに接続し、巻線電圧を1/2に降圧してインバータP2の電源電圧に利用している点である。
【0084】
本実施形態では、巻線電圧を降圧する回路を設けているが、巻線電圧の大きさ次第で巻線電圧を昇圧する必要のある場合もある。そのような場合には昇圧回路を設ける。
【符号の説明】
【0085】
C1−第1の電圧源であるコンデンサ
C2−第2電圧源であるコンデンサ
V−電源
S1−第1のスイッチ素子
S2−第2のスイッチ素子
P1(P1a、P1b)−第1の一次巻線
P2(P2a、P2b)−第2の一次巻線
2−第1のPWM制御回路
3−第2のPWM制御回路
CC1−第1の定電流回路
CC2−第2の定電流回路
【特許請求の範囲】
【請求項1】
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第1のスイッチ素子と前記第2のスイッチ素子間に直列的に接続される第1の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスと、
前記第1の一次巻線が前記第2のスイッチ素子に接続される第1の接続点と前記第1のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第1のスイッチ素子に電圧を印加する第1の電圧源と、
前記第1の一次巻線が前記第1のスイッチ素子に接続される第2の接続点と前記第2のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第2のスイッチ素子に電圧を印加する第2の電圧源と、
前記第1のスイッチ素子と前記第2のスイッチ素子を交互にオンオフするPWM信号を出力する制御部と、を備え、
前記第1の電圧源は、正極側が前記第1の接続点に接続され、
前記第2の電圧源は、正極側が前記第2の接続点に接続され、さらに、
前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線と、
前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線及び前記第2の一次巻線を介してエネルギー供給する電源と、を備え、
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第1、第2のPWM制御信号を生成するPWM制御回路と、
前記PWM制御回路と前記第1のスイッチ素子間に接続される第1のPWM信号生成回路と、
前記PWM制御回路と前記第2のスイッチ素子間に接続される第2のPWM信号生成回路と、を備え、
前記第1のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第1のPWM制御信号で駆動され、前記第1のスイッチ素子に対して第1のPWM信号を供給する制御を行う第1のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第1の定電流回路とを備え、
前記第2のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第2のPWM制御信号で駆動され、前記第2のスイッチ素子に対して第2のPWM信号を供給する制御を行う第2のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第2の定電流回路とを備えたことを特徴とするDC−DCコンバータ回路。
【請求項2】
前記第1のPWM信号生成回路は、前記第1のPWM信号を前記第1のスイッチ素子に供給する第1の駆動回路と、前記第1のPWMスイッチ素子及び前記第1の駆動回路に電源電圧を供給する第1の電源回路とを備え、
前記第2のPWM信号生成回路は、前記第2のPWM信号を前記第2のスイッチ素子に供給する第2の駆動回路と、前記第2のPWMスイッチ素子及び前記第2の駆動回路に電源電圧を供給する第2の電源回路とを備えている、請求項1記載のDC−DCコンバータ回路。
【請求項3】
前記第1の電源回路は、前記第1の電圧源で兼用し、
前記第2の電源回路は、前記第2の電圧源で兼用した、請求項2記載のDC−DCコンバータ回路。
【請求項4】
前記PWM制御回路の電源回路を前記電源で兼用した、請求項3記載のDC−DCコンバータ回路。
【請求項5】
前記第1、第2の電源回路は、前記第2の一次巻線の巻線電圧を降圧する降圧回路又は昇圧する昇圧回路で構成した請求項2記載のDC−DCコンバータ回路。
【請求項1】
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第1のスイッチ素子と前記第2のスイッチ素子間に直列的に接続される第1の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスと、
前記第1の一次巻線が前記第2のスイッチ素子に接続される第1の接続点と前記第1のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第1のスイッチ素子に電圧を印加する第1の電圧源と、
前記第1の一次巻線が前記第1のスイッチ素子に接続される第2の接続点と前記第2のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第2のスイッチ素子に電圧を印加する第2の電圧源と、
前記第1のスイッチ素子と前記第2のスイッチ素子を交互にオンオフするPWM信号を出力する制御部と、を備え、
前記第1の電圧源は、正極側が前記第1の接続点に接続され、
前記第2の電圧源は、正極側が前記第2の接続点に接続され、さらに、
前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線と、
前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線及び前記第2の一次巻線を介してエネルギー供給する電源と、を備え、
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第1、第2のPWM制御信号を生成するPWM制御回路と、
前記PWM制御回路と前記第1のスイッチ素子間に接続される第1のPWM信号生成回路と、
前記PWM制御回路と前記第2のスイッチ素子間に接続される第2のPWM信号生成回路と、を備え、
前記第1のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第1のPWM制御信号で駆動され、前記第1のスイッチ素子に対して第1のPWM信号を供給する制御を行う第1のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第1の定電流回路とを備え、
前記第2のPWM信号生成回路は、前記第2の一次巻線のセンタータップを基準電位として前記第2のPWM制御信号で駆動され、前記第2のスイッチ素子に対して第2のPWM信号を供給する制御を行う第2のPWMスイッチ素子と、前記第2の一次巻線に直列的に接続される第2の定電流回路とを備えたことを特徴とするDC−DCコンバータ回路。
【請求項2】
前記第1のPWM信号生成回路は、前記第1のPWM信号を前記第1のスイッチ素子に供給する第1の駆動回路と、前記第1のPWMスイッチ素子及び前記第1の駆動回路に電源電圧を供給する第1の電源回路とを備え、
前記第2のPWM信号生成回路は、前記第2のPWM信号を前記第2のスイッチ素子に供給する第2の駆動回路と、前記第2のPWMスイッチ素子及び前記第2の駆動回路に電源電圧を供給する第2の電源回路とを備えている、請求項1記載のDC−DCコンバータ回路。
【請求項3】
前記第1の電源回路は、前記第1の電圧源で兼用し、
前記第2の電源回路は、前記第2の電圧源で兼用した、請求項2記載のDC−DCコンバータ回路。
【請求項4】
前記PWM制御回路の電源回路を前記電源で兼用した、請求項3記載のDC−DCコンバータ回路。
【請求項5】
前記第1、第2の電源回路は、前記第2の一次巻線の巻線電圧を降圧する降圧回路又は昇圧する昇圧回路で構成した請求項2記載のDC−DCコンバータ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−229273(P2011−229273A)
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願番号】特願2010−96652(P2010−96652)
【出願日】平成22年4月20日(2010.4.20)
【出願人】(000144393)株式会社三社電機製作所 (95)
【Fターム(参考)】
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願日】平成22年4月20日(2010.4.20)
【出願人】(000144393)株式会社三社電機製作所 (95)
【Fターム(参考)】
[ Back to top ]