【課題】本発明は、段差の影響を改善して信頼性に優れた大容量の積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように配置され幅方向に印刷幅が異なるように交互に積層される第１及び第２の内部電極と、を含み、上記第１の内部電極と第２の内部電極の幅の差の比率が２０〜８０％である積層セラミック電子部品及びその製造方法を提供する。
本発明によると、静電容量の大容量化を具現し且つ段差の影響を減らしてクラック発生を減少させ、耐電圧特性と信頼性に優れた大容量の積層セラミック電子部品を具現することができる。 （もっと読む）

【課題】直流抵抗特性及びインピーダンス特性に優れ、安くて生産性の高い積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明はセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記セラミック本体の内部にコイル構造を形成する内部導体とを含み、上記コイルの中心軸は上記外部電極を連結する方向と平行で、上記内部導体は上記コイルの中心軸と垂直に積層されたビア導体を含み、上記ビア導体の一面の面積に対する他面の面積の比は０．９以上１．１以下であることを特徴とする。 （もっと読む）

【課題】電極の積層方向に直列接続された複数のコンデンサを備える静電容量素子において、電気的特性を向上させることを目的とする。また、その静電容量素子を用いることにより、信頼性に優れた共振回路を提供することを目的する。
【解決手段】誘電体層３と、誘電体層３を介して積層され、静電容量をなす電極本体の中心が積層方向の直線上に配置されるように配置された少なくとも３以上の内部電極とにより２つ以上のコンデンサにより容量素子本体２を構成する。この容量素子本体２では、該２つ以上のコンデンサが内部電極の積層方向に直列接続される。そして、容量素子本体２の側面に、静電容量をなす電極本体に電気的に接続された外部端子２０〜２３を形成する。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の積層セラミックキャパシタは、セラミック素体と、このセラミック素体の内部に形成され、セラミック素体の第１面に露出し、この第１面に露出した領域のうち一部が重畳される引出部を有する第１及び第２内部電極１２１，１２２と、セラミック素体の第１面に形成され、引出部とそれぞれ連結される外部電極１３１、１３２と、セラミック素体１１０の第１面、この第１面と連結された第３面及び第４面にそれぞれ形成される絶縁層１４１〜１４４とを含む。上記引出部は、セラミック素体の第３面又は第４面と所定の間隔をおいて形成することができる。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】外層部２４における外層ダミー導体７同士の間隔をｄ１、内層部における第１および第２の内部電極３および４の間隔をｄ２、としたとき、１．７ｄ２≦ｄ１を満足するようにする。このように、外層部２４における外層ダミー導体７の密度を低減することにより、焼成前のプレス時において外層ダミー導体７による内部電極３，４の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができ、ＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。 （もっと読む）

【課題】本発明は積層セラミック電子部品に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内に形成された第１及び第２内部電極層と、を含み、上記誘電体層の平均厚さをｔ_ｄ、上記第１又は第２内部電極層の最大厚さをｔ_ｍａｘ、最小厚さをｔ_ｍｉｎとしたとき、ｔ_ｄ≦０．６μｍ、（ｔ_ｍａｘ−ｔ_ｍｉｎ）／ｔ_ｄ＜０．３０を満たす積層セラミック電子部品を提供する。
本発明によると、内部電極層の厚さを均一化して耐電圧特性を向上させるとともに、信頼性に優れた大容量の積層セラミック電子部品を実現することができる。 （もっと読む）

【課題】高電圧でも絶縁破壊が生じない、優れた信頼性を有する積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサは、誘電体層を含む積層本体と、上記積層本体内において上記誘電体層を介して互いに対向するように配置される第１及び第２内部電極とを含み、上記積層本体の幅及び厚さ方向断面において、上記第１内部電極と上記第２内部電極は幅方向にオフセットされて配置され、上記誘電体層を介して隣接する第１内部電極と第２内部電極のオフセット部の最小幅ｔ１と上記誘電体層の平均厚さｔｄの比ｔ１／ｔｄが１〜１０であることができる。 （もっと読む）

【課題】コンデンサ素体と接地用端子電極との密着性を向上させることができる貫通型積層コンデンサを提供すること。
【解決手段】貫通型積層コンデンサＣ１は、誘電体層１０が積層されたコンデンサ素体Ｌ１と、接地用内部電極２０と、接地用内部電極２０よりも積層数が多い信号用内部電極３１，３２と、接地用内部電極２０に接続される接地用端子電極３，４と、信号用内部電極３１，３２に接続される信号用端子電極１，２と、引き出し電極部２０ｂ，２０ｃの幅Ａよりも狭い幅Ｂ１，Ｂ２で接地用端子電極３，４に接続されるダミー電極３６〜３９とを備えている。ダミー電極３６〜３９は、誘電体層１０の積層方向から見た際に積層方向に隣接するダミー電極３６〜３９同士が接地用内部電極２０の引き出し電極部２０ｂ，２０ｃに重なる領域内において互いに重ならないように配置される。 （もっと読む）

【課題】低ＥＳＬ化を図ることができると共に、回路基板への実装の際にショートが発生することを抑制できる電子部品及び基板モジュールを提供することである。
【解決手段】積層体１１は、コンデンサを形成している容量導体１８，１９及び内部導体３２を内蔵している。外部電極１２ａ，１２ｂはそれぞれ、容量導体１８，１９に引き出し導体２０，２１を介して接続されている。内部導体３２は、容量導体１８，１９に対向している。外部電極１３，１４は、引き出し導体２２，２３を介して容量導体１８に接続されている。外部電極１５，１６は、引き出し導体２４，２５を介して容量導体１９に接続されている。 （もっと読む）

【課題】直流電流の許容量を確保できると共に、高周波ノイズ成分が通電部に流れることを抑制できる貫通コンデンサ、及び貫通コンデンサの実装構造を提供する。
【解決手段】貫通コンデンサ１では、複数の通電用内部電極１７を有する通電部７により直流電流の許容量を十分に確保できる。また、コンデンサ部６がコンデンサ素体２における実装面Ｐ側に形成されているので、高周波ノイズ成分が通電部７に到達する前にコンデンサ部６で高周波ノイズ成分を除去できる。さらに、通電部７に最も近接するコンデンサ部６の接地用内部電極１６と通電部７の通電用内部電極１７との間の間隔Ｗ１が、コンデンサ部６における信号用内部電極１５と接地用内部電極１６の間隔Ｗ２よりも大きくなっている。このため、コンデンサ部６と通電部７との間のインピーダンスが高くなり、高周波ノイズ成分が通電部７に流れることが抑制される。 （もっと読む）

【課題】積層セラミックコンデンサにおいて、内部電極の引出し部の露出端の幅が、内部電極の対向部の幅より狭く形成され、そのため、引出し部の両側であって、引出し部の側辺と部品本体の側面との間に、マージン領域が形成されるとき、デラミネーションが生じやすい。
【解決手段】マージン領域３３に、ダミー電極３４を形成する。ダミー電極３４は、内部電極１０の対向部２４の、部品本体２の側面５に対向する側辺２２の延長線３６と内部電極１０の引出し部２５の、側面５に対向する側辺３７との間に挟まれた領域において、側面５に対向する側辺２２の延長線３６上にかからないように配置される。ダミー電極３４は、側面５と平行な方向に線状に延びる複数の電極片４０からなることが好ましい。 （もっと読む）

【課題】誘電体層の厚さを均一化させることにより耐電圧特性を向上させ、熱衝撃によるクラックを抑制して信頼性を向上するとともに、静電容量の大容量化を具現した積層セラミック電子部品とその製造方法を提供する。
【解決手段】平均厚さが１μｍ以下である複数の誘電体層１が積層されたセラミック本体と、上記誘電体層１に形成され、下記数式で表される連結性が９０％以上である内部電極層２とを含み、上記誘電体層１に対する上記内部電極層２の厚さ比率が０．８〜１．３である。
（もっと読む）

【課題】外部電極の端部における応力集中によりセラミック素体のクラックを抑制することを可能とする電子部品を提供する。
【解決手段】第１，第２の外部電極５，６が、セラミック素体２の側面を覆う外部電極本体部と、外部電極本体部に繋がっており、セラミック素体２の上面及び下面に至っている折り返し部とを有する。セラミック素体２内に、複数の補強電極７，８が形成されている。複数の補強電極７，８のうち少なくとも１つの補強電極の端部が、セラミック素体２の上面または下面において、折り返し部における厚膜電極層５ａ，６ａよりもセラミック素体２の内側において露出している。めっき層５ｂ，６ｂが、厚膜電極層５ａ，６ａ及び少なくとも１つの補強電極の露出している部分を覆うように形成されており、それによって折り返し部において、厚膜電極層５ａ，６ａの内側端縁よりめっき層５ｂ，６ｂの内側端縁が内側に位置している、電子部品１。 （もっと読む）

【課題】実装部におけるランド間のショートを防止して、実装品質の向上を図ることができる３端子コンデンサ及びその実装方法を提供する。
【解決手段】３端子コンデンサ１−１は、貫通電極３及びグランド電極４−１，４−２を内包したチップ体２と、外部電極５−１，５−２と、グランド外部電極６とを備える。さらに、３端子コンデンサ１−１の中央部には、グランド外部電極６とチップ体２との中央部を貫通する貫通孔７が設けられている。これにより、半田３００がスルーホール２１０から隆起するような事態が生じた場合に、隆起した半田を、貫通孔７内に逃がして、３端子コンデンサ１−１が実装されたグランド側接続ランドとホット側接続ランドとの間のショートを防止することができる。 （もっと読む）

【課題】本発明は積層セラミックキャパシタに関する。
【解決手段】本発明による積層セラミックキャパシタは、内部電極及び誘電体層が交互に積層された積層セラミックキャパシタにおいて、前記内部電極の長さをＡとし、前記内部電極が有する気孔を除いた内部電極の長さの総合をＢとする場合、Ｂ／Ａを内部電極の連結性と定義し、前記内部電極のうち一端から一定の長さだけの区間を外側区間、前記外側区間を除いた残りの内部電極区間を内側区間、前記内部電極の一端から前記積層セラミックキャパシタの一面までの誘電体層を縁区間と定義する場合、前記外側区間の長さは前記縁区間の０．１〜０．３倍であり、前記外側区間の内部電極は前記内側区間の内部電極よりも低い連結性を有するように形成される。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明の実施例によると、ｔｄの厚さを有する誘電体層と、前記誘電体層を介して互いに対向するｔｅの厚さを有する第１内部電極及び前記第１内部電極と同一の厚さを有する第２内部電極とが一対以上交互に積層されて形成されたキャパシタ本体と、前記キャパシタ本体の上面及び下面のうち少なくとも一面に誘電体物質層がｔｃの厚さを有するように積層されて形成された保護層と、を含み、前記第１内部電極と前記第２内部電極が互いに対向する領域の端部から前記キャパシタ本体の側端部までの厚さをａとするとき、下記式１を満足させる積層セラミックキャパシタ及びその製造方法を提供する。
１０＜ｔｃ／（ｔｅ＋ｔｄ）＜３０ （もっと読む）

【課題】 誘電体層を薄層化して積層数を増加した場合にも、内部電極層の厚みによる段差を無くすことができ、高容量化とともに優れた高温負荷寿命を有する積層セラミックコンデンサおよびその製法を提供する。
【解決手段】 複数の誘電体層と複数の長方形状の内部電極層とが交互に積層されたコンデンサ本体１と、コンデンサ本体１の内部電極層７が露出した対向する一対の端面にそれぞれ設けられた外部電極３とを有する積層セラミックコンデンサであって、内部電極層７が設けられている層間であって、内部電極層７の周囲のうち内部電極層７の外部電極３との接続端と反対側にある非接続端側の領域以外の周囲に、内部電極層７の主成分と同じ成分を含む金属部１３が島状に分布している。 （もっと読む）

【課題】内部でのクラックや剥離の発生が抑制された薄膜コンデンサを提供する。
【解決手段】本実施形態に係る薄膜コンデンサ１００では、Ｎｉを主成分とする内部電極３，５，７，９が積層方向に貫通する貫通孔Ｈを有すると共に、この貫通孔Ｈの少なくとも一部の面積が０．１９〜７．０μｍ^２であって、且つ主面に対する貫通孔Ｈの面積の割合が０．０５〜５％の範囲である内部電極３，５，７，９の主面全体の面積に対する貫通孔Ｈの面積が上記の範囲であることによって、内部電極３，５，７，９と誘電体層２，４，６，８，１０との界面での剥離やクラックの発生が抑制され、この結果、歩留まりが向上される。 （もっと読む）

【課題】積層体の表面の中央部分に積層方向に応力がかかる場合でも、積層体に割れや欠けが発生するのを防ぐことが可能な積層型電子部品を提供すること。
【解決手段】積層コンデンサＣ１は、誘電体層２１と内部電極層３１，４１とが積層されてなるコンデンサ素体１と、コンデンサ素体１の両端面側にそれぞれ設けられた端子電極と、を備えている。コンデンサ素体１は、誘電体層２１よりも硬度が高い領域５１を含んでいる。領域５１は、コンデンサ素体１の両端面の対向方向から見て、該対向方向とコンデンサ素体１における積層方向とに直交する方向での内部電極層３１，４１の両端縁の間の範囲に位置し、且つ、両端面にわたって上記対向方向に連続して伸びている。 （もっと読む）

【課題】積層型チップキャパシタを提供する。
【解決手段】本発明は積層型チップキャパシタに関するもので、本発明の一実施形態は、複数の誘電体層が積層された構造を有するキャパシタ本体と、前記キャパシタ本体の外部面に形成され、互いに異なる極性を有する第１及び第２外部電極及び前記キャパシタ本体の内部に前記誘電体層を介して互いに対向して配置され、それぞれ静電容量を形成する電極プレートと前記電極プレートから延長されて前記第１及び第２外部電極とそれぞれ連結されたリードを備える第１及び第２内部電極と、を含み、前記第１及び第２内部電極に備えられたリードは、１回以上曲げられた形状を有し、前記積層方向視において隣接した異なる極性または同一の極性の内部電極に備えられたリードとオーバーラップされる部分が存在することを特徴とする。 （もっと読む）