【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】エンコードエラーの発生を抑圧することができるAD変換回路および撮像装置を提供する。
【解決手段】VCO100aの出力信号CK0〜CK8のうち出力信号CK7が上位計数部101のカウントクロックとなる。演算部106は、出力信号CK7を基準として定義される出力信号CK0〜CK8の状態（状態0〜状態7）を検出するため、各出力信号の論理状態の変化位置を検出し、検出された変化位置に基づいて下位計数信号を生成する。演算部106がこの変化位置を検出する際の手順では、立下りエッジが略同時になる出力信号CK0と出力信号CK7の論理状態の比較は行われない。このため、エンコードエラーの発生を抑圧することができる。 （もっと読む）

【課題】低周波ノイズ除去に伴う消費電力の増加を最小限に抑えることができる固体撮像装置を提供する。
【解決手段】画素部100は、入射した光の大きさに応じた画素信号を出力する画素101と、補正用基準電圧に応じた補正用画素信号を出力する補正用画素102とを有する。AD変換回路105は、複数の遅延素子が接続された遅延回路を有し、画素信号または補正用画素信号のレベルに対応する数の遅延素子をパルス信号が通過すると、パルス信号が通過した遅延素子の数に応じたデジタル信号を出力する。制御部111は、1フレーム内でｍ（mは2以上の自然数）行の画素信号のAD変換に対応して1行の補正用画素信号のAD変換を行うように垂直走査部103およびAD変換部105を制御する。ノイズ除去部109は、補正用画素信号のAD変換結果を用いて画素信号のAD変換結果からノイズを除去する。 （もっと読む）

【課題】遅延ユニットの温度特性に基づくＡＤ変換データのバラツキを抑制するＡＤ変換装置を提供する。
【解決手段】ＤＣＯ２０は、ＴＡＤ１０を構成するリングディレイライン（ＲＤＬ）１１と同じ温度特性を有するＲＤＬ２１を用いて、ＲＤＬ２１の駆動電圧が指定電圧Ｖ＿DCOの時に、ＲＤＬ２１を構成する遅延ユニットをＤｐ段数だけ通過するのに要する時間を周期Ｔ＿ＣＫとするサンプリングクロックＣＫを生成し、ＴＡＤ１０は、そのサンプリングクロックＣＫの周期Ｔ＿ＣＫを測定期間としてＡＤ変換を実行する。つまり、ＲＤＬ１１を構成する遅延ユニットでの遅延時間は、温度によって変化するが、その変化に応じた分だけ、サンプリングクロックＣＫの周期Ｔ＿ＣＫ、即ち、ＴＡＤ１０での測定時間も変化させている。 （もっと読む）

【課題】信号整流／タイミング回路用の方法および関連装置を提供する。
【解決手段】可変振幅入力信号１２が生成される。上側閾値レベルが決定され、下側閾値レベルが決定される。可変振幅入力信号および上側閾値レベルが第１の比較器２２に入力される。可変振幅入力信号および下側閾値レベルが第２の比較器４２に入力される。第１のデジタル出力信号２３が、ヒステリシス回路を使用して前記第１の比較器において生成され、第２のデジタル出力信号４３が、ヒステリシス回路を使用して第２の比較器において生成される。第１のデジタル出力信号および第２のデジタル出力信号が、論理アレイ６４に入力される。可変振幅入力信号が、閾値を通過した所でデジタル遷移を有するデジタルレベルパルス出力信号７０が、論理アレイにおいて生成される。 （もっと読む）

【課題】偶数個（段）の反転回路をリング状に連結した構成でも、安定した発振動作を行うリングオシュレータ回路、これを用いたＡ／Ｄ変換回路、およびこれを用いた固体撮像装置を提供する。
【解決手段】反転回路が偶数個リング状に連結された円周上でパルス信号を周回させるリングオシュレータ回路であって、反転回路の内の一つが、制御信号に応じて第１のパルス信号を駆動する第１の起動用反転回路であり、他の一つが、第１のパルス信号の先頭エッジに基づいて第２のパルス信号を駆動する第２の起動用反転回路であり、さらに他の一つが、第２のパルス信号を駆動後の第１のパルス信号の先頭エッジに基づいて第３のパルス信号を駆動する第３の起動用反転回路であり、第１〜第３のパルス信号が円周上に同時に存在するとき、パルス信号の進行方向に対して第３、第２、第１の順になるように、第１〜第３の起動用反転回路を反転回路の円周内に配置する。 （もっと読む）

【課題】簡便な構成で音声信号を伝送可能な音声信号伝送システムを提供する。
【解決手段】アナログ音声信号をデジタル音声信号に変換して出力するアナログ・デジタ
ル変換器１５と、アナログ・デジタル変換器１５から出力されたデジタル音声信号をアナ
ログ音声信号に変換して出力するデジタル・アナログ変換器とを備え、アナログ・デジタ
ル変換器１５は、比較器１８と積分器１７とを有し、比較器１８および積分器１７により
発振回路１６を構成することで、アナログ音声信号を当該アナログ音声信号に応じてパル
ス幅が変化するデジタル音声信号に変換し、デジタル・アナログ変換器は、デジタル音声
信号をアナログ音声信号に変換するローパスフィルタ回路を有している。 （もっと読む）

【課題】 入力信号間の時間差を加算する時間差加算器を含むシステムオンチップを提供する。
【解決手段】 時間差加算器１００は、第１入力信号ＳＩＮ１、第２入力信号ＳＩＮ２、第３入力信号ＳＩＮ３、及び第４入力信号ＳＩＮ４に応答して第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を生成する。時間差加算器１００は、第１入力信号ＳＩＮ１と第２入力信号ＳＩＮ２との間の第１時間差ＴＤ１、及び、第３入力信号ＳＩＮ３と第４入力信号ＳＩＮ４との間の第２時間差ＴＤ２を加算することによって、第１時間差ＴＤ１と第２時間差ＴＤ２との和に相応する時間差（ＴＤ１＋ＴＤ２）を有する第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を出力する。これにより、低い電源電圧環境において、時間ドメインで信号処理を遂行することができ、性能を向上させることができる。 （もっと読む）

【課題】ＧＲＯＴＤＣ（Gated Ring Oscillator Time to Digital Converter）のノイズシェイプ特性を生かしながら量子化誤差を伝播し、高次ノイズシェイプが可能となるオペアンプレス・キャパシタレスＡＤ変換器を提供する。
【解決手段】アナログ入力電圧とサンプリングクロックを入力して、アナログ入力電圧を対応する遅延時間に変換し時間領域データを出力するＶＴ変換回路部と、時間領域データを入力するＮ段（Ｎは複数）のＧＲＯ回路部と、前段のＧＲＯと次段のＧＲＯの間に挿入され、量子化誤差を含んだ前段のＧＲＯの出力発振波形を伝搬する誤差伝搬回路部と、各誤差伝搬回路部および各カウンタ回路部をサンプリングクロックでリセットするリセット部と、各ＧＲＯの出力発振波形の波数を計測するカウンタ回路部と、各カウンタ回路の出力カウント値から出力信号を生成する出力信号生成部を備える。 （もっと読む）

【課題】出力分解能を犠牲にすることなく、消費電力を低減することができるＡ／Ｄ変換装置、Ａ／Ｄ変換方法および固体撮像装置を提供する。
【解決手段】
アナログ入力信号に応じてパルス信号を遅延させるｎ（ｎ：正の整数、ｎ≧２）個の遅延素子が円環状に接続され、第１の時刻から第２の時刻までパルス信号を伝播させるパルス遅延回路と、第１の時刻から第２の時刻よりも短い第３の時刻までの周回数をカウントするカウンタ回路と、第３の時刻までの周回数を上位ビットラッチ値として出力する上位ビットラッチ回路と、第３の時刻の位置を第１の下位ビットラッチ値として出力し、第２の時刻の位置を第２の下位ビットラッチ値として出力する下位ビットラッチ回路と、第１の時刻から第２の時刻までの周回数の上位ビット推定値と第２の下位ビットラッチ値とに基づいて、アナログ入力信号の大きさに応じたデジタル出力値を生成するデジタル演算回路と、を備える。 （もっと読む）