スイッチング電源
【課題】スイッチング電源の動作を開始させる際におけるスイッチング電源の誤動作を防止すること。
【解決手段】スイッチング電源１は、放電回路部１０および制御部２０を備える。放電回路部１０は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられ、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、スイッチ素子Ｑ１に直列接続された抵抗Ｒ１と、を備える。制御部２０は、スイッチング電源１の動作を終了する際と、スイッチング電源１の動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【解決手段】スイッチング電源１は、放電回路部１０および制御部２０を備える。放電回路部１０は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられ、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、スイッチ素子Ｑ１に直列接続された抵抗Ｒ１と、を備える。制御部２０は、スイッチング電源１の動作を終了する際と、スイッチング電源１の動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来より、電力変換を行うスイッチング電源がある（例えば、特許文献１参照）。
【０００３】
［スイッチング電源１００の構成］
図５は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、いわゆるフォワード型のスイッチング電源であり、トランスＴと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑａ、Ｑｂと、インダクタＬｏと、キャパシタＣｏと、を備え、負荷Ｌｏａｄに直流電力を供給する。
【０００４】
トランスＴは、１次巻線Ｔ１および２次巻線Ｔ２を備える。２次巻線Ｔ２の一端には、スイッチ素子Ｑａのドレインと、インダクタＬｏの一端と、が接続され、２次巻線Ｔ２の他端には、スイッチ素子Ｑｂのドレインが接続される。スイッチ素子Ｑａのソースと、スイッチ素子Ｑｂのソースとには、出力端子ＯＵＴ２が接続される。スイッチ素子Ｑａのゲートと、スイッチ素子Ｑｂのゲートとには、図示しない制御部が接続される。インダクタＬｏの他端には、出力端子ＯＵＴ１が接続される。出力端子ＯＵＴ１と出力端子ＯＵＴ２とは、キャパシタＣｏを介して接続される。
【０００５】
［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、図示しない制御部により１次巻線Ｔ１の両端電圧を制御することで、２次巻線Ｔ２に起電力を発生させる。この２次巻線Ｔ２に発生した起電力は、スイッチ素子Ｑａ、Ｑｂで構成される整流回路で整流され、インダクタＬｏおよびキャパシタＣｏで平滑された後、出力端子ＯＵＴ１から出力される。出力端子ＯＵＴ１から出力された電力は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられたキャパシタＣｅｘｔでさらに平滑された後、負荷Ｌｏａｄに供給される。
【０００６】
図６は、スイッチング電源１００のタイミングチャートである。ＶＯＵＴは、出力端子ＯＵＴ１と出力端子ＯＵＴ２との端子間電圧を示す。
【０００７】
時刻ｔ１１以前では、スイッチング電源１００が定電圧制御動作を行っており、出力電圧ＶＯＵＴはＶ１である。
【０００８】
時刻ｔ１１において、スイッチング電源１００の動作を終了する。すると、出力電圧ＶＯＵＴは、低下することになるが、時刻ｔ１１以前において充電されていた出力端子ＯＵＴ１、ＯＵＴ２に接続される容量により、緩やかに低下する。ここで、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量とは、キャパシタＣｏや、スイッチング電源１００の内部に存在しており出力端子ＯＵＴ１に接続された寄生容量や、キャパシタＣｅｘｔの総和のことである。
【０００９】
時刻ｔ１２において、スイッチング電源１００の動作を開始する。すると、出力電圧ＶＯＵＴは、スイッチ素子Ｑａ、Ｑｂのスイッチングによって出力から入力へ電力が回生され、急激に低下する。そして、その後、時間が経過するに従って急激に上昇し、時刻ｔ１３以降ではＶ１となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２６５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
スイッチング電源１００では、時刻ｔ１１〜ｔ１２の期間に示したように、スイッチング電源１００の動作を終了すると、出力電圧ＶＯＵＴは緩やかに低下する。このため、時刻ｔ１２に示したように、出力電圧ＶＯＵＴが十分に低下していないにもかかわらず、スイッチング電源１００の動作を開始してしまう場合が起こり得る。この場合、上述のようにスイッチ素子Ｑａ、Ｑｂのスイッチングによって出力から入力へ電力が回生されてしまうため、スイッチング電源１００が誤動作するおそれがあった。
【００１２】
上述の課題に鑑み、本発明は、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作が防止することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１） 本発明は、電力変換を行うスイッチング電源（例えば、図１のスイッチング電源１に相当）であって、前記スイッチング電源の出力端子間（例えば、図１の出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に相当）に設けられたスイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）と、前記スイッチング電源の動作を終了する際に、予め定められた時間（例えば、図２の時刻ｔ１〜ｔ２の時間に相当）だけ前記スイッチ素子をオン状態にする制御手段（例えば、図１の制御部２０に相当）と、を備えることを特徴とするスイッチング電源を提案している。
【００１４】
この発明によれば、電力変換を行うスイッチング電源に、スイッチ素子および制御手段を設けた。そして、スイッチ素子を、スイッチング電源の出力端子間に設けるとともに、スイッチング電源の動作を終了する際に、制御手段により、予め定められた時間だけスイッチ素子をオン状態にすることとした。
【００１５】
このため、スイッチング電源の動作を開始するまでに、出力端子に接続される容量を放電させて、出力電圧を急激に低下させることができる。したがって、仮に、スイッチング電源１００のようにスイッチ素子で構成される整流回路が出力端子の前段に設けられていたとしても、スイッチング電源の動作を開始する際に出力から入力への電力の回生は行われない。よって、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作を防止できる。
【００１６】
（２） 本発明は、（１）のスイッチング電源について、前記制御手段は、前記スイッチング電源の動作を開始する際に、予め定められた時間（例えば、図２の時刻ｔ３〜ｔ４の時間に相当）だけ前記スイッチ素子をオン状態にすることを特徴とするスイッチング電源を提案している。
【００１７】
この発明によれば、（１）のスイッチング電源において、スイッチング電源の動作を開始する際に、制御手段により、予め定められた時間だけスイッチ素子をオン状態にすることとした。
【００１８】
このため、スイッチング電源の動作を開始する際に、出力電圧が急激に上昇してしまうのを防止できるので、スイッチング電源の動作を開始する際における出力電圧のオーバーシュートの発生を防止できる。
【００１９】
また、スイッチ素子は、スイッチング電源の動作を開始する際に予め定められた時間だけ、オン状態になる。このため、スイッチング電源の通常動作中においては、出力端子同士がスイッチ素子によって接続されることがないので、スイッチング電源の効率低下を防止できる。
【００２０】
（３） 本発明は、（２）のスイッチング電源について、前記制御手段は、前記スイッチング電源の動作が開始されると充電が開始されるキャパシタ（例えば、図３のキャパシタＣ１に相当）と、前記スイッチング電源の動作が開始されると、前記スイッチ素子の制御端子（例えば、図３のスイッチ素子Ｑ１のゲートに相当）に予め定められた特定電圧（例えば、図３のキャパシタＣ２の一方の電極の電圧に相当）の供給を開始する駆動電圧供給手段（例えば、図３のキャパシタＣ２および抵抗Ｒ３に相当）と、前記キャパシタの端子間電圧が予め定められた閾値電圧（例えば、後述の閾値電圧に相当）以上になると、前記駆動電圧供給手段から前記スイッチ素子の制御端子への前記特定電圧の供給を阻害するスイッチ素子制御手段（例えば、図３のスイッチ素子Ｑ２に相当）と、を備え、前記スイッチ素子の制御端子に前記特定電圧が供給されると、当該スイッチ素子はオン状態になることを特徴とするスイッチング電源を提案している。
【００２１】
この発明によれば、（２）のスイッチング電源において、制御手段に、キャパシタ、駆動電圧供給手段、およびスイッチ素子制御手段を設けた。キャパシタは、スイッチング電源の動作が開始されると充電が開始されることとした。駆動電圧供給手段は、スイッチング電源の動作が開始されると、スイッチ素子の制御端子に予め定められた特定電圧の供給を開始することとした。スイッチ素子制御手段は、キャパシタの端子間電圧が予め定められた閾値電圧以上になると、駆動電圧供給手段からスイッチ素子の制御端子への特定電圧の供給を阻害することとした。また、スイッチ素子の制御端子に特定電圧が供給されると、スイッチ素子がオン状態になることとした。
【００２２】
このため、スイッチング電源の動作を開始する際に、キャパシタの端子間電圧が予め定められた閾値電圧に上昇するまでの時間だけ、スイッチ素子をオン状態にすることができる。したがって、上述した効果と同様の効果を奏することができる。
【００２３】
（４） 本発明は、（１）〜（３）のいずれかのスイッチング電源について、前記スイッチ素子に直列接続された放電手段（例えば、図１の抵抗Ｒ１に相当）を備えることを特徴とするスイッチング電源を提案している。
【００２４】
この発明によれば、（１）〜（３）のいずれかのスイッチング電源において、スイッチ素子に放電手段を直列接続することとした。このため、スイッチ素子をオン状態にした際に出力端子間に流れる電流を、放電手段により制限することができる。したがって、スイッチ素子をオン状態にした際における出力電圧のアンダーシュートの発生を防止できる。
【００２５】
（５） 本発明は、（４）のスイッチング電源について、前記放電手段は、抵抗（例えば、図１の抵抗Ｒ１に相当）であることを特徴とするスイッチング電源を提案している。
【００２６】
この発明によれば、（４）のスイッチング電源において、放電手段として抵抗を用いることとした。このため、上述した効果と同様の効果を奏することができる。
【発明の効果】
【００２７】
本発明によれば、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作を防止できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係るスイッチング電源の回路図である。
【図２】前記スイッチング電源のタイミングチャートである。
【図３】本発明の第２実施形態に係るスイッチング電源の回路図である。
【図４】本発明の第３実施形態に係るスイッチング電源の回路図である。
【図５】従来例に係るスイッチング電源の回路図である。
【図６】前記スイッチング電源のタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３０】
＜第１実施形態＞
［スイッチング電源１の構成］
図１は、本発明の第１実施形態に係るスイッチング電源１の回路図である。スイッチング電源１は、図５に示した従来例に係るスイッチング電源１００とは、放電回路部１０および制御部２０を備える点が異なる。なお、スイッチング電源１において、スイッチング電源１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００３１】
放電回路部１０は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられ、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、スイッチ素子Ｑ１に直列接続された抵抗Ｒ１と、を備える。具体的には、抵抗Ｒ１の一端には、出力端子ＯＵＴ１が接続され、抵抗Ｒ１の他端には、スイッチ素子Ｑ１のドレインが接続され、スイッチ素子Ｑ１のソースには、出力端子ＯＵＴ２が接続される。スイッチ素子Ｑ１のゲートには、制御部２０が接続される。
【００３２】
［スイッチング電源１の動作］
以上の構成を備えるスイッチング電源１は、スイッチング電源１００と同様に、スイッチ素子Ｑａ、Ｑｂをスイッチングさせて２次巻線Ｔ２に発生した起電力を整流させて、出力端子ＯＵＴ１から出力する。また、スイッチング電源１は、制御部２０により、スイッチング電源１の動作を終了する際と、スイッチング電源１の動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【００３３】
図２は、スイッチング電源１のタイミングチャートである。ＶＧＳＱ１は、スイッチ素子Ｑ１のゲート−ソース間電圧を示す。
【００３４】
時刻ｔ１以前では、スイッチング電源１が定電圧制御動作を行っており、出力電圧ＶＯＵＴはＶ１である。
【００３５】
時刻ｔ１において、スイッチング電源１の動作を終了するとともに、時刻ｔ２まで制御部２０によりスイッチ素子Ｑ１をオン状態にする。すると、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量に時刻ｔ１以前において蓄積されていた電荷は、抵抗Ｒ１およびスイッチ素子Ｑ１により放電され、出力電圧ＶＯＵＴがゼロになる。
【００３６】
時刻ｔ３において、スイッチング電源１の動作を開始するとともに、時刻ｔ４まで制御部２０によりスイッチ素子Ｑ１をオン状態にする。すると、出力電圧ＶＯＵＴは、時間が経過するに従って上昇し、時刻ｔ４ではＶ１となる。
【００３７】
ここで、図５に示した従来例に係るスイッチング電源１００では、図６の時刻ｔ１２〜ｔ１３に示したように、出力電圧ＶＯＵＴが急激に上昇する。このため、スイッチング電源１００では、時刻ｔ１３において、すなわちスイッチング電源１００の動作を開始する際において、出力電圧ＶＯＵＴのオーバーシュートが発生していた。
【００３８】
これに対して、スイッチング電源１では、抵抗Ｒ１およびスイッチ素子Ｑ１による放電によって、図２の時刻ｔ３〜ｔ４における出力電圧ＶＯＵＴは、図６の時刻ｔ１２〜ｔ１３における出力電圧ＶＯＵＴと比べて、緩やかに上昇する。このため、スイッチング電源１では、スイッチング電源１の動作を開始する際において、出力電圧ＶＯＵＴのオーバーシュートは発生しない。
【００３９】
以上のスイッチング電源１によれば、以下の効果を奏することができる。
【００４０】
スイッチング電源１は、制御部２０により、スイッチング電源１の動作を終了する際にスイッチ素子Ｑ１をオン状態にする。このため、スイッチング電源１の動作を開始するまでに、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量を放電させて、出力電圧ＶＯＵＴを急激に低下させることができる。したがって、スイッチング電源１の動作を開始する際に、スイッチ素子Ｑａ、Ｑｂをスイッチングさせても、出力から入力への電力の回生は行われない。よって、スイッチング電源１の動作を開始する際におけるスイッチング電源１の誤動作を防止できる。
【００４１】
また、スイッチング電源１は、制御部２０により、スイッチング電源１の動作を開始する際にスイッチ素子Ｑ１をオン状態にする。このため、出力電圧ＶＯＵＴが急激に上昇してしまうのを防止できるので、スイッチング電源１の動作を開始する際における出力電圧ＶＯＵＴのオーバーシュートの発生を防止できる。
【００４２】
また、スイッチング電源１では、スイッチ素子Ｑ１は、上述の時刻ｔ１〜ｔ２の期間と、上述の時刻ｔ３〜ｔ４の期間とだけ、オン状態になる。このため、スイッチング電源１の通常動作中においては、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが抵抗Ｒ１およびスイッチ素子Ｑ１によって接続されることがないので、スイッチング電源１の効率低下を防止できる。
【００４３】
また、スイッチング電源１では、スイッチ素子Ｑ１に抵抗Ｒ１が直列接続されている。このため、スイッチ素子Ｑ１をオン状態にした際に出力端子ＯＵＴ１から出力端子ＯＵＴ２に向かって流れる電流を、抵抗Ｒ１により制限することができる。したがって、スイッチ素子Ｑ１をオン状態にした際における出力電圧ＶＯＵＴのアンダーシュートの発生を防止できる。
【００４４】
また、放電回路部１０にスイッチ素子Ｑ１が設けられていない場合、すなわち出力端子ＯＵＴ１と出力端子ＯＵＴ２とが抵抗Ｒ１のみを介して接続されている場合には、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが常に接続されることになるため、抵抗Ｒ１の抵抗値を小さくすることが困難となる。ところが、スイッチング電源１では、放電回路部１０に抵抗Ｒ１だけでなくスイッチ素子Ｑ１も設けられている。このため、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが接続される時間を制限することができるので、その結果、抵抗Ｒ１の抵抗値を小さくすることができる。
【００４５】
＜第２実施形態＞
［スイッチング電源１Ａの構成］
図３は、本発明の第２実施形態に係るスイッチング電源１Ａの回路図である。図３は、図１の制御部２０の１つ目の回路構成例を示しており、スイッチング電源１Ａは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御部２０の代わりに制御部２０Ａを備える点が異なる。なお、スイッチング電源１Ａにおいて、スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００４６】
制御部２０Ａは、ダイオードＤ１と、キャパシタＣ１、Ｃ２と、抵抗Ｒ２、Ｒ３と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ２と、を備える。スイッチ素子Ｑ２のゲートには、キャパシタＣ１を介して出力端子ＯＵＴ２が接続されるとともに、抵抗Ｒ２を介して２次巻線Ｔ２の一端が接続される。２次巻線Ｔ２の一端には、ダイオードＤ１のアノードも接続される。ダイオードＤ１のカソードには、キャパシタＣ２の一方の電極が接続される。キャパシタＣ２の一方の電極には、抵抗Ｒ３を介して、スイッチ素子Ｑ１のゲートと、スイッチ素子Ｑ２のドレインと、も接続される。キャパシタＣ２の他方の電極と、スイッチ素子Ｑ２のソースとには、出力端子ＯＵＴ２が接続される。
【００４７】
［スイッチング電源１Ａの動作］
以上の構成を備えるスイッチング電源１Ａは、スイッチング電源１と同様に、制御部２０Ａにより、スイッチング電源１Ａの動作を終了する際と、スイッチング電源１Ａの動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【００４８】
具体的には、まず、十分に長い期間に亘ってスイッチング電源１Ａが停止しており、キャパシタＣ１、Ｃ２の双方の放電が完了しているものとする。これによれば、スイッチ素子Ｑ１、Ｑ２はともにオフ状態である。
【００４９】
次に、スイッチング電源１Ａの動作を開始すると、２次巻線Ｔ２の一端の電圧が上昇する。すると、キャパシタＣ１が充電され、キャパシタＣ１の一方の電極の電圧が上昇するとともに、キャパシタＣ２が充電され、キャパシタＣ２の一方の電極の電圧が上昇する。キャパシタＣ１の一方の電極の電圧は、スイッチ素子Ｑ２のゲートに印加され、キャパシタＣ２の一方の電極の電圧は、抵抗Ｒ３を介してスイッチ素子Ｑ１のゲートに印加される。
【００５０】
ここで、スイッチ素子Ｑ１は、ゲート−ソース間電圧が所定電圧以上の場合にオン状態であり、ゲート−ソース間電圧が所定電圧未満の場合にオフ状態であるものとする。また、スイッチ素子Ｑ２は、ゲート−ソース間電圧が閾値電圧以上の場合にオン状態であり、ゲート−ソース間電圧が閾値電圧未満の場合にオフ状態であるものとする。
【００５１】
まず、キャパシタＣ１の一方の電極の電圧が予め定められた閾値電圧未満である場合、すなわち、スイッチング電源１Ａの動作を開始してから、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる所定時間が経過するまでの期間について、検討する。この期間では、スイッチ素子Ｑ２のゲート−ソース間電圧が閾値電圧未満であるため、スイッチ素子Ｑ２はオフ状態である。このため、キャパシタＣ２の一方の電極の電圧が上昇して、スイッチ素子Ｑ１のゲート−ソース間電圧が所定電圧まで上昇すると、スイッチ素子Ｑ１がオン状態になる。
【００５２】
次に、キャパシタＣ１の一方の電極の電圧が予め定められた閾値電圧以上である場合、すなわち、スイッチング電源１Ａの動作を開始してから、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる所定時間が経過した後の期間について、検討する。この期間では、スイッチ素子Ｑ２のゲート−ソース間電圧が閾値電圧以上であるため、スイッチ素子Ｑ２がオン状態となる。このため、オン状態のスイッチ素子Ｑ２により、スイッチ素子Ｑ１のゲート電圧が引き抜かれて、スイッチ素子Ｑ１がオフ状態になる。
【００５３】
なお、制御部２０Ａには、図示しない制御回路が設けられており、この制御回路により、スイッチング電源１Ａの動作を終了する際に、予め定められた時間だけスイッチ素子Ｑ１をオン状態にする。
【００５４】
以上のスイッチング電源１Ａによれば、図１に示した本発明の第１実施形態に係るスイッチング電源１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。
【００５５】
スイッチング電源１Ａでは、スイッチング電源１Ａの動作を開始する際にスイッチ素子Ｑ１をオン状態にする時間は、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる。このため、抵抗Ｒ２の抵抗値や、キャパシタＣ１の容量を調整することで、スイッチング電源１Ａの動作を開始する際にスイッチ素子Ｑ１をオン状態にする時間を調節することができる。
【００５６】
＜第３実施形態＞
［スイッチング電源１Ｂの構成］
図４は、本発明の第３実施形態に係るスイッチング電源１Ｂの回路図である。図４は、図１の制御部２０の２つ目の回路構成例を示しており、スイッチング電源１Ｂは、図３に示した本発明の第２実施形態に係るスイッチング電源１Ａとは、制御部２０Ａの代わりに制御部２０Ｂを備える点が異なる。なお、スイッチング電源１Ｂにおいて、スイッチング電源１Ａと同一構成要件については、同一符号を付し、その説明を省略する。
【００５７】
制御部２０Ｂは、制御部２０Ａとは、ダイオードＤ１のアノードの接続される位置が異なる。具体的には、ダイオードＤ１のアノードには、出力端子ＯＵＴ１が接続される。このため、キャパシタＣ２の充電は、制御部２０Ａにおいては２次巻線Ｔ２の一端の電圧により行われるが、制御部２０Ｂにおいては出力電圧ＶＯＵＴにより行われる。
【００５８】
以上のスイッチング電源１Ｂによれば、スイッチング電源１Ａが奏することのできる上述の効果と同様の効果を奏することができる。
【００５９】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６０】
例えば、上述の実施形態では、スイッチング電源としてフォワード型のスイッチング電源を適用したが、これに限らない。例えば、半波整流型のスイッチング電源や、全波整流型のスイッチング電源を適用してもよい。また、例えば、絶縁型のスイッチング電源に限らず、チョッパ型のスイッチング電源を適用してもよい。
【００６１】
また、上述の実施形態では、スイッチ素子Ｑａ、Ｑｂとして、ＮチャネルＭＯＳＦＥＴを用いたが、これに限らず、例えばＰチャネルＭＯＳＦＥＴやＩＧＢＴやＢＪＴを用いてもよい。
【符号の説明】
【００６２】
１、１Ａ、１Ｂ、１００；スイッチング電源
１０；放電回路部
２０、２０Ａ、２０Ｂ；制御部
Ｌｏａｄ；負荷
ＯＵＴ１、ＯＵＴ２；出力端子
Ｑ１、Ｑ２、Ｑａ、Ｑｂ；スイッチ素子
Ｒ１〜Ｒ３；抵抗
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来より、電力変換を行うスイッチング電源がある（例えば、特許文献１参照）。
【０００３】
［スイッチング電源１００の構成］
図５は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、いわゆるフォワード型のスイッチング電源であり、トランスＴと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑａ、Ｑｂと、インダクタＬｏと、キャパシタＣｏと、を備え、負荷Ｌｏａｄに直流電力を供給する。
【０００４】
トランスＴは、１次巻線Ｔ１および２次巻線Ｔ２を備える。２次巻線Ｔ２の一端には、スイッチ素子Ｑａのドレインと、インダクタＬｏの一端と、が接続され、２次巻線Ｔ２の他端には、スイッチ素子Ｑｂのドレインが接続される。スイッチ素子Ｑａのソースと、スイッチ素子Ｑｂのソースとには、出力端子ＯＵＴ２が接続される。スイッチ素子Ｑａのゲートと、スイッチ素子Ｑｂのゲートとには、図示しない制御部が接続される。インダクタＬｏの他端には、出力端子ＯＵＴ１が接続される。出力端子ＯＵＴ１と出力端子ＯＵＴ２とは、キャパシタＣｏを介して接続される。
【０００５】
［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、図示しない制御部により１次巻線Ｔ１の両端電圧を制御することで、２次巻線Ｔ２に起電力を発生させる。この２次巻線Ｔ２に発生した起電力は、スイッチ素子Ｑａ、Ｑｂで構成される整流回路で整流され、インダクタＬｏおよびキャパシタＣｏで平滑された後、出力端子ＯＵＴ１から出力される。出力端子ＯＵＴ１から出力された電力は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられたキャパシタＣｅｘｔでさらに平滑された後、負荷Ｌｏａｄに供給される。
【０００６】
図６は、スイッチング電源１００のタイミングチャートである。ＶＯＵＴは、出力端子ＯＵＴ１と出力端子ＯＵＴ２との端子間電圧を示す。
【０００７】
時刻ｔ１１以前では、スイッチング電源１００が定電圧制御動作を行っており、出力電圧ＶＯＵＴはＶ１である。
【０００８】
時刻ｔ１１において、スイッチング電源１００の動作を終了する。すると、出力電圧ＶＯＵＴは、低下することになるが、時刻ｔ１１以前において充電されていた出力端子ＯＵＴ１、ＯＵＴ２に接続される容量により、緩やかに低下する。ここで、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量とは、キャパシタＣｏや、スイッチング電源１００の内部に存在しており出力端子ＯＵＴ１に接続された寄生容量や、キャパシタＣｅｘｔの総和のことである。
【０００９】
時刻ｔ１２において、スイッチング電源１００の動作を開始する。すると、出力電圧ＶＯＵＴは、スイッチ素子Ｑａ、Ｑｂのスイッチングによって出力から入力へ電力が回生され、急激に低下する。そして、その後、時間が経過するに従って急激に上昇し、時刻ｔ１３以降ではＶ１となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２６５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
スイッチング電源１００では、時刻ｔ１１〜ｔ１２の期間に示したように、スイッチング電源１００の動作を終了すると、出力電圧ＶＯＵＴは緩やかに低下する。このため、時刻ｔ１２に示したように、出力電圧ＶＯＵＴが十分に低下していないにもかかわらず、スイッチング電源１００の動作を開始してしまう場合が起こり得る。この場合、上述のようにスイッチ素子Ｑａ、Ｑｂのスイッチングによって出力から入力へ電力が回生されてしまうため、スイッチング電源１００が誤動作するおそれがあった。
【００１２】
上述の課題に鑑み、本発明は、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作が防止することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１） 本発明は、電力変換を行うスイッチング電源（例えば、図１のスイッチング電源１に相当）であって、前記スイッチング電源の出力端子間（例えば、図１の出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に相当）に設けられたスイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）と、前記スイッチング電源の動作を終了する際に、予め定められた時間（例えば、図２の時刻ｔ１〜ｔ２の時間に相当）だけ前記スイッチ素子をオン状態にする制御手段（例えば、図１の制御部２０に相当）と、を備えることを特徴とするスイッチング電源を提案している。
【００１４】
この発明によれば、電力変換を行うスイッチング電源に、スイッチ素子および制御手段を設けた。そして、スイッチ素子を、スイッチング電源の出力端子間に設けるとともに、スイッチング電源の動作を終了する際に、制御手段により、予め定められた時間だけスイッチ素子をオン状態にすることとした。
【００１５】
このため、スイッチング電源の動作を開始するまでに、出力端子に接続される容量を放電させて、出力電圧を急激に低下させることができる。したがって、仮に、スイッチング電源１００のようにスイッチ素子で構成される整流回路が出力端子の前段に設けられていたとしても、スイッチング電源の動作を開始する際に出力から入力への電力の回生は行われない。よって、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作を防止できる。
【００１６】
（２） 本発明は、（１）のスイッチング電源について、前記制御手段は、前記スイッチング電源の動作を開始する際に、予め定められた時間（例えば、図２の時刻ｔ３〜ｔ４の時間に相当）だけ前記スイッチ素子をオン状態にすることを特徴とするスイッチング電源を提案している。
【００１７】
この発明によれば、（１）のスイッチング電源において、スイッチング電源の動作を開始する際に、制御手段により、予め定められた時間だけスイッチ素子をオン状態にすることとした。
【００１８】
このため、スイッチング電源の動作を開始する際に、出力電圧が急激に上昇してしまうのを防止できるので、スイッチング電源の動作を開始する際における出力電圧のオーバーシュートの発生を防止できる。
【００１９】
また、スイッチ素子は、スイッチング電源の動作を開始する際に予め定められた時間だけ、オン状態になる。このため、スイッチング電源の通常動作中においては、出力端子同士がスイッチ素子によって接続されることがないので、スイッチング電源の効率低下を防止できる。
【００２０】
（３） 本発明は、（２）のスイッチング電源について、前記制御手段は、前記スイッチング電源の動作が開始されると充電が開始されるキャパシタ（例えば、図３のキャパシタＣ１に相当）と、前記スイッチング電源の動作が開始されると、前記スイッチ素子の制御端子（例えば、図３のスイッチ素子Ｑ１のゲートに相当）に予め定められた特定電圧（例えば、図３のキャパシタＣ２の一方の電極の電圧に相当）の供給を開始する駆動電圧供給手段（例えば、図３のキャパシタＣ２および抵抗Ｒ３に相当）と、前記キャパシタの端子間電圧が予め定められた閾値電圧（例えば、後述の閾値電圧に相当）以上になると、前記駆動電圧供給手段から前記スイッチ素子の制御端子への前記特定電圧の供給を阻害するスイッチ素子制御手段（例えば、図３のスイッチ素子Ｑ２に相当）と、を備え、前記スイッチ素子の制御端子に前記特定電圧が供給されると、当該スイッチ素子はオン状態になることを特徴とするスイッチング電源を提案している。
【００２１】
この発明によれば、（２）のスイッチング電源において、制御手段に、キャパシタ、駆動電圧供給手段、およびスイッチ素子制御手段を設けた。キャパシタは、スイッチング電源の動作が開始されると充電が開始されることとした。駆動電圧供給手段は、スイッチング電源の動作が開始されると、スイッチ素子の制御端子に予め定められた特定電圧の供給を開始することとした。スイッチ素子制御手段は、キャパシタの端子間電圧が予め定められた閾値電圧以上になると、駆動電圧供給手段からスイッチ素子の制御端子への特定電圧の供給を阻害することとした。また、スイッチ素子の制御端子に特定電圧が供給されると、スイッチ素子がオン状態になることとした。
【００２２】
このため、スイッチング電源の動作を開始する際に、キャパシタの端子間電圧が予め定められた閾値電圧に上昇するまでの時間だけ、スイッチ素子をオン状態にすることができる。したがって、上述した効果と同様の効果を奏することができる。
【００２３】
（４） 本発明は、（１）〜（３）のいずれかのスイッチング電源について、前記スイッチ素子に直列接続された放電手段（例えば、図１の抵抗Ｒ１に相当）を備えることを特徴とするスイッチング電源を提案している。
【００２４】
この発明によれば、（１）〜（３）のいずれかのスイッチング電源において、スイッチ素子に放電手段を直列接続することとした。このため、スイッチ素子をオン状態にした際に出力端子間に流れる電流を、放電手段により制限することができる。したがって、スイッチ素子をオン状態にした際における出力電圧のアンダーシュートの発生を防止できる。
【００２５】
（５） 本発明は、（４）のスイッチング電源について、前記放電手段は、抵抗（例えば、図１の抵抗Ｒ１に相当）であることを特徴とするスイッチング電源を提案している。
【００２６】
この発明によれば、（４）のスイッチング電源において、放電手段として抵抗を用いることとした。このため、上述した効果と同様の効果を奏することができる。
【発明の効果】
【００２７】
本発明によれば、スイッチング電源の動作を開始する際におけるスイッチング電源の誤動作を防止できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係るスイッチング電源の回路図である。
【図２】前記スイッチング電源のタイミングチャートである。
【図３】本発明の第２実施形態に係るスイッチング電源の回路図である。
【図４】本発明の第３実施形態に係るスイッチング電源の回路図である。
【図５】従来例に係るスイッチング電源の回路図である。
【図６】前記スイッチング電源のタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３０】
＜第１実施形態＞
［スイッチング電源１の構成］
図１は、本発明の第１実施形態に係るスイッチング電源１の回路図である。スイッチング電源１は、図５に示した従来例に係るスイッチング電源１００とは、放電回路部１０および制御部２０を備える点が異なる。なお、スイッチング電源１において、スイッチング電源１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００３１】
放電回路部１０は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に設けられ、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１と、スイッチ素子Ｑ１に直列接続された抵抗Ｒ１と、を備える。具体的には、抵抗Ｒ１の一端には、出力端子ＯＵＴ１が接続され、抵抗Ｒ１の他端には、スイッチ素子Ｑ１のドレインが接続され、スイッチ素子Ｑ１のソースには、出力端子ＯＵＴ２が接続される。スイッチ素子Ｑ１のゲートには、制御部２０が接続される。
【００３２】
［スイッチング電源１の動作］
以上の構成を備えるスイッチング電源１は、スイッチング電源１００と同様に、スイッチ素子Ｑａ、Ｑｂをスイッチングさせて２次巻線Ｔ２に発生した起電力を整流させて、出力端子ＯＵＴ１から出力する。また、スイッチング電源１は、制御部２０により、スイッチング電源１の動作を終了する際と、スイッチング電源１の動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【００３３】
図２は、スイッチング電源１のタイミングチャートである。ＶＧＳＱ１は、スイッチ素子Ｑ１のゲート−ソース間電圧を示す。
【００３４】
時刻ｔ１以前では、スイッチング電源１が定電圧制御動作を行っており、出力電圧ＶＯＵＴはＶ１である。
【００３５】
時刻ｔ１において、スイッチング電源１の動作を終了するとともに、時刻ｔ２まで制御部２０によりスイッチ素子Ｑ１をオン状態にする。すると、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量に時刻ｔ１以前において蓄積されていた電荷は、抵抗Ｒ１およびスイッチ素子Ｑ１により放電され、出力電圧ＶＯＵＴがゼロになる。
【００３６】
時刻ｔ３において、スイッチング電源１の動作を開始するとともに、時刻ｔ４まで制御部２０によりスイッチ素子Ｑ１をオン状態にする。すると、出力電圧ＶＯＵＴは、時間が経過するに従って上昇し、時刻ｔ４ではＶ１となる。
【００３７】
ここで、図５に示した従来例に係るスイッチング電源１００では、図６の時刻ｔ１２〜ｔ１３に示したように、出力電圧ＶＯＵＴが急激に上昇する。このため、スイッチング電源１００では、時刻ｔ１３において、すなわちスイッチング電源１００の動作を開始する際において、出力電圧ＶＯＵＴのオーバーシュートが発生していた。
【００３８】
これに対して、スイッチング電源１では、抵抗Ｒ１およびスイッチ素子Ｑ１による放電によって、図２の時刻ｔ３〜ｔ４における出力電圧ＶＯＵＴは、図６の時刻ｔ１２〜ｔ１３における出力電圧ＶＯＵＴと比べて、緩やかに上昇する。このため、スイッチング電源１では、スイッチング電源１の動作を開始する際において、出力電圧ＶＯＵＴのオーバーシュートは発生しない。
【００３９】
以上のスイッチング電源１によれば、以下の効果を奏することができる。
【００４０】
スイッチング電源１は、制御部２０により、スイッチング電源１の動作を終了する際にスイッチ素子Ｑ１をオン状態にする。このため、スイッチング電源１の動作を開始するまでに、出力端子ＯＵＴ１、ＯＵＴ２に接続される容量を放電させて、出力電圧ＶＯＵＴを急激に低下させることができる。したがって、スイッチング電源１の動作を開始する際に、スイッチ素子Ｑａ、Ｑｂをスイッチングさせても、出力から入力への電力の回生は行われない。よって、スイッチング電源１の動作を開始する際におけるスイッチング電源１の誤動作を防止できる。
【００４１】
また、スイッチング電源１は、制御部２０により、スイッチング電源１の動作を開始する際にスイッチ素子Ｑ１をオン状態にする。このため、出力電圧ＶＯＵＴが急激に上昇してしまうのを防止できるので、スイッチング電源１の動作を開始する際における出力電圧ＶＯＵＴのオーバーシュートの発生を防止できる。
【００４２】
また、スイッチング電源１では、スイッチ素子Ｑ１は、上述の時刻ｔ１〜ｔ２の期間と、上述の時刻ｔ３〜ｔ４の期間とだけ、オン状態になる。このため、スイッチング電源１の通常動作中においては、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが抵抗Ｒ１およびスイッチ素子Ｑ１によって接続されることがないので、スイッチング電源１の効率低下を防止できる。
【００４３】
また、スイッチング電源１では、スイッチ素子Ｑ１に抵抗Ｒ１が直列接続されている。このため、スイッチ素子Ｑ１をオン状態にした際に出力端子ＯＵＴ１から出力端子ＯＵＴ２に向かって流れる電流を、抵抗Ｒ１により制限することができる。したがって、スイッチ素子Ｑ１をオン状態にした際における出力電圧ＶＯＵＴのアンダーシュートの発生を防止できる。
【００４４】
また、放電回路部１０にスイッチ素子Ｑ１が設けられていない場合、すなわち出力端子ＯＵＴ１と出力端子ＯＵＴ２とが抵抗Ｒ１のみを介して接続されている場合には、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが常に接続されることになるため、抵抗Ｒ１の抵抗値を小さくすることが困難となる。ところが、スイッチング電源１では、放電回路部１０に抵抗Ｒ１だけでなくスイッチ素子Ｑ１も設けられている。このため、出力端子ＯＵＴ１と出力端子ＯＵＴ２とが接続される時間を制限することができるので、その結果、抵抗Ｒ１の抵抗値を小さくすることができる。
【００４５】
＜第２実施形態＞
［スイッチング電源１Ａの構成］
図３は、本発明の第２実施形態に係るスイッチング電源１Ａの回路図である。図３は、図１の制御部２０の１つ目の回路構成例を示しており、スイッチング電源１Ａは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御部２０の代わりに制御部２０Ａを備える点が異なる。なお、スイッチング電源１Ａにおいて、スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００４６】
制御部２０Ａは、ダイオードＤ１と、キャパシタＣ１、Ｃ２と、抵抗Ｒ２、Ｒ３と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ２と、を備える。スイッチ素子Ｑ２のゲートには、キャパシタＣ１を介して出力端子ＯＵＴ２が接続されるとともに、抵抗Ｒ２を介して２次巻線Ｔ２の一端が接続される。２次巻線Ｔ２の一端には、ダイオードＤ１のアノードも接続される。ダイオードＤ１のカソードには、キャパシタＣ２の一方の電極が接続される。キャパシタＣ２の一方の電極には、抵抗Ｒ３を介して、スイッチ素子Ｑ１のゲートと、スイッチ素子Ｑ２のドレインと、も接続される。キャパシタＣ２の他方の電極と、スイッチ素子Ｑ２のソースとには、出力端子ＯＵＴ２が接続される。
【００４７】
［スイッチング電源１Ａの動作］
以上の構成を備えるスイッチング電源１Ａは、スイッチング電源１と同様に、制御部２０Ａにより、スイッチング電源１Ａの動作を終了する際と、スイッチング電源１Ａの動作を開始する際と、にスイッチ素子Ｑ１をオン状態にする。
【００４８】
具体的には、まず、十分に長い期間に亘ってスイッチング電源１Ａが停止しており、キャパシタＣ１、Ｃ２の双方の放電が完了しているものとする。これによれば、スイッチ素子Ｑ１、Ｑ２はともにオフ状態である。
【００４９】
次に、スイッチング電源１Ａの動作を開始すると、２次巻線Ｔ２の一端の電圧が上昇する。すると、キャパシタＣ１が充電され、キャパシタＣ１の一方の電極の電圧が上昇するとともに、キャパシタＣ２が充電され、キャパシタＣ２の一方の電極の電圧が上昇する。キャパシタＣ１の一方の電極の電圧は、スイッチ素子Ｑ２のゲートに印加され、キャパシタＣ２の一方の電極の電圧は、抵抗Ｒ３を介してスイッチ素子Ｑ１のゲートに印加される。
【００５０】
ここで、スイッチ素子Ｑ１は、ゲート−ソース間電圧が所定電圧以上の場合にオン状態であり、ゲート−ソース間電圧が所定電圧未満の場合にオフ状態であるものとする。また、スイッチ素子Ｑ２は、ゲート−ソース間電圧が閾値電圧以上の場合にオン状態であり、ゲート−ソース間電圧が閾値電圧未満の場合にオフ状態であるものとする。
【００５１】
まず、キャパシタＣ１の一方の電極の電圧が予め定められた閾値電圧未満である場合、すなわち、スイッチング電源１Ａの動作を開始してから、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる所定時間が経過するまでの期間について、検討する。この期間では、スイッチ素子Ｑ２のゲート−ソース間電圧が閾値電圧未満であるため、スイッチ素子Ｑ２はオフ状態である。このため、キャパシタＣ２の一方の電極の電圧が上昇して、スイッチ素子Ｑ１のゲート−ソース間電圧が所定電圧まで上昇すると、スイッチ素子Ｑ１がオン状態になる。
【００５２】
次に、キャパシタＣ１の一方の電極の電圧が予め定められた閾値電圧以上である場合、すなわち、スイッチング電源１Ａの動作を開始してから、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる所定時間が経過した後の期間について、検討する。この期間では、スイッチ素子Ｑ２のゲート−ソース間電圧が閾値電圧以上であるため、スイッチ素子Ｑ２がオン状態となる。このため、オン状態のスイッチ素子Ｑ２により、スイッチ素子Ｑ１のゲート電圧が引き抜かれて、スイッチ素子Ｑ１がオフ状態になる。
【００５３】
なお、制御部２０Ａには、図示しない制御回路が設けられており、この制御回路により、スイッチング電源１Ａの動作を終了する際に、予め定められた時間だけスイッチ素子Ｑ１をオン状態にする。
【００５４】
以上のスイッチング電源１Ａによれば、図１に示した本発明の第１実施形態に係るスイッチング電源１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。
【００５５】
スイッチング電源１Ａでは、スイッチング電源１Ａの動作を開始する際にスイッチ素子Ｑ１をオン状態にする時間は、抵抗Ｒ２およびキャパシタＣ１の時定数により定まる。このため、抵抗Ｒ２の抵抗値や、キャパシタＣ１の容量を調整することで、スイッチング電源１Ａの動作を開始する際にスイッチ素子Ｑ１をオン状態にする時間を調節することができる。
【００５６】
＜第３実施形態＞
［スイッチング電源１Ｂの構成］
図４は、本発明の第３実施形態に係るスイッチング電源１Ｂの回路図である。図４は、図１の制御部２０の２つ目の回路構成例を示しており、スイッチング電源１Ｂは、図３に示した本発明の第２実施形態に係るスイッチング電源１Ａとは、制御部２０Ａの代わりに制御部２０Ｂを備える点が異なる。なお、スイッチング電源１Ｂにおいて、スイッチング電源１Ａと同一構成要件については、同一符号を付し、その説明を省略する。
【００５７】
制御部２０Ｂは、制御部２０Ａとは、ダイオードＤ１のアノードの接続される位置が異なる。具体的には、ダイオードＤ１のアノードには、出力端子ＯＵＴ１が接続される。このため、キャパシタＣ２の充電は、制御部２０Ａにおいては２次巻線Ｔ２の一端の電圧により行われるが、制御部２０Ｂにおいては出力電圧ＶＯＵＴにより行われる。
【００５８】
以上のスイッチング電源１Ｂによれば、スイッチング電源１Ａが奏することのできる上述の効果と同様の効果を奏することができる。
【００５９】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６０】
例えば、上述の実施形態では、スイッチング電源としてフォワード型のスイッチング電源を適用したが、これに限らない。例えば、半波整流型のスイッチング電源や、全波整流型のスイッチング電源を適用してもよい。また、例えば、絶縁型のスイッチング電源に限らず、チョッパ型のスイッチング電源を適用してもよい。
【００６１】
また、上述の実施形態では、スイッチ素子Ｑａ、Ｑｂとして、ＮチャネルＭＯＳＦＥＴを用いたが、これに限らず、例えばＰチャネルＭＯＳＦＥＴやＩＧＢＴやＢＪＴを用いてもよい。
【符号の説明】
【００６２】
１、１Ａ、１Ｂ、１００；スイッチング電源
１０；放電回路部
２０、２０Ａ、２０Ｂ；制御部
Ｌｏａｄ；負荷
ＯＵＴ１、ＯＵＴ２；出力端子
Ｑ１、Ｑ２、Ｑａ、Ｑｂ；スイッチ素子
Ｒ１〜Ｒ３；抵抗
【特許請求の範囲】
【請求項１】
電力変換を行うスイッチング電源であって、
前記スイッチング電源の出力端子間に設けられたスイッチ素子と、
前記スイッチング電源の動作を終了する際に、予め定められた時間だけ前記スイッチ素子をオン状態にする制御手段と、を備えることを特徴とするスイッチング電源。
【請求項２】
前記制御手段は、前記スイッチング電源の動作を開始する際に、予め定められた時間だけ前記スイッチ素子をオン状態にすることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記制御手段は、
前記スイッチング電源の動作が開始されると充電が開始されるキャパシタと、
前記スイッチング電源の動作が開始されると、前記スイッチ素子の制御端子に予め定められた特定電圧の供給を開始する駆動電圧供給手段と、
前記キャパシタの端子間電圧が予め定められた閾値電圧以上になると、前記駆動電圧供給手段から前記スイッチ素子の制御端子への前記特定電圧の供給を阻害するスイッチ素子制御手段と、を備え、
前記スイッチ素子の制御端子に前記特定電圧が供給されると、当該スイッチ素子はオン状態になることを特徴とする請求項２に記載のスイッチング電源。
【請求項４】
前記スイッチ素子に直列接続された放電手段を備えることを特徴とする請求項１から３のいずれかに記載のスイッチング電源。
【請求項５】
前記放電手段は、抵抗であることを特徴とする請求項４に記載のスイッチング電源。
【請求項１】
電力変換を行うスイッチング電源であって、
前記スイッチング電源の出力端子間に設けられたスイッチ素子と、
前記スイッチング電源の動作を終了する際に、予め定められた時間だけ前記スイッチ素子をオン状態にする制御手段と、を備えることを特徴とするスイッチング電源。
【請求項２】
前記制御手段は、前記スイッチング電源の動作を開始する際に、予め定められた時間だけ前記スイッチ素子をオン状態にすることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記制御手段は、
前記スイッチング電源の動作が開始されると充電が開始されるキャパシタと、
前記スイッチング電源の動作が開始されると、前記スイッチ素子の制御端子に予め定められた特定電圧の供給を開始する駆動電圧供給手段と、
前記キャパシタの端子間電圧が予め定められた閾値電圧以上になると、前記駆動電圧供給手段から前記スイッチ素子の制御端子への前記特定電圧の供給を阻害するスイッチ素子制御手段と、を備え、
前記スイッチ素子の制御端子に前記特定電圧が供給されると、当該スイッチ素子はオン状態になることを特徴とする請求項２に記載のスイッチング電源。
【請求項４】
前記スイッチ素子に直列接続された放電手段を備えることを特徴とする請求項１から３のいずれかに記載のスイッチング電源。
【請求項５】
前記放電手段は、抵抗であることを特徴とする請求項４に記載のスイッチング電源。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−３８９０７（Ｐ２０１３−３８９０７Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７２７４２（Ｐ２０１１−１７２７４２）
【出願日】平成２３年８月８日（２０１１．８．８）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月８日（２０１１．８．８）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]