プローブ・カード基板上のタイル角部のソーイング
【課題】 プローバ又はプローブ・カードを支持するための他の試験デバイスの領域の範囲内に基板自体が収まるように設けると同時に、製造が簡単かつ安価である基板を設けることである。
【解決手段】 半導体デバイスを試験するための複合基板を形成する。このため、複数の実質的に同一の個々の基板を選択し、最終アレイ構成における位置に従って個々の基板の少なくともいくつかから角部を切断し、次いで個々の基板を最終アレイ構成に組み立てる。角部が切断又はソーイングされた基板の最終アレイ構成は、試験対象のウェーハの表面領域に緊密に合致し、試験環境の空間制限内に容易に収まることができる。
【解決手段】 半導体デバイスを試験するための複合基板を形成する。このため、複数の実質的に同一の個々の基板を選択し、最終アレイ構成における位置に従って個々の基板の少なくともいくつかから角部を切断し、次いで個々の基板を最終アレイ構成に組み立てる。角部が切断又はソーイングされた基板の最終アレイ構成は、試験対象のウェーハの表面領域に緊密に合致し、試験環境の空間制限内に容易に収まることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験集積回路デバイス（ＤＵＴ：device under test）を試験するために用いるコンポーネントに関する。更に具体的には、本発明の実施形態は、ＤＵＴを試験するためにプローブ・カード・アセンブリにおいて基板のアレイで用いられる基板製造に関する。
【背景技術】
【０００２】
ＤＵＴを試験するための試験システムは、プローバ、又はウェーハ上のＤＵＴを電気的に接触させるためのプローブ・カードを支持する他の試験デバイスを含む場合がある。ウェーハ用の試験システムは、同様に、ウェーハを個々のコンポーネントにダイシングした後でＤＵＴの試験を実行するために用いることができる。
【０００３】
プローバ又はプローブ・カードを支持するための他の試験システムは、通常、限られた空間要件に適合するように、かつ、ある大きさのウェーハを収容するように設計されている。プローバ及び試験システムに対する制限によって、プローブ・カードの大きさを制限して、これを試験システムの範囲内に収めることができる。
【０００４】
試験プローブを保持する１つ以上の基板又はタイルを支持するように、プローブ・カード構成を設けることができる。プローバ又はプローブ・カードを支持するための他の試験デバイスの領域の範囲内に基板自体が収まるように設けると同時に、製造が簡単かつ安価である基板を設けることが望ましい。
【発明の概要】
【０００５】
本発明のいくつかの実施形態によれば、半導体デバイスを試験する際に用いられる基板を製造する際に、単一の基板又はアレイに配置された多数の基板がウェーハの表面領域と実質的に同様の領域内に収まるようにする。これによって、基板は、プローバローディング又はドッキング機構もしくは制限された試験環境の制約内に容易に収まることができる。更に、この基板製造方法では、実質的に同一の基板を最初に費用対効果の大きい製造プロセスにおいて形成することができ、製造後に一部の基板にわずかな変更を加えるだけで、特にアレイに配した場合に基板を制限領域内に収めることを可能とする。
【０００６】
本発明のいくつかの実施形態においては、半導体デバイスを試験するための複合基板を形成する際に、複数の実質的に同一の個別基板を選択し、最終アレイ構成における位置に従って個別基板の少なくともいくつかから一部を切断し、次いで個別基板を最終アレイ構成に組み立てる。
【０００７】
個別基板は、この除去に留意しながら生成し、一部を除去することで内部接続が切断しないようにする。個別基板は、切断前の外周の形状及び大きさが実質的に同じであるという点で、同一とすることができる。更に、個別基板は、それらの内部接続及びそれらが支持するプローブが同じであるという点で、同一とすることができる。いくつかの実施形態では、除去する部分は、製造中に基板上に設けたソー(saw)マークに沿って基板の角部を切断することによって除去する。切断に対する代案として、化学エッチング又は他のプロセスによって角部を除去することも可能である。ソーマークに加えて、基板上にマーキングを設けて、ソーイングを行った後にどの角部を除去したかを識別することができる。基板が支持するプローブは、弾性バネ、又は他の電気的コンタクトとすることができる。この電気的コンタクトは、基板と一体形成するか、又は、後に角部を切り取る前もしくは後に基板に取り付けられる。
【０００８】
いくつかの実施形態においては、プローブを支持する基板タイルを切断して、単一のＤＵＴの外周の大きさ及び形状に合致させることができる。特に複合ＤＵＴの場合、多数のＤＵＴを試験する回路を有する単一の試験基板とは異なり、試験タイル基板の歩留まりを上げるために各ＤＵＴごとに単一の試験タイルを設けることが有利である可能性がある。同様に、最初のウェーハからＤＵＴをダイシングした後に、ＤＵＴダイ保持機構の制約内に収まるように単一のＤＵＴ試験基板を切断することができる。
【０００９】
本発明の更に別の詳細は、添付図面によって説明される。
【図面の簡単な説明】
【００１０】
【図１】従来の試験システムのブロック図を示す。
【図２】従来のプローブ・カードのコンポーネントの断面図を示す。
【図３】多数のタイル基板がアレイに支持された代替的なプローブ・カード・アセンブリを示す。
【図４】図３に示したプローブ・カード・アセンブリのための１つの構成の詳細を示す。
【図５】プローブ・カード上のアレイにサポートされた多数のタイル基板の斜視図を示す。
【図６】試験用のウェーハ上での図５のプローブ・カードのタイル基板の配置を示す。
【図７】試験用のウェーハ上での図５のプローブ・カードの配置を示し、この場合、基板のアレイの外周の大きさ及び形状は試験環境の制限よりも大きい。
【図８】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板の外側縁部を示す。
【図９】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板アレイにおける４つの基板の外側縁部を示す。
【図１０】本発明のいくつかの実施形態に従って製造された基板を示す基板の斜視図である。
【図１１】基板の斜視図であり、本発明のいくつかの実施形態に従った製造用の基板上に設けられたマーキングを示す。
【図１２】基板の斜視図であり、本発明のいくつかの実施形態に従って内部トレースがソーラインを通って延出する場合の基板を示す。
【図１３】基板の斜視図であり、本発明のいくつかの実施形態に従った製造及び基板の識別のための代替的なマーキングを示す。
【図１４】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板アレイにおける１２の基板の外側縁部を示す。
【図１５】本発明のいくつかの実施形態に従って生成されたＤＵＴの大きさに実質的に合致するように生成されたタイルを示す。
【図１６】本発明のいくつかの実施形態に従った、ＤＵＴを保持する窪み内にタイルを収めるためにＤＵＴの大きさに実質的に合致するように生成されたタイルを示す。
【発明を実施するための形態】
【００１１】
図１は、半導体ウェーハ上のＤＵＴを試験するためのプローブ・カード１８を支持するプローバ１０を用いた従来の試験システムのブロック図を示す。試験システムは、通信ケーブル６によって試験ヘッド８に接続された試験コントローラ４を含む。プローバ１０は、試験対象のウェーハ１４を搭載するためのステージ１２で構成され、ステージ１２は、プローブ・カード１８上のプローブ１６にウェーハ１４を接触させるように移動可能である。
【００１２】
この試験システムにおいて、試験データが試験コントローラ４によって発生されて、通信ケーブル６を介して、試験ヘッド８、プローブ・カード１８、プローブ１６、最終的にはウェーハ１４上のＤＵＴまで送信される。次いで、試験結果は、ウェーハ上のＤＵＴからプローブ・カード１８を介して試験ヘッド８まで返信され、試験コントローラ４に返信される。また、プローブ・カード１８は、ウェーハから個片化されているＤＵＴを試験するためにも用いることができる。
【００１３】
試験コントローラ４から提供された試験データは、ケーブル６を介して提供され試験ヘッド８において分離された個々のテスタ・チャネルに分割され、各チャネルはプローブ１６の少なくとも１つまで搬送されるようになっている。試験ヘッド８からのチャネルは、コネクタ２４によってプローブ・カード１８にリンクされている。次いで、プローブ・カード１８は、試験ヘッドをウェーハにリンクする。プローブ・カード１８は、プローブ１６を支持する１つ以上の基板を含むことができる。
【００１４】
図２は、プローブ１６と共に単一の基板４５を支持する従来のプローブ・カード１８のコンポーネントの断面図を示す。プローブ・カード１８は、ＤＵＴに直接接触するバネ・プローブ１６に対して電気的経路及び機械的支持の双方を提供するように構成されている。プローブ・カード１８の電気的経路は、プリント回路基板（ＰＣＢ）３０、インターポーザ３２、及び空間変換器３４を介して提供することができる。試験ヘッド８からの試験データは、通常ＰＣＢ３０の周囲に接続されたポゴ・ピン（pogo pin）又は無挿入力（ＺＩＦ：zero insertion force）コネクタ２４を介して提供することができる。チャネル伝送線４０は、テスタ・インタフェース・コネクタ（ポゴ又はＺＩＦ）２４からの信号をＰＣＢ３０において水平方向及び垂直方向にＰＣＢ３０上のコンタクト・パッドに分配させて、空間変換器３４上のパッドのルーティング・ピッチを整合させることができる。インターポーザ３２は、両側にバネ・プローブ・電気的コンタクト４４が配置された基板４２を含むことができる。インターポーザ３２は、ＰＣＢ３０上の個々のパッドを空間変換器３４上の電気接触パッドに電気的に接続する。空間変換器３４の基板４５における伝送線４６は、信号線をプローブ１６に分配又は「空間変換」する。空間変換器基板４５は、多層セラミック又は有機系ラミネートのいずれかから構成することができる。
【００１５】
バックプレート５０、ブラケット５２、フレーム５４、板バネ５６、及びレベリング・ピン６２によって、電気的コンポーネントに対する機械的支持を提供することができる。バックプレート５０はＰＣＢ３０の一方側に設けることができ、ブラケット５２は他方側に設けられて、ねじ５９によって取り付けられる。板バネ５６は、ねじ５８によってブラケット５２に取り付けることができる。板バネ５６は、ブラケット５２の内壁内にフレーム５４を移動可能に保持するように延出する。フレーム５４は、空間変換器３４をその内壁内に支持するための水平方向の延長部６０を含むことができる。フレーム５４は、プローブ・ヘッドを取り囲み、横方向の動きが制限されるようにブラケット５２に対して厳しい公差を維持することができる。
【００１６】
レベリング・ピン６２は、電気的コンポーネントに対する機械的支持を提供し、空間変換器３４のレベリングを可能とする。レベリング・ピン６２は、真鍮球（brass spheres）６６が空間変換器３４と点接触を行うように調整することができる。基板のレベリングは、レベリング・ピンと称する前進ねじ６２を用いることによって、これらの球の精密な調整により達成することができる。レベリング・ピン６２は、空間変換器３４の高さを上下させるように調整可能である。レベリング・ピン６２は、バックプレート５０において支持６５を用いてねじ留めされる。
【００１７】
図３は、多数のタイル基板を共に試験用アレイに支持した代替的なプローブ・カード・アセンブリを示す。図示する構造は、多数のタイル基板８２を支持するスティフナ８０を含む。基板タイル８２は、セグメント化したＰＣＢと共に含ませることができ、又は、ＰＣＢを、スティフナ８０と組み合わせた単一ユニットとして設けることができる。スティフナ８０を介してねじ留めしたレベリング・ピン６２は、ウェーハに対してプローブ支持基板８２を高さ調整するように設けられる。レベリング・ピン６２を用いてタイル８２の位置を調整するために、アライメント機構８８が設けられている。アライメント機構８８は、各タイルごとに個別に６次までの動き（ｘ、ｙ、ｚ、α、θ、φ）を与える。
【００１８】
多数のプローブ基板を支持する図３のプローブ・カード・アセンブリの具体的な例は、２００５年１２月１５日に出願された、「Mechanically Reconfigurable Vertical Tester Interface For IC Probing」と題するEldridge等の米国特許出願第１０／８６８，４２５号に記載されている。一例では、図２の支持構造を用い、共通の相互接続バックプレート５０を使用して多数回繰り返すことで空間変換器４５のアレイを提供する。図２の支持基板を多数用いることに対する代案が図４に示す構造である。この構造では、多数の基板タイル・アレイのための別個の基板タイル４５1と４５2との間の離間距離が小さくなる。
【００１９】
先に引用した米国特許出願第１０／８６８，４２５号に記載されたように、図４の構成は、可撓性ケーブル・コネクタ８７を用い、図２のインターポーザ３２及びＰＣＢ３０を不要とすることができる。図４において、プローブ・カード・アセンブリは、一方側にプローブ１６を支持する基板４５1及び４５2、ならびに可撓性ケーブル・コネクタ８９に接続するための他方側の１つ以上のコネクタ８７から成る。図４の可撓性ケーブル・コネクタ８９の他端は、試験ヘッド（図示せず）の対応するコネクタに直接はめ合わせることができる。図示するレベリング及び支持機構は、レベリング・ピン１２０1から１２０4を含む。レベリング・ピン１２０1から１２０4に取り付けられたレベリング及び支持のためのコンポーネントは、調整平面ｚ、α、及びφの全てにおいて基板４５1及び４５2の移動を可能とするように図示されている。図４のタイル支持機構は、多数の基板タイル４５1及び４５2と共に用いるように例示されているが、この支持機構は、１つのみのタイルを有するプローブ・カードを備えることも可能である。
【００２０】
図５は、プローブ・カードを形成する支持上に搭載された４つの基板４５1から４５4のアレイの斜視図を示し、本発明の実施形態に従って生成された基板タイルをどのように支持することができるかを例示する。図４によって例示するように基板に対する支持を示すが、基板タイルに対する他の支持又は搭載構成を用いて、本発明のいくつかの実施形態に従って製造した基板を搭載することも可能である。限定ではないが、基板支持機構の例は、図２に示す支持、先に引用した米国特許出願第１０／８６８，４２５号に示された他の機構、又は当技術分野において既知の他の基板搭載構成を含む。基板タイルを参照したが、参照したタイル又は基板は、弾性相互接続を支持することができると共に製造後に切断することができる材料の１つ以上の層を有する基板を含むことは理解されよう。
【００２１】
図６は、ウェーハ８０上に形成されたＤＵＴ８２を試験するためにウェーハ８０上に配置された場合の、図５の基板４５1から４５4のアレイの外側外形を示す。基板４５1から４５4の外周はＤＵＴ８２の全体上に延出しておらず、従って一度に全てのＤＵＴの試験を行うのではないことに留意すべきである。
【００２２】
図７は、単一のタッチダウン中に基板８２上の全ＤＵＴ８０の試験を行うために基板４５1から４５4のアレイの外側範囲を拡大したことを示す。しかしながら、基板４５1から４５4の外側境界は試験環境について範囲８４を超えて延出する。試験環境範囲８４は、プローバの大きさ、プローバ装填及び連結機構の制限、基板を支持するための機構の大きさの制限、又は単に試験環境自体の制限によって設定することができる。基板を用いる試験環境の範囲の制限を認識することで、ウェーハ上の全てのＤＵＴを試験するように基板を製造することを可能としながら、ウェーハの外側境界に近接した制限境界内に維持するように、本発明の実施形態が提供される。
【００２３】
図８は、本発明のいくつかの実施形態に従った単一の基板１４５がどのようにプローバ又は試験環境の範囲８４内に維持された外周を有し、かつ、この基板がウェーハ８０上の全てのＤＵＴ８２をカバーするのに充分であるように延出するかを示す。図８に示した外周を有する単一の基板１４５は、正方形又は矩形の基板から角部を除去することで、本発明のいくつかの実施形態に従って製造される。角部は、ソーイング、レーザ切断、エッチング、又は当技術分野において既知の他の方法によって除去することができる。プローバ又は試験機器の限界又は範囲８４を例示するが、他の設計制限によって基板の角部を除去する必要がある場合があることに留意すべきである。
【００２４】
図９は、アレイ内の多数の基板１４５1から１４５4をどのように本発明のいくつかの実施形態に従って製造して全てのＤＵＴ８２を試験することができるかを示す。図９において、本発明のいくつかの実施形態に従って製造された４つの基板１４５1から１４５4の外側境界は、試験環境の範囲８４内にある。４つの基板１４５1から１４５4は、最初に矩形又は正方形の基板として製造され、次いで１つの角部を除去する。角部は、図８の単一の基板の多数の角部と同様に、ソーイング、レーザ切断、エッチング、又は当技術分野において既知の他の手順によって除去することができる。図８の構成と同様に、図９の４つの基板１４５1から１４５4は、角部を除去して基板を最終アレイ構成に配置可能となった後に、試験環境の範囲８４内に外周を有し、しかも、基板アレイはウェーハ８０上の全てのＤＵＴ８２をカバーするのに充分であるように延出する。
【００２５】
図１０は、基板１４５の斜視図を示し、本発明のいくつかの実施形態に従って図９のアレイの基板をどのように製造するかを示す。基板１４５は、矩形又は正方形として製造することができる。矩形又は正方形の基板１４５の製造ステップの後、角部９０を切断する。角部９０は、ソーイング、レーザ切断、化学エッチング、又は当技術分野において既知の他の同様のプロセスによって切断することができる。図１０に示すように、内部ルーティング・トレース９４（基板１４５の切取部９２として示す）を製造中に配置して、基板１４５を切断する際にルーティング・トレース９４を妨害しないようにすることができる。
【００２６】
図１０に示すように、角部を切断する前の図９のアレイの基板は、実質的に同一とすることができる。実質的に同一の基板は、置換タイル用に製造することができ、どのタイルを置換するかを決定した場合にのみ、角部を切断する。一実施形態において、図９の４つの基板１４５1から１４５4の外側境界の形状及び大きさは、角部を除去する前は同一である。更に別の実施形態においては、４つの基板の外側境界の形状及び大きさならびに内部ルーティング・トレースの構成は双方とも、角部を除去する前は同一である。
【００２７】
図９のアレイ構成において、試験を実行することができ、不合格の基板は排除することができる。角部を切断する前に基板が同一であるので、必要な置換基板は１種類のみであり、これは、各タイル１４５1から１４５4について異なる置換基板を製造しなければならない場合とは異なっている。必要な置換基板が１種類のみであるので、異なる角部を切断する場合があるにもかかわらず、全体的な製造コストを削減することができる。また、基板は、欠陥位置に基づいて捨てることができる。欠陥の位置が、切断可能な角部でない場合、欠陥を修理するか、又は基板を廃棄することが必要となる場合がある。不合格の基板が製造されて置換された後、図９の基板１４５1から１４５4を、プローブ・カード上の最終アレイ構成に搭載することができる。置換目的のために製造された追加の基板は、どの基板が不合格になったかを判定して切断すべき角部を識別した後で初めて、角部を切断されて、欠陥のある基板を置換することができる。欠陥があるか又は損傷した基板タイルは後に修理して、以降のアレイにおいて用いることができる。
【００２８】
図１１は、基板１４５の更に別の斜視図を示し、本発明のいくつかの実施形態に従って基板上に設けられたマーキング９８を示す。マーキング９８は、金属領域、エッチング・ライン、又は製造中もしくは製造後に基板上に設けられた他の構造干渉フィーチャ等の堆積材料とすることができる。一実施形態において、切断ラインのための基準マーク・フィーチャとして、バネチップを用いる。マーキング９８により、切断ツールのアライメントを行うことができる。
【００２９】
図１１は更に、図示する基板１４５がプローブ１６を支持可能であることを示す。プローブ１６は、切断前に基板の一部として製造することができる。あるいは、角部を切断する前に、プローブを基板上の電気的コンタクトに取り付けることができる。プローブ１６は、弾性めっきワイヤを用いて製造された弾性バネ・プローブとすれば良い。あるいは、プローブ１６は、リソグラフィ処理を用いて製造された弾性バネ部材とすることも可能である。リソグラフィによって形成したプローブは、基板と一体に形成することができ、又は別個に形成して後に取り付けることができる。同様に、電気的コンタクトを提供する導電性バンプ又はワイヤ等の他のプローブ構造を、本発明のいくつかの実施形態に従って製造した基板と共に用いることができる。
【００３０】
図１２は、基板の斜視図を示し、本発明のいくつかの実施形態に従って内部トレースがソーラインを通って延出する場合の基板の製造を例示する。基板１４５は、最初に、切断可能な角部１０２内まで延出する内部ライン１０１を有する矩形又は正方形として製造される。ラインは切断されるが、ラインが切断される可能性があることを予測する基板設計によって、ラインの分離を行う。例えば、ラインは、単に使用されない切取部１０２上のプローブに接続することができる。あるいは、ライン上での電荷蓄積を防いでラインを他のラインから分離するために、試験設備においてラインの接地を行うことができる。更に、切断される可能性のあるラインと基板タイル１４５における他のラインとの間に、緩衝材料を設けることができる。
【００３１】
図１３は、基板の斜視図を示し、本発明のいくつかの実施形態に従った製造及び基板識別のための代替的なマーキングを例示する。マーキング１０５は、図１１に関して記載したように、金属領域、エッチング・ライン、又は製造中もしくは製造後に基板上に設けられる他の構造等の堆積材料とすることができる。図１３の４つの角部全てにマーキングを設けることができる。なぜなら、図１２に示すように、角部内まで延出する内部トレースが切断される可能性があることが予想されるからである。マーキングによって、（あるとすれば）切断されと予想されるラインのみを識別することができる。内部トレースが、切断される可能性のある角部内まで延出しているので、プローブ１６は、切り取られる可能性のある角部から延出するように図示され、切り取られたプローブ１６は内部トレースに接続することができる。
【００３２】
図１３は更に、いくつかの実施形態において、マーキングが、「０１」、「０２」、「０３」、及び「０４」等の識別番号を含んで、切断する角部を識別可能であることを示す。一実施形態において、タイルに割り当てられた連続番号を、図示するマーキング番号「ｘｘｘｘ−ｘｘｘｘ」によって識別することができる。番号「ｘｘｘｘ−ｘｘｘｘ」を用いて在庫の目的のために連続番号を識別すると共に、「０１」、「０２」等の２桁の追加を識別番号に加えて、後にどの角部をタイルから切断するかを識別することができる。
【００３３】
図１４は、本発明のいくつかの実施形態に従って生成した基板のアレイにおいて、試験用のウェーハ８０上に配された１２の基板タイル１４５1から１４５12の外側縁部を示す。図１４は、図８及び図９と共に、本発明の実施形態に従って、いずれの数の基板でも製造可能であり、個別に又はアレイに配置可能であることを示す。図８及び図９の全ての基板タイルから角部を切断するが、図１４では、所望の領域８４内に収めるため、及びウェーハ８０上の全てのＤＵＴ８２の試験を可能とするために、全ての基板で角部を除去する必要があるわけではないことを示す。ウェーハ８０の領域を示すが、試験プロセス中に本発明のいくつかの実施形態に従って生成された基板１４５1から１４５12用いたバーンイン試験中等に、ウェーハからＤＵＴをダイシングして試験用の領域８０に再配置することができることは理解されよう。
【００３４】
図１５は、本発明のいくつかの実施形態に従ったウェーハ８０上のＤＵＴ８２の大きさと実質的に合致するようにタイル２４５を生成可能であることを示す。タイル２４５は、ＤＵＴ８２よりもわずかに大きく図示して、図１５において双方のコンポーネントが見えるようにしているが、タイルは、ＤＵＴ８２よりもわずかに大きく又はわずかに小さく生成して、特定の試験システム設計において利用可能な空間に対応させることができる。ＤＵＴに実質的に合致するように生成されたタイル２４５は、ウェーハのかなりの割合を占めて複雑な内部トレースを必要とする複合ＤＵＴに特に有益とすることができる。なぜなら、単一の基板上に多数の試験タイルを組み合わせた場合よりも、個々の試験タイルの製造歩留まりを著しく高くすることができるからである。本発明において先に示した図面と同様に、図１５において試験タイル２４５は相互に接しているものとして示すが、タイル間にいかなる所望の大きさの分離間隔も設けられることは理解されよう。
【００３５】
図１６は、本発明のいくつかの実施形態に従って、ＤＵＴがプレート２１２上に保持されている場合、ＤＵＴの大きさに実質的に合致するように生成されたタイル２４５によって、タイルを窪み２０５内に収容可能であることを示す。図１６において、ＤＵＴはウェーハからダイシングされて、保持プレート２１２の窪み２０５に格納されていると想定する。あるいは、プレート２１２は平らとすることができ、ＤＵＴを、接着剤によって、プレート２１２の開口を介した真空適用によって、又は静電力もしくは圧縮力等の他の手段によって、所定位置に保持することができる。窪みがある場合もない場合も、単一のタイルを用いて、全てのＤＵＴを試験するようにプローブを延出させることも可能である。しかしながら、図１５に関して示すように、複合ＤＵＴを用いる場合、ＤＵＴ当たり１つの試験タイルを製造して歩留まりを向上させると有利であると考えられる。ＤＵＴ当たり１つの試験タイルは、同様に、タイル支持又は搭載機構を収容するためにも望ましい場合がある。更に、図１５に関して記載するように、タイルは、ＤＵＴ外側境界の大きさ及び形状に合致するように製造することができ、又は、タイルは、ＤＵＴよりもわずかに大きいか又はわずかに小さく生成することができる。
【００３６】
本発明の実施形態について具体的に述べたが、これは単に、本発明をどのように製造し用いるかを当業者に教示したに過ぎない。多くの追加の変更が本発明の範囲内に該当し、本発明の範囲は特許請求の範囲によって規定される。
【技術分野】
【０００１】
本発明は、被試験集積回路デバイス（ＤＵＴ：device under test）を試験するために用いるコンポーネントに関する。更に具体的には、本発明の実施形態は、ＤＵＴを試験するためにプローブ・カード・アセンブリにおいて基板のアレイで用いられる基板製造に関する。
【背景技術】
【０００２】
ＤＵＴを試験するための試験システムは、プローバ、又はウェーハ上のＤＵＴを電気的に接触させるためのプローブ・カードを支持する他の試験デバイスを含む場合がある。ウェーハ用の試験システムは、同様に、ウェーハを個々のコンポーネントにダイシングした後でＤＵＴの試験を実行するために用いることができる。
【０００３】
プローバ又はプローブ・カードを支持するための他の試験システムは、通常、限られた空間要件に適合するように、かつ、ある大きさのウェーハを収容するように設計されている。プローバ及び試験システムに対する制限によって、プローブ・カードの大きさを制限して、これを試験システムの範囲内に収めることができる。
【０００４】
試験プローブを保持する１つ以上の基板又はタイルを支持するように、プローブ・カード構成を設けることができる。プローバ又はプローブ・カードを支持するための他の試験デバイスの領域の範囲内に基板自体が収まるように設けると同時に、製造が簡単かつ安価である基板を設けることが望ましい。
【発明の概要】
【０００５】
本発明のいくつかの実施形態によれば、半導体デバイスを試験する際に用いられる基板を製造する際に、単一の基板又はアレイに配置された多数の基板がウェーハの表面領域と実質的に同様の領域内に収まるようにする。これによって、基板は、プローバローディング又はドッキング機構もしくは制限された試験環境の制約内に容易に収まることができる。更に、この基板製造方法では、実質的に同一の基板を最初に費用対効果の大きい製造プロセスにおいて形成することができ、製造後に一部の基板にわずかな変更を加えるだけで、特にアレイに配した場合に基板を制限領域内に収めることを可能とする。
【０００６】
本発明のいくつかの実施形態においては、半導体デバイスを試験するための複合基板を形成する際に、複数の実質的に同一の個別基板を選択し、最終アレイ構成における位置に従って個別基板の少なくともいくつかから一部を切断し、次いで個別基板を最終アレイ構成に組み立てる。
【０００７】
個別基板は、この除去に留意しながら生成し、一部を除去することで内部接続が切断しないようにする。個別基板は、切断前の外周の形状及び大きさが実質的に同じであるという点で、同一とすることができる。更に、個別基板は、それらの内部接続及びそれらが支持するプローブが同じであるという点で、同一とすることができる。いくつかの実施形態では、除去する部分は、製造中に基板上に設けたソー(saw)マークに沿って基板の角部を切断することによって除去する。切断に対する代案として、化学エッチング又は他のプロセスによって角部を除去することも可能である。ソーマークに加えて、基板上にマーキングを設けて、ソーイングを行った後にどの角部を除去したかを識別することができる。基板が支持するプローブは、弾性バネ、又は他の電気的コンタクトとすることができる。この電気的コンタクトは、基板と一体形成するか、又は、後に角部を切り取る前もしくは後に基板に取り付けられる。
【０００８】
いくつかの実施形態においては、プローブを支持する基板タイルを切断して、単一のＤＵＴの外周の大きさ及び形状に合致させることができる。特に複合ＤＵＴの場合、多数のＤＵＴを試験する回路を有する単一の試験基板とは異なり、試験タイル基板の歩留まりを上げるために各ＤＵＴごとに単一の試験タイルを設けることが有利である可能性がある。同様に、最初のウェーハからＤＵＴをダイシングした後に、ＤＵＴダイ保持機構の制約内に収まるように単一のＤＵＴ試験基板を切断することができる。
【０００９】
本発明の更に別の詳細は、添付図面によって説明される。
【図面の簡単な説明】
【００１０】
【図１】従来の試験システムのブロック図を示す。
【図２】従来のプローブ・カードのコンポーネントの断面図を示す。
【図３】多数のタイル基板がアレイに支持された代替的なプローブ・カード・アセンブリを示す。
【図４】図３に示したプローブ・カード・アセンブリのための１つの構成の詳細を示す。
【図５】プローブ・カード上のアレイにサポートされた多数のタイル基板の斜視図を示す。
【図６】試験用のウェーハ上での図５のプローブ・カードのタイル基板の配置を示す。
【図７】試験用のウェーハ上での図５のプローブ・カードの配置を示し、この場合、基板のアレイの外周の大きさ及び形状は試験環境の制限よりも大きい。
【図８】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板の外側縁部を示す。
【図９】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板アレイにおける４つの基板の外側縁部を示す。
【図１０】本発明のいくつかの実施形態に従って製造された基板を示す基板の斜視図である。
【図１１】基板の斜視図であり、本発明のいくつかの実施形態に従った製造用の基板上に設けられたマーキングを示す。
【図１２】基板の斜視図であり、本発明のいくつかの実施形態に従って内部トレースがソーラインを通って延出する場合の基板を示す。
【図１３】基板の斜視図であり、本発明のいくつかの実施形態に従った製造及び基板の識別のための代替的なマーキングを示す。
【図１４】試験用のウェーハ上に配置された、本発明のいくつかの実施形態に従って生成された基板アレイにおける１２の基板の外側縁部を示す。
【図１５】本発明のいくつかの実施形態に従って生成されたＤＵＴの大きさに実質的に合致するように生成されたタイルを示す。
【図１６】本発明のいくつかの実施形態に従った、ＤＵＴを保持する窪み内にタイルを収めるためにＤＵＴの大きさに実質的に合致するように生成されたタイルを示す。
【発明を実施するための形態】
【００１１】
図１は、半導体ウェーハ上のＤＵＴを試験するためのプローブ・カード１８を支持するプローバ１０を用いた従来の試験システムのブロック図を示す。試験システムは、通信ケーブル６によって試験ヘッド８に接続された試験コントローラ４を含む。プローバ１０は、試験対象のウェーハ１４を搭載するためのステージ１２で構成され、ステージ１２は、プローブ・カード１８上のプローブ１６にウェーハ１４を接触させるように移動可能である。
【００１２】
この試験システムにおいて、試験データが試験コントローラ４によって発生されて、通信ケーブル６を介して、試験ヘッド８、プローブ・カード１８、プローブ１６、最終的にはウェーハ１４上のＤＵＴまで送信される。次いで、試験結果は、ウェーハ上のＤＵＴからプローブ・カード１８を介して試験ヘッド８まで返信され、試験コントローラ４に返信される。また、プローブ・カード１８は、ウェーハから個片化されているＤＵＴを試験するためにも用いることができる。
【００１３】
試験コントローラ４から提供された試験データは、ケーブル６を介して提供され試験ヘッド８において分離された個々のテスタ・チャネルに分割され、各チャネルはプローブ１６の少なくとも１つまで搬送されるようになっている。試験ヘッド８からのチャネルは、コネクタ２４によってプローブ・カード１８にリンクされている。次いで、プローブ・カード１８は、試験ヘッドをウェーハにリンクする。プローブ・カード１８は、プローブ１６を支持する１つ以上の基板を含むことができる。
【００１４】
図２は、プローブ１６と共に単一の基板４５を支持する従来のプローブ・カード１８のコンポーネントの断面図を示す。プローブ・カード１８は、ＤＵＴに直接接触するバネ・プローブ１６に対して電気的経路及び機械的支持の双方を提供するように構成されている。プローブ・カード１８の電気的経路は、プリント回路基板（ＰＣＢ）３０、インターポーザ３２、及び空間変換器３４を介して提供することができる。試験ヘッド８からの試験データは、通常ＰＣＢ３０の周囲に接続されたポゴ・ピン（pogo pin）又は無挿入力（ＺＩＦ：zero insertion force）コネクタ２４を介して提供することができる。チャネル伝送線４０は、テスタ・インタフェース・コネクタ（ポゴ又はＺＩＦ）２４からの信号をＰＣＢ３０において水平方向及び垂直方向にＰＣＢ３０上のコンタクト・パッドに分配させて、空間変換器３４上のパッドのルーティング・ピッチを整合させることができる。インターポーザ３２は、両側にバネ・プローブ・電気的コンタクト４４が配置された基板４２を含むことができる。インターポーザ３２は、ＰＣＢ３０上の個々のパッドを空間変換器３４上の電気接触パッドに電気的に接続する。空間変換器３４の基板４５における伝送線４６は、信号線をプローブ１６に分配又は「空間変換」する。空間変換器基板４５は、多層セラミック又は有機系ラミネートのいずれかから構成することができる。
【００１５】
バックプレート５０、ブラケット５２、フレーム５４、板バネ５６、及びレベリング・ピン６２によって、電気的コンポーネントに対する機械的支持を提供することができる。バックプレート５０はＰＣＢ３０の一方側に設けることができ、ブラケット５２は他方側に設けられて、ねじ５９によって取り付けられる。板バネ５６は、ねじ５８によってブラケット５２に取り付けることができる。板バネ５６は、ブラケット５２の内壁内にフレーム５４を移動可能に保持するように延出する。フレーム５４は、空間変換器３４をその内壁内に支持するための水平方向の延長部６０を含むことができる。フレーム５４は、プローブ・ヘッドを取り囲み、横方向の動きが制限されるようにブラケット５２に対して厳しい公差を維持することができる。
【００１６】
レベリング・ピン６２は、電気的コンポーネントに対する機械的支持を提供し、空間変換器３４のレベリングを可能とする。レベリング・ピン６２は、真鍮球（brass spheres）６６が空間変換器３４と点接触を行うように調整することができる。基板のレベリングは、レベリング・ピンと称する前進ねじ６２を用いることによって、これらの球の精密な調整により達成することができる。レベリング・ピン６２は、空間変換器３４の高さを上下させるように調整可能である。レベリング・ピン６２は、バックプレート５０において支持６５を用いてねじ留めされる。
【００１７】
図３は、多数のタイル基板を共に試験用アレイに支持した代替的なプローブ・カード・アセンブリを示す。図示する構造は、多数のタイル基板８２を支持するスティフナ８０を含む。基板タイル８２は、セグメント化したＰＣＢと共に含ませることができ、又は、ＰＣＢを、スティフナ８０と組み合わせた単一ユニットとして設けることができる。スティフナ８０を介してねじ留めしたレベリング・ピン６２は、ウェーハに対してプローブ支持基板８２を高さ調整するように設けられる。レベリング・ピン６２を用いてタイル８２の位置を調整するために、アライメント機構８８が設けられている。アライメント機構８８は、各タイルごとに個別に６次までの動き（ｘ、ｙ、ｚ、α、θ、φ）を与える。
【００１８】
多数のプローブ基板を支持する図３のプローブ・カード・アセンブリの具体的な例は、２００５年１２月１５日に出願された、「Mechanically Reconfigurable Vertical Tester Interface For IC Probing」と題するEldridge等の米国特許出願第１０／８６８，４２５号に記載されている。一例では、図２の支持構造を用い、共通の相互接続バックプレート５０を使用して多数回繰り返すことで空間変換器４５のアレイを提供する。図２の支持基板を多数用いることに対する代案が図４に示す構造である。この構造では、多数の基板タイル・アレイのための別個の基板タイル４５1と４５2との間の離間距離が小さくなる。
【００１９】
先に引用した米国特許出願第１０／８６８，４２５号に記載されたように、図４の構成は、可撓性ケーブル・コネクタ８７を用い、図２のインターポーザ３２及びＰＣＢ３０を不要とすることができる。図４において、プローブ・カード・アセンブリは、一方側にプローブ１６を支持する基板４５1及び４５2、ならびに可撓性ケーブル・コネクタ８９に接続するための他方側の１つ以上のコネクタ８７から成る。図４の可撓性ケーブル・コネクタ８９の他端は、試験ヘッド（図示せず）の対応するコネクタに直接はめ合わせることができる。図示するレベリング及び支持機構は、レベリング・ピン１２０1から１２０4を含む。レベリング・ピン１２０1から１２０4に取り付けられたレベリング及び支持のためのコンポーネントは、調整平面ｚ、α、及びφの全てにおいて基板４５1及び４５2の移動を可能とするように図示されている。図４のタイル支持機構は、多数の基板タイル４５1及び４５2と共に用いるように例示されているが、この支持機構は、１つのみのタイルを有するプローブ・カードを備えることも可能である。
【００２０】
図５は、プローブ・カードを形成する支持上に搭載された４つの基板４５1から４５4のアレイの斜視図を示し、本発明の実施形態に従って生成された基板タイルをどのように支持することができるかを例示する。図４によって例示するように基板に対する支持を示すが、基板タイルに対する他の支持又は搭載構成を用いて、本発明のいくつかの実施形態に従って製造した基板を搭載することも可能である。限定ではないが、基板支持機構の例は、図２に示す支持、先に引用した米国特許出願第１０／８６８，４２５号に示された他の機構、又は当技術分野において既知の他の基板搭載構成を含む。基板タイルを参照したが、参照したタイル又は基板は、弾性相互接続を支持することができると共に製造後に切断することができる材料の１つ以上の層を有する基板を含むことは理解されよう。
【００２１】
図６は、ウェーハ８０上に形成されたＤＵＴ８２を試験するためにウェーハ８０上に配置された場合の、図５の基板４５1から４５4のアレイの外側外形を示す。基板４５1から４５4の外周はＤＵＴ８２の全体上に延出しておらず、従って一度に全てのＤＵＴの試験を行うのではないことに留意すべきである。
【００２２】
図７は、単一のタッチダウン中に基板８２上の全ＤＵＴ８０の試験を行うために基板４５1から４５4のアレイの外側範囲を拡大したことを示す。しかしながら、基板４５1から４５4の外側境界は試験環境について範囲８４を超えて延出する。試験環境範囲８４は、プローバの大きさ、プローバ装填及び連結機構の制限、基板を支持するための機構の大きさの制限、又は単に試験環境自体の制限によって設定することができる。基板を用いる試験環境の範囲の制限を認識することで、ウェーハ上の全てのＤＵＴを試験するように基板を製造することを可能としながら、ウェーハの外側境界に近接した制限境界内に維持するように、本発明の実施形態が提供される。
【００２３】
図８は、本発明のいくつかの実施形態に従った単一の基板１４５がどのようにプローバ又は試験環境の範囲８４内に維持された外周を有し、かつ、この基板がウェーハ８０上の全てのＤＵＴ８２をカバーするのに充分であるように延出するかを示す。図８に示した外周を有する単一の基板１４５は、正方形又は矩形の基板から角部を除去することで、本発明のいくつかの実施形態に従って製造される。角部は、ソーイング、レーザ切断、エッチング、又は当技術分野において既知の他の方法によって除去することができる。プローバ又は試験機器の限界又は範囲８４を例示するが、他の設計制限によって基板の角部を除去する必要がある場合があることに留意すべきである。
【００２４】
図９は、アレイ内の多数の基板１４５1から１４５4をどのように本発明のいくつかの実施形態に従って製造して全てのＤＵＴ８２を試験することができるかを示す。図９において、本発明のいくつかの実施形態に従って製造された４つの基板１４５1から１４５4の外側境界は、試験環境の範囲８４内にある。４つの基板１４５1から１４５4は、最初に矩形又は正方形の基板として製造され、次いで１つの角部を除去する。角部は、図８の単一の基板の多数の角部と同様に、ソーイング、レーザ切断、エッチング、又は当技術分野において既知の他の手順によって除去することができる。図８の構成と同様に、図９の４つの基板１４５1から１４５4は、角部を除去して基板を最終アレイ構成に配置可能となった後に、試験環境の範囲８４内に外周を有し、しかも、基板アレイはウェーハ８０上の全てのＤＵＴ８２をカバーするのに充分であるように延出する。
【００２５】
図１０は、基板１４５の斜視図を示し、本発明のいくつかの実施形態に従って図９のアレイの基板をどのように製造するかを示す。基板１４５は、矩形又は正方形として製造することができる。矩形又は正方形の基板１４５の製造ステップの後、角部９０を切断する。角部９０は、ソーイング、レーザ切断、化学エッチング、又は当技術分野において既知の他の同様のプロセスによって切断することができる。図１０に示すように、内部ルーティング・トレース９４（基板１４５の切取部９２として示す）を製造中に配置して、基板１４５を切断する際にルーティング・トレース９４を妨害しないようにすることができる。
【００２６】
図１０に示すように、角部を切断する前の図９のアレイの基板は、実質的に同一とすることができる。実質的に同一の基板は、置換タイル用に製造することができ、どのタイルを置換するかを決定した場合にのみ、角部を切断する。一実施形態において、図９の４つの基板１４５1から１４５4の外側境界の形状及び大きさは、角部を除去する前は同一である。更に別の実施形態においては、４つの基板の外側境界の形状及び大きさならびに内部ルーティング・トレースの構成は双方とも、角部を除去する前は同一である。
【００２７】
図９のアレイ構成において、試験を実行することができ、不合格の基板は排除することができる。角部を切断する前に基板が同一であるので、必要な置換基板は１種類のみであり、これは、各タイル１４５1から１４５4について異なる置換基板を製造しなければならない場合とは異なっている。必要な置換基板が１種類のみであるので、異なる角部を切断する場合があるにもかかわらず、全体的な製造コストを削減することができる。また、基板は、欠陥位置に基づいて捨てることができる。欠陥の位置が、切断可能な角部でない場合、欠陥を修理するか、又は基板を廃棄することが必要となる場合がある。不合格の基板が製造されて置換された後、図９の基板１４５1から１４５4を、プローブ・カード上の最終アレイ構成に搭載することができる。置換目的のために製造された追加の基板は、どの基板が不合格になったかを判定して切断すべき角部を識別した後で初めて、角部を切断されて、欠陥のある基板を置換することができる。欠陥があるか又は損傷した基板タイルは後に修理して、以降のアレイにおいて用いることができる。
【００２８】
図１１は、基板１４５の更に別の斜視図を示し、本発明のいくつかの実施形態に従って基板上に設けられたマーキング９８を示す。マーキング９８は、金属領域、エッチング・ライン、又は製造中もしくは製造後に基板上に設けられた他の構造干渉フィーチャ等の堆積材料とすることができる。一実施形態において、切断ラインのための基準マーク・フィーチャとして、バネチップを用いる。マーキング９８により、切断ツールのアライメントを行うことができる。
【００２９】
図１１は更に、図示する基板１４５がプローブ１６を支持可能であることを示す。プローブ１６は、切断前に基板の一部として製造することができる。あるいは、角部を切断する前に、プローブを基板上の電気的コンタクトに取り付けることができる。プローブ１６は、弾性めっきワイヤを用いて製造された弾性バネ・プローブとすれば良い。あるいは、プローブ１６は、リソグラフィ処理を用いて製造された弾性バネ部材とすることも可能である。リソグラフィによって形成したプローブは、基板と一体に形成することができ、又は別個に形成して後に取り付けることができる。同様に、電気的コンタクトを提供する導電性バンプ又はワイヤ等の他のプローブ構造を、本発明のいくつかの実施形態に従って製造した基板と共に用いることができる。
【００３０】
図１２は、基板の斜視図を示し、本発明のいくつかの実施形態に従って内部トレースがソーラインを通って延出する場合の基板の製造を例示する。基板１４５は、最初に、切断可能な角部１０２内まで延出する内部ライン１０１を有する矩形又は正方形として製造される。ラインは切断されるが、ラインが切断される可能性があることを予測する基板設計によって、ラインの分離を行う。例えば、ラインは、単に使用されない切取部１０２上のプローブに接続することができる。あるいは、ライン上での電荷蓄積を防いでラインを他のラインから分離するために、試験設備においてラインの接地を行うことができる。更に、切断される可能性のあるラインと基板タイル１４５における他のラインとの間に、緩衝材料を設けることができる。
【００３１】
図１３は、基板の斜視図を示し、本発明のいくつかの実施形態に従った製造及び基板識別のための代替的なマーキングを例示する。マーキング１０５は、図１１に関して記載したように、金属領域、エッチング・ライン、又は製造中もしくは製造後に基板上に設けられる他の構造等の堆積材料とすることができる。図１３の４つの角部全てにマーキングを設けることができる。なぜなら、図１２に示すように、角部内まで延出する内部トレースが切断される可能性があることが予想されるからである。マーキングによって、（あるとすれば）切断されと予想されるラインのみを識別することができる。内部トレースが、切断される可能性のある角部内まで延出しているので、プローブ１６は、切り取られる可能性のある角部から延出するように図示され、切り取られたプローブ１６は内部トレースに接続することができる。
【００３２】
図１３は更に、いくつかの実施形態において、マーキングが、「０１」、「０２」、「０３」、及び「０４」等の識別番号を含んで、切断する角部を識別可能であることを示す。一実施形態において、タイルに割り当てられた連続番号を、図示するマーキング番号「ｘｘｘｘ−ｘｘｘｘ」によって識別することができる。番号「ｘｘｘｘ−ｘｘｘｘ」を用いて在庫の目的のために連続番号を識別すると共に、「０１」、「０２」等の２桁の追加を識別番号に加えて、後にどの角部をタイルから切断するかを識別することができる。
【００３３】
図１４は、本発明のいくつかの実施形態に従って生成した基板のアレイにおいて、試験用のウェーハ８０上に配された１２の基板タイル１４５1から１４５12の外側縁部を示す。図１４は、図８及び図９と共に、本発明の実施形態に従って、いずれの数の基板でも製造可能であり、個別に又はアレイに配置可能であることを示す。図８及び図９の全ての基板タイルから角部を切断するが、図１４では、所望の領域８４内に収めるため、及びウェーハ８０上の全てのＤＵＴ８２の試験を可能とするために、全ての基板で角部を除去する必要があるわけではないことを示す。ウェーハ８０の領域を示すが、試験プロセス中に本発明のいくつかの実施形態に従って生成された基板１４５1から１４５12用いたバーンイン試験中等に、ウェーハからＤＵＴをダイシングして試験用の領域８０に再配置することができることは理解されよう。
【００３４】
図１５は、本発明のいくつかの実施形態に従ったウェーハ８０上のＤＵＴ８２の大きさと実質的に合致するようにタイル２４５を生成可能であることを示す。タイル２４５は、ＤＵＴ８２よりもわずかに大きく図示して、図１５において双方のコンポーネントが見えるようにしているが、タイルは、ＤＵＴ８２よりもわずかに大きく又はわずかに小さく生成して、特定の試験システム設計において利用可能な空間に対応させることができる。ＤＵＴに実質的に合致するように生成されたタイル２４５は、ウェーハのかなりの割合を占めて複雑な内部トレースを必要とする複合ＤＵＴに特に有益とすることができる。なぜなら、単一の基板上に多数の試験タイルを組み合わせた場合よりも、個々の試験タイルの製造歩留まりを著しく高くすることができるからである。本発明において先に示した図面と同様に、図１５において試験タイル２４５は相互に接しているものとして示すが、タイル間にいかなる所望の大きさの分離間隔も設けられることは理解されよう。
【００３５】
図１６は、本発明のいくつかの実施形態に従って、ＤＵＴがプレート２１２上に保持されている場合、ＤＵＴの大きさに実質的に合致するように生成されたタイル２４５によって、タイルを窪み２０５内に収容可能であることを示す。図１６において、ＤＵＴはウェーハからダイシングされて、保持プレート２１２の窪み２０５に格納されていると想定する。あるいは、プレート２１２は平らとすることができ、ＤＵＴを、接着剤によって、プレート２１２の開口を介した真空適用によって、又は静電力もしくは圧縮力等の他の手段によって、所定位置に保持することができる。窪みがある場合もない場合も、単一のタイルを用いて、全てのＤＵＴを試験するようにプローブを延出させることも可能である。しかしながら、図１５に関して示すように、複合ＤＵＴを用いる場合、ＤＵＴ当たり１つの試験タイルを製造して歩留まりを向上させると有利であると考えられる。ＤＵＴ当たり１つの試験タイルは、同様に、タイル支持又は搭載機構を収容するためにも望ましい場合がある。更に、図１５に関して記載するように、タイルは、ＤＵＴ外側境界の大きさ及び形状に合致するように製造することができ、又は、タイルは、ＤＵＴよりもわずかに大きいか又はわずかに小さく生成することができる。
【００３６】
本発明の実施形態について具体的に述べたが、これは単に、本発明をどのように製造し用いるかを当業者に教示したに過ぎない。多くの追加の変更が本発明の範囲内に該当し、本発明の範囲は特許請求の範囲によって規定される。
【特許請求の範囲】
【請求項１】
半導体デバイスを試験するためのプローブ・カード・アセンブリであって、複数の個別基板から形成された複合基板を備え、前記複数の個別基板の少なくとも一部の少なくとも１つの角部が除去されている、プローブ・カード・アセンブリ。
【請求項２】
前記個別基板の外周の大きさ及び形状は、前記複数の個別基板の前記一部の前記角部が除去される前、実質的に同一である、請求項１に記載のプローブ・カード。
【請求項３】
前記角部が除去された前記基板の一部が、各々、４辺の基板を用いて、１つの角部を切り取ることによって形成された５つの辺を有する、請求項１に記載のプローブ・カード。
【請求項４】
前記基板を保持するための支持具を更に備え、前記角部が除去された前記基板の一部が、前記支持具においてアレイに配列された前記個別基板の前記外周に沿って配置されている、請求項１に記載のプローブ・カード。
【請求項５】
前記個別基板をアレイ状の構成に保持するための支持構造を更に備える、請求項１に記載のプローブ・カード。
【請求項６】
前記角部が除去された前記基板の一部が前記アレイ状の構成に設けられて、前記アレイ状の構成の前記基板の外周が所定領域内に収まることを可能とする、請求項５に記載のプローブ・カード。
【請求項７】
前記所定領域が、前記試験のための半導体デバイスを含むウェーハの表面領域である、請求項６に記載のプローブ・カード。
【請求項８】
前記支持構造を保持するためのプローバであって、前記個別基板が通る開口を有する、プローバを更に備え、前記基板の一部が除去された角部を有さない場合、前記プローブ・カードは前記プローバの前記開口を通らない、請求項６に記載のプローブ・カード。
【請求項９】
前記個別基板が弾性バネ・プローブ・コンタクトを支持する、請求項１に記載のプローブ・カード。
【請求項１０】
前記個別基板が、リソグラフィによって形成された弾性コンタクトを備えたプローブ・コンタクトを支持する、請求項１に記載のプローブ・カード。
【請求項１１】
単一の集積回路（ＩＣ）半導体デバイスを試験するためのプローブ・カードであって、プローブ・コンタクトを支持する基板を備え、前記基板の外側境界の大きさ及び形状が前記単一のＩＣ半導体デバイスの外側境界と実質的に合致する、プローブ・カード。
【請求項１２】
半導体デバイスを試験するときに用いるための複合基板を形成する方法であって、
最終構成に組み立てて前記複合基板を形成するために、複数の個別基板を選択するステップと、
前記複数の個別基板の少なくとも１つから一部を除去するステップと、
前記複数の個別基板を前記最終構成に組み立てるステップと、
を含む、方法。
【請求項１３】
前記一部を除去するステップの前に、前記複数の個別基板の外周の大きさ及び形状が実質的に同一である、請求項１２に記載の方法。
【請求項１４】
前記複数の個別基板にプローブを取り付けるステップを更に含む、請求項１２に記載の方法。
【請求項１５】
前記複数の個別基板が、前記半導体デバイスを試験するステップの間に半導体デバイスを電気的に接触させるための弾性バネ・プローブ・コンタクトを有する、請求項１２に記載の方法。
【請求項１６】
前記組み立てるステップが、前記複数の個別基板をプローブ・カードの支持構造に取り付けるステップを含む、請求項１２に記載の方法。
【請求項１７】
前記一部を除去するステップによって、前記複数の個別基板を前記最終構成における所定領域内に収めることを可能とする、請求項１２に記載の方法。
【請求項１８】
前記所定領域が、前記半導体デバイスを含むウェーハの表面領域である、請求項１７に記載の方法。
【請求項１９】
前記一部を除去するステップが、前記複数の個別基板の少なくとも１つの上に設けられた指標に従うことによって切断することを含む、請求項１２に記載の方法。
【請求項２０】
前記一部を除去するステップが、前記複数の個別基板の少なくとも１つの上のソーマークに沿ってソーイングすることを含む、請求項１２に記載の方法。
【請求項２１】
前記最終構成において前記複数の個別基板の性能を試験するステップと、
前記複数の個別基板の所与のものが不良であることが試験結果によって示された場合、前記所与の基板を置換基板によって置換するステップと、
を更に含む、請求項１２に記載の方法。
【請求項２２】
プローブ・カードを製造するための方法であって、
弾性プローブ・コンタクトが取り付けられたプローブ・カードのための基板を形成するステップと、
前記基板の一部を切り取るステップと、
を含む、方法。
【請求項２３】
前記一部を切り取るステップが、前記基板上に設けられた指標に従うによって切断することを含む、請求項２２に記載の方法。
【請求項２４】
プローブ・カードを識別する方法であって、
前記プローブ・カードの角部の少なくとも２つに対応して、前記プローブ・カードを形成する基板の領域にマーキングを設けるステップと、
前記基板の前記角部の１つを切り取るステップと、
前記切り取った基板の前記領域に対応した前記マーキングによって前記基板を識別するステップと、
を含む、方法。
【請求項１】
半導体デバイスを試験するためのプローブ・カード・アセンブリであって、複数の個別基板から形成された複合基板を備え、前記複数の個別基板の少なくとも一部の少なくとも１つの角部が除去されている、プローブ・カード・アセンブリ。
【請求項２】
前記個別基板の外周の大きさ及び形状は、前記複数の個別基板の前記一部の前記角部が除去される前、実質的に同一である、請求項１に記載のプローブ・カード。
【請求項３】
前記角部が除去された前記基板の一部が、各々、４辺の基板を用いて、１つの角部を切り取ることによって形成された５つの辺を有する、請求項１に記載のプローブ・カード。
【請求項４】
前記基板を保持するための支持具を更に備え、前記角部が除去された前記基板の一部が、前記支持具においてアレイに配列された前記個別基板の前記外周に沿って配置されている、請求項１に記載のプローブ・カード。
【請求項５】
前記個別基板をアレイ状の構成に保持するための支持構造を更に備える、請求項１に記載のプローブ・カード。
【請求項６】
前記角部が除去された前記基板の一部が前記アレイ状の構成に設けられて、前記アレイ状の構成の前記基板の外周が所定領域内に収まることを可能とする、請求項５に記載のプローブ・カード。
【請求項７】
前記所定領域が、前記試験のための半導体デバイスを含むウェーハの表面領域である、請求項６に記載のプローブ・カード。
【請求項８】
前記支持構造を保持するためのプローバであって、前記個別基板が通る開口を有する、プローバを更に備え、前記基板の一部が除去された角部を有さない場合、前記プローブ・カードは前記プローバの前記開口を通らない、請求項６に記載のプローブ・カード。
【請求項９】
前記個別基板が弾性バネ・プローブ・コンタクトを支持する、請求項１に記載のプローブ・カード。
【請求項１０】
前記個別基板が、リソグラフィによって形成された弾性コンタクトを備えたプローブ・コンタクトを支持する、請求項１に記載のプローブ・カード。
【請求項１１】
単一の集積回路（ＩＣ）半導体デバイスを試験するためのプローブ・カードであって、プローブ・コンタクトを支持する基板を備え、前記基板の外側境界の大きさ及び形状が前記単一のＩＣ半導体デバイスの外側境界と実質的に合致する、プローブ・カード。
【請求項１２】
半導体デバイスを試験するときに用いるための複合基板を形成する方法であって、
最終構成に組み立てて前記複合基板を形成するために、複数の個別基板を選択するステップと、
前記複数の個別基板の少なくとも１つから一部を除去するステップと、
前記複数の個別基板を前記最終構成に組み立てるステップと、
を含む、方法。
【請求項１３】
前記一部を除去するステップの前に、前記複数の個別基板の外周の大きさ及び形状が実質的に同一である、請求項１２に記載の方法。
【請求項１４】
前記複数の個別基板にプローブを取り付けるステップを更に含む、請求項１２に記載の方法。
【請求項１５】
前記複数の個別基板が、前記半導体デバイスを試験するステップの間に半導体デバイスを電気的に接触させるための弾性バネ・プローブ・コンタクトを有する、請求項１２に記載の方法。
【請求項１６】
前記組み立てるステップが、前記複数の個別基板をプローブ・カードの支持構造に取り付けるステップを含む、請求項１２に記載の方法。
【請求項１７】
前記一部を除去するステップによって、前記複数の個別基板を前記最終構成における所定領域内に収めることを可能とする、請求項１２に記載の方法。
【請求項１８】
前記所定領域が、前記半導体デバイスを含むウェーハの表面領域である、請求項１７に記載の方法。
【請求項１９】
前記一部を除去するステップが、前記複数の個別基板の少なくとも１つの上に設けられた指標に従うことによって切断することを含む、請求項１２に記載の方法。
【請求項２０】
前記一部を除去するステップが、前記複数の個別基板の少なくとも１つの上のソーマークに沿ってソーイングすることを含む、請求項１２に記載の方法。
【請求項２１】
前記最終構成において前記複数の個別基板の性能を試験するステップと、
前記複数の個別基板の所与のものが不良であることが試験結果によって示された場合、前記所与の基板を置換基板によって置換するステップと、
を更に含む、請求項１２に記載の方法。
【請求項２２】
プローブ・カードを製造するための方法であって、
弾性プローブ・コンタクトが取り付けられたプローブ・カードのための基板を形成するステップと、
前記基板の一部を切り取るステップと、
を含む、方法。
【請求項２３】
前記一部を切り取るステップが、前記基板上に設けられた指標に従うによって切断することを含む、請求項２２に記載の方法。
【請求項２４】
プローブ・カードを識別する方法であって、
前記プローブ・カードの角部の少なくとも２つに対応して、前記プローブ・カードを形成する基板の領域にマーキングを設けるステップと、
前記基板の前記角部の１つを切り取るステップと、
前記切り取った基板の前記領域に対応した前記マーキングによって前記基板を識別するステップと、
を含む、方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公表番号】特表２００９−５４１７１５（Ｐ２００９−５４１７１５Ａ）
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００９−５１５５５７（Ｐ２００９−５１５５５７）
【出願日】平成１９年５月２５日（２００７．５．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６９８１６
【国際公開番号】ＷＯ２００８／００８５７０
【国際公開日】平成２０年１月１７日（２００８．１．１７）
【出願人】（５０５３７７４７４）フォームファクター， インコーポレイテッド (86)
【Ｆターム（参考）】
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成１９年５月２５日（２００７．５．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６９８１６
【国際公開番号】ＷＯ２００８／００８５７０
【国際公開日】平成２０年１月１７日（２００８．１．１７）
【出願人】（５０５３７７４７４）フォームファクター， インコーポレイテッド (86)
【Ｆターム（参考）】
[ Back to top ]