多重伝送システムの送受信装置および多重伝送方法
【課題】極めて簡略な構成で多重化された信号を分離できる多重伝送システムを提供する
【解決手段】伝送信号Ｍ＿ＣＬＫの立ち上がりエッジの周期を基準クロック信号ＣＬＫ０の周期に等しくする。伝送信号Ｍ＿ＣＬＫの立ち下がりエッジ位置をデータ信号ＤＡＴＡ０に対応して変調して伝送経路に送出する。伝送経路から伝送信号を受信し、立ち上がりエッジに同期させて基準クロック信号を再生する。再生された基準クロック信号の周期で伝送信号の値をホールドし、シリアルデータを再生する。
【解決手段】伝送信号Ｍ＿ＣＬＫの立ち上がりエッジの周期を基準クロック信号ＣＬＫ０の周期に等しくする。伝送信号Ｍ＿ＣＬＫの立ち下がりエッジ位置をデータ信号ＤＡＴＡ０に対応して変調して伝送経路に送出する。伝送経路から伝送信号を受信し、立ち上がりエッジに同期させて基準クロック信号を再生する。再生された基準クロック信号の周期で伝送信号の値をホールドし、シリアルデータを再生する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１本の信号線で複数の信号を多重化して伝送する多重伝送システムに関し、特に電子内視鏡システムにおいて電子スコープ側へ信号を伝送する多重伝送システムに関する。
【背景技術】
【０００２】
電子内視鏡では、挿入部先端に設けられた撮像素子からアナログ映像信号をスコープ基端部に接続されるカメラコントロールユニット（プロセッサ装置）へと送り、所定の映像信号処理を施した後、モニタに表示する。挿入部先端は極めてスペースが限られるため、撮像素子を駆動するための駆動回路や映像信号を処理のための主なデバイスは、プロセッサ装置やスコープ基端部側の適当な場所（プロセッサ装置への接続を行うコネクタを備える内視鏡基部など）に配置される。このため、撮像素子を駆動するタイミング信号は、ユニバーサルコードを通る信号線を介してプロセッサ装置側から挿入部先端へと送られる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４２７２８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、今日では電子内視鏡についても高機能化が求められ、撮像素子駆動信号以外の各種制御信号を、プロセッサ側から挿入部先端あるいは操作部に送信する必要が発生してきた。しかし、新たな信号伝送のために信号線の数を増やすと、ユニバーサルコードが太くなると言う問題があるため、信号の多重化が求められる。一方、挿入部先端は、極めてスペースが限られるため、多重化された信号を分離する構成は簡略である必要がある。
【０００５】
本発明は、極めて簡略な構成で多重化された信号を分離できる多重伝送システムを提供することを課題としている。
【課題を解決するための手段】
【０００６】
本発明の多重伝送における送信装置は、パルス信号を生成する信号生成手段を備え、信号生成手段は、立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調された伝送信号を生成し、この伝送信号を伝送経路に送出することを特徴としている。
【０００７】
本発明の多重伝送における受信装置は、上記伝送経路から伝送信号を受信し、立ち上がりエッジまたは立ち下がりエッジの基準クロック信号の周期に等しい方のエッジに同期させて基準クロック信号を再生するとともに、基準クロック信号の周期で伝送信号の値をホールドすることでシリアルデータを再生することを特徴としている。
【０００８】
受信装置は、例えばＰＬＬ回路およびＤ型フリップフロップを備え、ＰＬＬ回路に入力された伝送信号から基準クロック信号が再生され、伝送信号がＤ型フリップフロップのデータ端子に入力され、再生された基準クロック信号に基づきＤ型フリップフロップがデータ端子入力をホールドすることでシリアルデータが再生される。
【０００９】
本発明の多重伝送システムは、上記送信装置および受信装置を備えたことを特徴としている。
【００１０】
本発明の電子内視鏡は、上記受信装置を備えたことを特徴としている。
【００１１】
本発明の多重伝送方法は、」パルス信号の立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、伝送信号を伝送経路に送出し、伝送経路から伝送信号を受信し、立ち上がりエッジまたは立ち下がりエッジの基準クロック信号の周期に等しい方のエッジに同期させて基準クロック信号を再生し、基準クロック信号の周期で伝送信号の値をホールドすることでシリアルデータを再生することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、極めて簡略な構成で多重化された信号を分離できる多重伝送システムを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態である電子内視鏡（スコープ本体）の構成を示す模式的な外観図である。
【図２】第１実施形態のスコープ本体の電気的な構成を模式的に示すブロック図である。
【図３】第１実施形態のスコープ本体における基準クロック信号とデータ信号の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【図４】第１実施形態における多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【図５】第２実施形態のスコープ本体における基準クロック信号とデータ信号の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【図６】第２実施形態における多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して説明する。図１は、本発明の第１実施形態である電子内視鏡システムで用いられるスコープ本体（電子内視鏡）の構成を示す模式的な外観図である。
【００１５】
電子内視鏡システムは、スコープ本体１０と、スコープ本体１０が接続され、各種画像処理を行うプロセッサ装置（図示せず）と、このプロセッサ装置に接続され、スコープ本体１０で撮影された映像を表示するモニタ装置（図示せず）などから一般に構成される。
【００１６】
スコープ本体１０は、体内や管孔内に挿入される可撓性を有する管状の挿入部１１と、挿入部１１の基端部に設けられ、ユーザによって保持され、操作される操作部１２と、操作部１２をプロセッサ装置（図示せず）に連結するための内視鏡基部１３と、操作部１２と内視鏡基部１３の間を連絡するユニバーサルコード１４とから構成される。従来周知のように、挿入部１１の先端部１１Ａには撮像素子（図２参照）が設けられ、先端部１１Ａから照射される照明光により、被写体の映像が撮像素子により撮影される。
【００１７】
なお、照明光は例えばプロセッサ装置内に設けられた光源からスコープ本体１０内に配設されたライトガイドを通して供給されるが、プロセッサ装置とは別に光源装置を設けることもできる。また、ＬＥＤ等の光源を先端部１１Ａに設け、照明光を直接照射する構成にすることもできる。
【００１８】
図２は、図１に示されたスコープ本体１０の電気的な構成を模式的に示すブロック図である。本実施形態の内視鏡基部１３には、例えばＩ／Ｏポート１５、制御回路１６、システムクロックジェネレータ１７、信号処理回路（ＤＳＰ）１８、電源回路１９、モジュレータ２１、ドライバ２２、デシリアライザ２３などが設けられる。また、内視鏡基部１３は、Ｉ／Ｏポート１５を介してプロセッサ装置（図示せず）に電気的に接続され、Ｉ／Ｏポート１５には、制御回路１６、システムクロックジェネレータ１７、信号処理回路（ＤＳＰ）１８、電源回路１９等が接続される。
【００１９】
制御回路１６はスコープ本体１０全般の制御を行うもので、各デバイスとの間において、必要に応じてデータの遣り取りを行う。また、システムクロックジェネレータ１７は、スコープ本体１０内で必要とされる様々なクロック信号の生成を行い、例えば信号処理回路（ＤＳＰ）１８およびモジュレータ２１に基準クロック信号ＣＬＫ０（図４（ａ）参照）を供給する。
【００２０】
モジュレータ２１では、制御回路１６から出力される制御信号などのシリアルなデータ信号ＤＡＴＡ０（図４（ｂ）参照）と基準クロック信号ＣＬＫ０を多重化され、多重化された信号は、ドライバ２２を介して先端部１１Ａへと出力される。すなわち、ドライバ２２から出力される信号は、ユニバーサルコード１４、操作部１２、挿入部１１を通して配設される１本の信号線から構成されるシステムクロック／制御信号伝送経路２４を介して先端部１１Ａへと出力される。
【００２１】
挿入部１１（図１参照）の先端部１１Ａには、撮像レンズ２５を介して被写体像を撮像するＣＣＤやＣＭＯＳなどの撮像素子２６が設けられる。本実施形態では先端部１１Ａに更に、レシーバ２７、システムクロックジェネレータ２８、ドライバ２９、コントローラ３０、アナログフロントエンド（ＡＦＥ）３１、シリアライザ３２、電源回路３３等の回路が組み込まれる。
【００２２】
レシーバ２７は、システムクロック／制御信号伝送経路２４からの多重化された伝送信号を受信し、システムクロックジェネレータ２８へと供給する。システムクロックジェネレータ２８では、多重化された伝送信号が分離されるとともに、撮像素子２６を駆動するためのセンサ駆動信号が生成される。センサ駆動信号は、例えば分離・再生された基準クロック信号ＣＬＫ１（図４（ｄ）参照）を用いて生成され、ドライバ２９を介して撮像素子２６へと出力される。
【００２３】
分離・再生された基準クロック信号ＣＬＫ１とデータ信号ＤＡＴＡ１（図４（ｅ）参照）は、コントローラ３０へと出力される。基準クロック信号ＣＬＫ１は、更にアナログフロントエンド（ＡＦＥ）３１やシリアライザ３２等にも供給される。なお、データ信号ＤＡＴＡ１は、例えば先端部１１Ａに設けられた何らかの機能を実行するための制御信号またはデータであり、コントローラ３０は、この信号に基づいて必要なデバイスの制御を行う。
【００２４】
撮像素子２６で得られたアナログの映像信号は、Ａ／Ｄ変換器を含むアナログフロントエンド（ＡＦＥ）においてデジタル信号に変換され、シリアライザ３２においてシリアル信号として映像伝送経路３４を介して内視鏡基部１３のデシリアライザ２３に送られる。なお、デシリアライザ２３では、受信されたシリアル信号がパラレル信号に戻され、信号処理回路１８へ出力される。信号処理回路１８は、デジタル画像信号に所定の画像処理を施した後、Ｉ／Ｏポート１５を介してプロセッサ装置（図示せず）へ出力する。
【００２５】
なお、先端部１１Ａの電源回路３３には、電源ライン３５を介して、内視鏡基部１３の電源回路１９から電力が供給され、先端部１１Ａ内の各デバイスには、電源回路３３から電力が供給される。
【００２６】
次に図３、図４を参照して、本実施形態における、信号の多重化およびその分離・再生処理について説明する。図３は、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡ０の多重化および分離に係る部分の電気的な構成を示すブロック図であり、図４は、多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【００２７】
モジュレータ２１には、システムクロックジェネレータ１７（図２参照）から図４（ａ）に示される一定周期の基準クロック信号ＣＬＫ０が入力され、制御回路１６からは図４（ｂ）に示されるデータ信号ＤＡＴＡ０が入力される。データ信号ＤＡＴＡ０は、基準クロック信号ＣＬＫ０の一周期を最小単位としてＨｉ／Ｌｏが切り替えられる信号であり、図４（ｂ）の例では、Ｌｏ状態から始まり、２周期分Ｈｉ、１周期分Ｌｏ、１周期分Ｈｉ、２周期分Ｌｏと続く。
【００２８】
モジュレータ２１は、基準クロック信号ＣＬＫ０が立ち上がるタイミングにおいて、データ信号ＤＡＴＡ０がＬｏであれば、そのときの基準クロック信号ＣＬＫ０が立ち下るタイミングを所定時間（ＣＬＫ０の半周期よりも短い時間）早めてパルス幅を小さくし、Ｈｉであれば基準クロック信号ＣＬＫ０が立ち下がるタイミングを所定時間（ＣＬＫ０の半周期よりも短い時間）遅らせてパルス幅を大きくする。これによりモジュレータ２１は、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡが多重化された図４（ｃ）に示される信号Ｍ＿ＣＬＫを生成する。
【００２９】
モジュレータ２１で生成された伝送信号Ｍ＿ＣＬＫは、バッファ３６、インピーダンスマッチング用の抵抗Ｒなどからなるドライバ２２を介してシステムクロック／制御信号伝送経路２４に出力される（伝送信号Ｍ＿ＣＬＫ＋）。そして伝送信号Ｍ＿ＣＬＫ＋は、システムクロック／制御信号伝送経路２４を介して先端部１１Ａに設けられたレシーバ２７に伝送される。レシーバ２７は、ディテクタ３７およびインピーダンスマッチング用の抵抗Ｒなどからなり、レシーバ２７において減衰された状態で検出される伝送信号Ｍ＿ＣＬＫ＋は、増幅され、レベル調整された後、先端部１１Ａに設けられたシステムクロックジェネレータ２８に出力される（信号Ｍ＿ＣＬＫ＿ｏ）。
【００３０】
システムクロックジェネレータ２８は、ＰＬＬ回路３８、Ｄ型フリップフロップ３９、およびインバータ４０を備える（その他の構成は図示せず）。伝送信号Ｍ＿ＣＬＫ＿ｏは、ＰＬＬ回路３８およびＤ型フリップフロップ３９のデータ端子Ｄに入力される。ＰＬＬ回路３８は、周知のように位相比較器（ＰＦＤ）４１、電圧制御発振器（ＶＣＯ）４２等からなり、位相比較器（ＰＦＤ）４１に入力される伝送信号Ｍ＿ＣＬＫ＿ｏの立ち上がりタイミングに基づいて、基準クロック信号ＣＬＫ０に対応する図４（ｄ）に示されるデューティ比がおよそ５０％である基準クロック信号ＣＬＫ１が再生され出力される。
【００３１】
再生された基準クロック信号ＣＬＫ１は、コントローラ３０や撮像素子２６、アナログフロントエンド（ＡＦＥ）３１など、先端部１１Ａに設けられた各種デバイスに必要に応じて出力される。また、基準クロック信号ＣＬＫ１は、インバータ４０を介してＤ型フリップフロップ３９のクロック端子ＣＬＫに入力される。これにより、Ｄ型フリップフロップ３９のＱ端子からは、データ信号ＤＡＴＡ０に対応する図４（ｅ）に示される信号ＤＡＴＡ１が出力される。
【００３２】
Ｄ型フリップフロップ３９は、基準クロック信号ＣＬＫ１の立ち下がりのタイミングでデータ端子Ｄに入力された多重化された伝送信号Ｍ＿ＣＬＫ（Ｍ＿ＣＬＫ＿ｏ）の値をホールドしてＱ端子に出力する。これにより、図４（ｅ）の信号ＤＡＴＡ１として示されるように、データ信号ＤＡＴＡ０が再生される。
【００３３】
すなわち、本実施形態では、伝送信号の立ち上がりエッジを基準クロック信号に同期させ、伝送信号のパルスの立ち下がりエッジを、基準クロック信号の半周期よりも短い時間の範囲で、多重化されるデータ信号のＨｉ、Ｌｏに対応して変調することで基準クロック信号とデータ信号の多重化を行う。また受信側では、変調された伝送信号の立ち上がりエッジを検出することで基準クロック信号を再生し、再生された基準クロック信号の立ち下がりエッジを検出し、このタイミングにける伝送信号の状態（Ｈｉ、Ｌｏ）を検出することで、多重化されたデータ信号が再生される。
【００３４】
以上のように、本発明の第１実施形態によれば、基準クロック信号とデータ信号が多重化されたパルス幅変調信号から極めて簡略な構成で両信号を分離・再生することができる。これにより、信号線の数を増やすことなく送信される情報を増やし、かつ受信装置の構成を簡略にし、その大きさを小型とすることができる。
【００３５】
次に、図５、６を参照して本発明の第２実施形態について説明する。本発明の第２実施形態は、第１実施形態のシングルエンド伝送を差動伝送に置き換えたものであり、その他の構成は、第１実施形態と同様である。すなわち、第１実施形態と異なるのは、システムクロック／制御信号伝送経路、システムクロック／制御信号伝送経路を挟んだ内視鏡端部側のドライバ、先端部側のレシーバの構成のみである。なお、その他の構成に関しては同一参照符号を用いその説明を省略する。
【００３６】
図５は、第１実施形態の図３に対応するもので、第２実施形態において、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡ０の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【００３７】
第２実施形態の内視鏡基端部１３Ａにおいて、モジュレータ２１で多重化された信号Ｍ＿ＣＬＫは、ドライバ２２Ａに入力される。信号Ｍ＿ＣＬＫは、バッファ３６Ａにより、同位相の増幅信号Ｍ＿ＣＬＫ＋と逆位相の増幅信号Ｍ＿ＣＬＫ−に変換され、それぞれマッチング用の抵抗Ｒを介して並列する２本の信号線に出力される。すなわち、システムクロック／制御信号伝送経路２４Ａは、差動伝送経路を構成する。
【００３８】
システムクロック／制御信号伝送経路２４Ａは、先端部１１Ｂのレシーバ２７Ａに接続される。レシーバ２７Ａはディテクタ３７Ａを備え、入力された差動信号Ｍ＿ＣＬＫ＋、Ｍ＿ＣＬＫ−から、信号Ｍ＿ＣＬＫに対応する同位相の信号Ｍ＿ＣＬＫ＿ｏを生成し、先端部１１Ｂのシステムクロックジェネレータ２８へ出力する。なお、その後の処理は、第１実施形態と同様であり、図６（ａ）〜（ｆ）にそれぞれ基準クロック信号ＣＬＫ０、データ信号ＤＡＴＡ０、伝送信号Ｍ＿ＣＬＫ＋、Ｍ＿ＣＬＫ−、再生されたクロック信号ＣＬＫ１、再生されたデータ信号ＤＡＴＡ１のタイミングチャートを示す。
【００３９】
以上のように第２実施形態においても第１実施形態と同様の効果を得ることができる。また、第２実施形態は、クロック信号が高速のときに特に有利である。
【００４０】
なお、本実施形態では、周波数変調される信号の立ち上がりエッジの周期を一定とし、立ち下がりエッジのタイミングをずらすことでデータの多重を行ったが、立ち下がりエッジの周期を一定とし、立ち上がりエッジのタイミングをずらすことで多重化を行ってもよい。この場合、受信装置側では、変調信号の立ち下がりエッジから基準クロック信号を再現する。
【００４１】
なお、本実施形態では、センサ駆動信号が再生された基準クロック信号に基づいて先端部において生成されるとしたが、センサ駆動信号を基端部側で生成し、ユニバーサルコード内の伝送経路を通して先端部へと伝送してもよい。
【００４２】
本実施形態では、先端部に多重化された伝送信号の分離および信号の再生を行う受信装置（レシーバ、ＰＬＬ、フリップフロップ、インバータなど）を設けたが、スコープ本体の操作部に受信装置やコントローラなどを設ける構成としてもよい。この場合、例えば操作部においてセンサ駆動信号を生成し、挿入部内に配設された伝送経路を介して先端部へとセンサ駆動信号を伝送してもよい。
【００４３】
また、本実施形態では、送信側の構成が内視鏡基部に設けられているが、これらの構成はプロセッサ装置内に配置されてもよい。
【符号の説明】
【００４４】
１０ スコープ本体（電子内視鏡）
１１ 挿入部
１１Ａ、１１Ｂ 先端部
１２ 操作部
１３、１３Ａ 内視鏡基部
１４ ユニバーサルコード
１６ 制御回路
１７、２８ システムクロックジェネレータ
２１ モジュレータ
２２、２９ ドライバ
２４、２４Ａ システムクロック／制御信号伝送経路
２７ レシーバ
３０ コントローラ
３６ バッファ
３７ ディテクタ
３８ ＰＬＬ回路
３９ Ｄ型フリップフロップ
４０ インバータ
４１ 位相比較器
４２ 電圧制御発振器
Ｒ インピーダンスマッチング抵抗
【技術分野】
【０００１】
本発明は、１本の信号線で複数の信号を多重化して伝送する多重伝送システムに関し、特に電子内視鏡システムにおいて電子スコープ側へ信号を伝送する多重伝送システムに関する。
【背景技術】
【０００２】
電子内視鏡では、挿入部先端に設けられた撮像素子からアナログ映像信号をスコープ基端部に接続されるカメラコントロールユニット（プロセッサ装置）へと送り、所定の映像信号処理を施した後、モニタに表示する。挿入部先端は極めてスペースが限られるため、撮像素子を駆動するための駆動回路や映像信号を処理のための主なデバイスは、プロセッサ装置やスコープ基端部側の適当な場所（プロセッサ装置への接続を行うコネクタを備える内視鏡基部など）に配置される。このため、撮像素子を駆動するタイミング信号は、ユニバーサルコードを通る信号線を介してプロセッサ装置側から挿入部先端へと送られる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４２７２８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、今日では電子内視鏡についても高機能化が求められ、撮像素子駆動信号以外の各種制御信号を、プロセッサ側から挿入部先端あるいは操作部に送信する必要が発生してきた。しかし、新たな信号伝送のために信号線の数を増やすと、ユニバーサルコードが太くなると言う問題があるため、信号の多重化が求められる。一方、挿入部先端は、極めてスペースが限られるため、多重化された信号を分離する構成は簡略である必要がある。
【０００５】
本発明は、極めて簡略な構成で多重化された信号を分離できる多重伝送システムを提供することを課題としている。
【課題を解決するための手段】
【０００６】
本発明の多重伝送における送信装置は、パルス信号を生成する信号生成手段を備え、信号生成手段は、立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調された伝送信号を生成し、この伝送信号を伝送経路に送出することを特徴としている。
【０００７】
本発明の多重伝送における受信装置は、上記伝送経路から伝送信号を受信し、立ち上がりエッジまたは立ち下がりエッジの基準クロック信号の周期に等しい方のエッジに同期させて基準クロック信号を再生するとともに、基準クロック信号の周期で伝送信号の値をホールドすることでシリアルデータを再生することを特徴としている。
【０００８】
受信装置は、例えばＰＬＬ回路およびＤ型フリップフロップを備え、ＰＬＬ回路に入力された伝送信号から基準クロック信号が再生され、伝送信号がＤ型フリップフロップのデータ端子に入力され、再生された基準クロック信号に基づきＤ型フリップフロップがデータ端子入力をホールドすることでシリアルデータが再生される。
【０００９】
本発明の多重伝送システムは、上記送信装置および受信装置を備えたことを特徴としている。
【００１０】
本発明の電子内視鏡は、上記受信装置を備えたことを特徴としている。
【００１１】
本発明の多重伝送方法は、」パルス信号の立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、伝送信号を伝送経路に送出し、伝送経路から伝送信号を受信し、立ち上がりエッジまたは立ち下がりエッジの基準クロック信号の周期に等しい方のエッジに同期させて基準クロック信号を再生し、基準クロック信号の周期で伝送信号の値をホールドすることでシリアルデータを再生することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、極めて簡略な構成で多重化された信号を分離できる多重伝送システムを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態である電子内視鏡（スコープ本体）の構成を示す模式的な外観図である。
【図２】第１実施形態のスコープ本体の電気的な構成を模式的に示すブロック図である。
【図３】第１実施形態のスコープ本体における基準クロック信号とデータ信号の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【図４】第１実施形態における多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【図５】第２実施形態のスコープ本体における基準クロック信号とデータ信号の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【図６】第２実施形態における多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して説明する。図１は、本発明の第１実施形態である電子内視鏡システムで用いられるスコープ本体（電子内視鏡）の構成を示す模式的な外観図である。
【００１５】
電子内視鏡システムは、スコープ本体１０と、スコープ本体１０が接続され、各種画像処理を行うプロセッサ装置（図示せず）と、このプロセッサ装置に接続され、スコープ本体１０で撮影された映像を表示するモニタ装置（図示せず）などから一般に構成される。
【００１６】
スコープ本体１０は、体内や管孔内に挿入される可撓性を有する管状の挿入部１１と、挿入部１１の基端部に設けられ、ユーザによって保持され、操作される操作部１２と、操作部１２をプロセッサ装置（図示せず）に連結するための内視鏡基部１３と、操作部１２と内視鏡基部１３の間を連絡するユニバーサルコード１４とから構成される。従来周知のように、挿入部１１の先端部１１Ａには撮像素子（図２参照）が設けられ、先端部１１Ａから照射される照明光により、被写体の映像が撮像素子により撮影される。
【００１７】
なお、照明光は例えばプロセッサ装置内に設けられた光源からスコープ本体１０内に配設されたライトガイドを通して供給されるが、プロセッサ装置とは別に光源装置を設けることもできる。また、ＬＥＤ等の光源を先端部１１Ａに設け、照明光を直接照射する構成にすることもできる。
【００１８】
図２は、図１に示されたスコープ本体１０の電気的な構成を模式的に示すブロック図である。本実施形態の内視鏡基部１３には、例えばＩ／Ｏポート１５、制御回路１６、システムクロックジェネレータ１７、信号処理回路（ＤＳＰ）１８、電源回路１９、モジュレータ２１、ドライバ２２、デシリアライザ２３などが設けられる。また、内視鏡基部１３は、Ｉ／Ｏポート１５を介してプロセッサ装置（図示せず）に電気的に接続され、Ｉ／Ｏポート１５には、制御回路１６、システムクロックジェネレータ１７、信号処理回路（ＤＳＰ）１８、電源回路１９等が接続される。
【００１９】
制御回路１６はスコープ本体１０全般の制御を行うもので、各デバイスとの間において、必要に応じてデータの遣り取りを行う。また、システムクロックジェネレータ１７は、スコープ本体１０内で必要とされる様々なクロック信号の生成を行い、例えば信号処理回路（ＤＳＰ）１８およびモジュレータ２１に基準クロック信号ＣＬＫ０（図４（ａ）参照）を供給する。
【００２０】
モジュレータ２１では、制御回路１６から出力される制御信号などのシリアルなデータ信号ＤＡＴＡ０（図４（ｂ）参照）と基準クロック信号ＣＬＫ０を多重化され、多重化された信号は、ドライバ２２を介して先端部１１Ａへと出力される。すなわち、ドライバ２２から出力される信号は、ユニバーサルコード１４、操作部１２、挿入部１１を通して配設される１本の信号線から構成されるシステムクロック／制御信号伝送経路２４を介して先端部１１Ａへと出力される。
【００２１】
挿入部１１（図１参照）の先端部１１Ａには、撮像レンズ２５を介して被写体像を撮像するＣＣＤやＣＭＯＳなどの撮像素子２６が設けられる。本実施形態では先端部１１Ａに更に、レシーバ２７、システムクロックジェネレータ２８、ドライバ２９、コントローラ３０、アナログフロントエンド（ＡＦＥ）３１、シリアライザ３２、電源回路３３等の回路が組み込まれる。
【００２２】
レシーバ２７は、システムクロック／制御信号伝送経路２４からの多重化された伝送信号を受信し、システムクロックジェネレータ２８へと供給する。システムクロックジェネレータ２８では、多重化された伝送信号が分離されるとともに、撮像素子２６を駆動するためのセンサ駆動信号が生成される。センサ駆動信号は、例えば分離・再生された基準クロック信号ＣＬＫ１（図４（ｄ）参照）を用いて生成され、ドライバ２９を介して撮像素子２６へと出力される。
【００２３】
分離・再生された基準クロック信号ＣＬＫ１とデータ信号ＤＡＴＡ１（図４（ｅ）参照）は、コントローラ３０へと出力される。基準クロック信号ＣＬＫ１は、更にアナログフロントエンド（ＡＦＥ）３１やシリアライザ３２等にも供給される。なお、データ信号ＤＡＴＡ１は、例えば先端部１１Ａに設けられた何らかの機能を実行するための制御信号またはデータであり、コントローラ３０は、この信号に基づいて必要なデバイスの制御を行う。
【００２４】
撮像素子２６で得られたアナログの映像信号は、Ａ／Ｄ変換器を含むアナログフロントエンド（ＡＦＥ）においてデジタル信号に変換され、シリアライザ３２においてシリアル信号として映像伝送経路３４を介して内視鏡基部１３のデシリアライザ２３に送られる。なお、デシリアライザ２３では、受信されたシリアル信号がパラレル信号に戻され、信号処理回路１８へ出力される。信号処理回路１８は、デジタル画像信号に所定の画像処理を施した後、Ｉ／Ｏポート１５を介してプロセッサ装置（図示せず）へ出力する。
【００２５】
なお、先端部１１Ａの電源回路３３には、電源ライン３５を介して、内視鏡基部１３の電源回路１９から電力が供給され、先端部１１Ａ内の各デバイスには、電源回路３３から電力が供給される。
【００２６】
次に図３、図４を参照して、本実施形態における、信号の多重化およびその分離・再生処理について説明する。図３は、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡ０の多重化および分離に係る部分の電気的な構成を示すブロック図であり、図４は、多重化前、多重化後、分離・再生後の各信号の関係を示すタイミングチャートである。
【００２７】
モジュレータ２１には、システムクロックジェネレータ１７（図２参照）から図４（ａ）に示される一定周期の基準クロック信号ＣＬＫ０が入力され、制御回路１６からは図４（ｂ）に示されるデータ信号ＤＡＴＡ０が入力される。データ信号ＤＡＴＡ０は、基準クロック信号ＣＬＫ０の一周期を最小単位としてＨｉ／Ｌｏが切り替えられる信号であり、図４（ｂ）の例では、Ｌｏ状態から始まり、２周期分Ｈｉ、１周期分Ｌｏ、１周期分Ｈｉ、２周期分Ｌｏと続く。
【００２８】
モジュレータ２１は、基準クロック信号ＣＬＫ０が立ち上がるタイミングにおいて、データ信号ＤＡＴＡ０がＬｏであれば、そのときの基準クロック信号ＣＬＫ０が立ち下るタイミングを所定時間（ＣＬＫ０の半周期よりも短い時間）早めてパルス幅を小さくし、Ｈｉであれば基準クロック信号ＣＬＫ０が立ち下がるタイミングを所定時間（ＣＬＫ０の半周期よりも短い時間）遅らせてパルス幅を大きくする。これによりモジュレータ２１は、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡが多重化された図４（ｃ）に示される信号Ｍ＿ＣＬＫを生成する。
【００２９】
モジュレータ２１で生成された伝送信号Ｍ＿ＣＬＫは、バッファ３６、インピーダンスマッチング用の抵抗Ｒなどからなるドライバ２２を介してシステムクロック／制御信号伝送経路２４に出力される（伝送信号Ｍ＿ＣＬＫ＋）。そして伝送信号Ｍ＿ＣＬＫ＋は、システムクロック／制御信号伝送経路２４を介して先端部１１Ａに設けられたレシーバ２７に伝送される。レシーバ２７は、ディテクタ３７およびインピーダンスマッチング用の抵抗Ｒなどからなり、レシーバ２７において減衰された状態で検出される伝送信号Ｍ＿ＣＬＫ＋は、増幅され、レベル調整された後、先端部１１Ａに設けられたシステムクロックジェネレータ２８に出力される（信号Ｍ＿ＣＬＫ＿ｏ）。
【００３０】
システムクロックジェネレータ２８は、ＰＬＬ回路３８、Ｄ型フリップフロップ３９、およびインバータ４０を備える（その他の構成は図示せず）。伝送信号Ｍ＿ＣＬＫ＿ｏは、ＰＬＬ回路３８およびＤ型フリップフロップ３９のデータ端子Ｄに入力される。ＰＬＬ回路３８は、周知のように位相比較器（ＰＦＤ）４１、電圧制御発振器（ＶＣＯ）４２等からなり、位相比較器（ＰＦＤ）４１に入力される伝送信号Ｍ＿ＣＬＫ＿ｏの立ち上がりタイミングに基づいて、基準クロック信号ＣＬＫ０に対応する図４（ｄ）に示されるデューティ比がおよそ５０％である基準クロック信号ＣＬＫ１が再生され出力される。
【００３１】
再生された基準クロック信号ＣＬＫ１は、コントローラ３０や撮像素子２６、アナログフロントエンド（ＡＦＥ）３１など、先端部１１Ａに設けられた各種デバイスに必要に応じて出力される。また、基準クロック信号ＣＬＫ１は、インバータ４０を介してＤ型フリップフロップ３９のクロック端子ＣＬＫに入力される。これにより、Ｄ型フリップフロップ３９のＱ端子からは、データ信号ＤＡＴＡ０に対応する図４（ｅ）に示される信号ＤＡＴＡ１が出力される。
【００３２】
Ｄ型フリップフロップ３９は、基準クロック信号ＣＬＫ１の立ち下がりのタイミングでデータ端子Ｄに入力された多重化された伝送信号Ｍ＿ＣＬＫ（Ｍ＿ＣＬＫ＿ｏ）の値をホールドしてＱ端子に出力する。これにより、図４（ｅ）の信号ＤＡＴＡ１として示されるように、データ信号ＤＡＴＡ０が再生される。
【００３３】
すなわち、本実施形態では、伝送信号の立ち上がりエッジを基準クロック信号に同期させ、伝送信号のパルスの立ち下がりエッジを、基準クロック信号の半周期よりも短い時間の範囲で、多重化されるデータ信号のＨｉ、Ｌｏに対応して変調することで基準クロック信号とデータ信号の多重化を行う。また受信側では、変調された伝送信号の立ち上がりエッジを検出することで基準クロック信号を再生し、再生された基準クロック信号の立ち下がりエッジを検出し、このタイミングにける伝送信号の状態（Ｈｉ、Ｌｏ）を検出することで、多重化されたデータ信号が再生される。
【００３４】
以上のように、本発明の第１実施形態によれば、基準クロック信号とデータ信号が多重化されたパルス幅変調信号から極めて簡略な構成で両信号を分離・再生することができる。これにより、信号線の数を増やすことなく送信される情報を増やし、かつ受信装置の構成を簡略にし、その大きさを小型とすることができる。
【００３５】
次に、図５、６を参照して本発明の第２実施形態について説明する。本発明の第２実施形態は、第１実施形態のシングルエンド伝送を差動伝送に置き換えたものであり、その他の構成は、第１実施形態と同様である。すなわち、第１実施形態と異なるのは、システムクロック／制御信号伝送経路、システムクロック／制御信号伝送経路を挟んだ内視鏡端部側のドライバ、先端部側のレシーバの構成のみである。なお、その他の構成に関しては同一参照符号を用いその説明を省略する。
【００３６】
図５は、第１実施形態の図３に対応するもので、第２実施形態において、基準クロック信号ＣＬＫ０とデータ信号ＤＡＴＡ０の多重化および分離に係る部分の電気的な構成を示すブロック図である。
【００３７】
第２実施形態の内視鏡基端部１３Ａにおいて、モジュレータ２１で多重化された信号Ｍ＿ＣＬＫは、ドライバ２２Ａに入力される。信号Ｍ＿ＣＬＫは、バッファ３６Ａにより、同位相の増幅信号Ｍ＿ＣＬＫ＋と逆位相の増幅信号Ｍ＿ＣＬＫ−に変換され、それぞれマッチング用の抵抗Ｒを介して並列する２本の信号線に出力される。すなわち、システムクロック／制御信号伝送経路２４Ａは、差動伝送経路を構成する。
【００３８】
システムクロック／制御信号伝送経路２４Ａは、先端部１１Ｂのレシーバ２７Ａに接続される。レシーバ２７Ａはディテクタ３７Ａを備え、入力された差動信号Ｍ＿ＣＬＫ＋、Ｍ＿ＣＬＫ−から、信号Ｍ＿ＣＬＫに対応する同位相の信号Ｍ＿ＣＬＫ＿ｏを生成し、先端部１１Ｂのシステムクロックジェネレータ２８へ出力する。なお、その後の処理は、第１実施形態と同様であり、図６（ａ）〜（ｆ）にそれぞれ基準クロック信号ＣＬＫ０、データ信号ＤＡＴＡ０、伝送信号Ｍ＿ＣＬＫ＋、Ｍ＿ＣＬＫ−、再生されたクロック信号ＣＬＫ１、再生されたデータ信号ＤＡＴＡ１のタイミングチャートを示す。
【００３９】
以上のように第２実施形態においても第１実施形態と同様の効果を得ることができる。また、第２実施形態は、クロック信号が高速のときに特に有利である。
【００４０】
なお、本実施形態では、周波数変調される信号の立ち上がりエッジの周期を一定とし、立ち下がりエッジのタイミングをずらすことでデータの多重を行ったが、立ち下がりエッジの周期を一定とし、立ち上がりエッジのタイミングをずらすことで多重化を行ってもよい。この場合、受信装置側では、変調信号の立ち下がりエッジから基準クロック信号を再現する。
【００４１】
なお、本実施形態では、センサ駆動信号が再生された基準クロック信号に基づいて先端部において生成されるとしたが、センサ駆動信号を基端部側で生成し、ユニバーサルコード内の伝送経路を通して先端部へと伝送してもよい。
【００４２】
本実施形態では、先端部に多重化された伝送信号の分離および信号の再生を行う受信装置（レシーバ、ＰＬＬ、フリップフロップ、インバータなど）を設けたが、スコープ本体の操作部に受信装置やコントローラなどを設ける構成としてもよい。この場合、例えば操作部においてセンサ駆動信号を生成し、挿入部内に配設された伝送経路を介して先端部へとセンサ駆動信号を伝送してもよい。
【００４３】
また、本実施形態では、送信側の構成が内視鏡基部に設けられているが、これらの構成はプロセッサ装置内に配置されてもよい。
【符号の説明】
【００４４】
１０ スコープ本体（電子内視鏡）
１１ 挿入部
１１Ａ、１１Ｂ 先端部
１２ 操作部
１３、１３Ａ 内視鏡基部
１４ ユニバーサルコード
１６ 制御回路
１７、２８ システムクロックジェネレータ
２１ モジュレータ
２２、２９ ドライバ
２４、２４Ａ システムクロック／制御信号伝送経路
２７ レシーバ
３０ コントローラ
３６ バッファ
３７ ディテクタ
３８ ＰＬＬ回路
３９ Ｄ型フリップフロップ
４０ インバータ
４１ 位相比較器
４２ 電圧制御発振器
Ｒ インピーダンスマッチング抵抗
【特許請求の範囲】
【請求項１】
パルス信号を生成する信号生成手段を備え、前記信号生成手段が、立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、前記伝送信号を伝送経路に送出することを特徴とする多重伝送における送信装置。
【請求項２】
請求項１に記載の伝送経路から前記伝送信号を受信し、前記立ち上がりエッジまたは前記立ち下がりエッジの前記基準クロック信号の周期に等しい方のエッジに同期させて前記基準クロック信号を再生するとともに、前記再生された基準クロック信号から生成したタイミングで、前記伝送信号の値を検出することで前記シリアルデータを再生することを特徴とする多重伝送における受信装置。
【請求項３】
前記受信装置がＰＬＬ回路およびＤ型フリップフロップを備え、前記ＰＬＬ回路に入力された前記伝送信号から前記基準クロック信号が再生され、前記伝送信号が前記Ｄ型フリップフロップのデータ端子に入力され、再生された前記基準クロック信号に基づき前記Ｄ型フリップフロップが前記データ端子入力をホールドすることで前記シリアルデータが再生されることを特徴とする請求項２に記載の多重伝送における受信装置。
【請求項４】
請求項１に記載の送信装置および請求項２に記載の受信装置を備えたことを特徴とする多重伝送システム。
【請求項５】
請求項２または請求項３の何れか一項に記載の受信装置を備えることを特徴とする電子内視鏡。
【請求項６】
パルス信号の立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、
前記伝送信号を伝送経路に送出し、
前記伝送経路から前記伝送信号を受信し、
前記立ち上がりエッジまたは前記立ち下がりエッジの前記基準クロック信号の周期に等しい方のエッジに同期させて前記基準クロック信号を再生し、
前記再生された基準クロック信号から生成したタイミングで、前記伝送信号の値を検出することで前記シリアルデータを再生する
ことを特徴とする多重伝送方法。
【請求項１】
パルス信号を生成する信号生成手段を備え、前記信号生成手段が、立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、前記伝送信号を伝送経路に送出することを特徴とする多重伝送における送信装置。
【請求項２】
請求項１に記載の伝送経路から前記伝送信号を受信し、前記立ち上がりエッジまたは前記立ち下がりエッジの前記基準クロック信号の周期に等しい方のエッジに同期させて前記基準クロック信号を再生するとともに、前記再生された基準クロック信号から生成したタイミングで、前記伝送信号の値を検出することで前記シリアルデータを再生することを特徴とする多重伝送における受信装置。
【請求項３】
前記受信装置がＰＬＬ回路およびＤ型フリップフロップを備え、前記ＰＬＬ回路に入力された前記伝送信号から前記基準クロック信号が再生され、前記伝送信号が前記Ｄ型フリップフロップのデータ端子に入力され、再生された前記基準クロック信号に基づき前記Ｄ型フリップフロップが前記データ端子入力をホールドすることで前記シリアルデータが再生されることを特徴とする請求項２に記載の多重伝送における受信装置。
【請求項４】
請求項１に記載の送信装置および請求項２に記載の受信装置を備えたことを特徴とする多重伝送システム。
【請求項５】
請求項２または請求項３の何れか一項に記載の受信装置を備えることを特徴とする電子内視鏡。
【請求項６】
パルス信号の立ち上がりエッジまたは立ち下がりエッジの一方の周期が基準クロック信号の周期に等しく、他方のエッジ位置がシリアルデータに対応して変調される伝送信号を生成し、
前記伝送信号を伝送経路に送出し、
前記伝送経路から前記伝送信号を受信し、
前記立ち上がりエッジまたは前記立ち下がりエッジの前記基準クロック信号の周期に等しい方のエッジに同期させて前記基準クロック信号を再生し、
前記再生された基準クロック信号から生成したタイミングで、前記伝送信号の値を検出することで前記シリアルデータを再生する
ことを特徴とする多重伝送方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１０１６０（Ｐ２０１２−１０１６０Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４５１５７（Ｐ２０１０−１４５１５７）
【出願日】平成２２年６月２５日（２０１０．６．２５）
【出願人】（０００１１３２６３）ＨＯＹＡ株式会社 (3,820)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２５日（２０１０．６．２５）
【出願人】（０００１１３２６３）ＨＯＹＡ株式会社 (3,820)
【Ｆターム（参考）】
[ Back to top ]