強誘電体メモリ
【目的】この発明は、酸化物強誘電体表面の還元反応、変質を阻止するとともに、ＭＯＳシンター工程において強誘電体薄膜と上下電極間の剥離を防止することを主要な目的とする。
【構成】半導体基板(1) と、この基板(1) 上に設けられ、下部電極(10)，酸化物強誘電体薄膜(11)，上部電極(12)の順次積層して構成される誘電体薄膜キャパシタ(9) と、このキャパシタ(9) 表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜(12)とを具備したことを特徴とする強誘電体メモリ。
【構成】半導体基板(1) と、この基板(1) 上に設けられ、下部電極(10)，酸化物強誘電体薄膜(11)，上部電極(12)の順次積層して構成される誘電体薄膜キャパシタ(9) と、このキャパシタ(9) 表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜(12)とを具備したことを特徴とする強誘電体メモリ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は強誘電体メモリに関し、特に酸化物強誘電体薄膜の残留分極特性を利用した強誘電体メモリに関する。
【０００２】
【従来の技術】従来、強誘電体化合物は、その特異な電気特性を利用して多くの分野に応用されている。例えば、圧電性を利用した圧電フィルタや超音波トランスデューサに、また焦電性を利用して赤外線センサやパイロビジコンに、あるいは電気光学効果を利用した光変調素子や光シャッタ等の多方面に応用されている。さらにこれらの材料の薄膜を利用した電子デバイスも考案され、薄膜化の検討が精力的になされている。特に、残留分極の安定性を利用した強誘電体薄膜キャパシタ搭載の不揮発性メモリデバイスは、最近の記憶容量の高密度化、高集積化競争を背景にもっとも注目されている分野である。
【０００３】こうした多用途に応じて競って研究されてる代表材料として、ＰＺＴ（チタン酸ジルコン酸鉛）、ＰＬＺＴ（チタン酸ジルコン酸ランタン鉛）等、一連の鉛含有複合酸化物強誘電体が挙げられ、多年にわたって多くの研究者により実用化の検討が続けられている。
【０００４】また、その他の有望誘電体材料として、ビスマス層状ペロブスカイト型酸化物強誘電体の薄膜も従来の中心材料であったＰＺＴ，ＰＬＺＴ等の薄膜に比較して情報の記録消去回数でさらに数桁以上上回る優れた耐疲労特性を示し、高い耐久性能を有する不揮発性メモリデバイス、その他の電子、光学デバイスに応用することができる。
【０００５】上記の強誘電体薄膜は、予め焼成したセラミックターゲットを用いたスパッタ法や金属の反応蒸着法等の物理的成膜法、金属有機化合物を気相堆積するＣＶＤ法、同様の化合物溶液を塗布することによって成膜するゾルゲル法、ＭＯＤ法等によって形成することができる。
【０００６】一般に、強誘電体材料は残留分極のヒステリシス特性を有し、この特性を利用して不揮発性メモリとしてデータを記憶することができる。こうした強誘電体材料を用いた強誘電体メモリ１は、図１に示すように、ＭＯＳトランジスタ等で構成されるスイッチング素子、増幅アンプ等の周辺素子群２を形成した例えばシリコン半導体からなる基板３上に、白金等を用いた下部電極４、強誘電体薄膜５、上部電極６を順次積層してなる強誘電体薄膜キャパシタ７を設け、更にスパッタ法やＣＶＤ法によりシリコン酸化膜からなる層間絶縁膜８を設け、更には配線電極９により素子間を接続して構成される。
【０００７】以上の基本構造に加えて、下部電極４の基板密着性を向上させるための下引き層10や強誘電体薄膜キャパシタを各種環境変化から保護するための保護膜（図示せず）等が必要に応じて設けられる。ここで、従来の強誘電体メモリの保護膜としては、例えば下記のものが提案されている。
(1) 強誘電体ＰＺＴ薄膜と上部電極間にＴｉ3 Ｎ4 層を設けると同時にＰＺＴを直接Ｓｉ3 Ｎ4 層で被覆することによってＰＺＴからの酸素脱離を防ぎ、スイッチング疲労特性を改善する（特開平２−１８３５６９号）。
(2) 白金又はバラジウムからなる第１導電膜とチタン，窒化チタン，チタン−タングステン合金，モリブデンシリサイドからなる第２導電膜を積層してキャパシタ上部電極とすることによりアルミニウム配線電極と第１導電層の合金化を防止して後工程における熱処理を可能とする（特開平２−９０６０６号）。
【０００８】
【発明が解決しようとする課題】しかしながら、前述した強誘電体メモリは、その製造過程においてスパッタ法やスピオン法で成膜された強誘電体薄膜の結晶化に不可欠な６００〜９００℃に及ぶ比較的高温の熱処理工程を経たり、イオンミリング等の高エネルギービームによる加工工程や反応性プラズマエッチングによるプラズマ被爆によって、半導体シリコン基板の単結晶構造中に多数の格子欠陥を生じ、これが基板上のＭＯＳトランジスター特性を劣化させる。
【０００９】このため、特性改善のために最終工程において水素混合窒素ガス（フォーミングガス）雰囲気中において３５０〜４５０℃の熱処理（ＭＯＳシンター）を行なうことにより、Ｈ2 の還元性を利用して単結晶シリコン中に発生したダングリングボンド等の欠点を終端し劣化したＭＯＳ特性を修復する必要がある。
【００１０】ところが、強誘電体薄膜用電極材料として水素に対して易透過性である白金等が使用される。そのため、還元性雰囲気中の熱処理工程において、上記層間絶縁膜及び上部電極を拡散通過して上部電極と強誘電体薄膜の界面及びキャパシタ側面まで到達した水素の還元作用によって、界面近傍の酸化物が酸化還元反応を起こしたり分解して、この界面における化学変化に起因して上部電極との密着性が低下したり、反応生成物である酸素、水等によって上部電極が押し上げられたりして、その結果上部電極と強誘電体薄膜との界面で剥離を発生させる問題があった。
【００１１】また、時には還元性雰囲気のデバイス内部への浸透はキャパシタ側面を通して下部電極まで及ぶと考えられ、比較的大きな内部応力が残留し易いＡｌ−Ｓｉ配線電極を用いた場合にはキャパシタ全体が半導体基板そのものから剥離してしまうような不具合も生じることがあった。このような問題は、強誘電体薄膜キャパシタとシリコン半導体デバイスを組み合わせて強誘電体メモリを構成する上で新たな対策が必要とされてきた。
【００１２】この発明はこうした事情を考慮してなされたもので、酸化物強誘電体薄膜キャパシタとシリコンデバイスとで構成される強誘電体メモリにおいて還元性雰囲気下でのＭＯＳシンター工程において強誘電体薄膜と上下電極間の剥離を防止しえる構造を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明は、半導体基板と、この基板上に設けられ、下部電極，酸化物強誘電体薄膜，上部電極の順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜とを具備したことを特徴とする強誘電体メモリである。
【００１４】この発明において、前記保護膜の材料であるアルミニウム，シリコンもしくはチタンの窒化物薄膜は、膜密度が比較的高く、酸化物と比較して化学的にも安定であり容易には水素ガスを透過させず、膜厚は２０ｎｍ〜１００ｎｍの範囲にすることが望ましい。
【００１５】前記窒化物薄膜は、周知の各種成膜法、例えばｄｃ又はｒｆスパッタ法やイオンビームデポジション、ＣＶＤ法、時にはゾルゲル法を用いることで容易に成膜可能である。
【００１６】この発明において、主要な構成要素とは還元性ガスの拡散透過を防止する効果を指しており、他の構成要素としては前記窒化物薄膜と上部電極又は層間絶縁膜との密着性を改善するために設けられる補強層などのことをいう。通常、窒化物薄膜と他の薄膜とを積層する場合の補強層としては、共有金属の酸化物薄膜が適している。特に、酸化物補強層の存在によって窒化物薄膜の電極剥離防止効果が損なわれることはない。
【００１７】なお、上記窒化物のうちチタン、アルミニウムの窒化物は導電性を維持できるため、キャパシタ上部電極の全面を被覆して水素遮蔽効果を上げることができる。窒化シリコンの場合は絶縁性であるため、配線電極と上部電極を電気的に接合するためのコンタクトホールを穿って貫通させる必要がある。従って、コンタクトホールの面積分だけ保護膜が除去されるため、保護膜としての効果は低下するがキャパシタ側面を直接被覆できるため、側方への回り込みを防止できる。また、１種類の保護膜でキャパシタを保護するのではなく、上部電極面をアルミニウムもしくはチタンの窒化物、側面をシリコン窒化物で併用被覆してもよい。
【００１８】この発明において、上記金属窒化物薄膜以外の保護膜として、保護される対象である強誘電体薄膜キャパシタを構成する強誘電体材料と同組成又は一部構成元素を共有する酸化物強誘電体薄膜で上部電極表面を被覆することも有効な手段である。配線電極，層間絶縁膜を拡散透過して上部電極上に設けられたこの酸化物強誘電体からなる保護膜表面まで到達した水素は酸化物強誘電体の還元反応に消費され上部電極を越えて内部まで到達することがない。
【００１９】従って、この場合の保護膜材料として最も好ましいのは組成的にも結晶構造の上でも同等であり、水素との反応性もキャパシタ強誘電体薄膜と等しい薄膜である。但し、メモリデバイスの構造上数種の電極や金属層がこれを挟んで存在するような場合は、保護膜が単なる誘電体でなく強誘電体であるとデバイスの動作そのものに支障をきたすこともある。そのような場合は、保護膜成膜時の焼成温度を強誘電体の結晶化温度以下にすることにより非晶質もしくは部分結晶化するに止め、強誘電性の発現を抑制することが望ましい。
【００２０】このように自ら還元性気体と反応することによって、それ以上の内部拡散を抑止する効果を示す薄膜材料は、必ずしも強誘電体薄膜キャパシタを構成する酸化物強誘電体と同一組成ではなくともよく、例えば一部元素を置き換えた化合物や特定元素を取り除いた化合物も同じ目的に供し得る。例えば、ＳｒＢｉ2 Ｔａ2Ｏ9 薄膜をキャパシタ材料とするデバイスではＳｒＴａ2 Ｏ6 やＳｒＢｉ2 Ｎｂ2 Ｏ9 の薄膜も保護膜として十分な効果を与える。このときもこれらの保護膜は充分酸化されていれば結晶化膜であっても、部分結晶化膜であっても、さらには非晶質膜であってもよいのは当然である。
【００２１】更には、上記保護膜は強誘電体キャパシタ上部電極の外表面だけでなく、キャパシタ群を直接被覆する層間絶縁膜の上から（配線電極の下引き層として）基板全体を被覆する構成をとっても同様の効果を与えることができる。加えて、この保護膜と同組成、同構造の下引き層をシリコン基板表面に設けその上にキャパシタ下部電極を形成し、上述の構造にしたがって、強誘電体メモリを構成してもよい。この下引き層はキャパシタ側面から回り込む還元性気体を遮蔽し、下部電極からの剥離を防止する効果を示す。
【００２２】また、当然の構成として配線電極まで構成した強誘電体メモリの表面全面を本発明の保護膜を用いて被覆することによっても強誘電体薄膜キャパシタへの還元気体の影響を防止することができる。この場合、保護膜は多層膜であってもよく、例えば酸化シリコン膜を介して設けるも、逆の構成として保護膜の表面にさらに同様の酸化シリコンの層を設けてもよい。この構成においては保護膜による水素透過防止効果が大き過ぎて、ＭＯＳトランジスタ部へ特性回復に十分な水素量を供給できないため、ＭＯＳトランジスタ部上の保護膜を除去した構成することもできる。
【００２３】上述の電極剥離防止の保護膜を含む強誘電体メモリの構造は強誘電体材料の種類を選ばないが、酸化物強誘電体薄膜が下記の一般式（１）で表現される組成を有するビスマス層状ペロブスカイト型化合物からなる場合は、強誘電体材料の組成そのものを調整することによっても著しい剥離防止効果を得ることができる。式（１）におけるＢサイト元素は金属状態であっても、また酸化物状態にあってもそのいずれもが酸化シリコンやその他の金属との密着性に優れ電極金属や下引き層や熱膨脹率、格子定数の異なる層間の接合層として多用される元素である。
【００２４】ここで、強誘電体薄膜の成膜時に、予めＢ元素過剰に成膜し、高温で焼成することによって化学量論組成の膜と同様の強誘電体相と過剰配合によって、その多くは薄膜表面に、偏析した元素Ｂの酸化物微粒子を同時に形成することができる。同様の元素Ｂの表面偏析は下層に化学量論比組成、上層に元素Ｂ過剰組成の多層膜を形成してこれを焼成しても実現することができる。
【００２５】
（Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- …（１）
但し、Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。Ｂ＝Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。
【００２６】ｍ＝１〜５の自然数。こうして得られた膜厚方向に元素Ｂの濃度勾配を有し、上部電極との界面においては元素Ｂが富裕に含有されているビスマス層状ペロブスカイト型化合物からなる強誘電体薄膜で構成された薄膜キャパシタでは、還元性雰囲気中でのフォーミング処理において、一部の結晶構造は還元されて破壊されて若干の残留分極量低下と抗電界の増加が見られるが、偏析成分であるところのＢ元素酸化物もしくはその一部還元体が電極金属との接合を合金化反応をも含んで補強することによって、電極の剥離を防止する効果を発生する。特に、キャパシタ強誘電体がＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１．０）で表されるビスマス層状ペロブスカイト型化合物であり、元素ＢがＴａまたはＮｂである場合は残留分極量の絶対値並びに電極接合強度共に優れた強誘電体メモリを構成することができる。
【００２７】
【作用】この発明によれば、強誘電体薄膜キャパシタの上部電極の表面やキャパシタ側面等に還元性ガスの内部拡散浸透を防止する保護膜を設けること、又は、強誘電体材料薄膜の一部構成元素を過剰に配合することにより、酸化物強誘電体表面の還元反応、変質を阻止できる。また、従来のようにフォーミング処理により上部電極，下部電極が強誘電体薄膜から剥離するのを防止できる。
【００２８】
【実施例】以下、本発明の実施例を比較例とともに図面を参照して説明する。
（実施例１）図１を参照する。図中の１は、表面に素子分離領域２が形成されたシリコン基板である。前記素子分離領域２で囲まれた基板１の素子領域にはソース領域３，ドレイン領域４が形成され、更にこれら領域３，４間の基板１上にはゲート絶縁膜５を介してゲート電極６が形成されている。ここで、前記ソース・ドレイン領域３，４及びゲート電極６を総称してＭＯＳトランジスタと呼ぶ。
【００２９】前記素子分離領域２を含む基板１全面には、ＢＰＳＧ（ボロン燐ドープ酸化シリコン）膜７が形成されている。前記素子分離領域２上のＢＰＳＧ膜７上には、チタン等の膜厚２０ｎｍの下引層（接着層）８を介して強誘電体薄膜キャパシタ９が形成されている。この強誘電体薄膜キャパシタ９は、Ｐｔからなる膜厚２００ｎｍの下部電極10と、この下部電極10上に順次形成された強誘電体薄膜11及びＰｔからなる膜厚２００ｎｍの上部電極12から形成され、上部電極12上には膜厚５０ｎｍの保護膜13とから構成されている。前記強誘電体薄膜11は、ＰＺＴ（40／60）のゾルゲル薄膜からなる。
【００３０】前記強誘電体薄膜キャパシタ９を含む前記ＢＰＳＧ膜７上には、層間絶縁膜14が形成されている。前記ＭＯＳトランジスタのソース領域３，ドレイン領域に対応する前記層間絶縁膜14及びＢＰＳＧ膜７には開口部が形成され、この開口部にソース取出し配線15，ドレイン取出し配線16が形成されている。また、前記強誘電体薄膜キャパシタ９の上部保護膜13，下部電極10に対応する前記層間絶縁膜14にも開口部が形成され、これら開口部に上部電極用取出し配線17，下部電極用取出し配線18が形成されている。前記ドレイン取出し配線16と上部電極用取出し配線17とは電気的に接続されている。また、上記各取出し配線はＡｌ−Ｓｉからなる。
【００３１】図１の構成の強誘電体メモリは次のようにして製造する。
(1) まず、半導体微細加工技術等の周知の技術により、基板１の表面に素子分離領域２を形成した後、この素子分離領域２で囲まれた素子領域にソース領域３，ドレイン領域４，ゲート電極６などからなるＭＯＳトランジスタを形成した。つづいて、基板全面にＢＰＳＧ膜７を形成したたの後、前記素子分離領域２上にｄｃスパッタ法により膜厚２００ｎｍの下部電極10を、膜厚２０ｎｍの接着層８を介して形成した。次に、所定の濃度、組成に調整、部分加水分解を施したゾルゲルＰＺＴ前駆体溶液のスピンコート塗布、乾燥、仮焼を繰り返して所望膜厚の仮焼薄膜を成膜し、最後に酸素雰囲気中で所定の温度において焼成処理を行って膜厚３００ｎｍの強誘電性ＰＺＴ薄膜（強誘電体薄膜）11を得た。ひきつづき、前記強誘電体薄膜11上に下部電極10と同膜厚（２００ｎｍ）の上部電極材をスパッタし、更に上部電極10上にｄｃスパッタで膜厚５０ｎｍの窒化アルミニウム（ＡｌＮ）からなる保護膜13を成膜した後、各電極，強誘電体薄膜11の加工をイオンミリングにて行ない強誘電体薄膜キャパシタ９を形成した。
【００３２】(2) 次に、全面にスピンオンガラスをスピンコートし、所定の工程に従って乾燥、焼成を行ない、膜厚４００ｎｍの層間絶縁膜14を形成した。つづいて、前記ＭＯＳトランジスタのソース領域３，ドレイン領域４に対応する前記層間絶縁膜14及びＢＰＳＧ膜７、及び強誘電体薄膜キャパシタ９の保護膜13，下部電極10に対応する層間絶縁膜14に夫々コンタクトホールを形成した。更に、全面にスパッタ法によりＡｌ−Ｓｉからなる膜厚３００ｎｍの配線材料膜を成膜し、周知のウェットエッチ法を用いてこの配線材料膜をパターニングし、前記各コンタクトホールにソース取出し配線15，ドレイン取出し配線16，上部電極用取出し配線17，下部電極用取出し配線18が形成し、強誘電体薄膜キャパシタとＭＯＳトランジスタが電気的に接続された強誘電体メモリを製造した。
【００３３】このように、実施例１の強誘電体メモリは、互いに電気的に接続されたＭＯＳトランジスタ６と強誘電体薄膜キャパシタ９からなり、前記ＭＯＳトランジスタ６は素子領域に形成されたソース領域３，ドレイン領域４及びゲート電極６などから構成され、前記強誘電体薄膜キャパシタ９は素子分離領域２上のＢＰＳＧ膜７上に接着層８を介して形成された下部電極10，強誘電性ＰＺＴ薄膜（強誘電体薄膜）11及び上部電極12から構成されている。しかるに、前記キャパシタ９の上面特に上部電極12の上面はＡｌＮからなる保護膜13で被覆された構成されているため、還元性ガスの内部透過を遮断でき、強誘電体薄膜11表面の還元反応とこれに起因する電極剥離を防止することができる。
【００３４】（実施例２）この実施例２は、実施例１と比べ、膜厚５０ｎｍの窒化チタン（Ｔｉ3 Ｎ4 ）からなる保護膜を用いた点を除いて、全く同様な構成である。窒化チタンからなる保護膜を用いた実施例２に係る強誘電体メモリによれば、実施例１と同様な効果が得られる。
【００３５】（実施例３）図２を参照する。但し、図１と同部材は同符号を付して説明は省略する。図中の21は、強誘電体薄膜キャパシタ９の上面のみならず側面にも被覆形成された窒化シリコン（Ｓｉ3 Ｎ4 ）からなる膜厚５０ｎｍの保護膜である。この保護膜21は、強誘電体薄膜キャパシタ９を形成した後、全面にｄｃスパッタで窒化シリコンを成膜することにより形成する。
【００３６】上記実施例３によれば、強誘電体薄膜キャパシタ９の上面のみならず側面にも窒化シリコンからなる保護膜21が形成されているため、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００３７】（実施例４）図３を参照する。但し、図１R>１，３と同部材は同符号を付して説明は省略する。この実施例４は、強誘電体薄膜キャパシタ９の上面のみに形成されたＡｌＮからなる保護膜13と、前記保護膜13の一部及び強誘電体薄膜キャパシタ９の側面を被覆する窒化シリコンからなる保護膜21を組み合わせた構成であることが特徴である。上記実施例４によれば、２種類の保護膜13，21の組み合わせにより強誘電体薄膜キャパシタ９の上部電極12の上面を被覆して水素遮蔽効果を上げることができるほか、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００３８】（実施例５）この実施例５は、実施例３と比べ、膜厚５０ｎｍの酸化シリコン（ＳｉＯ2 ）からなる保護膜と、この保護膜上の膜厚５０ｎｍの窒化シリコン（Ｓｉ3 Ｎ4 ）からなる保護膜の２層構造とした点を除いて、他の構成は全く同じである。
【００３９】（実施例６）図４を参照する。但し、図１と同部材は同符号を付して説明は省略する。この実施例６は、実施例１と比べ、図１に図示されたＡｌＮからなる保護膜13の他に、コンタクトホール周辺の層間絶縁膜14上にもＡｌＮからなる保護膜41を設けた点が異なる。上記実施例６によれば、保護膜13を強誘電体薄膜キャパシタ９の上部電極12の上面に被覆するのみならず、キャパシタ群を直接被覆する層間絶縁膜14の上から基板全体を被覆するため、上部電極への水素遮蔽効果を上げることができるほか、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００４０】（実施例７）図５を参照する。但し、図１と同部材は同符号を付して説明を省略する。この実施例７は、実施例１と比べ、ＢＰＳＧ膜７と接着層８間にＡｌＮからなる膜厚５０ｎｍの保護膜51を設けた点を除いて全く同様な構成になっている。ここで、前記保護膜51，接着層８及び下部電極10は１つのマスクで同時にパターニングにより形成してもよいし、別工程で形成してもよい。
【００４１】（実施例８）この実施例８は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの強誘電性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いる点が異なる。ここで、前記保護膜は、ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、仮焼を行なって仮焼薄膜を成膜し、次いで酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４２】（実施例９）この実施例９は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの非強誘電性酸化物の非晶質膜を用いる点が異なる。ここで、前記保護膜は、ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、４００℃仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で上記化合物の結晶化温度よりも十分低い６００℃において焼成処理を行なって十分焼き締めることにより得た。
【００４３】（実施例１０）この実施例１０は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの結晶性薄膜を用いる点が異なる。ここで、前記結晶性薄膜は、薄膜キャパシタの強誘電体ＳｒＢｉ2 Ｔａ2 Ｏ9と一部共通の元素で構成されるＳｒＴａ2 Ｏ6 （タンタル酸ストロンチウム）のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、４００℃仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４４】（実施例１１）この実施例１１は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの強誘電体性のＳｒＢｉ2 Ｎｂ2 Ｏ9 薄膜を用いる点が異なる。ここで、前記強誘電体性薄膜は、ＳｒＢｉ2 Ｎｂ2 Ｏ9 の組成を有するＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、仮焼をを行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８５０℃において焼成処理を行なうことにより得た。
【００４５】（実施例１２）図６を参照する。但し、図１R>１及び図５と同部材は同符号を付して説明を省略する。この実施例12は、実施例１と比べ、ＢＰＳＧ膜７の表面に保護膜としての膜厚８０ｎｍの強誘電体性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜61を用いるとともに、キャパシタの上部電極12上に膜厚１００ｎｍの強誘電体性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜62を設けた点を除いて全く同様な構成になっている。ここで、前記薄膜61は、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を１層スピンコート塗布し、乾燥、仮焼をを行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。また、前記薄膜62も、薄膜61と同様、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を１層スピンコート塗布し、乾燥、仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４６】（実施例１３）この実施例13は、実施例１と比べ、上部電極に保護膜を設けない点、及び強誘電体薄膜としてタンタル過剰強誘電性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた点を除いて、構造が同じである。ここで、前記薄膜は次のようにして得られる。即ち、下部電極を形成した後、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を化学量論比に対してタンタルが２０モル％過剰となるように塗布溶液を調整して、スピンコート塗布し、乾燥、仮焼を繰り返して仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。このようにして得られた前記薄膜をＸ線回折、ＩＣＰ分析、電子顕微鏡観察等によって結晶構造を解析し、薄膜組成分析を行なったところ、薄膜内部では強誘電相と酸化タンタルを主とする常誘電相が混在し、薄膜表面には酸化タンタルが多く偏析していることが確認された。
【００４７】（実施例１４）この実施例14は、実施例13と強誘電体薄膜のみが異なる。ここで、この強誘電体薄膜は、次のようにして得られる。即ち、下部電極を形成した後、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体の化学量論比溶液をスピンコート塗布し、乾燥、仮焼のサイクルを２回繰り返して仮焼薄膜を成膜し、最終層に化学量論比に対してタンタルが２０モル％過剰となるように調整した第２の前駆体溶液を塗布、乾燥、仮焼して仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。このようにして得られた前記薄膜をＸ線回折、ＩＣＰ分析、電子顕微鏡観察等によって結晶構造を解析し、薄膜組成分析を行なったところ、薄膜の大部分は強誘電相のＳｒＢｉ2 Ｔａ2 Ｏ9 であり、薄膜表面にのみ酸化タンタルの偏析が確認された。
（比較例１）図７を参照する。但し、図１と同部材は同符号を付して説明を省略する。比較例１は、図１と比べ、保護膜を設けていない点を除いて、全く同じ構成となっている。但し、強誘電体として膜厚３００ｎｍのＰｂ（Ｚｒ0.4 Ｔｉ0.6 ）Ｏ3 薄膜を用いた。
【００４８】（比較例２）比較例２は、図１と比べ、保護膜を設けていない点を除いて、全く同じ構成となっている。但し、強誘電体として膜厚３００ｎｍのＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた。
【００４９】（実施例１５）比較例２（ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた強誘電体メモリ、配線電極パターン形成済み）上に、薄膜キャパシタ強誘電体を形成したＳｒＢｉ2 Ｔａ2 Ｏ9薄膜を成膜し、次いで酸素雰囲気中で６００℃において焼成処理を行なって、膜厚１００ｎｍの非結晶性、非誘電性のＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜で表面被覆した。この後、この保護膜にＭＯＳトランジスタ部に対応する部分のみ配線電極を露出させたＭＯＳコンタクトホールを開口し、図８の強誘電体メモリを得た。なお、図８において、81はコンタクトホール、83は保護膜を示す。
【００５０】上記実施例及び比較例１，２に係る強誘電体メモリを拡散炉中で水素５％を含む窒素ガス（フォーミグガス）雰囲気にて４２５℃、３０分間のＭＯＳシンター処理を行なった。その結果、比較例１，２では強誘電体薄膜−上部電極界面ではほとんどのキャパシタが剥離を起こした。これに対し、全ての実施例では電極剥離が観察されず、強誘電ヒステリシス特性もＭＯＳトランジスタ特性も良好で、強誘電体メモリは完全に動作した。
【００５１】なお、上記各実施例では、下部電極，強誘電体薄膜，上部電極，保護膜，取出し配線等の材料の一例を述べたが、これらの材料に限定されないことは勿論のことである。
【００５２】
【発明の効果】以上詳述したようにこの発明によれば、還元性ガスの内部拡散浸透を防止する保護膜を設けること、又は、強誘電体材料膜の一部構成元素を過剰に配合することにより、酸化物強誘電体表面の還元反応、変質を阻止し、また従来のようにＭＯＳシンター工程において強誘電体薄膜と上下電極間の剥離を防止して、実用に供し得る強誘電体メモリを提供できる。
【図面の簡単な説明】
【図１】この発明の実施例１に係る強誘電体メモリの断面図。
【図２】この発明の実施例３に係る強誘電体メモリの断面図。
【図３】この発明の実施例４に係る強誘電体メモリの断面図。
【図４】この発明の実施例６に係る強誘電体メモリの断面図。
【図５】この発明の実施例７に係る強誘電体メモリの断面図。
【図６】この発明の実施例12に係る強誘電体メモリの断面図。
【図７】比較例１に係る強誘電体メモリの断面図。
【図８】この発明の実施例15に係る強誘電体メモリの断面図。
【符号の説明】
１…シリコン基板、 ２…素子分離領域、 ３…ソース領域、４…ドレイン領域、 ５…ゲート絶縁膜、 ６…ゲート電極、７…ＢＰＳＧ膜、 ８…接着層、９…強誘電体薄膜キャパシタ、10…下部電極、 11…強誘電体薄膜、12…上部電極、 13，21，41，51，61，82…保護膜、15〜18…取出し配線、 81…コンタクトホール。
【０００１】
【産業上の利用分野】この発明は強誘電体メモリに関し、特に酸化物強誘電体薄膜の残留分極特性を利用した強誘電体メモリに関する。
【０００２】
【従来の技術】従来、強誘電体化合物は、その特異な電気特性を利用して多くの分野に応用されている。例えば、圧電性を利用した圧電フィルタや超音波トランスデューサに、また焦電性を利用して赤外線センサやパイロビジコンに、あるいは電気光学効果を利用した光変調素子や光シャッタ等の多方面に応用されている。さらにこれらの材料の薄膜を利用した電子デバイスも考案され、薄膜化の検討が精力的になされている。特に、残留分極の安定性を利用した強誘電体薄膜キャパシタ搭載の不揮発性メモリデバイスは、最近の記憶容量の高密度化、高集積化競争を背景にもっとも注目されている分野である。
【０００３】こうした多用途に応じて競って研究されてる代表材料として、ＰＺＴ（チタン酸ジルコン酸鉛）、ＰＬＺＴ（チタン酸ジルコン酸ランタン鉛）等、一連の鉛含有複合酸化物強誘電体が挙げられ、多年にわたって多くの研究者により実用化の検討が続けられている。
【０００４】また、その他の有望誘電体材料として、ビスマス層状ペロブスカイト型酸化物強誘電体の薄膜も従来の中心材料であったＰＺＴ，ＰＬＺＴ等の薄膜に比較して情報の記録消去回数でさらに数桁以上上回る優れた耐疲労特性を示し、高い耐久性能を有する不揮発性メモリデバイス、その他の電子、光学デバイスに応用することができる。
【０００５】上記の強誘電体薄膜は、予め焼成したセラミックターゲットを用いたスパッタ法や金属の反応蒸着法等の物理的成膜法、金属有機化合物を気相堆積するＣＶＤ法、同様の化合物溶液を塗布することによって成膜するゾルゲル法、ＭＯＤ法等によって形成することができる。
【０００６】一般に、強誘電体材料は残留分極のヒステリシス特性を有し、この特性を利用して不揮発性メモリとしてデータを記憶することができる。こうした強誘電体材料を用いた強誘電体メモリ１は、図１に示すように、ＭＯＳトランジスタ等で構成されるスイッチング素子、増幅アンプ等の周辺素子群２を形成した例えばシリコン半導体からなる基板３上に、白金等を用いた下部電極４、強誘電体薄膜５、上部電極６を順次積層してなる強誘電体薄膜キャパシタ７を設け、更にスパッタ法やＣＶＤ法によりシリコン酸化膜からなる層間絶縁膜８を設け、更には配線電極９により素子間を接続して構成される。
【０００７】以上の基本構造に加えて、下部電極４の基板密着性を向上させるための下引き層10や強誘電体薄膜キャパシタを各種環境変化から保護するための保護膜（図示せず）等が必要に応じて設けられる。ここで、従来の強誘電体メモリの保護膜としては、例えば下記のものが提案されている。
(1) 強誘電体ＰＺＴ薄膜と上部電極間にＴｉ3 Ｎ4 層を設けると同時にＰＺＴを直接Ｓｉ3 Ｎ4 層で被覆することによってＰＺＴからの酸素脱離を防ぎ、スイッチング疲労特性を改善する（特開平２−１８３５６９号）。
(2) 白金又はバラジウムからなる第１導電膜とチタン，窒化チタン，チタン−タングステン合金，モリブデンシリサイドからなる第２導電膜を積層してキャパシタ上部電極とすることによりアルミニウム配線電極と第１導電層の合金化を防止して後工程における熱処理を可能とする（特開平２−９０６０６号）。
【０００８】
【発明が解決しようとする課題】しかしながら、前述した強誘電体メモリは、その製造過程においてスパッタ法やスピオン法で成膜された強誘電体薄膜の結晶化に不可欠な６００〜９００℃に及ぶ比較的高温の熱処理工程を経たり、イオンミリング等の高エネルギービームによる加工工程や反応性プラズマエッチングによるプラズマ被爆によって、半導体シリコン基板の単結晶構造中に多数の格子欠陥を生じ、これが基板上のＭＯＳトランジスター特性を劣化させる。
【０００９】このため、特性改善のために最終工程において水素混合窒素ガス（フォーミングガス）雰囲気中において３５０〜４５０℃の熱処理（ＭＯＳシンター）を行なうことにより、Ｈ2 の還元性を利用して単結晶シリコン中に発生したダングリングボンド等の欠点を終端し劣化したＭＯＳ特性を修復する必要がある。
【００１０】ところが、強誘電体薄膜用電極材料として水素に対して易透過性である白金等が使用される。そのため、還元性雰囲気中の熱処理工程において、上記層間絶縁膜及び上部電極を拡散通過して上部電極と強誘電体薄膜の界面及びキャパシタ側面まで到達した水素の還元作用によって、界面近傍の酸化物が酸化還元反応を起こしたり分解して、この界面における化学変化に起因して上部電極との密着性が低下したり、反応生成物である酸素、水等によって上部電極が押し上げられたりして、その結果上部電極と強誘電体薄膜との界面で剥離を発生させる問題があった。
【００１１】また、時には還元性雰囲気のデバイス内部への浸透はキャパシタ側面を通して下部電極まで及ぶと考えられ、比較的大きな内部応力が残留し易いＡｌ−Ｓｉ配線電極を用いた場合にはキャパシタ全体が半導体基板そのものから剥離してしまうような不具合も生じることがあった。このような問題は、強誘電体薄膜キャパシタとシリコン半導体デバイスを組み合わせて強誘電体メモリを構成する上で新たな対策が必要とされてきた。
【００１２】この発明はこうした事情を考慮してなされたもので、酸化物強誘電体薄膜キャパシタとシリコンデバイスとで構成される強誘電体メモリにおいて還元性雰囲気下でのＭＯＳシンター工程において強誘電体薄膜と上下電極間の剥離を防止しえる構造を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明は、半導体基板と、この基板上に設けられ、下部電極，酸化物強誘電体薄膜，上部電極の順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜とを具備したことを特徴とする強誘電体メモリである。
【００１４】この発明において、前記保護膜の材料であるアルミニウム，シリコンもしくはチタンの窒化物薄膜は、膜密度が比較的高く、酸化物と比較して化学的にも安定であり容易には水素ガスを透過させず、膜厚は２０ｎｍ〜１００ｎｍの範囲にすることが望ましい。
【００１５】前記窒化物薄膜は、周知の各種成膜法、例えばｄｃ又はｒｆスパッタ法やイオンビームデポジション、ＣＶＤ法、時にはゾルゲル法を用いることで容易に成膜可能である。
【００１６】この発明において、主要な構成要素とは還元性ガスの拡散透過を防止する効果を指しており、他の構成要素としては前記窒化物薄膜と上部電極又は層間絶縁膜との密着性を改善するために設けられる補強層などのことをいう。通常、窒化物薄膜と他の薄膜とを積層する場合の補強層としては、共有金属の酸化物薄膜が適している。特に、酸化物補強層の存在によって窒化物薄膜の電極剥離防止効果が損なわれることはない。
【００１７】なお、上記窒化物のうちチタン、アルミニウムの窒化物は導電性を維持できるため、キャパシタ上部電極の全面を被覆して水素遮蔽効果を上げることができる。窒化シリコンの場合は絶縁性であるため、配線電極と上部電極を電気的に接合するためのコンタクトホールを穿って貫通させる必要がある。従って、コンタクトホールの面積分だけ保護膜が除去されるため、保護膜としての効果は低下するがキャパシタ側面を直接被覆できるため、側方への回り込みを防止できる。また、１種類の保護膜でキャパシタを保護するのではなく、上部電極面をアルミニウムもしくはチタンの窒化物、側面をシリコン窒化物で併用被覆してもよい。
【００１８】この発明において、上記金属窒化物薄膜以外の保護膜として、保護される対象である強誘電体薄膜キャパシタを構成する強誘電体材料と同組成又は一部構成元素を共有する酸化物強誘電体薄膜で上部電極表面を被覆することも有効な手段である。配線電極，層間絶縁膜を拡散透過して上部電極上に設けられたこの酸化物強誘電体からなる保護膜表面まで到達した水素は酸化物強誘電体の還元反応に消費され上部電極を越えて内部まで到達することがない。
【００１９】従って、この場合の保護膜材料として最も好ましいのは組成的にも結晶構造の上でも同等であり、水素との反応性もキャパシタ強誘電体薄膜と等しい薄膜である。但し、メモリデバイスの構造上数種の電極や金属層がこれを挟んで存在するような場合は、保護膜が単なる誘電体でなく強誘電体であるとデバイスの動作そのものに支障をきたすこともある。そのような場合は、保護膜成膜時の焼成温度を強誘電体の結晶化温度以下にすることにより非晶質もしくは部分結晶化するに止め、強誘電性の発現を抑制することが望ましい。
【００２０】このように自ら還元性気体と反応することによって、それ以上の内部拡散を抑止する効果を示す薄膜材料は、必ずしも強誘電体薄膜キャパシタを構成する酸化物強誘電体と同一組成ではなくともよく、例えば一部元素を置き換えた化合物や特定元素を取り除いた化合物も同じ目的に供し得る。例えば、ＳｒＢｉ2 Ｔａ2Ｏ9 薄膜をキャパシタ材料とするデバイスではＳｒＴａ2 Ｏ6 やＳｒＢｉ2 Ｎｂ2 Ｏ9 の薄膜も保護膜として十分な効果を与える。このときもこれらの保護膜は充分酸化されていれば結晶化膜であっても、部分結晶化膜であっても、さらには非晶質膜であってもよいのは当然である。
【００２１】更には、上記保護膜は強誘電体キャパシタ上部電極の外表面だけでなく、キャパシタ群を直接被覆する層間絶縁膜の上から（配線電極の下引き層として）基板全体を被覆する構成をとっても同様の効果を与えることができる。加えて、この保護膜と同組成、同構造の下引き層をシリコン基板表面に設けその上にキャパシタ下部電極を形成し、上述の構造にしたがって、強誘電体メモリを構成してもよい。この下引き層はキャパシタ側面から回り込む還元性気体を遮蔽し、下部電極からの剥離を防止する効果を示す。
【００２２】また、当然の構成として配線電極まで構成した強誘電体メモリの表面全面を本発明の保護膜を用いて被覆することによっても強誘電体薄膜キャパシタへの還元気体の影響を防止することができる。この場合、保護膜は多層膜であってもよく、例えば酸化シリコン膜を介して設けるも、逆の構成として保護膜の表面にさらに同様の酸化シリコンの層を設けてもよい。この構成においては保護膜による水素透過防止効果が大き過ぎて、ＭＯＳトランジスタ部へ特性回復に十分な水素量を供給できないため、ＭＯＳトランジスタ部上の保護膜を除去した構成することもできる。
【００２３】上述の電極剥離防止の保護膜を含む強誘電体メモリの構造は強誘電体材料の種類を選ばないが、酸化物強誘電体薄膜が下記の一般式（１）で表現される組成を有するビスマス層状ペロブスカイト型化合物からなる場合は、強誘電体材料の組成そのものを調整することによっても著しい剥離防止効果を得ることができる。式（１）におけるＢサイト元素は金属状態であっても、また酸化物状態にあってもそのいずれもが酸化シリコンやその他の金属との密着性に優れ電極金属や下引き層や熱膨脹率、格子定数の異なる層間の接合層として多用される元素である。
【００２４】ここで、強誘電体薄膜の成膜時に、予めＢ元素過剰に成膜し、高温で焼成することによって化学量論組成の膜と同様の強誘電体相と過剰配合によって、その多くは薄膜表面に、偏析した元素Ｂの酸化物微粒子を同時に形成することができる。同様の元素Ｂの表面偏析は下層に化学量論比組成、上層に元素Ｂ過剰組成の多層膜を形成してこれを焼成しても実現することができる。
【００２５】
（Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- …（１）
但し、Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。Ｂ＝Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。
【００２６】ｍ＝１〜５の自然数。こうして得られた膜厚方向に元素Ｂの濃度勾配を有し、上部電極との界面においては元素Ｂが富裕に含有されているビスマス層状ペロブスカイト型化合物からなる強誘電体薄膜で構成された薄膜キャパシタでは、還元性雰囲気中でのフォーミング処理において、一部の結晶構造は還元されて破壊されて若干の残留分極量低下と抗電界の増加が見られるが、偏析成分であるところのＢ元素酸化物もしくはその一部還元体が電極金属との接合を合金化反応をも含んで補強することによって、電極の剥離を防止する効果を発生する。特に、キャパシタ強誘電体がＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１．０）で表されるビスマス層状ペロブスカイト型化合物であり、元素ＢがＴａまたはＮｂである場合は残留分極量の絶対値並びに電極接合強度共に優れた強誘電体メモリを構成することができる。
【００２７】
【作用】この発明によれば、強誘電体薄膜キャパシタの上部電極の表面やキャパシタ側面等に還元性ガスの内部拡散浸透を防止する保護膜を設けること、又は、強誘電体材料薄膜の一部構成元素を過剰に配合することにより、酸化物強誘電体表面の還元反応、変質を阻止できる。また、従来のようにフォーミング処理により上部電極，下部電極が強誘電体薄膜から剥離するのを防止できる。
【００２８】
【実施例】以下、本発明の実施例を比較例とともに図面を参照して説明する。
（実施例１）図１を参照する。図中の１は、表面に素子分離領域２が形成されたシリコン基板である。前記素子分離領域２で囲まれた基板１の素子領域にはソース領域３，ドレイン領域４が形成され、更にこれら領域３，４間の基板１上にはゲート絶縁膜５を介してゲート電極６が形成されている。ここで、前記ソース・ドレイン領域３，４及びゲート電極６を総称してＭＯＳトランジスタと呼ぶ。
【００２９】前記素子分離領域２を含む基板１全面には、ＢＰＳＧ（ボロン燐ドープ酸化シリコン）膜７が形成されている。前記素子分離領域２上のＢＰＳＧ膜７上には、チタン等の膜厚２０ｎｍの下引層（接着層）８を介して強誘電体薄膜キャパシタ９が形成されている。この強誘電体薄膜キャパシタ９は、Ｐｔからなる膜厚２００ｎｍの下部電極10と、この下部電極10上に順次形成された強誘電体薄膜11及びＰｔからなる膜厚２００ｎｍの上部電極12から形成され、上部電極12上には膜厚５０ｎｍの保護膜13とから構成されている。前記強誘電体薄膜11は、ＰＺＴ（40／60）のゾルゲル薄膜からなる。
【００３０】前記強誘電体薄膜キャパシタ９を含む前記ＢＰＳＧ膜７上には、層間絶縁膜14が形成されている。前記ＭＯＳトランジスタのソース領域３，ドレイン領域に対応する前記層間絶縁膜14及びＢＰＳＧ膜７には開口部が形成され、この開口部にソース取出し配線15，ドレイン取出し配線16が形成されている。また、前記強誘電体薄膜キャパシタ９の上部保護膜13，下部電極10に対応する前記層間絶縁膜14にも開口部が形成され、これら開口部に上部電極用取出し配線17，下部電極用取出し配線18が形成されている。前記ドレイン取出し配線16と上部電極用取出し配線17とは電気的に接続されている。また、上記各取出し配線はＡｌ−Ｓｉからなる。
【００３１】図１の構成の強誘電体メモリは次のようにして製造する。
(1) まず、半導体微細加工技術等の周知の技術により、基板１の表面に素子分離領域２を形成した後、この素子分離領域２で囲まれた素子領域にソース領域３，ドレイン領域４，ゲート電極６などからなるＭＯＳトランジスタを形成した。つづいて、基板全面にＢＰＳＧ膜７を形成したたの後、前記素子分離領域２上にｄｃスパッタ法により膜厚２００ｎｍの下部電極10を、膜厚２０ｎｍの接着層８を介して形成した。次に、所定の濃度、組成に調整、部分加水分解を施したゾルゲルＰＺＴ前駆体溶液のスピンコート塗布、乾燥、仮焼を繰り返して所望膜厚の仮焼薄膜を成膜し、最後に酸素雰囲気中で所定の温度において焼成処理を行って膜厚３００ｎｍの強誘電性ＰＺＴ薄膜（強誘電体薄膜）11を得た。ひきつづき、前記強誘電体薄膜11上に下部電極10と同膜厚（２００ｎｍ）の上部電極材をスパッタし、更に上部電極10上にｄｃスパッタで膜厚５０ｎｍの窒化アルミニウム（ＡｌＮ）からなる保護膜13を成膜した後、各電極，強誘電体薄膜11の加工をイオンミリングにて行ない強誘電体薄膜キャパシタ９を形成した。
【００３２】(2) 次に、全面にスピンオンガラスをスピンコートし、所定の工程に従って乾燥、焼成を行ない、膜厚４００ｎｍの層間絶縁膜14を形成した。つづいて、前記ＭＯＳトランジスタのソース領域３，ドレイン領域４に対応する前記層間絶縁膜14及びＢＰＳＧ膜７、及び強誘電体薄膜キャパシタ９の保護膜13，下部電極10に対応する層間絶縁膜14に夫々コンタクトホールを形成した。更に、全面にスパッタ法によりＡｌ−Ｓｉからなる膜厚３００ｎｍの配線材料膜を成膜し、周知のウェットエッチ法を用いてこの配線材料膜をパターニングし、前記各コンタクトホールにソース取出し配線15，ドレイン取出し配線16，上部電極用取出し配線17，下部電極用取出し配線18が形成し、強誘電体薄膜キャパシタとＭＯＳトランジスタが電気的に接続された強誘電体メモリを製造した。
【００３３】このように、実施例１の強誘電体メモリは、互いに電気的に接続されたＭＯＳトランジスタ６と強誘電体薄膜キャパシタ９からなり、前記ＭＯＳトランジスタ６は素子領域に形成されたソース領域３，ドレイン領域４及びゲート電極６などから構成され、前記強誘電体薄膜キャパシタ９は素子分離領域２上のＢＰＳＧ膜７上に接着層８を介して形成された下部電極10，強誘電性ＰＺＴ薄膜（強誘電体薄膜）11及び上部電極12から構成されている。しかるに、前記キャパシタ９の上面特に上部電極12の上面はＡｌＮからなる保護膜13で被覆された構成されているため、還元性ガスの内部透過を遮断でき、強誘電体薄膜11表面の還元反応とこれに起因する電極剥離を防止することができる。
【００３４】（実施例２）この実施例２は、実施例１と比べ、膜厚５０ｎｍの窒化チタン（Ｔｉ3 Ｎ4 ）からなる保護膜を用いた点を除いて、全く同様な構成である。窒化チタンからなる保護膜を用いた実施例２に係る強誘電体メモリによれば、実施例１と同様な効果が得られる。
【００３５】（実施例３）図２を参照する。但し、図１と同部材は同符号を付して説明は省略する。図中の21は、強誘電体薄膜キャパシタ９の上面のみならず側面にも被覆形成された窒化シリコン（Ｓｉ3 Ｎ4 ）からなる膜厚５０ｎｍの保護膜である。この保護膜21は、強誘電体薄膜キャパシタ９を形成した後、全面にｄｃスパッタで窒化シリコンを成膜することにより形成する。
【００３６】上記実施例３によれば、強誘電体薄膜キャパシタ９の上面のみならず側面にも窒化シリコンからなる保護膜21が形成されているため、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００３７】（実施例４）図３を参照する。但し、図１R>１，３と同部材は同符号を付して説明は省略する。この実施例４は、強誘電体薄膜キャパシタ９の上面のみに形成されたＡｌＮからなる保護膜13と、前記保護膜13の一部及び強誘電体薄膜キャパシタ９の側面を被覆する窒化シリコンからなる保護膜21を組み合わせた構成であることが特徴である。上記実施例４によれば、２種類の保護膜13，21の組み合わせにより強誘電体薄膜キャパシタ９の上部電極12の上面を被覆して水素遮蔽効果を上げることができるほか、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００３８】（実施例５）この実施例５は、実施例３と比べ、膜厚５０ｎｍの酸化シリコン（ＳｉＯ2 ）からなる保護膜と、この保護膜上の膜厚５０ｎｍの窒化シリコン（Ｓｉ3 Ｎ4 ）からなる保護膜の２層構造とした点を除いて、他の構成は全く同じである。
【００３９】（実施例６）図４を参照する。但し、図１と同部材は同符号を付して説明は省略する。この実施例６は、実施例１と比べ、図１に図示されたＡｌＮからなる保護膜13の他に、コンタクトホール周辺の層間絶縁膜14上にもＡｌＮからなる保護膜41を設けた点が異なる。上記実施例６によれば、保護膜13を強誘電体薄膜キャパシタ９の上部電極12の上面に被覆するのみならず、キャパシタ群を直接被覆する層間絶縁膜14の上から基板全体を被覆するため、上部電極への水素遮蔽効果を上げることができるほか、還元性ガスのキャパシタ側方への廻り込みを防止できる。
【００４０】（実施例７）図５を参照する。但し、図１と同部材は同符号を付して説明を省略する。この実施例７は、実施例１と比べ、ＢＰＳＧ膜７と接着層８間にＡｌＮからなる膜厚５０ｎｍの保護膜51を設けた点を除いて全く同様な構成になっている。ここで、前記保護膜51，接着層８及び下部電極10は１つのマスクで同時にパターニングにより形成してもよいし、別工程で形成してもよい。
【００４１】（実施例８）この実施例８は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの強誘電性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いる点が異なる。ここで、前記保護膜は、ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、仮焼を行なって仮焼薄膜を成膜し、次いで酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４２】（実施例９）この実施例９は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの非強誘電性酸化物の非晶質膜を用いる点が異なる。ここで、前記保護膜は、ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、４００℃仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で上記化合物の結晶化温度よりも十分低い６００℃において焼成処理を行なって十分焼き締めることにより得た。
【００４３】（実施例１０）この実施例１０は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの結晶性薄膜を用いる点が異なる。ここで、前記結晶性薄膜は、薄膜キャパシタの強誘電体ＳｒＢｉ2 Ｔａ2 Ｏ9と一部共通の元素で構成されるＳｒＴａ2 Ｏ6 （タンタル酸ストロンチウム）のＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、４００℃仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４４】（実施例１１）この実施例１１は、実施例３と比べ、強誘電体薄膜キャパシタの強誘電体薄膜として、ビスマス層状ペロブスカイト型化合物ＳｒＢｉ2 Ｔａ2 Ｏ9 のＭＯＤ薄膜（膜厚２５０ｎｍ）を用いる点、及び保護膜として膜厚８０ｎｍの強誘電体性のＳｒＢｉ2 Ｎｂ2 Ｏ9 薄膜を用いる点が異なる。ここで、前記強誘電体性薄膜は、ＳｒＢｉ2 Ｎｂ2 Ｏ9 の組成を有するＭＯＤ前駆体溶液を１層スピンコート塗布し、乾燥、仮焼をを行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８５０℃において焼成処理を行なうことにより得た。
【００４５】（実施例１２）図６を参照する。但し、図１R>１及び図５と同部材は同符号を付して説明を省略する。この実施例12は、実施例１と比べ、ＢＰＳＧ膜７の表面に保護膜としての膜厚８０ｎｍの強誘電体性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜61を用いるとともに、キャパシタの上部電極12上に膜厚１００ｎｍの強誘電体性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜62を設けた点を除いて全く同様な構成になっている。ここで、前記薄膜61は、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を１層スピンコート塗布し、乾燥、仮焼をを行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。また、前記薄膜62も、薄膜61と同様、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を１層スピンコート塗布し、乾燥、仮焼を行なって仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。
【００４６】（実施例１３）この実施例13は、実施例１と比べ、上部電極に保護膜を設けない点、及び強誘電体薄膜としてタンタル過剰強誘電性ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた点を除いて、構造が同じである。ここで、前記薄膜は次のようにして得られる。即ち、下部電極を形成した後、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体溶液を化学量論比に対してタンタルが２０モル％過剰となるように塗布溶液を調整して、スピンコート塗布し、乾燥、仮焼を繰り返して仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。このようにして得られた前記薄膜をＸ線回折、ＩＣＰ分析、電子顕微鏡観察等によって結晶構造を解析し、薄膜組成分析を行なったところ、薄膜内部では強誘電相と酸化タンタルを主とする常誘電相が混在し、薄膜表面には酸化タンタルが多く偏析していることが確認された。
【００４７】（実施例１４）この実施例14は、実施例13と強誘電体薄膜のみが異なる。ここで、この強誘電体薄膜は、次のようにして得られる。即ち、下部電極を形成した後、ＳｒＢｉ2 Ｔａ2 Ｏ9 の前駆体の化学量論比溶液をスピンコート塗布し、乾燥、仮焼のサイクルを２回繰り返して仮焼薄膜を成膜し、最終層に化学量論比に対してタンタルが２０モル％過剰となるように調整した第２の前駆体溶液を塗布、乾燥、仮焼して仮焼薄膜を成膜し、ひきつづき酸素雰囲気中で８００℃において焼成処理を行なうことにより得た。このようにして得られた前記薄膜をＸ線回折、ＩＣＰ分析、電子顕微鏡観察等によって結晶構造を解析し、薄膜組成分析を行なったところ、薄膜の大部分は強誘電相のＳｒＢｉ2 Ｔａ2 Ｏ9 であり、薄膜表面にのみ酸化タンタルの偏析が確認された。
（比較例１）図７を参照する。但し、図１と同部材は同符号を付して説明を省略する。比較例１は、図１と比べ、保護膜を設けていない点を除いて、全く同じ構成となっている。但し、強誘電体として膜厚３００ｎｍのＰｂ（Ｚｒ0.4 Ｔｉ0.6 ）Ｏ3 薄膜を用いた。
【００４８】（比較例２）比較例２は、図１と比べ、保護膜を設けていない点を除いて、全く同じ構成となっている。但し、強誘電体として膜厚３００ｎｍのＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた。
【００４９】（実施例１５）比較例２（ＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜を用いた強誘電体メモリ、配線電極パターン形成済み）上に、薄膜キャパシタ強誘電体を形成したＳｒＢｉ2 Ｔａ2 Ｏ9薄膜を成膜し、次いで酸素雰囲気中で６００℃において焼成処理を行なって、膜厚１００ｎｍの非結晶性、非誘電性のＳｒＢｉ2 Ｔａ2 Ｏ9 薄膜で表面被覆した。この後、この保護膜にＭＯＳトランジスタ部に対応する部分のみ配線電極を露出させたＭＯＳコンタクトホールを開口し、図８の強誘電体メモリを得た。なお、図８において、81はコンタクトホール、83は保護膜を示す。
【００５０】上記実施例及び比較例１，２に係る強誘電体メモリを拡散炉中で水素５％を含む窒素ガス（フォーミグガス）雰囲気にて４２５℃、３０分間のＭＯＳシンター処理を行なった。その結果、比較例１，２では強誘電体薄膜−上部電極界面ではほとんどのキャパシタが剥離を起こした。これに対し、全ての実施例では電極剥離が観察されず、強誘電ヒステリシス特性もＭＯＳトランジスタ特性も良好で、強誘電体メモリは完全に動作した。
【００５１】なお、上記各実施例では、下部電極，強誘電体薄膜，上部電極，保護膜，取出し配線等の材料の一例を述べたが、これらの材料に限定されないことは勿論のことである。
【００５２】
【発明の効果】以上詳述したようにこの発明によれば、還元性ガスの内部拡散浸透を防止する保護膜を設けること、又は、強誘電体材料膜の一部構成元素を過剰に配合することにより、酸化物強誘電体表面の還元反応、変質を阻止し、また従来のようにＭＯＳシンター工程において強誘電体薄膜と上下電極間の剥離を防止して、実用に供し得る強誘電体メモリを提供できる。
【図面の簡単な説明】
【図１】この発明の実施例１に係る強誘電体メモリの断面図。
【図２】この発明の実施例３に係る強誘電体メモリの断面図。
【図３】この発明の実施例４に係る強誘電体メモリの断面図。
【図４】この発明の実施例６に係る強誘電体メモリの断面図。
【図５】この発明の実施例７に係る強誘電体メモリの断面図。
【図６】この発明の実施例12に係る強誘電体メモリの断面図。
【図７】比較例１に係る強誘電体メモリの断面図。
【図８】この発明の実施例15に係る強誘電体メモリの断面図。
【符号の説明】
１…シリコン基板、 ２…素子分離領域、 ３…ソース領域、４…ドレイン領域、 ５…ゲート絶縁膜、 ６…ゲート電極、７…ＢＰＳＧ膜、 ８…接着層、９…強誘電体薄膜キャパシタ、10…下部電極、 11…強誘電体薄膜、12…上部電極、 13，21，41，51，61，82…保護膜、15〜18…取出し配線、 81…コンタクトホール。
【特許請求の範囲】
【請求項１】 半導体基板と、この基板上に設けられ、下部電極，酸化物強誘電体薄膜，上部電極の順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜とを具備したことを特徴とする強誘電体メモリ。
【請求項２】 前記保護膜が、強誘電体薄膜キャパシタを構成する酸化物強誘電体と同組成または一部構成元素を共有する酸化物薄膜を主要な構成要素とするものであることを特徴とする請求項記載の強誘電体メモリ。
【請求項３】 前記保護膜が、部分結晶膜又は非晶質膜であることを特徴とする請求項１記載の強誘電体メモリ。
【請求項４】 前記半導体基板と強誘電体薄膜キャパシタ間に保護膜と同組成、同構造の下引層を設けたことを特徴とする請求項１記載の強誘電体メモリ。
【請求項５】 前記強誘電体薄膜キャパシタと半導体基板上に別途設けられたトランジスタ素子群が前記保護膜及び／又はこの保護膜に積層された層間絶縁膜を隔てて窒化アルミニウムとアルミニウム−シリコン合金の積層配線電極で電気的に接続されていることを特徴とする請求項１記載の強誘電体メモリ。
【請求項６】 前記酸化物強強誘電体薄膜が、下記一般式（１）で表現される組成を有するビスマス層状ペロブスカイト型化合物からなり、かつ膜厚方向に下記元素Ｂの濃度勾配を有し、上部電極との界面においては元素Ｂが富裕に含有されていることを特徴とする請求項１記載の強誘電体メモリ。
（Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- …（１）
但し、Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。Ｂ＝Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。ｍ＝１〜５の自然数。
【請求項７】 前記ビスマス層状ペロブスカイト型化合物がＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１．０）であり、元素ＢがＴａ又はＮｂであることを特徴とする請求項１記載の強誘電体メモリ。
【請求項１】 半導体基板と、この基板上に設けられ、下部電極，酸化物強誘電体薄膜，上部電極の順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された、アルミニウム，シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜とを具備したことを特徴とする強誘電体メモリ。
【請求項２】 前記保護膜が、強誘電体薄膜キャパシタを構成する酸化物強誘電体と同組成または一部構成元素を共有する酸化物薄膜を主要な構成要素とするものであることを特徴とする請求項記載の強誘電体メモリ。
【請求項３】 前記保護膜が、部分結晶膜又は非晶質膜であることを特徴とする請求項１記載の強誘電体メモリ。
【請求項４】 前記半導体基板と強誘電体薄膜キャパシタ間に保護膜と同組成、同構造の下引層を設けたことを特徴とする請求項１記載の強誘電体メモリ。
【請求項５】 前記強誘電体薄膜キャパシタと半導体基板上に別途設けられたトランジスタ素子群が前記保護膜及び／又はこの保護膜に積層された層間絶縁膜を隔てて窒化アルミニウムとアルミニウム−シリコン合金の積層配線電極で電気的に接続されていることを特徴とする請求項１記載の強誘電体メモリ。
【請求項６】 前記酸化物強強誘電体薄膜が、下記一般式（１）で表現される組成を有するビスマス層状ペロブスカイト型化合物からなり、かつ膜厚方向に下記元素Ｂの濃度勾配を有し、上部電極との界面においては元素Ｂが富裕に含有されていることを特徴とする請求項１記載の強誘電体メモリ。
（Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- …（１）
但し、Ａ＝Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。Ｂ＝Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒの内から選ばれる１つもしくは複数元素からなる任意比率による組み合わせ。ｍ＝１〜５の自然数。
【請求項７】 前記ビスマス層状ペロブスカイト型化合物がＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１．０）であり、元素ＢがＴａ又はＮｂであることを特徴とする請求項１記載の強誘電体メモリ。
【図１】
【図２】
【図３】
【図４】
【図７】
【図５】
【図６】
【図８】
【図２】
【図３】
【図４】
【図７】
【図５】
【図６】
【図８】
【公開番号】特開平７−１１１３１８
【公開日】平成７年（１９９５）４月２５日
【国際特許分類】
【出願番号】特願平５−２５４３７８
【出願日】平成５年（１９９３）１０月１２日
【出願人】（００００００３７６）オリンパス光学工業株式会社 (11,466)
【出願人】（５９０００６４６８）シメトリックス・コーポレーション (5)
【氏名又は名称原語表記】ＳＹＭＥＴＲＩＸ ＣＯＲＰＯＲＡＴＩＯＮ
【公開日】平成７年（１９９５）４月２５日
【国際特許分類】
【出願日】平成５年（１９９３）１０月１２日
【出願人】（００００００３７６）オリンパス光学工業株式会社 (11,466)
【出願人】（５９０００６４６８）シメトリックス・コーポレーション (5)
【氏名又は名称原語表記】ＳＹＭＥＴＲＩＸ ＣＯＲＰＯＲＡＴＩＯＮ
[ Back to top ]