液晶表示装置
【課題】車両のイグニッションをオフにしたときに、インストルメントパネルの外面部と液晶表示パネルとを同色にすることをノーマリホワイトで実現することができる液晶表示装置を提供する。
【解決手段】タイミングコントローラ３は、車両のイグニッションがオンとなっているときだけでなく、イグニッションがオフとなっているときにも、液晶表示パネル１３の画素の各行の選択期間を制御する選択期間制御信号と、液晶表示パネル１３の画素の極性を制御する極性制御信号とを生成する。また、タイミングコントローラ３は、イグニッションがオフとなっているときには、全体が暗色となる画像のデータ信号を生成する。
【解決手段】タイミングコントローラ３は、車両のイグニッションがオンとなっているときだけでなく、イグニッションがオフとなっているときにも、液晶表示パネル１３の画素の各行の選択期間を制御する選択期間制御信号と、液晶表示パネル１３の画素の極性を制御する極性制御信号とを生成する。また、タイミングコントローラ３は、イグニッションがオフとなっているときには、全体が暗色となる画像のデータ信号を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、車載用の液晶表示装置に関する。
【背景技術】
【０００２】
自動車等の車両のインストルメントパネルには、速度や燃料残量等を表示するための液晶表示装置が配置される。図２６に示すように、液晶表示装置は、その液晶表示パネル１０１が、インストルメントパネルの外面部１０２に囲まれるように配置される。一般的に、インストルメントパネルの外面部１０２は、暗色系で、黒色または灰色（グレー）である。
【０００３】
また、液晶表示装置は、ノーマリホワイトとノーマリブラックとに分類できる。ノーマリホワイトは、電源オフ時に液晶の透過率が最大になる方式であり、ノーマリブラックは、電源オフ時に液晶の透過率が最小になる方式である。
【０００４】
また、特許文献１には、電源オフ時に表示画面上に不規則な残像現象が生じないようにすることができる液晶表示装置が記載されている。特許文献１に記載された液晶表示装置は、電源オフ信号を検出すると、所定期間、映像信号を黒画面表示信号に切り替え、その後、ゲートドライバの電源、共通電極の電源、およびソースドライバの電源を順次、オフにすることで、画像の不規則な残像現象の発生を防止する。
【０００５】
また、特許文献２には、消費電力を抑えつつ、隣接する画素同士の極性が異なるように制御可能な液晶表示装置が記載されている。特許文献２に記載された液晶表示装置では、奇数行のゲートラインに接続するＴＦＴは、ソースラインの左側に形成され、偶数行のゲートラインに接続するＴＦＴは、ソースラインの右側に形成される。この構成により、選択期間毎に、ソースラインの電位がコモン電極電位（以下、ＶＣＯＭと記す。）より高い電位からＶＣＯＭより低い電位に変化したり、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化したりすることを防ぎ、消費電力を抑えている。
【０００６】
また、特許文献２に記載された液晶表示装置は、ＴＦＴに接続させるソースラインを切り替える分配トランジスタを備え、１行の選択期間内で、ドライバサーキットの出力を、複数のソースラインに切り替える。例えば、ドライバサーキットの出力端のうちの一つが、１行の選択期間内で、１番左のソースライン、左から３番目のソースライン、左から５番目のソースライン等のように順次切り替えられ、同様に、他の出力端も、その選択期間内で、左から２番目のソースライン、左から４番目のソースライン、左から６番目のソースライン等のように順次切り替えられる。このような構成のため、特許文献２に記載された液晶表示装置は、画像の１行分の画素のデータを入力順とは異なる順序に制御することになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２４９３２０号公報（段落００３４−００４０、図３）
【特許文献２】特開２００９−１８１１００号公報（段落０００８−００１８、図１−６）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
インストルメントパネルにノーマリホワイトの液晶表示装置を配置した場合、車両のイグニッションがオフにされると液晶表示装置への電圧供給が停止され、液晶表示パネルの透過率が最大になる。すると、液晶表示パネルに入射した外光が液晶表示パネルの背面側に設置されたバックライトのシートで反射し、図２６に示す液晶表示パネル１０１は、インストルメントパネルの外面部１０２とは異なる色、すなわち白っぽい色となり、液晶表示装置が浮き上がって視認される。
【０００９】
しかし、車両のイグニッションをオフにしたときには、インストルメントパネルの見栄えをよくするために、液晶表示パネル１０１が外面部１０２と同色となるようにして、液晶表示パネル１０１と外面部１０２との境界が目立たないようにすることが望まれている。
【００１０】
上記のように、ノーマリホワイトの液晶表示装置を用いた場合には、車両のイグニッションをオフにしたときに、液晶表示パネル１０１およびインストルメントパネルの外面部１０２が同色にならなかった。また、イグニッションをオフにしたときに、液晶表示パネルの透過率が高くなるため、液晶表示パネルに用いられるパターン配線が視認され、インストルメントパネルの美観が損なわれる場合もある。
【００１１】
インストルメントパネルにノーマリブラックの液晶表示装置を配置した場合には、車両のイグニッションをオフにして液晶表示装置への電圧供給を停止しても、液晶表示パネル１０１は黒色となるため、液晶表示パネル１０１とインストルメントパネルの外面部１０２とを同色にすることができる。しかし、ノーマリブラックの液晶表示装置は高価であるという問題があり、コストを低くするためにノーマリホワイトの液晶表示装置を用いる必要がある。
【００１２】
そこで、車両のイグニッションをオフにしたときに、インストルメントパネルの外面部と液晶表示パネルとを同系統の色にすることをノーマリホワイトで実現することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明による液晶表示装置は、車両に搭載される液晶表示装置であって、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル１３）と、液晶表示パネルの各ソースラインの電位を設定するソースドライバ（例えば、ソースドライバ１１）と、液晶表示パネルのゲートラインを一本ずつ線順次選択するゲートドライバ（例えば、ゲートドライバ１２）と、車両のイグニッションがオフであるときに電圧を供給するイグニッションオフ時電源（例えば、イグニッションオフ時電源１またはバッテリ５５）と、車両のイグニッションがオンであるかオフであるかを検知する状態検知手段（例えば、状態検知回路４１）と、車両のイグニッションがオフであると検知されたときに、全体が暗色となる画像のデータ信号と、ソースドライバに対して液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号（例えば、ｉＳＴＢ）と、ゲートドライバに対して選択期間を規定するゲートドライバ用選択期間制御信号と、液晶表示パネルの画素の極性を制御する極性制御信号（例えば、ｉＰＯＬ、または、ｉＰＯＬ１およびｉＰＯＬ２）とを生成するオフ時信号生成手段（例えば、オフ時信号生成部４２）と、車両のイグニッションがオンであると検知されたときに、外部システムの制御に従って、液晶表示パネルに表示させる画像のデータ信号と、ソースドライバに対して液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号（例えば、ＳＴＢ）と、ゲートドライバに対して選択期間を規定するゲートドライバ用選択期間制御信号と、液晶表示パネルの画素の極性を制御する極性制御信号（例えば、ＰＯＬ、または、ＰＯＬ１およびＰＯＬ２）とを生成するオン時信号生成手段（例えば、オン時信号生成部４６）とを備え、ソースドライバが、オフ時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号、または、オン時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号に従って、液晶表示パネルの各ソースラインの電位を設定し、ゲートドライバが、オフ時信号生成手段が生成するゲートドライバ用選択期間制御信号、または、オン時信号生成手段が生成するゲートドライバ用選択期間制御信号に従って、液晶表示パネルのゲートラインを一本ずつ線順次選択することを特徴とする。
【００１４】
また、イグニッションオフ時電源が、車両のイグニッションがオンであるときに、外部システムから供給される電圧によって充電される構成であってもよい。
【００１５】
また、イグニッションオフ時電源が供給する電圧の電圧値を検知し、当該電圧値が、予め定められた閾値未満になったときに、イグニッションオフ時電源が供給する電圧を遮断する電圧検知手段（例えば、電圧検知部５６）を備える構成であってもよい。
【００１６】
また、液晶表示パネルが、マトリクス状に配置され、配置位置に応じたソースラインに接続される複数の画素電極と、複数の画素電極に対向するコモン電極とを含み、オン時信号生成手段が、車両のイグニッションがオンであると検知されたときに、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成し、オフ時信号生成手段が、車両のイグニッションがオフであると検知されたときに、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成する構成であってもよい。
【００１７】
また、液晶表示パネルが、マトリクス状に配置された複数の画素電極と、複数の画素電極に対向するコモン電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを含み、画素電極の行を１行毎に、または、連続する複数行毎に、１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側（例えば、左側）のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインにうち所定の側とは反対側（例えば、右側）のソースラインに接続され、ソースドライバが、入力されたデータ信号に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段（例えば、電位設定部６１）と、複数の電位出力端と一対一に対応し、対応する電位出力端に接続される複数の入力端と、複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段（例えば、出力切替スイッチ部６２）とを備え、液晶表示パネルの各ソースラインが、スイッチ手段の対応するスイッチ出力端に接続され、オフ時信号生成手段およびオン時信号生成手段が、それぞれ、極性制御信号として、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを規定する第１極性制御信号（例えば、ｉＰＯＬ１，ＰＯＬ１）と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれに接続させるかを指示する第２極性制御信号（例えば、ｉＰＯＬ２，ＰＯＬ２）を生成し、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１極性制御信号および第２極性制御信号のレベルを切り替え、電位出力手段が、第１極性制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、スイッチ手段が、第２極性制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替える構成であってもよい。
【００１８】
さらに、暗色となる画像のデータ信号がインストルメントパネルの外面部の色と同色となる画像のデータ信号であってもよい。
【発明の効果】
【００１９】
本発明の液晶表示装置によれば、車両のイグニッションをオフにしたときに、インストルメントパネルの外面部と液晶表示パネルとを同系統の色にすることをノーマリホワイトで実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態の液晶表示装置の例を示すブロック図。
【図２】画素電極とソースラインおよびゲートラインとの接続例を示す説明図。
【図３】タイミングコントローラの構成例を示すブロック図。
【図４】オン時信号生成部４６が生成する極性制御信号ＰＯＬの例を示す説明図。
【図５】ドット反転駆動における各画素の極性状態の一例を示す説明図。
【図６】ドット反転駆動における各画素の極性状態の一例を示す説明図。
【図７】内部信号生成部４４が生成する極性制御信号ｉＰＯＬの例を示す説明図。
【図８】ソースライン反転駆動における各画素の極性状態の一例を示す説明図。
【図９】ソースライン反転駆動における各画素の極性状態の一例を示す説明図。
【図１０】本発明の第２の実施の形態の液晶表示装置の例を示すブロック図。
【図１１】本発明の第３の実施の形態における液晶表示パネルおよびソースドライバの構成例を示す説明図。
【図１２】電位設定部が１行分のデータ信号を順に取り込むタイミングの例を示すタイミングチャート。
【図１３】ｉＳＴＢの変化を示す説明図。
【図１４】スイッチ部を模式的に示した模式図。
【図１５】ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図１６】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１７】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１８】ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図１９】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図２０】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図２１】本発明の第３の実施の形態の変形例における液晶表示パネルおよびソースドライバの構成例を示す説明図。
【図２２】第３の実施の形態の変形例におけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図。
【図２３】第３の実施の形態の変形例における各画素の極性状態の一例を示す説明図。
【図２４】第３の実施の形態の変形例におけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図。
【図２５】第３の実施の形態の変形例における各画素の極性状態の一例を示す説明図。
【図２６】インストルメントパネルに配置された液晶表示パネルの例を示す説明図。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面を参照して説明する。
【００２２】
［実施の形態１］
図１は、本発明の第１の実施の形態の液晶表示装置の例を示すブロック図である。本発明の液晶表示装置は、車両のインストルメントパネルに配置される。具体的には、後述の液晶表示パネル１３がインストルメントパネルの外面部に囲まれた状態で露出するように配置される。ここでは、インストルメントパネルの外面部が黒色である場合を例にして説明するが、黒色以外の暗色（例えば、グレー）であってもよい。
【００２３】
本発明の液晶表示装置は、イグニッションオフ時電源（以下、オフ時電源と記す。）１と、液晶表示モジュール１０とを備える。液晶表示モジュール１０は、電圧を供給され、液晶表示パネル１３に画像を表示するモジュールである。液晶表示モジュール１０は、車両のイグニッションがオンになっている状態では、外部システム（図示略）から所定の電圧と、データ信号（Ｄａｔａ）および制御信号を供給され、そのデータ信号に応じた画像（例えば、車両の速度等を示す画像等）を表示する。以下、外部システムから供給される所定の電圧を、オン時電圧と記す。また、オン時電圧の電圧値をＶｒｅｇとする。Ｖｒｅｇは、例えば、３．３Ｖであるが、３．３Ｖ以外の値であってもよい。車両のイグニッションがオフになっている状態では、外部システムからのオン時電圧、データ信号および制御信号の供給は停止する。
【００２４】
オフ時電源１は、車両のイグニッションがオフになっている状態で、液晶表示モジュール１０に電圧を供給する電源である。例えば、電池をオフ時電源１として用いてもよい。また、車両のバッテリをオフ時電源１として用いてもよい。オフ時電源１は、例えば、１２Ｖの電圧を供給するが、１２Ｖ以外の電圧を供給してもよい。オフ時電源１は、車両のイグニッションがオンになっている状態では電圧供給を停止する。
【００２５】
液晶表示モジュール１０は、スイッチングレギュレータ２と、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７を備える。
【００２６】
スイッチングレギュレータ２は、オフ時電源１から供給される電圧（例えば、１２Ｖ）を、オン時電圧と同じ電圧値Ｖｒｅｇ（例えば、３．３Ｖ）に調整する。そして、スイッチングレギュレータ２は、調整した電圧を、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給する。
【００２７】
タイミングコントローラ３は、車両のイグニッションがオンになっている状態で、外部システムから電圧値Ｖｒｅｇの電圧と、画像のデータ信号、および制御信号とを入力され、液晶表示パネル部７に画像を表示するため画像のデータ信号および制御信号を生成し、液晶表示パネル部７に入力する。
【００２８】
外部システムから入力される制御信号として、クロック信号（ＳＣＬＫと記す。）、外部システムがデータ信号を供給している期間を示す信号（ＤＥＮＡと記す。）、水平同期信号（ＨＤと記す。）、垂直同期信号（ＶＤと記す。）がある。
【００２９】
タイミングコントローラ３は、入力されたデータ信号に応じて、液晶表示パネル部７に入力するデータ信号（Ｄａｔａ）を生成する。また、タイミングコントローラ３は、入力された制御信号に応じて、液晶表示パネル部７に入力するクロック信号（ＳＣＬＫと区別してＤＣＬＫと記す。）、液晶表示パネルにおける各行の選択期間を制御する制御信号、極性を制御する信号（ＰＯＬと記す。）を生成し、液晶表示パネル部７に入力する。各行の選択期間を制御する制御信号（すなわち、選択期間制御信号）として、ソースドライバ１１に入力される信号と、ゲートドライバ１２に入力される信号とがある。以下、ソースドライバ１１に入力される選択期間制御信号をＳＴＢと記す。また、ＳＴＢに対応して、ゲートドライバ１２に入力される選択期間制御信号をゲートドライバ用選択期間制御信号と記す。また、ＰＯＬは極性制御信号と称することができる。
【００３０】
タイミングコントローラ３は、車両のイグニッションがオフになっている状態で、スイッチングレギュレータ２からオン時電圧と同じ電圧値の電圧を供給され、液晶表示パネル１３全面を黒色（インストルメントパネルと同色）にするデータ信号（ｉＤａｔａと記す。）と、制御信号とを生成する。イグニッションがオフとなっているときにタイミングコントローラ３が生成する制御信号は、イグニッションがオンとなっているときに生成する制御信号ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号，ＰＯＬと同様である。ただし、以下の説明では、イグニッションがオフになっているときに生成される制御信号には、符号“ｉ”を付して、ｉＤＣＬＫ，ｉＳＴＢ，ｉＰＯＬと記す。ゲートドライバ用選択期間制御信号に関しては、イグニッションのオン、オフによらず、単にゲートドライバ用選択期間制御信号と記す。
【００３１】
液晶表示パネル部７は、液晶表示パネル１３と、液晶表示パネル１３を駆動するソースドライバ１１およびゲートドライバ１２を備える。
【００３２】
液晶表示パネル１３は、コモン電極と、マトリクス状に配置された画素電極との間にＴＮ（Twisted Nematic ）液晶を挟持するアクティブマトリクス液晶表示パネルである。また、液晶表示パネル１３は、ノーマリホワイトの液晶表示パネルである。また、液晶表示パネル１３は、例えば、グレースケールの表示を行う液晶表示パネルであるが、カラー表示を行うものであってもよい。
【００３３】
液晶表示パネル１３は、画素の列毎にソースラインを備え、画素の行毎にゲートラインを備える。そして、各画素電極は、配置された列に対応するソースラインに、アクティブ素子を介して接続される。また、各画素電極は、配置された行に対応するゲートラインに、アクティブ素子を介して接続される。ここでは、アクティブ素子がＴＦＴ（Thin Film Transistor）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極に設けられていてもよい。
【００３４】
ゲートドライバ１２は、ゲートドライバ用選択期間制御信号に応じて、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位（ＶＧＨと記す。）に設定し、選択していないゲートラインを非選択時電位（ＶＧＬと記す。）に設定する。
【００３５】
ソースドライバ１１は、選択行の各画素のデータ信号に基づいて、各列のソースラインの電位を設定する。ソースドライバ１１は、供給される電圧を分圧して、複数種類の電圧を生成し、ソースラインの電圧をデータ信号に応じた電位に設定する。
【００３６】
図２は、画素電極とソースラインおよびゲートラインとの接続例を示す説明図である。図２では、画素電極２１がｉ行目のゲートラインＧｉに接続され、ｋ列目のソースラインＳｋに接続される場合を例にする。画素電極２１には、ＴＦＴ２２が設けられる。そして、ＴＦＴ２２のゲート２２ａはゲートラインＧｉに接続される。また、ＴＦＴ２２は、ソース２２ｃをソースラインＳｋに接続され、ドレイン２２ｂを画素電極２１に接続される。
【００３７】
また、コモン電極３０は、各画素電極と対向し、所定の電位（ＶＣＯＭ）に設定される。
【００３８】
各ＴＦＴ２２は、ゲートの電位が選択時電位ＶＧＨに設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位ＶＧＬに設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、ＴＦＴを介して接続されているソースラインと等電位となる。また、選択されていない行の各画素電極は、ソースラインと非導通状態になる。
【００３９】
図２に示す例において、ゲートラインＧｉが選択され、ゲート２２ａが選択時電位ＶＧＨに設定されると、ドレイン２２ｂとソース２２ｃとが導通状態となり、画素電極２１がソースラインＳｋと等電位になる。そして、コモン電極３０の電位ＶＣＯＭと画素電極２１の電位との電位差に応じて、画素電極２１とコモン電極３０との間のＴＮ液晶（図示略）の状態が規定され、この画素における表示状態が定まる。
【００４０】
ＤＣ−ＤＣコンバータ４は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、選択時電位ＶＧＨ、非選択時電位ＶＧＬを生成し、ゲートドライバ１２に供給する。また、ＤＣ−ＤＣコンバータ４は、スイッチングレギュレータ２から供給される電圧から、ソースドライバ１１に供給する電源電圧（ＶＤＤＡと記す。）を生成し、ソースドライバ１１にその電圧を供給する。
【００４１】
コモン電極用電圧発生部５は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、電圧ＶＣＯＭを生成し、コモン電極３０（図２参照）の電位をＶＣＯＭに設定する。
【００４２】
階調特性決定用電圧発生部６は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、液晶表示パネル部７の階調特性を定める階調電圧を生成し、液晶表示パネル部７に供給する。ソースドライバ１２は、階調電圧を分圧して、データ信号に応じてソースラインに設定するための電圧を得る。
【００４３】
なお、液晶表示パネル部７には、車両のイグニッションがオフになっているときだけでなく、オンになっているときにも、ＶＧＬ，ＶＧＨ，ＶＤＤＡ，ＶＣＯＭ、および階調特性を定める階調電圧が供給される。このため、イグニッションがオンであるときにも、ゲートドライバ１２は各行を選択することができ、ソースドライバ１１は、階調特性決定用電圧発生部６から供給される階調電圧を分圧して、ソースラインをデータ信号に応じた電位に設定できる。また、コモン電極の電位は、ＶＣＯＭを供給する回路によってＶＣＯＭに設定される。以下に示す説明では、車両のイグニッションがオンになっているときに、ＤＣ−ＤＣコンバータ４が、オン時電圧からＶＧＬ，ＶＧＨ，ＶＤＤＡを生成し、コモン電極用電圧発生部５が、オン時電圧からＶＣＯＭを発生し、階調特性決定用電圧発生部６が、階調特性を定める階調電圧をオン時電圧から生成し、それぞれ生成した各電圧を液晶表示パネル部７に供給する場合を例にして説明する。ただし、車両のイグニッションがオンになっているときには、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６とは別の回路（例えば、タイミングコントローラ３を内蔵したＡＳＩＣ）がこれらの各電圧（ＶＧＬ，ＶＧＨ，ＶＤＤＡ，ＶＣＯＭ、階調電圧）を生成し、液晶表示パネル部７に供給してもよい。
【００４４】
図３は、タイミングコントローラ３の構成例を示すブロック図である。タイミングコントローラ３は、状態検知回路４１と、オフ時信号生成部４２と、信号切り替え部４５とを備える。また、オフ時信号生成部４２は、自走発振回路４３と、内部信号生成部４４とを含む。また、信号切り替え部４５は、オン時信号生成部４６と、スイッチ４７とを含む。
【００４５】
状態検知回路４１は、車両のイグニッションがオンになっているときには、外部システムからオン時電圧を供給され、イグニッションがオフになっているときには、オン時電圧と同じ電圧値Ｖｒｅｇに調整された電圧をスイッチングレギュレータ２から供給される。
【００４６】
また、状態検知回路４１は、外部システムから入力される制御信号に基づいて、車両のイグニッションがオフになっているか否かを判定する。例えば、ＳＣＬＫ，ＤＥＮＡ，ＤＨ，ＶＤ等の制御信号が入力されているときには、状態検知回路４１は、イグニッションがオンになっていると判定する。一方、それらの制御信号が入力されていないときには、状態検知回路４１は、イグニッションがオフになっていると判定する。なお、状態検知回路４１は、他の方法でイグニッションのオン、オフを判定してもよい。状態検知回路４１は、車両のイグニッションがオンであるかオフであるかを判定した結果を、自走発振回路４３とスイッチ４７に入力する。
【００４７】
オフ時信号生成部４２の自走発振回路４３は、車両のイグニッションがオフであるという判定結果が入力されると、液晶表示パネル部７に入力するクロック信号ｉＤＣＬＫを生成し、内部信号発生部４４およびスイッチ４７に入力する。
【００４８】
内部信号生成部４４は、自走発振回路４３が生成するクロック信号ｉＤＣＬＫに合わせて、液晶表示パネル部７を制御する他の制御信号ｉＳＴＢ，ゲートドライバ用選択期間制御信号，ｉＰＯＬを生成する。また、内部信号生成部４４は、液晶表示パネル１３の全面を黒色（インストルメントパネルの外面部と同色）にする画像のデータ信号（ｉＤａｔａ）を生成する。内部信号生成部４４は、生成したデータ信号ｉＤａｔａおよび各制御信号をスイッチ４７に入力する。
【００４９】
内部信号生成部４４は、液晶表示パネル１３における画素の極性が、隣り合う列同士では逆の極性になり、個々の列の画素は同極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、個々の列において、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをソースライン反転駆動と呼ぶ。ここで、１フレームは、第１行から最終行までの線順次選択（線順次走査）に要する時間である。
【００５０】
なお、コモン電極の電位ＶＣＯＭよりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位ＶＣＯＭよりも画素電極の電位の方が低い状態を負極性と記す。
【００５１】
自走発振回路４３が生成するクロック信号や、内部信号生成部４４が生成する各種制御信号およびデータ信号は、外部システムから入力された信号に基づかずに、液晶表示モジュールの内部で生成された内部信号であるということができる。
【００５２】
オン時信号生成部４６は、イグニッションがオンになっているときに、外部システムから供給される画像のデータ信号および制御信号（ＳＣＬＫ，ＤＥＮＡ，ＶＨ，ＶＤ）に基づいて、液晶表示パネル部７に入力する画像のデータ信号（Ｄａｔａ）および制御信号（ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号，ＰＯＬ）を生成し、スイッチ４７に入力する。
【００５３】
オン時信号生成部４６は、液晶表示パネル１３における画素の極性が縦横に隣接する画素同士で逆極性になり、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをドット反転駆動と呼ぶ。
【００５４】
なお、オフ時信号発生部４２およびオン時信号生成部４６は、状態検知回路４１を介して、電圧値Ｖｒｅｇの電圧を供給され、その電圧を用いて各種制御信号を生成すればよい。
【００５５】
スイッチ４７は、オフ時信号生成部４２によって生成された信号と、オン時信号生成部４６によって生成された信号のどちらか一方を、液晶表示パネル部７に入力する。具体的には、スイッチ４７は、イグニッションがオフであるという判定結果が状態検知回路４１から入力されると、オフ時信号発生部４２によって生成された画像のデータ信号および制御信号を液晶表示パネル部７に入力する。また、イグニッションがオンであるという判定結果が状態検知回路４１から入力されると、オン時信号生成部４６によって生成された画像のデータ信号および制御信号を液晶表示パネル部７に入力する。
【００５６】
スイッチ４７は、ソースドライバ１１に対してＤａｔａ，ｉＤａｔａ、ＤＣＫＬ，ｉＤＣＬＫ，ＳＴＢ，ｉＳＴＢ，ＰＯＬ，ｉＰＯＬを入力する。また、スイッチ４７は、ゲートドライバ１２に対してゲートドライバ用選択期間制御信号を入力する。
【００５７】
次に、動作について説明する。
【００５８】
まず、ソースドライバ１１が画像のデータ信号を取り込む動作について説明する。ソースドライバ１１は、ｉＤＣＬＫまたはＤＣＬＫに合わせて、画像１行分のデータ信号から各画素のデータ信号を順次取り込む。ソースドライバ１１は、イグニッションがオフになっているときには、オフ時信号生成部４２に生成されたｉＤＣＬＫに合わせてデータ信号を取り込み、イグニッションがオンになっているときには、オン時信号生成部４６に生成されたＤＣＬＫに合わせてデータ信号を取り込む。なお、画像のデータ信号は、個々の画素の画素値を表すデータである。
【００５９】
次に、イグニッションがオンになっているときに液晶表示パネル１３に画像を表示する動作について説明する。イグニッションがオンになっているとき、状態検知回路４１は、外部システムからＳＣＬＫ等の各種制御信号が入力されていることに基づいて、イグニッションがオンになっていると判定し、その判定結果をスイッチ４７およびオフ時信号生成部４２に入力する。スイッチ４７は、この判定結果に応じて、オン時信号生成部４６が生成した画像のデータ信号および制御信号を液晶表示パネル部７に入力する。
【００６０】
また、オフ時信号生成部４２は、イグニッションがオンになっている旨の判定結果が入力されたため、動作しない。すなわち、画像のデータ信号や制御信号の生成を停止する。
【００６１】
オン時信号生成部４６は、外部システムから入力される画像のデータ信号および制御信号に基づいて、液晶表示パネル部７に入力する画像のデータ信号および制御信号を生成する。そして、スイッチ４７を介して、データ信号および制御信号ＤＣＬＫ，ＳＴＢ，ＰＯＬをソースドライバ１１に入力し、ＳＴＢに対応したゲートドライバ用選択期間制御信号をゲートドライバ１２に入力する。ゲートドライバ１２は、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
【００６２】
ソースドライバ１１は、選択行のデータ信号と、ＳＴＢおよびＰＯＬとに基づいて、各ソースラインの電位を設定する。この結果、選択行の各画素において、液晶に電圧が印加され、液晶表示パネル１３に画像（例えば、車両の速度を示す画像等）が表示される。
【００６３】
図４は、オン時信号生成部４６が生成する極性制御信号ＰＯＬの例を示す説明図である。オン時信号生成部４６は、それぞれのフレーム内で、選択期間毎に、ＰＯＬのレベルをハイレベル（Ｈと記す。）とローレベル（Ｌと記す。）とに切り替える。また、オン時信号生成部４６は、フレーム内で最初に設定するＰＯＬのレベルをフレーム毎に切り替える。換言すれば、奇数行選択時のＰＯＬのレベルおよび偶数行選択時のＰＯＬのレベルを、フレーム毎に交互に切り替える。例えば、オン時信号生成部４６は、あるフレームで、図４（ａ）に示すように、Ｈ，Ｌ，Ｈ，Ｌ，・・・の順にＰＯＬのレベルを切り替えた場合、次のフレームでは、図４（ｂ）に示すように、Ｌ，Ｈ，Ｌ，Ｈ，・・・の順にＰＯＬのレベルを切り替える。
【００６４】
そして、ソースドライバ１１は、ＰＯＬがハイレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより高い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
【００６５】
また、ソースドライバ１１は、ＰＯＬがローレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより低い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
【００６６】
従って、フレーム内でＰＯＬがＨ，Ｌ，Ｈ，Ｌ，・・・と切り替えられる場合には、図５に示すように、液晶表示パネル１３の奇数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となり、偶数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となる。なお、図５において、「＋」は正極性を表し、「−」は負極性を表す。他の図面においても同様である。
【００６７】
また、フレーム内でＰＯＬがＬ，Ｈ，Ｌ，Ｈ，・・・と切り替えられる場合には、図６に示すように、液晶表示パネル１３の奇数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となり、偶数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となる。
【００６８】
このように、液晶表示モジュール１０は、イグニッションがオンになっているとき、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ドット反転駆動を行う。
【００６９】
次に、イグニッションがオフになっているときに液晶表示パネル１３に画像を表示する動作について説明する。イグニッションがオフになっているとき、状態検知回路４１は、外部システムからＳＣＬＫ等の各種制御信号が入力されていないことに基づいて、イグニッションがオフになっていると判定し、その判定結果をスイッチ４７およびオフ時信号生成部４２に入力する。スイッチ４７は、この判定結果に応じて、オフ時信号生成部４２が生成した画像のデータ信号および制御信号を液晶パネル部７に入力する。
【００７０】
オフ時信号生成部４２の自走発振回路４３は、クロック信号ｉＤＣＬＫを生成し、内部信号生成部４４に入力する。また、自走発振回路４３は、スイッチ４７を介して、ｉＤＣＬＫをソースドライバ１１に入力する。
【００７１】
内部信号生成部４４は、自走発振回路４３が生成するクロック信号ｉＤＣＬＫに合わせて、ｉＳＴＢ，ｉＰＯＬを生成し、また、各行の画素を全て黒色に指定したデータ信号（ｉＤａｔａ）を生成する。そして、内部信号生成部４４は、スイッチ４７を介して、ｉＤａｔａ，ｉＳＴＢ，ｉＰＯＬをソースドライバに入力し、ｉＳＴＢに対応したゲートドライバ用選択期間制御信号をゲートドライバ１２に入力する。ゲートドライバは、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
【００７２】
ソースドライバ１１は、選択行のデータ信号ｉＤａｔａと、ｉＳＴＢおよびｉＰＯＬとに基づいて、各ソースラインの電位を設定する。各行のデータ信号は、いずれも各画素を黒色に指定している。従って、液晶表示パネル１３には、全面が黒色の画像が表示される。この結果、液晶表示パネル１３は、インストルメントパネルの外面部の色と同色になる。
【００７３】
図７は、内部信号生成部４４が生成する極性制御信号ｉＰＯＬの例を示す説明図である。内部信号生成部４４は、１フレーム内で、選択行の切り替えに伴うｉＰＯＬのレベルの切り替えを行わず、ｉＰＯＬのレベルをハイレベルまたはローレベルのままとする。そして、内部信号生成部４４は、フレーム毎にｉＰＯＬのレベルをハイレベルとローレベルとに切り替える。例えば、内部信号生成部４４は、図７に示すように、フレーム毎に、ｉＰＯＬのレベルを、Ｈ，Ｌ，Ｈ，Ｌ，・・・と切り替える。
【００７４】
ソースドライバ１１がｉＰＯＬに従って各ソースラインの電位を設定する動作は、イグニッションがオンになっているときに、ＰＯＬに従って電位を設定する動作と同様である。すなわち、ソースドライバ１１は、ｉＰＯＬがハイレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより高い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。また、ソースドライバ１１は、ｉＰＯＬがローレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより低い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。
【００７５】
従って、ｉＰＯＬがハイレベルに設定されるフレームでは、図８に示すように、液晶表示パネル１３の奇数列目の各画素はいずれも正極性になり、偶数行目の各画素はいずれも負極性になる。また、ｉＰＯＬがローレベルに設定されるフレームでは、図９に示すように、液晶表示パネル１３の奇数列目の各画素はいずれも負極性になり、偶数列目の各画素はいずれも正極性になる。
【００７６】
このように、液晶表示モジュール１０は、イグニッションがオフになっているとき、個々の列において、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ソースライン反転駆動を行う。
【００７７】
イグニッションがオンになったときには、外部システムから制御信号および画像のデータ信号が入力される。この状態になったことを、状態検知回路４１が検知したときには、タイミングコントローラ３は、オン時信号生成部４６が生成した各種信号を画像表示パネル部７に入力するように切り替える。この切り替えは、例えば、数フレーム分の時間以内で行う。
【００７８】
本実施の形態によれば、車両のイグニッションがオフになったときに、イグニッションオフ時電源１が供給する電圧をスイッチングレギュレータ２が、オン時電圧と同じ電圧値の電圧に調整し、タイミングコントローラのオフ時信号生成部４２が、制御信号ｉＤＣＬＫ，ｉＳＴＢ，ゲートドライバ用選択期間制御信号，ｉＰＯＬを生成し、また、各行の画素を全て黒色に指定したデータ信号ｉＤａｔａを生成する。そして、液晶表示パネル部７は、その制御信号およびデータ信号に基づいて、液晶表示パネル１３に画像を表示させる。従って、イグニッションがオフになったときには、液晶表示パネル１３がノーマリホワイトであっても、液晶表示パネル１３はインストルメントパネルの外面部と同じ黒色になり、液晶表示パネル１３とインストルメントパネルの外面部との境界が目立たなくなる。この結果、インストルメントパネルが同じ色で統一され、インストルメントパネルのデザイン性を向上させることができる。また、イグニッションがオフになったときに、全面が黒色の画像を表示するため、パターン配線が視認されることも防止でき、インストルメントパネルの美観が損なわれることを防止できる。
【００７９】
また、タイミングコントローラ３は、イグニッションがオンのときには、ドット反転駆動を行い、イグニッションがオフのときには、ソースライン反転駆動を行う。従って、イグニッションがオンのときには、画像表示時のクロストーク発生を防止することができ、イグニッションがオフのときには、消費電力を抑えて、液晶表示パネル１３における黒表示を長時間持続することができる。
【００８０】
イグニッションがオフになっているときの消費電力低減について説明する。ドット反転駆動とソースライン反転駆動とを比較すると、ドット反転駆動では、各ソースラインの電位は、選択期間毎に、ＶＣＯＭより高い電位とＶＣＯＭより低い電位とに交互に切り替えられるため、消費電力が大きくなる。一方、ソースライン反転駆動では、１フレーム内で、各ソースラインの電位は、ＶＣＯＭより高い電位あるいはＶＣＯＭより低い電位に維持されるため、消費電力を抑えることができる。本発明では、イグニッションがオフになったことを検知した場合には、タイミングコントローラ３は、ソースライン反転駆動で液晶表示パネル１３に画像を表示させるように制御信号を生成するので、消費電力を抑え、オフ時電源１が電圧を供給する時間を長くすることができる。従って、液晶表示パネル１３における黒表示を長時間持続することができる。
【００８１】
また、タイミングコントローラ３は、イグニッションがオンになっていて、外部システムからオン時電圧が供給されるときには、ドット反転駆動で液晶表示パネル１３に画像を表示させるように制御信号を生成する。イグニッションがオンのときには、クロストークを発生させずに、速度や燃料残量等を示す画像を表示させるため、ドット反転駆動で駆動することが好ましい。
【００８２】
以上の説明では、イグニッションがオフのときに液晶表示パネル１３を黒色にする場合を例にして説明した。インストルメントパネルの外面部の色がグレーである場合には、内部信号生成部４４は、各行の画素を全てグレーに指定したデータ信号（ｉＤａｔａ）を生成すればよい。この場合にも、上記と同様の効果が得られる。
【００８３】
［実施の形態２］
図１０は、第２の実施の形態の液晶表示装置の例を示すブロック図である。第１の実施の形態と同様の構成要素に関しては、図１と同一の符号を付し、説明を省略する。第２の実施の形態の液晶表示装置は、液晶表示モジュール１０内に、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７とを備える。これらの構成要素は、第１の実施の形態と同様である。また、第２の実施の形態の液晶表示装置は、液晶表示モジュール１０内にバッテリ５５と、電圧検出部５６と、充電スイッチ５１と、充電スイッチ制御部５３と、電源切替スイッチ５２と、電源切替スイッチ制御部５４とを備える。
【００８４】
充電スイッチ５１は、２つの端子を備え、一方の端子をオン時電圧の入力端に接続され、もう一方の端子をバッテリ５５に接続される。
【００８５】
電源切替スイッチ５２は、３つの端子を備え、電源切替スイッチ５２の第１端子は、第２端子または第３端子のいずれかに接続される。この第１端子は、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に接続される。電源切替スイッチ５２の第２端子は、オン時電圧の入力端側に接続され、第３端子は電圧検出部５６に接続される。
【００８６】
また、オン時電圧の入力端と、電源切替スイッチ５２の第２端子とを結ぶ配線上には、充電スイッチ制御部５３および電源切替スイッチ制御部５４が配置される。
【００８７】
充電スイッチ制御部５３は、外部システムからオン時電圧が供給されていることを検知すると、充電スイッチ５１の２つの端子を接続させ、バッテリ５５にオン時電圧を供給させるようにする。また、充電スイッチ制御部５３は、外部システムからのオン時電圧の供給が停止したことを検知すると、充電スイッチ５１の２つの端子の接続を解除し、バッテリ５５とオン時電圧の入力端との接続を断つ。
【００８８】
電源切替スイッチ制御部５４は、外部システムからオン時電圧が供給されていることを検知すると、電源切替スイッチ５２の第１端子を第２端子に接続させ、外部システムから供給されるオン時電圧が、電源切替スイッチ５２を介して、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給されるようにする。また、電源切替スイッチ制御部５４は、外部システムからのオン時電圧の供給が停止したことを検知すると、電源切替スイッチ５２の第１端子を第３端子に接続させ、バッテリ５５から供給される電圧が、電源切替スイッチ５２を介して、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給されるようにする。
【００８９】
バッテリ５５は、オン時電圧と等しい電圧値（Ｖｒｅｇ）の電圧を供給する電源である。バッテリ５５は、電圧検出部５６を介して、電源切替スイッチ５２の第３端子に接続される。従って、電源切替スイッチ５２の第１端子と第３端子とが接続された状態で、バッテリ５５はタイミングコントローラ３に電圧を供給する。
【００９０】
また、バッテリ５５は、充電スイッチ５１の２つの端子が接続された状態で、外部システムからオン時電圧を供給されることにより充電される。
【００９１】
電圧検出部５６は、バッテリ５５が供給する電圧の電圧値を計測し、その電圧値が閾値未満になったことを検出すると、バッテリ５５から供給される電圧を遮断し、バッテリ５５からタイミングコントローラ３への電圧供給を停止させる。
【００９２】
次に、第２の実施の形態の動作について説明する。第１の実施の形態と同様の動作については、説明を省略する。
【００９３】
イグニッションがオンになっているときの動作について説明する。イグニッションがオンになっているとき、液晶表示モジュール１０には、外部システムからオン時電圧が供給される。充電スイッチ制御部５３は、外部システムからオン時電圧が供給されていることを検知し、充電スイッチ５１の２つの端子を接続させる。この結果、バッテリ５５にも、外部システムから電圧を供給され、バッテリ５５は充電される。
【００９４】
また、電源切替スイッチ制御部５４も、外部システムからオン時電圧が供給されていることを検知し、電源切替スイッチ５２の第１端子を第２端子に接続させる。この結果、タイミングコントローラ３等は、オン時電圧の入力端に接続され、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に、オン時電圧が供給される。タイミングコントローラ３は、この状態で、第１の実施の形態におけるイグニッションがオンのときと同様に動作する。
【００９５】
次に、イグニッションがオフになっているときの動作について説明する。イグニッションがオフになっているとき、外部システムから液晶表示モジュール１０へのオン時電圧の供給が停止する。充電スイッチ制御部５３は、外部システムからのオン時電圧の供給が停止したことを検知し、充電スイッチ５１の２つの端子の接続を解除する。この結果、バッテリ５５と、オン時電圧入力端は非接続状態となる。
【００９６】
また、電源切替スイッチ制御部５４も、外部システムからのオン時電圧の供給が停止したことを検知し、電源切替スイッチ５２の第１端子を第３端子に接続させる。この結果、タイミングコントローラ３等は、電圧検出部５６および電源切替スイッチ５２を介してバッテリ５５に接続され、バッテリ５５は、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に対して、オン時電圧と等しい電圧値（Ｖｒｅｇ）の電圧を供給する。タイミングコントローラ３は、この状態で、第１の実施の形態におけるイグニッションがオフのときと同様に動作する。従って、液晶表示パネル１は全面に渡って、インストルメントパネルの外面部と同じ色（例えば黒色やグレー）を表示する。
【００９７】
また、バッテリ５５が電圧を供給を継続すると、バッテリ５５の供給電圧の値は徐々に低下する。電圧検出部５６は、バッテリ５５の供給電圧の電圧値を計測し、予め定められた閾値未満になったことを検出すると、バッテリ５５から供給される電圧を遮断する。例えば、Ｖｒｅｇ＝３．３Ｖであり、閾値が予め２．５Ｖに定められているとする。バッテリ５５の供給電圧がＶｒｅｇから低下していき、２．５Ｖ未満になったならば、電圧検出部５６は、バッテリ５５からタイミングコントローラ３への電圧供給を遮断する。その後、再度イグニッションがオンになると、バッテリ５５は充電され、電圧値Ｖｒｅｇの電圧を供給可能となる。
【００９８】
第２の実施の形態においても第１の実施の形態と同様の効果が得られる。また、第２の実施の形態では、イグニッションがオンになっているときに、バッテリ５５を充電することができるので、イグニッションがオフに切りかわった後、バッテリ５５による電圧供給時間を長くすることができ、液晶表示パネル１３を黒色（またはグレー）に維持する時間を長時間確保することができる。
【００９９】
また、イグニッションがオフのときに、バッテリ５５の供給電圧が低下したときには、電圧検出部５６がバッテリ５５から供給される電圧を遮断するので、供給電圧が低下したことによる液晶表示パネル１３の表示の乱れを防止することができる。
【０１００】
なお、第１の実施の形態においても、例えば、スイッチングレギュレータ２の出力端に、電圧検出部５６を備える構成としてもよい。
【０１０１】
［実施の形態３］
第１の実施の形態および第２の実施の形態では、イグニッションがオンであるときには、ドット反転駆動を行い、イグニッションがオフになったときに、ソースライン反転駆動に切り替える。これに対し、第３の実施の形態では、イグニッションがオンの場合もオフの場合も、同じ駆動態様で液晶表示パネルを駆動する。すなわち、イグニッションのオン、オフが切り替えられても、駆動態様を切り替えない。
【０１０２】
本発明の第３の実施の形態の液晶表示装置は、第１の実施の形態と同様に、オフ時電源１と、液晶表示モジュール１０とを備え、液晶表示モジュール１０は、スイッチングレギュレータ２と、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７とを備える（図１参照）。また、タイミングコントローラ３は、第１の実施の形態と同様に、状態検知回路４１と、オフ時信号生成部４２と、信号切り替え部４５とを備える（図３参照）。以下、図１および図３を参照して、本発明の第３の実施の形態について説明する。ただし、第３の実施の形態では、液晶表示パネル部７の構成、および、タイミングコントローラ３によって生成される、極性制御信号が第１の実施の形態と異なる。
【０１０３】
第３の実施の形態では、タイミングコントローラ３は、２つの信号によって、各画素の極性を制御する。この信号をＰＯＬ１，ＰＯＬ２と記す。ソースドライバ１１は、ＰＯＬ１，ＰＯＬ２に基づいて、各画素の極性を制御する。なお、イグニッションがオフであるときに内部信号生成部４４（図３参照）によって生成されるＰＯＬ１，ＰＯＬ２に関しては、符号“ｉ”を付してｉＰＯＬ１，ｉＰＯＬ２と記し、イグニッションがオンであるときにオン時信号生成部４６（図３参照）によって生成されるＰＯＬ１，ＰＯＬ２に関しては符号“ｉ”を付さずに表記する。
【０１０４】
以下、イグニッションがオフであるときに、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２を生成する場合を例にして説明するが、イグニッションがオンであるときに、オン時信号生成部４６が、ＰＯＬ１，ＰＯＬ２を生成する態様は、ｉＰＯＬ１，ｉＰＯＬ２の生成態様と同様である。また、ｉＰＯＬ１，ｉＰＯＬ２が入力されるときのソースドライバ１１の極性制御と、ＰＯＬ１，ＰＯＬ２が入力されるときのソースドライバ１１の極性制御は同様である。
【０１０５】
また、第１の実施の形態と同様に、自走発振回路４３、内部信号生成部４４（図３参照）はそれぞれ、ｉＤＣＬＫ，ｉＳＴＢ，ゲートドライバ用選択期間制御信号を生成し、オン時制御信号４６は、ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号を生成する。以下の説明では、イグニッションがオフである場合を例に説明するので、ｉＳＴＢ、ｉＤＣＬＫを用いて説明するが、イグニッションがオンのときにＳＴＢ、ＤＣＬＫを生成する態様は、ｉＳＴＢ、ｉＤＣＬＫと同様である。
【０１０６】
図１１は、第３の実施の形態における液晶表示パネル１３およびソースドライバ１１の構成例を示す説明図である。以下の説明では、液晶表示パネル１３がＲ（赤色），Ｇ（緑色），Ｂ（青色）の画素を備えるカラー表示パネルである場合を例にして説明するが、液晶表示パネル１３はグレースケールの表示パネルであってもよい。第３の実施の形態において、ソースドライバ１１は、液晶表示パネル１３に設けられたソースラインＳ１〜Ｓｎ＋１の電位を制御する。ソースドライバ１１は、電位設定部６１と、出力切替スイッチ部（以下、単にスイッチ部と記す。）６２とを備える。
【０１０７】
以下の説明では、ソースドライバ１１（具体的には、電位設定部６１）に、階調特性決定用電圧発生部６から、電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７が供給される場合を例にして説明する。Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７は、階調電圧に相当する。Ｖ０〜Ｖ８は、コモン電極の電位ＶＣＯＭより高い電圧であり、Ｖ９〜Ｖ１７はＶＣＯＭより低い電圧である。ここでは、Ｖ１７＜Ｖ１６＜・・・＜Ｖ９＜ＶＣＯＭ＜Ｖ８＜Ｖ７＜・・・＜Ｖ０であるとする。Ｖ０〜Ｖ８は、正極性の表示のための電圧であり、電位設定部６１は、これを分圧して、例えば、正極性における６４階調の表示を行う。また、Ｖ９〜Ｖ１７は、負極性の表示のための電圧であり、電位設定部６１は、これを分圧して、例えば、負極性における６４階調の表示を行う。ただし、階調特性決定用電圧発生部６が正極性、負極性の表示のために供給する電圧はそれぞれ９種類に限定されず、また、階調数も６４階調に限定されない。
【０１０８】
電位設定部６１は、タイミングコントローラ３から入力される制御信号に従って、データ信号を取り込み、データ信号が示す画素値に応じた電位を出力する。電位設定部６１の電位出力端の数をｎ個とし、それぞれをＤ１〜Ｄｎで表す。
【０１０９】
また、液晶表示パネル１３の各行において、各画素は、Ｒ，Ｇ，Ｂの順に繰り返し並んでいて、１行分の画素に対応するデータ信号は、左側の画素に応じたデータ信号（画素値）から順に電位設定部６１に入力される。図１２は、電位設定部６１が１行分のデータ信号を順に取り込むタイミングの例を示すタイミングチャートである。電位設定部６１は、タイミングコントローラ３の自走発振回路４３から入力される制御信号ｉＤＣＬＫに従って、画像１行分のデータ信号を左側の画素の信号から順に取り込む。ｉＤＣＬＫ（およびＤＣＬＫ）は、ソースドライバ１１に対する画像取り込みを指示する制御信号であるということができる。電位設定部６１は、ｉＤＣＬＫの立ち上がりエッジで、３画素分のデータ信号を取り込む。図１２に示すように、最初のｉＤＣＬＫの立ち上がりエッジで、電位設定部６１は、１行分のデータ信号における１番左の画素値Ｒ１、左から２番目の画素値Ｇ１、および左から３番目の画素値Ｂ１を取り込み、電位設定部６１が備えるレジスタ（図示略）に記憶させる。次のｉＤＣＬＫの立ち上がりエッジで、電位設定部６１は、左から４番目の画素値Ｒ２、左から５番目の画素値Ｇ２、および左から６番目の画素値Ｂ２を取り込み、同様にレジスタに記憶させる。同様の動作を繰り返し、電位設定部６１は、画像１行分のデータ信号をレジスタに記憶させる。また、上記のように、データ信号がＲＧＢ並列に入力される入力態様の他に、ＲＧＢ信号がシリアルに入力され、タイミングコントローラ３の自走発振回路４３からのクロック信号ｉＤＣＬＫに従い電位設定部６１がシリアルにデータをラッチすることにより、１行分のデータを記憶する入力態様であってもよい。所謂、ＲＧＢインタフェース、ＲＳＤＳインタフェース、ＣＰＵインタフェース等、インタフェースによらず、１行のデータはＲＧＢの並びで保存される。
【０１１０】
電位設定部６１は、この１行分のデータ信号の取り込みを、タイミングコントローラ３の制御に従い、１行分の選択期間内に行い、次の選択期間で、１行分の各データ信号に応じた電位を電位出力端Ｄ１〜Ｄｎから出力する。電位設定部６１は、タイミングコントローラ３から入力される制御信号ｉＳＴＢに従って電位出力を行う。図１３は、ｉＳＴＢの変化を示す説明図である。ｉＳＴＢの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル１３における１行の選択期間である。自走発振回路４３は、この選択期間内に、画像１行分のデータ信号の取り込みを指示するｉＤＣＬＫをスイッチ４７を介してソースドライバ１１に入力し、電位設定部６１は、１行分のデータ信号をレジスタに記憶させる。そして、電位設定部６１は、ｉＳＴＢの立ち上がりエッジで、レジスタに記憶させた１行分のデータ信号を、電位設定部６１が備えるラッチ部（図示略）に転送する。このとき、電位設定部６１は、１行分の各画素のデータ信号の並びを変更することなく、ラッチ部に転送する。従って、左端の電位出力端Ｄ１に対応するラッチ部には、左端の画素の画素値が転送される。他の画素のラッチ部に関しても同様である。電位設定部６１は、ｉＳＴＢの立ち下がりエッジで、ラッチ部に記憶させた１行分の各画素の画素値に応じて、電位出力端Ｄ１〜Ｄｎから電位を出力する。電位設定部６１は、１選択期間内で、一つの電位出力端からは、その電位出力端に対応するラッチ部に記憶された画素値に応じた電位のみを出力するので、１選択期間内で他の画素値に応じた電位に出力電位が切り替えられることはない。
【０１１１】
このように、順次入力された１行分の画素のデータ信号の並びに応じて、各電位出力端Ｄ１〜Ｄｎから対応する画素の画素値に応じた電位が出力される。
【０１１２】
また、電位設定部６１は、タイミングコントローラ３の内部信号生成部４４から入力される制御信号ｉＰＯＬ１に応じて、各電位出力端Ｄ１〜Ｄｎから出力する電位を、ＶＣＯＭより高い電位か、またはＶＣＯＭより低い電位に制御する。ｉＰＯＬ１は、電位設定部６１の個々の電位出力端の電位をＶＣＯＭより高くするか低くするかを制御する制御信号である。内部信号生成部４４は、１フレーム内で、選択期間毎にｉＰＯＬ１のレベルをハイレベル、ローレベルに交互に切り替える。
【０１１３】
電位設定部６１は、ｉＰＯＬ１がハイレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位とする。また、電位設定部６１は、ｉＰＯＬ１がローレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位とする。Ｖ０〜Ｖ８やＶ９〜Ｖ１７から分圧して生成した電位のうちいずれの電位を出力するかは、電位出力端に対応するラッチ部に記憶された画素値に応じて決定する。
【０１１４】
スイッチ部６２は、電位設定部６１の電位出力端と同数の入力端と、その入力端数よりも１つ多いスイッチ出力端とを備える。すなわち、スイッチ部６２は、ｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個のスイッチ出力端Ｏ１〜Ｏｎ＋１とを備える。以下、スイッチ出力端を単に出力端と記す。
【０１１５】
各入力端Ｉ１〜Ｉｎは、電位設定部６１の電位出力端Ｄ１〜Ｄｎと一対一に対応し、個々に対応する電位出力端に接続される。例えば、Ｉ１は、Ｄ１に接続される。他の入力端に関しても同様である。
【０１１６】
また、ｎ個の入力端のうちの任意の入力端をＩｋとすると（ただし、１≦ｋ≦ｎ）、入力端Ｉｋは、対応する電位出力端（Ｄｋとする。）から入力される電位を、出力端Ｏｋ，Ｏｋ＋１のいずれかから出力する。具体的には、入力端Ｉｋは、第１トランジスタ６３（図１１参照）の第１端子に接続され、その第１トランジスタ６３の第２端子が出力端Ｏｋに接続される。同様に、入力端Ｉｋは、第２トランジスタ６４（図１１参照）の第１端子に接続され、その第２トランジスタ６４の第２端子が出力端Ｏｋ＋１に接続される。第１トランジスタ６３および第２トランジスタ６４は、いずれも、第１端子、第２端子の他に、第３端子を備え、第３端子にハイレベルの信号（電圧）が入力されると、第１端子と第２端子との間を導通状態とし、第３端子にローレベルの信号（電圧）が入力されると、第１端子と第２端子と間を非導通状態とする。
【０１１７】
また、各第１トランジスタ６３の第３端子には、内部信号生成部４４からスイッチ４７（図３参照）を介して、制御信号ｉＰＯＬ２が入力される。さらに、スイッチ部６２は、信号反転部６５を備える。信号反転部６５には、内部信号生成部４４からスイッチ４７（図３参照）を介して、ｉＰＯＬ２が入力される。信号反転部６５は、入力されたｉＰＯＬ２がハイレベルであればローレベルに反転し、入力されたｉＰＯＬ２がローレベルであればハイレベルに反転する。そして、信号反転部６５は、反転後のｉＰＯＬ２を各第２トランジスタ６４の第３端子に入力する。
【０１１８】
従って、内部信号生成部４４から入力されるｉＰＯＬ２がハイレベルである場合、各第１トランジスタ６３の第３端子にはハイレベルのｉＰＯＬ２が入力され、各第２トランジスタ６４の第３端子にはローレベルのｉＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと導通状態になり、出力端Ｏｋ＋１とは非導通状態になる。よって、電位設定部６１の電位出力端Ｄｋから出力される電位は、スイッチ部６２の出力端Ｏｋから出力される。
【０１１９】
一方、内部信号生成部４４から入力されるｉＰＯＬ２がローレベルである場合、各第１トランジスタ６３の第３端子にはローレベルのｉＰＯＬ２が入力され、各第２トランジスタ６４の第３端子にはハイレベルのｉＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと非導通状態になり、出力端Ｏｋ＋１とは導通状態になる。よって、電位設定部６１の電位出力端Ｄｋから出力される電位は、スイッチ部６２の出力端Ｏｋ＋１から出力される。
【０１２０】
すなわち、ｉＰＯＬ２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを制御する制御信号である。なお、ＰＯＬ２に関しても同様である。
【０１２１】
なお、スイッチ部６２は、模式的に図１４のように表すこともできる。図１４では、内部信号生成部４４から入力されるｉＰＯＬ２がハイレベルであり、各入力端Ｉｋが出力端Ｏｋと接続されている場合を示している。
【０１２２】
第３の実施の形態における液晶表示パネル１３も、第１および第２の実施の形態と同様に、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１１において図示略）との間にＴＮ液晶（図示略）を挟持し、その液晶を、画素電極２１とコモン電極との電位差に応じた状態に変化させ、画像を表示する。また、液晶表示パネル１３は、ノーマリホワイトである。液晶表示パネル１３は、１対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間にＴＮ液晶が注入される。
【０１２３】
図１１に示す例では、液晶表示パネル１３の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。図１１において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【０１２４】
第３の実施の形態では、液晶表示パネル１３は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。本例では、画素電極の列数がｎ列であり、ソースラインの本数がｎ＋１である場合を示す。各ソースラインをＳ１〜Ｓｎ＋１と表す。
【０１２５】
個々のソースラインは、それぞれスイッチ部６２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部６２の出力端に接続される。
【０１２６】
各画素電極２１には、第１の実施の形態と同様に、アクティブ素子（ここではＴＦＴとする。）２２が設けられ、各画素電極２１はＴＦＴを介して、ソースラインやゲートラインに接続される。ただし、第３の実施の形態では、奇数番目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の左側に設けられ、画素電極２１とその左側のソースラインと接続させる。一方、偶数行目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の右側に設けられ、画素電極２１とその右側のソースラインとを接続させる（図１１参照）。ただし、ここでは便宜的に、奇数行目のＴＦＴを画素電極の左側に設け、偶数行目のＴＦＴを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、ＴＦＴの位置自体は任意でよい。
【０１２７】
また、液晶表示パネル１３は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインＧ１，Ｇ２，Ｇ３，・・・を備える。図１１では、４行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。例えば、図１１に示すゲートラインＧ１は、１行目の各画素電極のＴＦＴ２２のゲートに接続される。
【０１２８】
第１の実施の形態と同様に、ＴＦＴのゲート、ソース、ドレインにそれぞれ、ゲートライン、ソースライン、画素電極が接続される。
【０１２９】
液晶表示パネル１３に設けられる各アクティブ素子２２には、例えば、アモルファスシリコンが適用される。また、各アクティブ素子２２を含めソースドライバ１１には、例えば、低温ポリシリコンを適用してもよい。
【０１３０】
車両のイグニッションがオフであるときには、タイミングコントローラ３の自走発振回路４３がｉＤＣＬＫを電位設定部６１に入力し、内部信号生成部４４がｉＰＯＬ１，ｉＳＴＢを電位設定部６１に入力し、ｉＰＯＬ２をスイッチ部６２に入力することにより、ソースドライバ１１を制御する。なお、イグニッションがオンであるときには、オン時信号生成部４６が、ＰＯＬ１，ＤＣＬＫ、ＳＴＢを電位設定部６１に入力し、ＰＯＬ２をスイッチ部６２に入力することにより、ソースドライバ１１を制御する。ただし、イグニッションがオフのときのｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２のレベルの変動のさせ方と、イグニッションがオンのときのＳＴＢ、ＰＯＬ１，ＰＯＬ２のレベルの変動のさせ方は同じであるので、ここでは、イグニッションがオフになっているときの内部信号生成部４４に関して説明する。イグニッションがオンになっているときのオン時信号生成部４６の動作も同様である。
【０１３１】
内部信号生成部４４は、ｉＳＴＢで選択期間を規定し、電位設定部６１はｉＤＣＬＫを利用して１行分のデータ信号をレジスタに取り込む。そして、内部信号生成部４４は、ｉＳＴＢを立ち上げることで、電位設定部６１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ｉＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部６１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【０１３２】
また、内部信号生成部４４は、選択期間毎にｉＰＯＬ１，ｉＰＯＬ２のそれぞれのレベルを、ハイレベル、ローレベルに交互に切り替える。
【０１３３】
ただし、内部信号生成部４４は、奇数行選択時のｉＰＯＬ１のレベルおよび偶数行選択時のｉＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部４４が、奇数行選択時にｉＰＯＬ１をハイレベルにして、偶数行選択時にｉＰＯＬ１をローレベルにしたとする。次のフレームでは、内部信号生成部４４は、奇数行選択時にｉＰＯＬ１をローレベルにして、偶数行選択時にｉＰＯＬ１をハイレベルにする。このように内部信号生成部４４は、フレーム毎にＰＯＬ１のレベルの設定態様を切り替える。
【０１３４】
さらに、内部信号生成部４４は、フレームに依らず、奇数行選択時にはｉＰＯＬ２のレベルをハイレベルにし、偶数行選択時にはｉＰＯＬ２のレベルをローレベルにする。
【０１３５】
次に、動作について説明する。
イグニッションがオフになっているときの、オフ時電源１、スイッチングレギュレータ２、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５、階調特性決定用電圧発生部６（図１参照）の動作、および、状態検知回路４１、信号切替部４５、自動発振回路４３（図３参照）の動作は、第１の実施の形態と同様である。従って、状態検知回路４１が、イグニッションがオフであると判定し、その判定結果を自走発振回路４３およびスイッチ４７（図３参照）に入力する。この結果、自走発振回路４３はｉＤＣＬＫを生成し、内部信号生成部４４は、液晶表示パネル１３全面を黒色（インストルメントパネルと同色）にするデータ信号と、制御信号ｉＳＴＢ、ゲートドライバ用選択期間制御信号、ｉＰＯＬ１，ｉＰＯＬ２を生成する。これらの各信号は、スイッチ４７を介して液晶表示パネル部７に入力される。また、オン時信号生成部４６は、信号を生成しない。
【０１３６】
図１５は、内部信号生成部４４がスイッチ４７を介してソースドライバ１１に入力する制御信号ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２と、スイッチ部６２の出力端の電位との関係を示す説明図である。ここでは、内部信号生成部４４が奇数行選択時にＰＯＬ１をハイレベルとし偶数行選択時にＰＯＬ１をローレベルとするフレームを例にして説明する。
【０１３７】
内部信号生成部４４は、フレーム内で最初のｉＳＴＢの立ち上げを行う。また、内部信号生成部４４は、第１行（奇数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１，ｉＰＯＬ２もハイレベルに立ち上げる。図１５では、ｉＳＴＢの立ち上がりエッジの直前にｉＰＯＬ１を変化させ、ｉＳＴＢの立ち上がりエッジと立ち下がりエッジとの間でｉＰＯＬ２を変化させる場合を例示している。なお、ｉＰＯＬ１，ｉＰＯＬ２が各選択期間に対応するように変化させれば、ｉＰＯＬ１の変化のタイミングは図１５に示す場合に限定されない。ただし、ｉＰＯＬ２に関しては、電位設定部出力が行の前後の極性を持たない期間（Ｈｉｇｈ−ｚ）を設定し、この期間において変化させる。例えば、ｉＳＴＢの立ち上がりエッジと立ち下がりエッジの期間をＨｉｇｈ−ｚと設定して、この期間で変化させる。この点は、後述の図１８に関しても同様である。
【０１３８】
図１６は、ｉＰＯＬ１，ｉＰＯＬ２がハイレベル時の、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。図１６において、「＋」はＶＣＯＭより高い電位であることを表し、「−」はＶＣＯＭより低い電位であることを表している。後述の図１７、図１９、図２０においても同様である。
【０１３９】
電位設定部６１（図１１参照）は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。このとき、電位設定部６１は、データの取り込み順に従って、データをラッチ部に転送する。すなわち、最初に入力した１番左の画素のデータは、一番左の電位出力端Ｄ１に対応するラッチ部に転送し、左から２番目の画素のデータは、左から２番目の電位出力端Ｄ２に対応するラッチ部に転送する。他の画素のデータに関しても同様である。
【０１４０】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がハイレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位に設定する。
【０１４１】
以上のように、ｉＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【０１４２】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１４３】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はハイレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端（Ｉ（２ｊ−１）と記す）は、それぞれ、左から奇数番目の出力端（Ｏ（２ｊ−１）と記す）と導通状態となる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１６参照）。
【０１４４】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図１５、図１６参照）。
【０１４５】
また、ｉＰＯＬ２がハイレベルになっているので、スイッチ部６２における左から偶数番目の入力端（Ｉ（２ｊ）と記す）は、それぞれ、左から偶数番目の出力端（Ｏ（２ｊ）と記す）と導通状態となる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図１６参照）。
【０１４６】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図１５、図１６参照）。
【０１４７】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１４８】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。例えば、第１行の左端の画素電極は、ソースラインＳ１と等電位になる。
【０１４９】
電位設定部６１は、選択期間の間、各電位出力端の出力電位を、別の画素のデータに応じた電位に変更することはなく、選択期間の間、電位の出力状態を変更せずに維持する。
【０１５０】
次に、内部信号生成部４４が、ｉＳＴＢを再度立ち上げる。また、内部信号生成部４４は、第２行（偶数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１，ｉＰＯＬ２をハイレベルからローレベルに変化させる（図１５参照）。
【０１５１】
図１７は、ｉＰＯＬ１，ｉＰＯＬ２がローレベル時の、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１５２】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。この動作は、１行目の選択時と同様である。
【０１５３】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がローレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位に設定する。
【０１５４】
以上のように、ｉＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１５５】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１５６】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はローレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１７参照）。
【０１５７】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図１５、図１７参照）。
【０１５８】
また、ｉＰＯＬ２がローレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図１７参照）。
【０１５９】
よって、第２行選択時において、スイッチ部６２における左から奇数番目の各出力端は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図１５、図１７参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１６０】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１６１】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。例えば、第２行の左端の画素電極は、ソースライン２と等電位となる。
【０１６２】
以上の説明から分かるように、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより高い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより低い電位のままである。
【０１６３】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１６４】
従って、このフレームにおいて、左から奇数番目のソースライン（図１１で実線で示したソースライン）は、ＶＣＯＭより高い電位で維持される。また、左から偶数番目のソースライン（図１１で破線で示したソースライン）は、ＶＣＯＭより低い電位で維持される。このため、消費電力を低減することができる。
【０１６５】
このフレームの動作の結果、各画素の極性は、図５に示すようになる。すなわち、奇数行目では、正極性、負極性、正極性、負極性、・・・となり、偶数行目では、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で、極性が異なる。図１１内で示した＋，−は、このときの極性を表している。
【０１６６】
次のフレームでは、内部信号生成部４４は、最初の選択期間でｉＰＯＬ１をローレベルとし、以降、選択期間毎にｉＰＯＬ１のレベルを切り替える。他の動作に関しては、前述のフレームにおける動作と同様である。図１８は、この場合における制御信号ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２と、スイッチ部６２の出力端の電位との関係を示す説明図である。
【０１６７】
内部信号生成部４４は、フレーム内で最初のｉＳＴＢ立ち上げを行う。また、内部信号生成部４４は、第１行（奇数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１をローレベルにする。また、ｉＰＯＬ２に関しては、前のフレームと同様に、ハイレベルに立ち上げる（図１８参照）。
【０１６８】
図１９は、ｉＰＯＬ１がローレベルでｉＰＯＬ２がハイレベルのときの、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１６９】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。この動作は、前のフレームで説明した動作と同様である。
【０１７０】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がローレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位に設定する。
【０１７１】
以上のように、ｉＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１７２】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。この点は、前のフレームと同様である。
【０１７３】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はハイレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から奇数番目の出力端Ｏ（２ｊ−１）と導通状態となる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１９参照）。
【０１７４】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１８、図１９参照）。
【０１７５】
また、ｉＰＯＬ２がハイレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図１９参照）。
【０１７６】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１８、図１９参照）。
【０１７７】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１７８】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。
【０１７９】
次に、内部信号生成部４４が、ｉＳＴＢを再度立ち上げる。また、内部信号生成部４４は、第２行（偶数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１をローレベルからハイレベルに変化させ、ｉＰＯＬ２をハイレベルからローレベルに変化させる（図１８参照）。
【０１８０】
図２０は、ｉＰＯＬ１がハイレベルでｉＰＯＬ２がローレベルのときの、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１８１】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。
【０１８２】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がハイレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位に設定する。
【０１８３】
以上のように、ｉＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【０１８４】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１８５】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はローレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図２０参照）。
【０１８６】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１８、図２０参照）。
【０１８７】
また、ｉＰＯＬ２がローレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図２０参照）。
【０１８８】
よって、第２行選択時において、スイッチ部６２における左から奇数番目の各出力端は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１８、図２０参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１８９】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１９０】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。
【０１９１】
以上の説明からわかるように、本フレームにおいて、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより低い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより高い電位のままである。
【０１９２】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１９３】
従って、このフレームにおいて、左から奇数番目のソースラインは、ＶＣＯＭより低い電位で維持される。また、左から偶数番目のソースラインは、ＶＣＯＭより高い電位で維持される。このため、消費電力を低減することができる。
【０１９４】
このフレームの動作の結果、各画素の極性は、図６に示すようになる。すなわち、奇数行目では、負極性、正極性、負極性、正極性、・・・となり、偶数行目では、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で、極性が異なる。
【０１９５】
以降、図１５で例示したフレームの動作と、図１８で例示したフレームの動作とを交互に繰り返す。フレーム毎に、図５に示す極性と、図６に示す極性とに切り替わるので、同一画素の極性をフレーム毎に反転することができる。
【０１９６】
また、以上の説明では、イグニッションがオフのときに内部信号生成部４４が生成するｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２に基づいて極性の制御を行う動作を示した。このとき、内部信号生成部４４は、画像全体を黒色とするデータ信号を生成するので、選択行の色は黒色に制御され、液晶表示パネル１３は、全面が黒色の画像を表示する。この結果、第１の実施の形態と同様に、液晶表示パネル１３とインストルメントパネルの外面部との境界を目立たなくしたり、パターン配線が視認されることを防止したりして、インストルメントパネルのデザイン性を向上させることができる。なお、インストルメントパネルの色がグレーである場合には、画像全体をグレーとするデータ信号を生成すればよい。
【０１９７】
イグニッションがオンになっているときには、状態検知回路４１が、イグニッションがオンであると判定し、その判定結果を自走発振回路４３およびスイッチ４７（図３参照）に入力する。この結果、オフ時信号生成部４２は、信号を生成しない。また、オン時信号生成部４６は、外部システムから入力される画像のデータ信号から、液晶表示パネル１３に表示させる画像（例えば、車両の速度を示す画像）のデータ信号を生成する。また、オン時信号生成部４６は、ＤＣＬＫ、ＳＴＢ、ゲートドライバ用選択期間制御信号、ＰＯＬ１，ＰＯＬ２を生成する。これらの各信号は、スイッチ４７を介して液晶表示パネル部７に入力される。
【０１９８】
オン時信号生成部４６が、各フレームにおいてＳＴＢ，ＰＯＬ１，ＰＯＬ２のレベルを切り替える態様は、イグニッションがオフのときのｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２のレベル切替態様と同様である。従って、イグニッションがオンのときに、ＳＴＢ，ＰＯＬ１，ＰＯＬ２に基づいてソースドライバ１１が液晶表示パネル１３を駆動したときの各画素の極性は、イグニッションがオフのときと同様である。よって、イグニッションがオンのときにも、隣接する画素同士で逆極性とし、各画素の極性をフレーム毎に反転させつつ、速度や燃料残量等を示す具体的な画像を表示する。
【０１９９】
第３の実施の形態においても、イグニッションがオフのときには、液晶表示パネル１３に、全面が黒色またはグレーとなる画像を表示させるので、インストルメントパネルと液晶表示パネル１３との境界を目立たなくし、また、パターン配線が視認されないようにすることができ、インストルメントパネルのデザイン性を向上させることができる。
【０２００】
また、第３の実施の形態によれば、フレーム内で、個々のソースラインの電位は、ＶＣＯＭより高い電位のまま、あるいは、ＶＣＯＭより低い電位のまま保たれる。よって、消費電力を低減しつつ、同じ極性の画素の連続数が少なくなるようにして（上記の例では、隣り合う画素が互いに異なる極性になるようにして）液晶表示パネルを駆動することができる。
【０２０１】
また、画素電極は、行毎に、どちら側のソースラインに接続されるかが定められている。そして、スイッチ部６２は、電位設定部６１の出力端を、画素電極に接続されるソースラインに連なる出力端に接続させる。そして、選択期間内で、電位設定部６１の出力端に関する接続状態の変更を行わない。従って、入力された１行分のデータ内に含まれる各画素のデータの順番を変更することなく、そのままラッチ部に転送し、各画素のデータに応じた電位を出力することができる。
【０２０２】
また、選択期間内で、電位設定部６１の出力端に関する接続状態の変更を行わないので、ソースラインを所望の電位に設定するための時間を選択期間内で十分に確保できる。
【０２０３】
また、消費電力を低減することができるので、駆動装置１の発熱を抑えることができる。例えば、倍速駆動や、４倍速駆動等の方法で液晶表示パネル１３を駆動したとしても、発熱を抑えることができる。
【０２０４】
なお、第３の実施の形態において、奇数番目の行の各画素を右側のソースラインに接続させ、偶数番目の行の各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ３は、この構成に合わせてＰＯＬ１，ＰＯＬ２，ｉＰＯＬ１，ｉＰＯＬ２のレベルを変動させればよい。
【０２０５】
次に、第３の実施の形態の変形例について説明する。第３の実施の形態の変形例では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
【０２０６】
図２１は、本発明の第３の実施の形態の変形例における液晶表示パネルおよびソースドライバの構成例を示す説明図である。本変形例においても、液晶表示パネル１３がカラー表示パネルである場合を例にして説明するが、液晶表示パネル１３はグレースケールの表示パネルであってもよい。
【０２０７】
液晶表示パネル１３は、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２１において図示略）との間にＴＮ液晶（図示略）を挟持する。液晶表示パネル１３の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。液晶表示パネル１３は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。個々のソースラインＳ１〜Ｓｎ＋１は、それぞれスイッチ部６２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部６２の出力端に接続される。
【０２０８】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。この点は、他の実施の形態と同様である。以下、アクティブ素子２２がＴＦＴである場合を例にする。
【０２０９】
第３の実施の形態の変形例では、画素電極２１のそれぞれの行を、連続する複数行毎に１つのグループとする。図２１では、連続する２つの行を１つのグループとする場合を示している。ただし、１つのグループとする行数は、２行とは限らず、例えば、連続する３行毎あるいは４行毎に１つのグループとしてもよい。１つのグループとする行数は、画素電極２１の行数をＮとした場合、Ｎ−１以下であればよい。
【０２１０】
以下の説明では、連続する２行毎に１グループとする場合を例にする。よって、画素電極２１の第１行および第２行が１番目のグループとなり、第３行および第４行が２番目のグループとなる。以降の行も同様にグループに分けられる。
【０２１１】
そして、奇数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して左側のソースラインに接続される。奇数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の左側に設けられる。ただし、ＴＦＴ２２の配置位置は、この位置に限定されず、任意でよい。
【０２１２】
偶数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して右側のソースラインに接続される。偶数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の右側に設けられる。ただし、上記の場合と同様に、ＴＦＴの配置位置は、この位置に限定されず、任意でよい。
【０２１３】
電位設定部６１およびスイッチ部６２の動作は、上述の第３の実施の形態と同様である。ただし、ＰＯＬ１、ＰＯＬ２、ｉＰＯＬ１、ｉＰＯＬ２のレベルの切り替え態様は、第３の実施形態と異なる。
【０２１４】
本変形例においても、ゲートドライバ１２（図２１において図示略、図１参照）は、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位ＶＧＨに設定し、選択していないゲートラインを非選択時電位ＶＧＬに設定する。従って、各グループ内のそれぞれの行が１行ずつ選択される。
【０２１５】
車両のイグニッションがオフになっているとき、オフ時信号生成部４２（自走発振回路４３、内部信号生成部４４、図３参照）は、スイッチ４７を介して、ｉＰＯＬ１，ｉＰＯＬ２，ｉＤＣＬＫ，ｉＳＴＢをソースドライバ１１に入力することにより、ソースドライバ１１を制御する。同様に、車両のイグニッションがオンになっているとき、オン時信号生成部４６（図３参照）は、スイッチ４７を介して、ＰＯＬ１，ＰＯＬ２，ＤＣＬＫ，ＳＴＢをソースドライバ１１に入力することにより、ソースドライバ１１を制御する。
【０２１６】
本変形例におけるＤＣＬＫ，ＳＴＢ，ｉＤＣＬＫ，ｉＳＴＢの生成態様は、第３の実施の形態と同様である。すなわち、タイミングコントローラ３は、ＳＴＢあるいはｉＳＴＢでソースドライバ１１に対して選択期間を規定し、電位設定部６１は、ＤＣＬＫあるいはｉＤＣＬＫを利用して１行分のデータ信号をレジスタに取り込ませる。そして、タイミングコントローラ３は、ＳＴＢあるいはｉＳＴＢを立ち上げることで、電位設定部６１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ＳＴＢあるいはｉＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部６１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【０２１７】
以下の説明では、イグニッションがオフである場合を例にして説明するので、ｉＰＯＬ１，ｉＰＯＬ２等を用いて説明するが、イグニッションがオンのときにＰＯＬ１，ＰＯＬ２等を生成する態様は、ｉＰＯＬ１，ｉＰＯＬ２等と同様である。
【０２１８】
本変形例では、内部信号生成部４４は、１フレーム内で、グループ毎にｉＰＯＬ１，ｉＰＯＬ２のレベルをハイレベル、ローレベルに交互に切り替える。
【０２１９】
ただし、内部信号生成部４４は、奇数番目のグループの各行が１行ずつ選択されるときのｉＰＯＬ１のレベルおよび偶数番目のグループの各行が１行ずつ選択されるときのｉＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部４４が、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をローレベルにしたとする。次のフレームでは、内部信号生成部４４は、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をローレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１のレベルをハイレベルにする。
【０２２０】
さらに、内部信号生成部４４は、フレームに依らず、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ２のレベルをハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ２のレベルをローレベルにする。
【０２２１】
次に、動作について説明する。
まず、奇数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、奇数番目のグループの選択期間と記す）でｉＰＯＬ１をハイレベルにして、偶数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、偶数番目のグループの選択期間と記す）でｉＰＯＬ１をローレベルにするフレームについて説明する。図２２は、このフレームにおけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図である。
【０２２２】
奇数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１，ｉＰＯＬ２をそれぞれハイレベルに設定する（図２２参照）。従って、奇数番目のグループの選択期間内で、各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２をともにハイレベルにする選択期間での動作と同様である。従って、図１６に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から奇数番目の出力端Ｏ１，Ｏ３，Ｏ５，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０２２３】
また、偶数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１，ｉＰＯＬ２をそれぞれローレベルに設定する（図２２参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２をともにローレベルにする選択期間での動作と同様である。従って、図１７に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０２２４】
よって、このフレーム内では、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０２２５】
以上のフレームの動作の結果、各画素の極性は、図２３に示すようになる。すなわち、奇数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となる。図２１内で示した＋，−は、このときの極性を表している。
【０２２６】
次に、奇数番目のグループの選択期間でｉＰＯＬ１をローレベルにして、偶数番目のグループの選択期間でｉＰＯＬ１をハイレベルにするフレームについて説明する。図２４は、このフレームにおけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図である。
【０２２７】
奇数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１をローレベルにして、ｉＰＯＬ２をハイレベルに設定する（図２４参照）。従って、奇数番目のグループの選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１をローレベルとしｉＰＯＬ２をハイレベルとする選択期間での動作と同様である。従って、図１９に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から奇数番目の出力端Ｏ１，Ｏ２，Ｏ３，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０２２８】
また、偶数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１をハイレベルにして、ｉＰＯＬ２をローレベルに設定する（図２４参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１をハイレベルとしｉＰＯＬ２をローレベルとする選択期間での動作と同様である。従って、図２０に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０２２９】
よって、このフレーム内でも、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０２３０】
以上のフレームの動作の結果、各画素の極性は、図２５に示すようになる。すなわち、奇数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となる。図２３と図２５との比較からわかるように、同一画素の極性をフレーム毎に反転することができる。
【０２３１】
ここでは、極性の制御に着目して説明したが、内部信号生成部４４は、画面全体が黒色またはグレーとなる画像のデータ信号を生成する。従って、上記のような極性（図２３、図２５参照）で、黒色またはグレーの画面が表示される。
【０２３２】
車両のイグニッションがオンになっていて、オン時信号生成部４６が、ＰＯＬ１，ＰＯＬ２を生成するときにも、上記のｉＰＯＬ１，ｉＰＯＬ２と同様にレベルを切り替える。従って、図２３や図２５に示す極性で、車両速度等を示す具体的な画像が表示される。
【０２３３】
本変形例では、連続する行をグループ化し、同じグループ内に属する縦方向の画素の極性が同極性で連続する点以外は、第３の実施の形態と同様である。よって、本変形例でも、第３の実施の形態と同様の効果が得られる。ただし、第３の実施の形態の方が、隣接する画素同士の極性を全て異なるようにしている点で、本変形例よりも好ましい。
【０２３４】
本変形例では、奇数番目のグループの各画素を左側のソースラインに接続させ、偶数番目のグループの各画素を右側のソースラインに接続させる場合を例に説明したが、奇数番目のグループの各画素を右側のソースラインに接続させ、偶数番目のグループの各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ３は、この構成に合わせてＰＯＬ１，ＰＯＬ２，ｉＰＯＬ１，ｉＰＯＬ２のレベルを変動させればよい。
【０２３５】
なお、第３の実施の形態は、本変形例における個々のグループに属する行を１行だけとした場合に相当する。
【０２３６】
第３の実施形態、およびその変形例において、第２の実施の形態と同様に、液晶表示モジュール１０が、バッテリ５５と、電圧検出部５６と、充電スイッチ５１と、充電スイッチ制御部５３と、電源切替スイッチ５２と、電源切替スイッチ制御部５４（図１０参照）とを備える構成としてもよい。
【産業上の利用可能性】
【０２３７】
本発明は、車載用のノーマリホワイトの液晶表示装置に好適に適用される。
【符号の説明】
【０２３８】
１ イグニッションオフ時電源
２ スイッチングレギュレータ
３ タイミングコントローラ
４ ＤＣ−ＤＣコンバータ
５ コモン電極用電圧発生部
１０ 液晶表示モジュール
１１ ソースドライバ
１２ ゲートドライバ
１３ 液晶表示パネル
４１ 状態検知回路
４２ オフ時信号生成部
４３ 自走発振回路
４４ 内部信号生成部
４５ 信号切り替え部
４６ オン時信号生成部
４７ スイッチ
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、車載用の液晶表示装置に関する。
【背景技術】
【０００２】
自動車等の車両のインストルメントパネルには、速度や燃料残量等を表示するための液晶表示装置が配置される。図２６に示すように、液晶表示装置は、その液晶表示パネル１０１が、インストルメントパネルの外面部１０２に囲まれるように配置される。一般的に、インストルメントパネルの外面部１０２は、暗色系で、黒色または灰色（グレー）である。
【０００３】
また、液晶表示装置は、ノーマリホワイトとノーマリブラックとに分類できる。ノーマリホワイトは、電源オフ時に液晶の透過率が最大になる方式であり、ノーマリブラックは、電源オフ時に液晶の透過率が最小になる方式である。
【０００４】
また、特許文献１には、電源オフ時に表示画面上に不規則な残像現象が生じないようにすることができる液晶表示装置が記載されている。特許文献１に記載された液晶表示装置は、電源オフ信号を検出すると、所定期間、映像信号を黒画面表示信号に切り替え、その後、ゲートドライバの電源、共通電極の電源、およびソースドライバの電源を順次、オフにすることで、画像の不規則な残像現象の発生を防止する。
【０００５】
また、特許文献２には、消費電力を抑えつつ、隣接する画素同士の極性が異なるように制御可能な液晶表示装置が記載されている。特許文献２に記載された液晶表示装置では、奇数行のゲートラインに接続するＴＦＴは、ソースラインの左側に形成され、偶数行のゲートラインに接続するＴＦＴは、ソースラインの右側に形成される。この構成により、選択期間毎に、ソースラインの電位がコモン電極電位（以下、ＶＣＯＭと記す。）より高い電位からＶＣＯＭより低い電位に変化したり、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化したりすることを防ぎ、消費電力を抑えている。
【０００６】
また、特許文献２に記載された液晶表示装置は、ＴＦＴに接続させるソースラインを切り替える分配トランジスタを備え、１行の選択期間内で、ドライバサーキットの出力を、複数のソースラインに切り替える。例えば、ドライバサーキットの出力端のうちの一つが、１行の選択期間内で、１番左のソースライン、左から３番目のソースライン、左から５番目のソースライン等のように順次切り替えられ、同様に、他の出力端も、その選択期間内で、左から２番目のソースライン、左から４番目のソースライン、左から６番目のソースライン等のように順次切り替えられる。このような構成のため、特許文献２に記載された液晶表示装置は、画像の１行分の画素のデータを入力順とは異なる順序に制御することになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２４９３２０号公報（段落００３４−００４０、図３）
【特許文献２】特開２００９−１８１１００号公報（段落０００８−００１８、図１−６）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
インストルメントパネルにノーマリホワイトの液晶表示装置を配置した場合、車両のイグニッションがオフにされると液晶表示装置への電圧供給が停止され、液晶表示パネルの透過率が最大になる。すると、液晶表示パネルに入射した外光が液晶表示パネルの背面側に設置されたバックライトのシートで反射し、図２６に示す液晶表示パネル１０１は、インストルメントパネルの外面部１０２とは異なる色、すなわち白っぽい色となり、液晶表示装置が浮き上がって視認される。
【０００９】
しかし、車両のイグニッションをオフにしたときには、インストルメントパネルの見栄えをよくするために、液晶表示パネル１０１が外面部１０２と同色となるようにして、液晶表示パネル１０１と外面部１０２との境界が目立たないようにすることが望まれている。
【００１０】
上記のように、ノーマリホワイトの液晶表示装置を用いた場合には、車両のイグニッションをオフにしたときに、液晶表示パネル１０１およびインストルメントパネルの外面部１０２が同色にならなかった。また、イグニッションをオフにしたときに、液晶表示パネルの透過率が高くなるため、液晶表示パネルに用いられるパターン配線が視認され、インストルメントパネルの美観が損なわれる場合もある。
【００１１】
インストルメントパネルにノーマリブラックの液晶表示装置を配置した場合には、車両のイグニッションをオフにして液晶表示装置への電圧供給を停止しても、液晶表示パネル１０１は黒色となるため、液晶表示パネル１０１とインストルメントパネルの外面部１０２とを同色にすることができる。しかし、ノーマリブラックの液晶表示装置は高価であるという問題があり、コストを低くするためにノーマリホワイトの液晶表示装置を用いる必要がある。
【００１２】
そこで、車両のイグニッションをオフにしたときに、インストルメントパネルの外面部と液晶表示パネルとを同系統の色にすることをノーマリホワイトで実現することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明による液晶表示装置は、車両に搭載される液晶表示装置であって、アクティブマトリクス方式の液晶表示パネル（例えば、液晶表示パネル１３）と、液晶表示パネルの各ソースラインの電位を設定するソースドライバ（例えば、ソースドライバ１１）と、液晶表示パネルのゲートラインを一本ずつ線順次選択するゲートドライバ（例えば、ゲートドライバ１２）と、車両のイグニッションがオフであるときに電圧を供給するイグニッションオフ時電源（例えば、イグニッションオフ時電源１またはバッテリ５５）と、車両のイグニッションがオンであるかオフであるかを検知する状態検知手段（例えば、状態検知回路４１）と、車両のイグニッションがオフであると検知されたときに、全体が暗色となる画像のデータ信号と、ソースドライバに対して液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号（例えば、ｉＳＴＢ）と、ゲートドライバに対して選択期間を規定するゲートドライバ用選択期間制御信号と、液晶表示パネルの画素の極性を制御する極性制御信号（例えば、ｉＰＯＬ、または、ｉＰＯＬ１およびｉＰＯＬ２）とを生成するオフ時信号生成手段（例えば、オフ時信号生成部４２）と、車両のイグニッションがオンであると検知されたときに、外部システムの制御に従って、液晶表示パネルに表示させる画像のデータ信号と、ソースドライバに対して液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号（例えば、ＳＴＢ）と、ゲートドライバに対して選択期間を規定するゲートドライバ用選択期間制御信号と、液晶表示パネルの画素の極性を制御する極性制御信号（例えば、ＰＯＬ、または、ＰＯＬ１およびＰＯＬ２）とを生成するオン時信号生成手段（例えば、オン時信号生成部４６）とを備え、ソースドライバが、オフ時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号、または、オン時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号に従って、液晶表示パネルの各ソースラインの電位を設定し、ゲートドライバが、オフ時信号生成手段が生成するゲートドライバ用選択期間制御信号、または、オン時信号生成手段が生成するゲートドライバ用選択期間制御信号に従って、液晶表示パネルのゲートラインを一本ずつ線順次選択することを特徴とする。
【００１４】
また、イグニッションオフ時電源が、車両のイグニッションがオンであるときに、外部システムから供給される電圧によって充電される構成であってもよい。
【００１５】
また、イグニッションオフ時電源が供給する電圧の電圧値を検知し、当該電圧値が、予め定められた閾値未満になったときに、イグニッションオフ時電源が供給する電圧を遮断する電圧検知手段（例えば、電圧検知部５６）を備える構成であってもよい。
【００１６】
また、液晶表示パネルが、マトリクス状に配置され、配置位置に応じたソースラインに接続される複数の画素電極と、複数の画素電極に対向するコモン電極とを含み、オン時信号生成手段が、車両のイグニッションがオンであると検知されたときに、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成し、オフ時信号生成手段が、車両のイグニッションがオフであると検知されたときに、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成する構成であってもよい。
【００１７】
また、液晶表示パネルが、マトリクス状に配置された複数の画素電極と、複数の画素電極に対向するコモン電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを含み、画素電極の行を１行毎に、または、連続する複数行毎に、１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側（例えば、左側）のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインにうち所定の側とは反対側（例えば、右側）のソースラインに接続され、ソースドライバが、入力されたデータ信号に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段（例えば、電位設定部６１）と、複数の電位出力端と一対一に対応し、対応する電位出力端に接続される複数の入力端と、複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段（例えば、出力切替スイッチ部６２）とを備え、液晶表示パネルの各ソースラインが、スイッチ手段の対応するスイッチ出力端に接続され、オフ時信号生成手段およびオン時信号生成手段が、それぞれ、極性制御信号として、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを規定する第１極性制御信号（例えば、ｉＰＯＬ１，ＰＯＬ１）と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれに接続させるかを指示する第２極性制御信号（例えば、ｉＰＯＬ２，ＰＯＬ２）を生成し、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１極性制御信号および第２極性制御信号のレベルを切り替え、電位出力手段が、第１極性制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、スイッチ手段が、第２極性制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替える構成であってもよい。
【００１８】
さらに、暗色となる画像のデータ信号がインストルメントパネルの外面部の色と同色となる画像のデータ信号であってもよい。
【発明の効果】
【００１９】
本発明の液晶表示装置によれば、車両のイグニッションをオフにしたときに、インストルメントパネルの外面部と液晶表示パネルとを同系統の色にすることをノーマリホワイトで実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態の液晶表示装置の例を示すブロック図。
【図２】画素電極とソースラインおよびゲートラインとの接続例を示す説明図。
【図３】タイミングコントローラの構成例を示すブロック図。
【図４】オン時信号生成部４６が生成する極性制御信号ＰＯＬの例を示す説明図。
【図５】ドット反転駆動における各画素の極性状態の一例を示す説明図。
【図６】ドット反転駆動における各画素の極性状態の一例を示す説明図。
【図７】内部信号生成部４４が生成する極性制御信号ｉＰＯＬの例を示す説明図。
【図８】ソースライン反転駆動における各画素の極性状態の一例を示す説明図。
【図９】ソースライン反転駆動における各画素の極性状態の一例を示す説明図。
【図１０】本発明の第２の実施の形態の液晶表示装置の例を示すブロック図。
【図１１】本発明の第３の実施の形態における液晶表示パネルおよびソースドライバの構成例を示す説明図。
【図１２】電位設定部が１行分のデータ信号を順に取り込むタイミングの例を示すタイミングチャート。
【図１３】ｉＳＴＢの変化を示す説明図。
【図１４】スイッチ部を模式的に示した模式図。
【図１５】ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図１６】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１７】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１８】ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図１９】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図２０】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図２１】本発明の第３の実施の形態の変形例における液晶表示パネルおよびソースドライバの構成例を示す説明図。
【図２２】第３の実施の形態の変形例におけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図。
【図２３】第３の実施の形態の変形例における各画素の極性状態の一例を示す説明図。
【図２４】第３の実施の形態の変形例におけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図。
【図２５】第３の実施の形態の変形例における各画素の極性状態の一例を示す説明図。
【図２６】インストルメントパネルに配置された液晶表示パネルの例を示す説明図。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面を参照して説明する。
【００２２】
［実施の形態１］
図１は、本発明の第１の実施の形態の液晶表示装置の例を示すブロック図である。本発明の液晶表示装置は、車両のインストルメントパネルに配置される。具体的には、後述の液晶表示パネル１３がインストルメントパネルの外面部に囲まれた状態で露出するように配置される。ここでは、インストルメントパネルの外面部が黒色である場合を例にして説明するが、黒色以外の暗色（例えば、グレー）であってもよい。
【００２３】
本発明の液晶表示装置は、イグニッションオフ時電源（以下、オフ時電源と記す。）１と、液晶表示モジュール１０とを備える。液晶表示モジュール１０は、電圧を供給され、液晶表示パネル１３に画像を表示するモジュールである。液晶表示モジュール１０は、車両のイグニッションがオンになっている状態では、外部システム（図示略）から所定の電圧と、データ信号（Ｄａｔａ）および制御信号を供給され、そのデータ信号に応じた画像（例えば、車両の速度等を示す画像等）を表示する。以下、外部システムから供給される所定の電圧を、オン時電圧と記す。また、オン時電圧の電圧値をＶｒｅｇとする。Ｖｒｅｇは、例えば、３．３Ｖであるが、３．３Ｖ以外の値であってもよい。車両のイグニッションがオフになっている状態では、外部システムからのオン時電圧、データ信号および制御信号の供給は停止する。
【００２４】
オフ時電源１は、車両のイグニッションがオフになっている状態で、液晶表示モジュール１０に電圧を供給する電源である。例えば、電池をオフ時電源１として用いてもよい。また、車両のバッテリをオフ時電源１として用いてもよい。オフ時電源１は、例えば、１２Ｖの電圧を供給するが、１２Ｖ以外の電圧を供給してもよい。オフ時電源１は、車両のイグニッションがオンになっている状態では電圧供給を停止する。
【００２５】
液晶表示モジュール１０は、スイッチングレギュレータ２と、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７を備える。
【００２６】
スイッチングレギュレータ２は、オフ時電源１から供給される電圧（例えば、１２Ｖ）を、オン時電圧と同じ電圧値Ｖｒｅｇ（例えば、３．３Ｖ）に調整する。そして、スイッチングレギュレータ２は、調整した電圧を、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給する。
【００２７】
タイミングコントローラ３は、車両のイグニッションがオンになっている状態で、外部システムから電圧値Ｖｒｅｇの電圧と、画像のデータ信号、および制御信号とを入力され、液晶表示パネル部７に画像を表示するため画像のデータ信号および制御信号を生成し、液晶表示パネル部７に入力する。
【００２８】
外部システムから入力される制御信号として、クロック信号（ＳＣＬＫと記す。）、外部システムがデータ信号を供給している期間を示す信号（ＤＥＮＡと記す。）、水平同期信号（ＨＤと記す。）、垂直同期信号（ＶＤと記す。）がある。
【００２９】
タイミングコントローラ３は、入力されたデータ信号に応じて、液晶表示パネル部７に入力するデータ信号（Ｄａｔａ）を生成する。また、タイミングコントローラ３は、入力された制御信号に応じて、液晶表示パネル部７に入力するクロック信号（ＳＣＬＫと区別してＤＣＬＫと記す。）、液晶表示パネルにおける各行の選択期間を制御する制御信号、極性を制御する信号（ＰＯＬと記す。）を生成し、液晶表示パネル部７に入力する。各行の選択期間を制御する制御信号（すなわち、選択期間制御信号）として、ソースドライバ１１に入力される信号と、ゲートドライバ１２に入力される信号とがある。以下、ソースドライバ１１に入力される選択期間制御信号をＳＴＢと記す。また、ＳＴＢに対応して、ゲートドライバ１２に入力される選択期間制御信号をゲートドライバ用選択期間制御信号と記す。また、ＰＯＬは極性制御信号と称することができる。
【００３０】
タイミングコントローラ３は、車両のイグニッションがオフになっている状態で、スイッチングレギュレータ２からオン時電圧と同じ電圧値の電圧を供給され、液晶表示パネル１３全面を黒色（インストルメントパネルと同色）にするデータ信号（ｉＤａｔａと記す。）と、制御信号とを生成する。イグニッションがオフとなっているときにタイミングコントローラ３が生成する制御信号は、イグニッションがオンとなっているときに生成する制御信号ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号，ＰＯＬと同様である。ただし、以下の説明では、イグニッションがオフになっているときに生成される制御信号には、符号“ｉ”を付して、ｉＤＣＬＫ，ｉＳＴＢ，ｉＰＯＬと記す。ゲートドライバ用選択期間制御信号に関しては、イグニッションのオン、オフによらず、単にゲートドライバ用選択期間制御信号と記す。
【００３１】
液晶表示パネル部７は、液晶表示パネル１３と、液晶表示パネル１３を駆動するソースドライバ１１およびゲートドライバ１２を備える。
【００３２】
液晶表示パネル１３は、コモン電極と、マトリクス状に配置された画素電極との間にＴＮ（Twisted Nematic ）液晶を挟持するアクティブマトリクス液晶表示パネルである。また、液晶表示パネル１３は、ノーマリホワイトの液晶表示パネルである。また、液晶表示パネル１３は、例えば、グレースケールの表示を行う液晶表示パネルであるが、カラー表示を行うものであってもよい。
【００３３】
液晶表示パネル１３は、画素の列毎にソースラインを備え、画素の行毎にゲートラインを備える。そして、各画素電極は、配置された列に対応するソースラインに、アクティブ素子を介して接続される。また、各画素電極は、配置された行に対応するゲートラインに、アクティブ素子を介して接続される。ここでは、アクティブ素子がＴＦＴ（Thin Film Transistor）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極に設けられていてもよい。
【００３４】
ゲートドライバ１２は、ゲートドライバ用選択期間制御信号に応じて、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位（ＶＧＨと記す。）に設定し、選択していないゲートラインを非選択時電位（ＶＧＬと記す。）に設定する。
【００３５】
ソースドライバ１１は、選択行の各画素のデータ信号に基づいて、各列のソースラインの電位を設定する。ソースドライバ１１は、供給される電圧を分圧して、複数種類の電圧を生成し、ソースラインの電圧をデータ信号に応じた電位に設定する。
【００３６】
図２は、画素電極とソースラインおよびゲートラインとの接続例を示す説明図である。図２では、画素電極２１がｉ行目のゲートラインＧｉに接続され、ｋ列目のソースラインＳｋに接続される場合を例にする。画素電極２１には、ＴＦＴ２２が設けられる。そして、ＴＦＴ２２のゲート２２ａはゲートラインＧｉに接続される。また、ＴＦＴ２２は、ソース２２ｃをソースラインＳｋに接続され、ドレイン２２ｂを画素電極２１に接続される。
【００３７】
また、コモン電極３０は、各画素電極と対向し、所定の電位（ＶＣＯＭ）に設定される。
【００３８】
各ＴＦＴ２２は、ゲートの電位が選択時電位ＶＧＨに設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位ＶＧＬに設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、ＴＦＴを介して接続されているソースラインと等電位となる。また、選択されていない行の各画素電極は、ソースラインと非導通状態になる。
【００３９】
図２に示す例において、ゲートラインＧｉが選択され、ゲート２２ａが選択時電位ＶＧＨに設定されると、ドレイン２２ｂとソース２２ｃとが導通状態となり、画素電極２１がソースラインＳｋと等電位になる。そして、コモン電極３０の電位ＶＣＯＭと画素電極２１の電位との電位差に応じて、画素電極２１とコモン電極３０との間のＴＮ液晶（図示略）の状態が規定され、この画素における表示状態が定まる。
【００４０】
ＤＣ−ＤＣコンバータ４は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、選択時電位ＶＧＨ、非選択時電位ＶＧＬを生成し、ゲートドライバ１２に供給する。また、ＤＣ−ＤＣコンバータ４は、スイッチングレギュレータ２から供給される電圧から、ソースドライバ１１に供給する電源電圧（ＶＤＤＡと記す。）を生成し、ソースドライバ１１にその電圧を供給する。
【００４１】
コモン電極用電圧発生部５は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、電圧ＶＣＯＭを生成し、コモン電極３０（図２参照）の電位をＶＣＯＭに設定する。
【００４２】
階調特性決定用電圧発生部６は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ２から供給される電圧から、液晶表示パネル部７の階調特性を定める階調電圧を生成し、液晶表示パネル部７に供給する。ソースドライバ１２は、階調電圧を分圧して、データ信号に応じてソースラインに設定するための電圧を得る。
【００４３】
なお、液晶表示パネル部７には、車両のイグニッションがオフになっているときだけでなく、オンになっているときにも、ＶＧＬ，ＶＧＨ，ＶＤＤＡ，ＶＣＯＭ、および階調特性を定める階調電圧が供給される。このため、イグニッションがオンであるときにも、ゲートドライバ１２は各行を選択することができ、ソースドライバ１１は、階調特性決定用電圧発生部６から供給される階調電圧を分圧して、ソースラインをデータ信号に応じた電位に設定できる。また、コモン電極の電位は、ＶＣＯＭを供給する回路によってＶＣＯＭに設定される。以下に示す説明では、車両のイグニッションがオンになっているときに、ＤＣ−ＤＣコンバータ４が、オン時電圧からＶＧＬ，ＶＧＨ，ＶＤＤＡを生成し、コモン電極用電圧発生部５が、オン時電圧からＶＣＯＭを発生し、階調特性決定用電圧発生部６が、階調特性を定める階調電圧をオン時電圧から生成し、それぞれ生成した各電圧を液晶表示パネル部７に供給する場合を例にして説明する。ただし、車両のイグニッションがオンになっているときには、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６とは別の回路（例えば、タイミングコントローラ３を内蔵したＡＳＩＣ）がこれらの各電圧（ＶＧＬ，ＶＧＨ，ＶＤＤＡ，ＶＣＯＭ、階調電圧）を生成し、液晶表示パネル部７に供給してもよい。
【００４４】
図３は、タイミングコントローラ３の構成例を示すブロック図である。タイミングコントローラ３は、状態検知回路４１と、オフ時信号生成部４２と、信号切り替え部４５とを備える。また、オフ時信号生成部４２は、自走発振回路４３と、内部信号生成部４４とを含む。また、信号切り替え部４５は、オン時信号生成部４６と、スイッチ４７とを含む。
【００４５】
状態検知回路４１は、車両のイグニッションがオンになっているときには、外部システムからオン時電圧を供給され、イグニッションがオフになっているときには、オン時電圧と同じ電圧値Ｖｒｅｇに調整された電圧をスイッチングレギュレータ２から供給される。
【００４６】
また、状態検知回路４１は、外部システムから入力される制御信号に基づいて、車両のイグニッションがオフになっているか否かを判定する。例えば、ＳＣＬＫ，ＤＥＮＡ，ＤＨ，ＶＤ等の制御信号が入力されているときには、状態検知回路４１は、イグニッションがオンになっていると判定する。一方、それらの制御信号が入力されていないときには、状態検知回路４１は、イグニッションがオフになっていると判定する。なお、状態検知回路４１は、他の方法でイグニッションのオン、オフを判定してもよい。状態検知回路４１は、車両のイグニッションがオンであるかオフであるかを判定した結果を、自走発振回路４３とスイッチ４７に入力する。
【００４７】
オフ時信号生成部４２の自走発振回路４３は、車両のイグニッションがオフであるという判定結果が入力されると、液晶表示パネル部７に入力するクロック信号ｉＤＣＬＫを生成し、内部信号発生部４４およびスイッチ４７に入力する。
【００４８】
内部信号生成部４４は、自走発振回路４３が生成するクロック信号ｉＤＣＬＫに合わせて、液晶表示パネル部７を制御する他の制御信号ｉＳＴＢ，ゲートドライバ用選択期間制御信号，ｉＰＯＬを生成する。また、内部信号生成部４４は、液晶表示パネル１３の全面を黒色（インストルメントパネルの外面部と同色）にする画像のデータ信号（ｉＤａｔａ）を生成する。内部信号生成部４４は、生成したデータ信号ｉＤａｔａおよび各制御信号をスイッチ４７に入力する。
【００４９】
内部信号生成部４４は、液晶表示パネル１３における画素の極性が、隣り合う列同士では逆の極性になり、個々の列の画素は同極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、個々の列において、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをソースライン反転駆動と呼ぶ。ここで、１フレームは、第１行から最終行までの線順次選択（線順次走査）に要する時間である。
【００５０】
なお、コモン電極の電位ＶＣＯＭよりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位ＶＣＯＭよりも画素電極の電位の方が低い状態を負極性と記す。
【００５１】
自走発振回路４３が生成するクロック信号や、内部信号生成部４４が生成する各種制御信号およびデータ信号は、外部システムから入力された信号に基づかずに、液晶表示モジュールの内部で生成された内部信号であるということができる。
【００５２】
オン時信号生成部４６は、イグニッションがオンになっているときに、外部システムから供給される画像のデータ信号および制御信号（ＳＣＬＫ，ＤＥＮＡ，ＶＨ，ＶＤ）に基づいて、液晶表示パネル部７に入力する画像のデータ信号（Ｄａｔａ）および制御信号（ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号，ＰＯＬ）を生成し、スイッチ４７に入力する。
【００５３】
オン時信号生成部４６は、液晶表示パネル１３における画素の極性が縦横に隣接する画素同士で逆極性になり、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをドット反転駆動と呼ぶ。
【００５４】
なお、オフ時信号発生部４２およびオン時信号生成部４６は、状態検知回路４１を介して、電圧値Ｖｒｅｇの電圧を供給され、その電圧を用いて各種制御信号を生成すればよい。
【００５５】
スイッチ４７は、オフ時信号生成部４２によって生成された信号と、オン時信号生成部４６によって生成された信号のどちらか一方を、液晶表示パネル部７に入力する。具体的には、スイッチ４７は、イグニッションがオフであるという判定結果が状態検知回路４１から入力されると、オフ時信号発生部４２によって生成された画像のデータ信号および制御信号を液晶表示パネル部７に入力する。また、イグニッションがオンであるという判定結果が状態検知回路４１から入力されると、オン時信号生成部４６によって生成された画像のデータ信号および制御信号を液晶表示パネル部７に入力する。
【００５６】
スイッチ４７は、ソースドライバ１１に対してＤａｔａ，ｉＤａｔａ、ＤＣＫＬ，ｉＤＣＬＫ，ＳＴＢ，ｉＳＴＢ，ＰＯＬ，ｉＰＯＬを入力する。また、スイッチ４７は、ゲートドライバ１２に対してゲートドライバ用選択期間制御信号を入力する。
【００５７】
次に、動作について説明する。
【００５８】
まず、ソースドライバ１１が画像のデータ信号を取り込む動作について説明する。ソースドライバ１１は、ｉＤＣＬＫまたはＤＣＬＫに合わせて、画像１行分のデータ信号から各画素のデータ信号を順次取り込む。ソースドライバ１１は、イグニッションがオフになっているときには、オフ時信号生成部４２に生成されたｉＤＣＬＫに合わせてデータ信号を取り込み、イグニッションがオンになっているときには、オン時信号生成部４６に生成されたＤＣＬＫに合わせてデータ信号を取り込む。なお、画像のデータ信号は、個々の画素の画素値を表すデータである。
【００５９】
次に、イグニッションがオンになっているときに液晶表示パネル１３に画像を表示する動作について説明する。イグニッションがオンになっているとき、状態検知回路４１は、外部システムからＳＣＬＫ等の各種制御信号が入力されていることに基づいて、イグニッションがオンになっていると判定し、その判定結果をスイッチ４７およびオフ時信号生成部４２に入力する。スイッチ４７は、この判定結果に応じて、オン時信号生成部４６が生成した画像のデータ信号および制御信号を液晶表示パネル部７に入力する。
【００６０】
また、オフ時信号生成部４２は、イグニッションがオンになっている旨の判定結果が入力されたため、動作しない。すなわち、画像のデータ信号や制御信号の生成を停止する。
【００６１】
オン時信号生成部４６は、外部システムから入力される画像のデータ信号および制御信号に基づいて、液晶表示パネル部７に入力する画像のデータ信号および制御信号を生成する。そして、スイッチ４７を介して、データ信号および制御信号ＤＣＬＫ，ＳＴＢ，ＰＯＬをソースドライバ１１に入力し、ＳＴＢに対応したゲートドライバ用選択期間制御信号をゲートドライバ１２に入力する。ゲートドライバ１２は、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
【００６２】
ソースドライバ１１は、選択行のデータ信号と、ＳＴＢおよびＰＯＬとに基づいて、各ソースラインの電位を設定する。この結果、選択行の各画素において、液晶に電圧が印加され、液晶表示パネル１３に画像（例えば、車両の速度を示す画像等）が表示される。
【００６３】
図４は、オン時信号生成部４６が生成する極性制御信号ＰＯＬの例を示す説明図である。オン時信号生成部４６は、それぞれのフレーム内で、選択期間毎に、ＰＯＬのレベルをハイレベル（Ｈと記す。）とローレベル（Ｌと記す。）とに切り替える。また、オン時信号生成部４６は、フレーム内で最初に設定するＰＯＬのレベルをフレーム毎に切り替える。換言すれば、奇数行選択時のＰＯＬのレベルおよび偶数行選択時のＰＯＬのレベルを、フレーム毎に交互に切り替える。例えば、オン時信号生成部４６は、あるフレームで、図４（ａ）に示すように、Ｈ，Ｌ，Ｈ，Ｌ，・・・の順にＰＯＬのレベルを切り替えた場合、次のフレームでは、図４（ｂ）に示すように、Ｌ，Ｈ，Ｌ，Ｈ，・・・の順にＰＯＬのレベルを切り替える。
【００６４】
そして、ソースドライバ１１は、ＰＯＬがハイレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより高い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
【００６５】
また、ソースドライバ１１は、ＰＯＬがローレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより低い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
【００６６】
従って、フレーム内でＰＯＬがＨ，Ｌ，Ｈ，Ｌ，・・・と切り替えられる場合には、図５に示すように、液晶表示パネル１３の奇数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となり、偶数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となる。なお、図５において、「＋」は正極性を表し、「−」は負極性を表す。他の図面においても同様である。
【００６７】
また、フレーム内でＰＯＬがＬ，Ｈ，Ｌ，Ｈ，・・・と切り替えられる場合には、図６に示すように、液晶表示パネル１３の奇数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となり、偶数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となる。
【００６８】
このように、液晶表示モジュール１０は、イグニッションがオンになっているとき、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ドット反転駆動を行う。
【００６９】
次に、イグニッションがオフになっているときに液晶表示パネル１３に画像を表示する動作について説明する。イグニッションがオフになっているとき、状態検知回路４１は、外部システムからＳＣＬＫ等の各種制御信号が入力されていないことに基づいて、イグニッションがオフになっていると判定し、その判定結果をスイッチ４７およびオフ時信号生成部４２に入力する。スイッチ４７は、この判定結果に応じて、オフ時信号生成部４２が生成した画像のデータ信号および制御信号を液晶パネル部７に入力する。
【００７０】
オフ時信号生成部４２の自走発振回路４３は、クロック信号ｉＤＣＬＫを生成し、内部信号生成部４４に入力する。また、自走発振回路４３は、スイッチ４７を介して、ｉＤＣＬＫをソースドライバ１１に入力する。
【００７１】
内部信号生成部４４は、自走発振回路４３が生成するクロック信号ｉＤＣＬＫに合わせて、ｉＳＴＢ，ｉＰＯＬを生成し、また、各行の画素を全て黒色に指定したデータ信号（ｉＤａｔａ）を生成する。そして、内部信号生成部４４は、スイッチ４７を介して、ｉＤａｔａ，ｉＳＴＢ，ｉＰＯＬをソースドライバに入力し、ｉＳＴＢに対応したゲートドライバ用選択期間制御信号をゲートドライバ１２に入力する。ゲートドライバは、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
【００７２】
ソースドライバ１１は、選択行のデータ信号ｉＤａｔａと、ｉＳＴＢおよびｉＰＯＬとに基づいて、各ソースラインの電位を設定する。各行のデータ信号は、いずれも各画素を黒色に指定している。従って、液晶表示パネル１３には、全面が黒色の画像が表示される。この結果、液晶表示パネル１３は、インストルメントパネルの外面部の色と同色になる。
【００７３】
図７は、内部信号生成部４４が生成する極性制御信号ｉＰＯＬの例を示す説明図である。内部信号生成部４４は、１フレーム内で、選択行の切り替えに伴うｉＰＯＬのレベルの切り替えを行わず、ｉＰＯＬのレベルをハイレベルまたはローレベルのままとする。そして、内部信号生成部４４は、フレーム毎にｉＰＯＬのレベルをハイレベルとローレベルとに切り替える。例えば、内部信号生成部４４は、図７に示すように、フレーム毎に、ｉＰＯＬのレベルを、Ｈ，Ｌ，Ｈ，Ｌ，・・・と切り替える。
【００７４】
ソースドライバ１１がｉＰＯＬに従って各ソースラインの電位を設定する動作は、イグニッションがオンになっているときに、ＰＯＬに従って電位を設定する動作と同様である。すなわち、ソースドライバ１１は、ｉＰＯＬがハイレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより高い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。また、ソースドライバ１１は、ｉＰＯＬがローレベルであるときには、左から奇数列目のソースラインの電位をＶＣＯＭより低い電位に設定し、左から偶数列目のソースラインの電位をＶＣＯＭより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。
【００７５】
従って、ｉＰＯＬがハイレベルに設定されるフレームでは、図８に示すように、液晶表示パネル１３の奇数列目の各画素はいずれも正極性になり、偶数行目の各画素はいずれも負極性になる。また、ｉＰＯＬがローレベルに設定されるフレームでは、図９に示すように、液晶表示パネル１３の奇数列目の各画素はいずれも負極性になり、偶数列目の各画素はいずれも正極性になる。
【００７６】
このように、液晶表示モジュール１０は、イグニッションがオフになっているとき、個々の列において、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ソースライン反転駆動を行う。
【００７７】
イグニッションがオンになったときには、外部システムから制御信号および画像のデータ信号が入力される。この状態になったことを、状態検知回路４１が検知したときには、タイミングコントローラ３は、オン時信号生成部４６が生成した各種信号を画像表示パネル部７に入力するように切り替える。この切り替えは、例えば、数フレーム分の時間以内で行う。
【００７８】
本実施の形態によれば、車両のイグニッションがオフになったときに、イグニッションオフ時電源１が供給する電圧をスイッチングレギュレータ２が、オン時電圧と同じ電圧値の電圧に調整し、タイミングコントローラのオフ時信号生成部４２が、制御信号ｉＤＣＬＫ，ｉＳＴＢ，ゲートドライバ用選択期間制御信号，ｉＰＯＬを生成し、また、各行の画素を全て黒色に指定したデータ信号ｉＤａｔａを生成する。そして、液晶表示パネル部７は、その制御信号およびデータ信号に基づいて、液晶表示パネル１３に画像を表示させる。従って、イグニッションがオフになったときには、液晶表示パネル１３がノーマリホワイトであっても、液晶表示パネル１３はインストルメントパネルの外面部と同じ黒色になり、液晶表示パネル１３とインストルメントパネルの外面部との境界が目立たなくなる。この結果、インストルメントパネルが同じ色で統一され、インストルメントパネルのデザイン性を向上させることができる。また、イグニッションがオフになったときに、全面が黒色の画像を表示するため、パターン配線が視認されることも防止でき、インストルメントパネルの美観が損なわれることを防止できる。
【００７９】
また、タイミングコントローラ３は、イグニッションがオンのときには、ドット反転駆動を行い、イグニッションがオフのときには、ソースライン反転駆動を行う。従って、イグニッションがオンのときには、画像表示時のクロストーク発生を防止することができ、イグニッションがオフのときには、消費電力を抑えて、液晶表示パネル１３における黒表示を長時間持続することができる。
【００８０】
イグニッションがオフになっているときの消費電力低減について説明する。ドット反転駆動とソースライン反転駆動とを比較すると、ドット反転駆動では、各ソースラインの電位は、選択期間毎に、ＶＣＯＭより高い電位とＶＣＯＭより低い電位とに交互に切り替えられるため、消費電力が大きくなる。一方、ソースライン反転駆動では、１フレーム内で、各ソースラインの電位は、ＶＣＯＭより高い電位あるいはＶＣＯＭより低い電位に維持されるため、消費電力を抑えることができる。本発明では、イグニッションがオフになったことを検知した場合には、タイミングコントローラ３は、ソースライン反転駆動で液晶表示パネル１３に画像を表示させるように制御信号を生成するので、消費電力を抑え、オフ時電源１が電圧を供給する時間を長くすることができる。従って、液晶表示パネル１３における黒表示を長時間持続することができる。
【００８１】
また、タイミングコントローラ３は、イグニッションがオンになっていて、外部システムからオン時電圧が供給されるときには、ドット反転駆動で液晶表示パネル１３に画像を表示させるように制御信号を生成する。イグニッションがオンのときには、クロストークを発生させずに、速度や燃料残量等を示す画像を表示させるため、ドット反転駆動で駆動することが好ましい。
【００８２】
以上の説明では、イグニッションがオフのときに液晶表示パネル１３を黒色にする場合を例にして説明した。インストルメントパネルの外面部の色がグレーである場合には、内部信号生成部４４は、各行の画素を全てグレーに指定したデータ信号（ｉＤａｔａ）を生成すればよい。この場合にも、上記と同様の効果が得られる。
【００８３】
［実施の形態２］
図１０は、第２の実施の形態の液晶表示装置の例を示すブロック図である。第１の実施の形態と同様の構成要素に関しては、図１と同一の符号を付し、説明を省略する。第２の実施の形態の液晶表示装置は、液晶表示モジュール１０内に、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７とを備える。これらの構成要素は、第１の実施の形態と同様である。また、第２の実施の形態の液晶表示装置は、液晶表示モジュール１０内にバッテリ５５と、電圧検出部５６と、充電スイッチ５１と、充電スイッチ制御部５３と、電源切替スイッチ５２と、電源切替スイッチ制御部５４とを備える。
【００８４】
充電スイッチ５１は、２つの端子を備え、一方の端子をオン時電圧の入力端に接続され、もう一方の端子をバッテリ５５に接続される。
【００８５】
電源切替スイッチ５２は、３つの端子を備え、電源切替スイッチ５２の第１端子は、第２端子または第３端子のいずれかに接続される。この第１端子は、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に接続される。電源切替スイッチ５２の第２端子は、オン時電圧の入力端側に接続され、第３端子は電圧検出部５６に接続される。
【００８６】
また、オン時電圧の入力端と、電源切替スイッチ５２の第２端子とを結ぶ配線上には、充電スイッチ制御部５３および電源切替スイッチ制御部５４が配置される。
【００８７】
充電スイッチ制御部５３は、外部システムからオン時電圧が供給されていることを検知すると、充電スイッチ５１の２つの端子を接続させ、バッテリ５５にオン時電圧を供給させるようにする。また、充電スイッチ制御部５３は、外部システムからのオン時電圧の供給が停止したことを検知すると、充電スイッチ５１の２つの端子の接続を解除し、バッテリ５５とオン時電圧の入力端との接続を断つ。
【００８８】
電源切替スイッチ制御部５４は、外部システムからオン時電圧が供給されていることを検知すると、電源切替スイッチ５２の第１端子を第２端子に接続させ、外部システムから供給されるオン時電圧が、電源切替スイッチ５２を介して、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給されるようにする。また、電源切替スイッチ制御部５４は、外部システムからのオン時電圧の供給が停止したことを検知すると、電源切替スイッチ５２の第１端子を第３端子に接続させ、バッテリ５５から供給される電圧が、電源切替スイッチ５２を介して、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に供給されるようにする。
【００８９】
バッテリ５５は、オン時電圧と等しい電圧値（Ｖｒｅｇ）の電圧を供給する電源である。バッテリ５５は、電圧検出部５６を介して、電源切替スイッチ５２の第３端子に接続される。従って、電源切替スイッチ５２の第１端子と第３端子とが接続された状態で、バッテリ５５はタイミングコントローラ３に電圧を供給する。
【００９０】
また、バッテリ５５は、充電スイッチ５１の２つの端子が接続された状態で、外部システムからオン時電圧を供給されることにより充電される。
【００９１】
電圧検出部５６は、バッテリ５５が供給する電圧の電圧値を計測し、その電圧値が閾値未満になったことを検出すると、バッテリ５５から供給される電圧を遮断し、バッテリ５５からタイミングコントローラ３への電圧供給を停止させる。
【００９２】
次に、第２の実施の形態の動作について説明する。第１の実施の形態と同様の動作については、説明を省略する。
【００９３】
イグニッションがオンになっているときの動作について説明する。イグニッションがオンになっているとき、液晶表示モジュール１０には、外部システムからオン時電圧が供給される。充電スイッチ制御部５３は、外部システムからオン時電圧が供給されていることを検知し、充電スイッチ５１の２つの端子を接続させる。この結果、バッテリ５５にも、外部システムから電圧を供給され、バッテリ５５は充電される。
【００９４】
また、電源切替スイッチ制御部５４も、外部システムからオン時電圧が供給されていることを検知し、電源切替スイッチ５２の第１端子を第２端子に接続させる。この結果、タイミングコントローラ３等は、オン時電圧の入力端に接続され、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に、オン時電圧が供給される。タイミングコントローラ３は、この状態で、第１の実施の形態におけるイグニッションがオンのときと同様に動作する。
【００９５】
次に、イグニッションがオフになっているときの動作について説明する。イグニッションがオフになっているとき、外部システムから液晶表示モジュール１０へのオン時電圧の供給が停止する。充電スイッチ制御部５３は、外部システムからのオン時電圧の供給が停止したことを検知し、充電スイッチ５１の２つの端子の接続を解除する。この結果、バッテリ５５と、オン時電圧入力端は非接続状態となる。
【００９６】
また、電源切替スイッチ制御部５４も、外部システムからのオン時電圧の供給が停止したことを検知し、電源切替スイッチ５２の第１端子を第３端子に接続させる。この結果、タイミングコントローラ３等は、電圧検出部５６および電源切替スイッチ５２を介してバッテリ５５に接続され、バッテリ５５は、タイミングコントローラ３、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５および階調特性決定用電圧発生部６に対して、オン時電圧と等しい電圧値（Ｖｒｅｇ）の電圧を供給する。タイミングコントローラ３は、この状態で、第１の実施の形態におけるイグニッションがオフのときと同様に動作する。従って、液晶表示パネル１は全面に渡って、インストルメントパネルの外面部と同じ色（例えば黒色やグレー）を表示する。
【００９７】
また、バッテリ５５が電圧を供給を継続すると、バッテリ５５の供給電圧の値は徐々に低下する。電圧検出部５６は、バッテリ５５の供給電圧の電圧値を計測し、予め定められた閾値未満になったことを検出すると、バッテリ５５から供給される電圧を遮断する。例えば、Ｖｒｅｇ＝３．３Ｖであり、閾値が予め２．５Ｖに定められているとする。バッテリ５５の供給電圧がＶｒｅｇから低下していき、２．５Ｖ未満になったならば、電圧検出部５６は、バッテリ５５からタイミングコントローラ３への電圧供給を遮断する。その後、再度イグニッションがオンになると、バッテリ５５は充電され、電圧値Ｖｒｅｇの電圧を供給可能となる。
【００９８】
第２の実施の形態においても第１の実施の形態と同様の効果が得られる。また、第２の実施の形態では、イグニッションがオンになっているときに、バッテリ５５を充電することができるので、イグニッションがオフに切りかわった後、バッテリ５５による電圧供給時間を長くすることができ、液晶表示パネル１３を黒色（またはグレー）に維持する時間を長時間確保することができる。
【００９９】
また、イグニッションがオフのときに、バッテリ５５の供給電圧が低下したときには、電圧検出部５６がバッテリ５５から供給される電圧を遮断するので、供給電圧が低下したことによる液晶表示パネル１３の表示の乱れを防止することができる。
【０１００】
なお、第１の実施の形態においても、例えば、スイッチングレギュレータ２の出力端に、電圧検出部５６を備える構成としてもよい。
【０１０１】
［実施の形態３］
第１の実施の形態および第２の実施の形態では、イグニッションがオンであるときには、ドット反転駆動を行い、イグニッションがオフになったときに、ソースライン反転駆動に切り替える。これに対し、第３の実施の形態では、イグニッションがオンの場合もオフの場合も、同じ駆動態様で液晶表示パネルを駆動する。すなわち、イグニッションのオン、オフが切り替えられても、駆動態様を切り替えない。
【０１０２】
本発明の第３の実施の形態の液晶表示装置は、第１の実施の形態と同様に、オフ時電源１と、液晶表示モジュール１０とを備え、液晶表示モジュール１０は、スイッチングレギュレータ２と、タイミングコントローラ３と、ＤＣ−ＤＣコンバータ４と、コモン電極用電圧発生部５と、階調特性決定用電圧発生部６と、液晶表示パネル部７とを備える（図１参照）。また、タイミングコントローラ３は、第１の実施の形態と同様に、状態検知回路４１と、オフ時信号生成部４２と、信号切り替え部４５とを備える（図３参照）。以下、図１および図３を参照して、本発明の第３の実施の形態について説明する。ただし、第３の実施の形態では、液晶表示パネル部７の構成、および、タイミングコントローラ３によって生成される、極性制御信号が第１の実施の形態と異なる。
【０１０３】
第３の実施の形態では、タイミングコントローラ３は、２つの信号によって、各画素の極性を制御する。この信号をＰＯＬ１，ＰＯＬ２と記す。ソースドライバ１１は、ＰＯＬ１，ＰＯＬ２に基づいて、各画素の極性を制御する。なお、イグニッションがオフであるときに内部信号生成部４４（図３参照）によって生成されるＰＯＬ１，ＰＯＬ２に関しては、符号“ｉ”を付してｉＰＯＬ１，ｉＰＯＬ２と記し、イグニッションがオンであるときにオン時信号生成部４６（図３参照）によって生成されるＰＯＬ１，ＰＯＬ２に関しては符号“ｉ”を付さずに表記する。
【０１０４】
以下、イグニッションがオフであるときに、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２を生成する場合を例にして説明するが、イグニッションがオンであるときに、オン時信号生成部４６が、ＰＯＬ１，ＰＯＬ２を生成する態様は、ｉＰＯＬ１，ｉＰＯＬ２の生成態様と同様である。また、ｉＰＯＬ１，ｉＰＯＬ２が入力されるときのソースドライバ１１の極性制御と、ＰＯＬ１，ＰＯＬ２が入力されるときのソースドライバ１１の極性制御は同様である。
【０１０５】
また、第１の実施の形態と同様に、自走発振回路４３、内部信号生成部４４（図３参照）はそれぞれ、ｉＤＣＬＫ，ｉＳＴＢ，ゲートドライバ用選択期間制御信号を生成し、オン時制御信号４６は、ＤＣＬＫ，ＳＴＢ，ゲートドライバ用選択期間制御信号を生成する。以下の説明では、イグニッションがオフである場合を例に説明するので、ｉＳＴＢ、ｉＤＣＬＫを用いて説明するが、イグニッションがオンのときにＳＴＢ、ＤＣＬＫを生成する態様は、ｉＳＴＢ、ｉＤＣＬＫと同様である。
【０１０６】
図１１は、第３の実施の形態における液晶表示パネル１３およびソースドライバ１１の構成例を示す説明図である。以下の説明では、液晶表示パネル１３がＲ（赤色），Ｇ（緑色），Ｂ（青色）の画素を備えるカラー表示パネルである場合を例にして説明するが、液晶表示パネル１３はグレースケールの表示パネルであってもよい。第３の実施の形態において、ソースドライバ１１は、液晶表示パネル１３に設けられたソースラインＳ１〜Ｓｎ＋１の電位を制御する。ソースドライバ１１は、電位設定部６１と、出力切替スイッチ部（以下、単にスイッチ部と記す。）６２とを備える。
【０１０７】
以下の説明では、ソースドライバ１１（具体的には、電位設定部６１）に、階調特性決定用電圧発生部６から、電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７が供給される場合を例にして説明する。Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７は、階調電圧に相当する。Ｖ０〜Ｖ８は、コモン電極の電位ＶＣＯＭより高い電圧であり、Ｖ９〜Ｖ１７はＶＣＯＭより低い電圧である。ここでは、Ｖ１７＜Ｖ１６＜・・・＜Ｖ９＜ＶＣＯＭ＜Ｖ８＜Ｖ７＜・・・＜Ｖ０であるとする。Ｖ０〜Ｖ８は、正極性の表示のための電圧であり、電位設定部６１は、これを分圧して、例えば、正極性における６４階調の表示を行う。また、Ｖ９〜Ｖ１７は、負極性の表示のための電圧であり、電位設定部６１は、これを分圧して、例えば、負極性における６４階調の表示を行う。ただし、階調特性決定用電圧発生部６が正極性、負極性の表示のために供給する電圧はそれぞれ９種類に限定されず、また、階調数も６４階調に限定されない。
【０１０８】
電位設定部６１は、タイミングコントローラ３から入力される制御信号に従って、データ信号を取り込み、データ信号が示す画素値に応じた電位を出力する。電位設定部６１の電位出力端の数をｎ個とし、それぞれをＤ１〜Ｄｎで表す。
【０１０９】
また、液晶表示パネル１３の各行において、各画素は、Ｒ，Ｇ，Ｂの順に繰り返し並んでいて、１行分の画素に対応するデータ信号は、左側の画素に応じたデータ信号（画素値）から順に電位設定部６１に入力される。図１２は、電位設定部６１が１行分のデータ信号を順に取り込むタイミングの例を示すタイミングチャートである。電位設定部６１は、タイミングコントローラ３の自走発振回路４３から入力される制御信号ｉＤＣＬＫに従って、画像１行分のデータ信号を左側の画素の信号から順に取り込む。ｉＤＣＬＫ（およびＤＣＬＫ）は、ソースドライバ１１に対する画像取り込みを指示する制御信号であるということができる。電位設定部６１は、ｉＤＣＬＫの立ち上がりエッジで、３画素分のデータ信号を取り込む。図１２に示すように、最初のｉＤＣＬＫの立ち上がりエッジで、電位設定部６１は、１行分のデータ信号における１番左の画素値Ｒ１、左から２番目の画素値Ｇ１、および左から３番目の画素値Ｂ１を取り込み、電位設定部６１が備えるレジスタ（図示略）に記憶させる。次のｉＤＣＬＫの立ち上がりエッジで、電位設定部６１は、左から４番目の画素値Ｒ２、左から５番目の画素値Ｇ２、および左から６番目の画素値Ｂ２を取り込み、同様にレジスタに記憶させる。同様の動作を繰り返し、電位設定部６１は、画像１行分のデータ信号をレジスタに記憶させる。また、上記のように、データ信号がＲＧＢ並列に入力される入力態様の他に、ＲＧＢ信号がシリアルに入力され、タイミングコントローラ３の自走発振回路４３からのクロック信号ｉＤＣＬＫに従い電位設定部６１がシリアルにデータをラッチすることにより、１行分のデータを記憶する入力態様であってもよい。所謂、ＲＧＢインタフェース、ＲＳＤＳインタフェース、ＣＰＵインタフェース等、インタフェースによらず、１行のデータはＲＧＢの並びで保存される。
【０１１０】
電位設定部６１は、この１行分のデータ信号の取り込みを、タイミングコントローラ３の制御に従い、１行分の選択期間内に行い、次の選択期間で、１行分の各データ信号に応じた電位を電位出力端Ｄ１〜Ｄｎから出力する。電位設定部６１は、タイミングコントローラ３から入力される制御信号ｉＳＴＢに従って電位出力を行う。図１３は、ｉＳＴＢの変化を示す説明図である。ｉＳＴＢの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル１３における１行の選択期間である。自走発振回路４３は、この選択期間内に、画像１行分のデータ信号の取り込みを指示するｉＤＣＬＫをスイッチ４７を介してソースドライバ１１に入力し、電位設定部６１は、１行分のデータ信号をレジスタに記憶させる。そして、電位設定部６１は、ｉＳＴＢの立ち上がりエッジで、レジスタに記憶させた１行分のデータ信号を、電位設定部６１が備えるラッチ部（図示略）に転送する。このとき、電位設定部６１は、１行分の各画素のデータ信号の並びを変更することなく、ラッチ部に転送する。従って、左端の電位出力端Ｄ１に対応するラッチ部には、左端の画素の画素値が転送される。他の画素のラッチ部に関しても同様である。電位設定部６１は、ｉＳＴＢの立ち下がりエッジで、ラッチ部に記憶させた１行分の各画素の画素値に応じて、電位出力端Ｄ１〜Ｄｎから電位を出力する。電位設定部６１は、１選択期間内で、一つの電位出力端からは、その電位出力端に対応するラッチ部に記憶された画素値に応じた電位のみを出力するので、１選択期間内で他の画素値に応じた電位に出力電位が切り替えられることはない。
【０１１１】
このように、順次入力された１行分の画素のデータ信号の並びに応じて、各電位出力端Ｄ１〜Ｄｎから対応する画素の画素値に応じた電位が出力される。
【０１１２】
また、電位設定部６１は、タイミングコントローラ３の内部信号生成部４４から入力される制御信号ｉＰＯＬ１に応じて、各電位出力端Ｄ１〜Ｄｎから出力する電位を、ＶＣＯＭより高い電位か、またはＶＣＯＭより低い電位に制御する。ｉＰＯＬ１は、電位設定部６１の個々の電位出力端の電位をＶＣＯＭより高くするか低くするかを制御する制御信号である。内部信号生成部４４は、１フレーム内で、選択期間毎にｉＰＯＬ１のレベルをハイレベル、ローレベルに交互に切り替える。
【０１１３】
電位設定部６１は、ｉＰＯＬ１がハイレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位とする。また、電位設定部６１は、ｉＰＯＬ１がローレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位とする。Ｖ０〜Ｖ８やＶ９〜Ｖ１７から分圧して生成した電位のうちいずれの電位を出力するかは、電位出力端に対応するラッチ部に記憶された画素値に応じて決定する。
【０１１４】
スイッチ部６２は、電位設定部６１の電位出力端と同数の入力端と、その入力端数よりも１つ多いスイッチ出力端とを備える。すなわち、スイッチ部６２は、ｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個のスイッチ出力端Ｏ１〜Ｏｎ＋１とを備える。以下、スイッチ出力端を単に出力端と記す。
【０１１５】
各入力端Ｉ１〜Ｉｎは、電位設定部６１の電位出力端Ｄ１〜Ｄｎと一対一に対応し、個々に対応する電位出力端に接続される。例えば、Ｉ１は、Ｄ１に接続される。他の入力端に関しても同様である。
【０１１６】
また、ｎ個の入力端のうちの任意の入力端をＩｋとすると（ただし、１≦ｋ≦ｎ）、入力端Ｉｋは、対応する電位出力端（Ｄｋとする。）から入力される電位を、出力端Ｏｋ，Ｏｋ＋１のいずれかから出力する。具体的には、入力端Ｉｋは、第１トランジスタ６３（図１１参照）の第１端子に接続され、その第１トランジスタ６３の第２端子が出力端Ｏｋに接続される。同様に、入力端Ｉｋは、第２トランジスタ６４（図１１参照）の第１端子に接続され、その第２トランジスタ６４の第２端子が出力端Ｏｋ＋１に接続される。第１トランジスタ６３および第２トランジスタ６４は、いずれも、第１端子、第２端子の他に、第３端子を備え、第３端子にハイレベルの信号（電圧）が入力されると、第１端子と第２端子との間を導通状態とし、第３端子にローレベルの信号（電圧）が入力されると、第１端子と第２端子と間を非導通状態とする。
【０１１７】
また、各第１トランジスタ６３の第３端子には、内部信号生成部４４からスイッチ４７（図３参照）を介して、制御信号ｉＰＯＬ２が入力される。さらに、スイッチ部６２は、信号反転部６５を備える。信号反転部６５には、内部信号生成部４４からスイッチ４７（図３参照）を介して、ｉＰＯＬ２が入力される。信号反転部６５は、入力されたｉＰＯＬ２がハイレベルであればローレベルに反転し、入力されたｉＰＯＬ２がローレベルであればハイレベルに反転する。そして、信号反転部６５は、反転後のｉＰＯＬ２を各第２トランジスタ６４の第３端子に入力する。
【０１１８】
従って、内部信号生成部４４から入力されるｉＰＯＬ２がハイレベルである場合、各第１トランジスタ６３の第３端子にはハイレベルのｉＰＯＬ２が入力され、各第２トランジスタ６４の第３端子にはローレベルのｉＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと導通状態になり、出力端Ｏｋ＋１とは非導通状態になる。よって、電位設定部６１の電位出力端Ｄｋから出力される電位は、スイッチ部６２の出力端Ｏｋから出力される。
【０１１９】
一方、内部信号生成部４４から入力されるｉＰＯＬ２がローレベルである場合、各第１トランジスタ６３の第３端子にはローレベルのｉＰＯＬ２が入力され、各第２トランジスタ６４の第３端子にはハイレベルのｉＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと非導通状態になり、出力端Ｏｋ＋１とは導通状態になる。よって、電位設定部６１の電位出力端Ｄｋから出力される電位は、スイッチ部６２の出力端Ｏｋ＋１から出力される。
【０１２０】
すなわち、ｉＰＯＬ２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを制御する制御信号である。なお、ＰＯＬ２に関しても同様である。
【０１２１】
なお、スイッチ部６２は、模式的に図１４のように表すこともできる。図１４では、内部信号生成部４４から入力されるｉＰＯＬ２がハイレベルであり、各入力端Ｉｋが出力端Ｏｋと接続されている場合を示している。
【０１２２】
第３の実施の形態における液晶表示パネル１３も、第１および第２の実施の形態と同様に、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１１において図示略）との間にＴＮ液晶（図示略）を挟持し、その液晶を、画素電極２１とコモン電極との電位差に応じた状態に変化させ、画像を表示する。また、液晶表示パネル１３は、ノーマリホワイトである。液晶表示パネル１３は、１対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間にＴＮ液晶が注入される。
【０１２３】
図１１に示す例では、液晶表示パネル１３の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。図１１において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【０１２４】
第３の実施の形態では、液晶表示パネル１３は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。本例では、画素電極の列数がｎ列であり、ソースラインの本数がｎ＋１である場合を示す。各ソースラインをＳ１〜Ｓｎ＋１と表す。
【０１２５】
個々のソースラインは、それぞれスイッチ部６２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部６２の出力端に接続される。
【０１２６】
各画素電極２１には、第１の実施の形態と同様に、アクティブ素子（ここではＴＦＴとする。）２２が設けられ、各画素電極２１はＴＦＴを介して、ソースラインやゲートラインに接続される。ただし、第３の実施の形態では、奇数番目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の左側に設けられ、画素電極２１とその左側のソースラインと接続させる。一方、偶数行目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の右側に設けられ、画素電極２１とその右側のソースラインとを接続させる（図１１参照）。ただし、ここでは便宜的に、奇数行目のＴＦＴを画素電極の左側に設け、偶数行目のＴＦＴを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、ＴＦＴの位置自体は任意でよい。
【０１２７】
また、液晶表示パネル１３は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインＧ１，Ｇ２，Ｇ３，・・・を備える。図１１では、４行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。例えば、図１１に示すゲートラインＧ１は、１行目の各画素電極のＴＦＴ２２のゲートに接続される。
【０１２８】
第１の実施の形態と同様に、ＴＦＴのゲート、ソース、ドレインにそれぞれ、ゲートライン、ソースライン、画素電極が接続される。
【０１２９】
液晶表示パネル１３に設けられる各アクティブ素子２２には、例えば、アモルファスシリコンが適用される。また、各アクティブ素子２２を含めソースドライバ１１には、例えば、低温ポリシリコンを適用してもよい。
【０１３０】
車両のイグニッションがオフであるときには、タイミングコントローラ３の自走発振回路４３がｉＤＣＬＫを電位設定部６１に入力し、内部信号生成部４４がｉＰＯＬ１，ｉＳＴＢを電位設定部６１に入力し、ｉＰＯＬ２をスイッチ部６２に入力することにより、ソースドライバ１１を制御する。なお、イグニッションがオンであるときには、オン時信号生成部４６が、ＰＯＬ１，ＤＣＬＫ、ＳＴＢを電位設定部６１に入力し、ＰＯＬ２をスイッチ部６２に入力することにより、ソースドライバ１１を制御する。ただし、イグニッションがオフのときのｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２のレベルの変動のさせ方と、イグニッションがオンのときのＳＴＢ、ＰＯＬ１，ＰＯＬ２のレベルの変動のさせ方は同じであるので、ここでは、イグニッションがオフになっているときの内部信号生成部４４に関して説明する。イグニッションがオンになっているときのオン時信号生成部４６の動作も同様である。
【０１３１】
内部信号生成部４４は、ｉＳＴＢで選択期間を規定し、電位設定部６１はｉＤＣＬＫを利用して１行分のデータ信号をレジスタに取り込む。そして、内部信号生成部４４は、ｉＳＴＢを立ち上げることで、電位設定部６１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ｉＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部６１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【０１３２】
また、内部信号生成部４４は、選択期間毎にｉＰＯＬ１，ｉＰＯＬ２のそれぞれのレベルを、ハイレベル、ローレベルに交互に切り替える。
【０１３３】
ただし、内部信号生成部４４は、奇数行選択時のｉＰＯＬ１のレベルおよび偶数行選択時のｉＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部４４が、奇数行選択時にｉＰＯＬ１をハイレベルにして、偶数行選択時にｉＰＯＬ１をローレベルにしたとする。次のフレームでは、内部信号生成部４４は、奇数行選択時にｉＰＯＬ１をローレベルにして、偶数行選択時にｉＰＯＬ１をハイレベルにする。このように内部信号生成部４４は、フレーム毎にＰＯＬ１のレベルの設定態様を切り替える。
【０１３４】
さらに、内部信号生成部４４は、フレームに依らず、奇数行選択時にはｉＰＯＬ２のレベルをハイレベルにし、偶数行選択時にはｉＰＯＬ２のレベルをローレベルにする。
【０１３５】
次に、動作について説明する。
イグニッションがオフになっているときの、オフ時電源１、スイッチングレギュレータ２、ＤＣ−ＤＣコンバータ４、コモン電極用電圧発生部５、階調特性決定用電圧発生部６（図１参照）の動作、および、状態検知回路４１、信号切替部４５、自動発振回路４３（図３参照）の動作は、第１の実施の形態と同様である。従って、状態検知回路４１が、イグニッションがオフであると判定し、その判定結果を自走発振回路４３およびスイッチ４７（図３参照）に入力する。この結果、自走発振回路４３はｉＤＣＬＫを生成し、内部信号生成部４４は、液晶表示パネル１３全面を黒色（インストルメントパネルと同色）にするデータ信号と、制御信号ｉＳＴＢ、ゲートドライバ用選択期間制御信号、ｉＰＯＬ１，ｉＰＯＬ２を生成する。これらの各信号は、スイッチ４７を介して液晶表示パネル部７に入力される。また、オン時信号生成部４６は、信号を生成しない。
【０１３６】
図１５は、内部信号生成部４４がスイッチ４７を介してソースドライバ１１に入力する制御信号ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２と、スイッチ部６２の出力端の電位との関係を示す説明図である。ここでは、内部信号生成部４４が奇数行選択時にＰＯＬ１をハイレベルとし偶数行選択時にＰＯＬ１をローレベルとするフレームを例にして説明する。
【０１３７】
内部信号生成部４４は、フレーム内で最初のｉＳＴＢの立ち上げを行う。また、内部信号生成部４４は、第１行（奇数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１，ｉＰＯＬ２もハイレベルに立ち上げる。図１５では、ｉＳＴＢの立ち上がりエッジの直前にｉＰＯＬ１を変化させ、ｉＳＴＢの立ち上がりエッジと立ち下がりエッジとの間でｉＰＯＬ２を変化させる場合を例示している。なお、ｉＰＯＬ１，ｉＰＯＬ２が各選択期間に対応するように変化させれば、ｉＰＯＬ１の変化のタイミングは図１５に示す場合に限定されない。ただし、ｉＰＯＬ２に関しては、電位設定部出力が行の前後の極性を持たない期間（Ｈｉｇｈ−ｚ）を設定し、この期間において変化させる。例えば、ｉＳＴＢの立ち上がりエッジと立ち下がりエッジの期間をＨｉｇｈ−ｚと設定して、この期間で変化させる。この点は、後述の図１８に関しても同様である。
【０１３８】
図１６は、ｉＰＯＬ１，ｉＰＯＬ２がハイレベル時の、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。図１６において、「＋」はＶＣＯＭより高い電位であることを表し、「−」はＶＣＯＭより低い電位であることを表している。後述の図１７、図１９、図２０においても同様である。
【０１３９】
電位設定部６１（図１１参照）は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。このとき、電位設定部６１は、データの取り込み順に従って、データをラッチ部に転送する。すなわち、最初に入力した１番左の画素のデータは、一番左の電位出力端Ｄ１に対応するラッチ部に転送し、左から２番目の画素のデータは、左から２番目の電位出力端Ｄ２に対応するラッチ部に転送する。他の画素のデータに関しても同様である。
【０１４０】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がハイレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位に設定する。
【０１４１】
以上のように、ｉＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【０１４２】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１４３】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はハイレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端（Ｉ（２ｊ−１）と記す）は、それぞれ、左から奇数番目の出力端（Ｏ（２ｊ−１）と記す）と導通状態となる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１６参照）。
【０１４４】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図１５、図１６参照）。
【０１４５】
また、ｉＰＯＬ２がハイレベルになっているので、スイッチ部６２における左から偶数番目の入力端（Ｉ（２ｊ）と記す）は、それぞれ、左から偶数番目の出力端（Ｏ（２ｊ）と記す）と導通状態となる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図１６参照）。
【０１４６】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図１５、図１６参照）。
【０１４７】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１４８】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。例えば、第１行の左端の画素電極は、ソースラインＳ１と等電位になる。
【０１４９】
電位設定部６１は、選択期間の間、各電位出力端の出力電位を、別の画素のデータに応じた電位に変更することはなく、選択期間の間、電位の出力状態を変更せずに維持する。
【０１５０】
次に、内部信号生成部４４が、ｉＳＴＢを再度立ち上げる。また、内部信号生成部４４は、第２行（偶数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１，ｉＰＯＬ２をハイレベルからローレベルに変化させる（図１５参照）。
【０１５１】
図１７は、ｉＰＯＬ１，ｉＰＯＬ２がローレベル時の、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１５２】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。この動作は、１行目の選択時と同様である。
【０１５３】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がローレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位に設定する。
【０１５４】
以上のように、ｉＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１５５】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１５６】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はローレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１７参照）。
【０１５７】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図１５、図１７参照）。
【０１５８】
また、ｉＰＯＬ２がローレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図１７参照）。
【０１５９】
よって、第２行選択時において、スイッチ部６２における左から奇数番目の各出力端は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図１５、図１７参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１６０】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１６１】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。例えば、第２行の左端の画素電極は、ソースライン２と等電位となる。
【０１６２】
以上の説明から分かるように、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより高い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより低い電位のままである。
【０１６３】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１６４】
従って、このフレームにおいて、左から奇数番目のソースライン（図１１で実線で示したソースライン）は、ＶＣＯＭより高い電位で維持される。また、左から偶数番目のソースライン（図１１で破線で示したソースライン）は、ＶＣＯＭより低い電位で維持される。このため、消費電力を低減することができる。
【０１６５】
このフレームの動作の結果、各画素の極性は、図５に示すようになる。すなわち、奇数行目では、正極性、負極性、正極性、負極性、・・・となり、偶数行目では、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で、極性が異なる。図１１内で示した＋，−は、このときの極性を表している。
【０１６６】
次のフレームでは、内部信号生成部４４は、最初の選択期間でｉＰＯＬ１をローレベルとし、以降、選択期間毎にｉＰＯＬ１のレベルを切り替える。他の動作に関しては、前述のフレームにおける動作と同様である。図１８は、この場合における制御信号ｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２と、スイッチ部６２の出力端の電位との関係を示す説明図である。
【０１６７】
内部信号生成部４４は、フレーム内で最初のｉＳＴＢ立ち上げを行う。また、内部信号生成部４４は、第１行（奇数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１をローレベルにする。また、ｉＰＯＬ２に関しては、前のフレームと同様に、ハイレベルに立ち上げる（図１８参照）。
【０１６８】
図１９は、ｉＰＯＬ１がローレベルでｉＰＯＬ２がハイレベルのときの、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１６９】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。この動作は、前のフレームで説明した動作と同様である。
【０１７０】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がローレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位に設定する。
【０１７１】
以上のように、ｉＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１７２】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。この点は、前のフレームと同様である。
【０１７３】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はハイレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から奇数番目の出力端Ｏ（２ｊ−１）と導通状態となる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１９参照）。
【０１７４】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１８、図１９参照）。
【０１７５】
また、ｉＰＯＬ２がハイレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図１９参照）。
【０１７６】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１８、図１９参照）。
【０１７７】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１７８】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。
【０１７９】
次に、内部信号生成部４４が、ｉＳＴＢを再度立ち上げる。また、内部信号生成部４４は、第２行（偶数行）の選択期間における制御として、ｉＳＴＢの立ち上げに併せて、ｉＰＯＬ１をローレベルからハイレベルに変化させ、ｉＰＯＬ２をハイレベルからローレベルに変化させる（図１８参照）。
【０１８０】
図２０は、ｉＰＯＬ１がハイレベルでｉＰＯＬ２がローレベルのときの、電位設定部６１の電位出力端とスイッチ部６２の出力端とソースラインとの対応関係を示す説明図である。
【０１８１】
電位設定部６１は、ｉＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。
【０１８２】
ｉＳＴＢが立ち下がると、電位設定部６１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ここでは、１行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。ただし、ｉＰＯＬ１がハイレベルであるので、電位設定部６１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位に設定し、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位に設定する。
【０１８３】
以上のように、ｉＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【０１８４】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位設定部６１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１８５】
また、ｉＳＴＢの立ち下がり時において、ｉＰＯＬ２はローレベルになっている。従って、スイッチ部６２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部６２における左から偶数番目の出力端は、電位設定部６１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図２０参照）。
【０１８６】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１８、図２０参照）。
【０１８７】
また、ｉＰＯＬ２がローレベルになっているので、スイッチ部６２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部６２における左から奇数番目の出力端は、電位設定部６１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部６２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図２０参照）。
【０１８８】
よって、第２行選択時において、スイッチ部６２における左から奇数番目の各出力端は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１８、図２０参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１８９】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１９０】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。
【０１９１】
以上の説明からわかるように、本フレームにおいて、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより低い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより高い電位のままである。
【０１９２】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１９３】
従って、このフレームにおいて、左から奇数番目のソースラインは、ＶＣＯＭより低い電位で維持される。また、左から偶数番目のソースラインは、ＶＣＯＭより高い電位で維持される。このため、消費電力を低減することができる。
【０１９４】
このフレームの動作の結果、各画素の極性は、図６に示すようになる。すなわち、奇数行目では、負極性、正極性、負極性、正極性、・・・となり、偶数行目では、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で、極性が異なる。
【０１９５】
以降、図１５で例示したフレームの動作と、図１８で例示したフレームの動作とを交互に繰り返す。フレーム毎に、図５に示す極性と、図６に示す極性とに切り替わるので、同一画素の極性をフレーム毎に反転することができる。
【０１９６】
また、以上の説明では、イグニッションがオフのときに内部信号生成部４４が生成するｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２に基づいて極性の制御を行う動作を示した。このとき、内部信号生成部４４は、画像全体を黒色とするデータ信号を生成するので、選択行の色は黒色に制御され、液晶表示パネル１３は、全面が黒色の画像を表示する。この結果、第１の実施の形態と同様に、液晶表示パネル１３とインストルメントパネルの外面部との境界を目立たなくしたり、パターン配線が視認されることを防止したりして、インストルメントパネルのデザイン性を向上させることができる。なお、インストルメントパネルの色がグレーである場合には、画像全体をグレーとするデータ信号を生成すればよい。
【０１９７】
イグニッションがオンになっているときには、状態検知回路４１が、イグニッションがオンであると判定し、その判定結果を自走発振回路４３およびスイッチ４７（図３参照）に入力する。この結果、オフ時信号生成部４２は、信号を生成しない。また、オン時信号生成部４６は、外部システムから入力される画像のデータ信号から、液晶表示パネル１３に表示させる画像（例えば、車両の速度を示す画像）のデータ信号を生成する。また、オン時信号生成部４６は、ＤＣＬＫ、ＳＴＢ、ゲートドライバ用選択期間制御信号、ＰＯＬ１，ＰＯＬ２を生成する。これらの各信号は、スイッチ４７を介して液晶表示パネル部７に入力される。
【０１９８】
オン時信号生成部４６が、各フレームにおいてＳＴＢ，ＰＯＬ１，ＰＯＬ２のレベルを切り替える態様は、イグニッションがオフのときのｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２のレベル切替態様と同様である。従って、イグニッションがオンのときに、ＳＴＢ，ＰＯＬ１，ＰＯＬ２に基づいてソースドライバ１１が液晶表示パネル１３を駆動したときの各画素の極性は、イグニッションがオフのときと同様である。よって、イグニッションがオンのときにも、隣接する画素同士で逆極性とし、各画素の極性をフレーム毎に反転させつつ、速度や燃料残量等を示す具体的な画像を表示する。
【０１９９】
第３の実施の形態においても、イグニッションがオフのときには、液晶表示パネル１３に、全面が黒色またはグレーとなる画像を表示させるので、インストルメントパネルと液晶表示パネル１３との境界を目立たなくし、また、パターン配線が視認されないようにすることができ、インストルメントパネルのデザイン性を向上させることができる。
【０２００】
また、第３の実施の形態によれば、フレーム内で、個々のソースラインの電位は、ＶＣＯＭより高い電位のまま、あるいは、ＶＣＯＭより低い電位のまま保たれる。よって、消費電力を低減しつつ、同じ極性の画素の連続数が少なくなるようにして（上記の例では、隣り合う画素が互いに異なる極性になるようにして）液晶表示パネルを駆動することができる。
【０２０１】
また、画素電極は、行毎に、どちら側のソースラインに接続されるかが定められている。そして、スイッチ部６２は、電位設定部６１の出力端を、画素電極に接続されるソースラインに連なる出力端に接続させる。そして、選択期間内で、電位設定部６１の出力端に関する接続状態の変更を行わない。従って、入力された１行分のデータ内に含まれる各画素のデータの順番を変更することなく、そのままラッチ部に転送し、各画素のデータに応じた電位を出力することができる。
【０２０２】
また、選択期間内で、電位設定部６１の出力端に関する接続状態の変更を行わないので、ソースラインを所望の電位に設定するための時間を選択期間内で十分に確保できる。
【０２０３】
また、消費電力を低減することができるので、駆動装置１の発熱を抑えることができる。例えば、倍速駆動や、４倍速駆動等の方法で液晶表示パネル１３を駆動したとしても、発熱を抑えることができる。
【０２０４】
なお、第３の実施の形態において、奇数番目の行の各画素を右側のソースラインに接続させ、偶数番目の行の各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ３は、この構成に合わせてＰＯＬ１，ＰＯＬ２，ｉＰＯＬ１，ｉＰＯＬ２のレベルを変動させればよい。
【０２０５】
次に、第３の実施の形態の変形例について説明する。第３の実施の形態の変形例では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
【０２０６】
図２１は、本発明の第３の実施の形態の変形例における液晶表示パネルおよびソースドライバの構成例を示す説明図である。本変形例においても、液晶表示パネル１３がカラー表示パネルである場合を例にして説明するが、液晶表示パネル１３はグレースケールの表示パネルであってもよい。
【０２０７】
液晶表示パネル１３は、マトリクス状に配置された複数の画素電極２１と、コモン電極（図２１において図示略）との間にＴＮ液晶（図示略）を挟持する。液晶表示パネル１３の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。液晶表示パネル１３は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。個々のソースラインＳ１〜Ｓｎ＋１は、それぞれスイッチ部６２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部６２の出力端に接続される。
【０２０８】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。この点は、他の実施の形態と同様である。以下、アクティブ素子２２がＴＦＴである場合を例にする。
【０２０９】
第３の実施の形態の変形例では、画素電極２１のそれぞれの行を、連続する複数行毎に１つのグループとする。図２１では、連続する２つの行を１つのグループとする場合を示している。ただし、１つのグループとする行数は、２行とは限らず、例えば、連続する３行毎あるいは４行毎に１つのグループとしてもよい。１つのグループとする行数は、画素電極２１の行数をＮとした場合、Ｎ−１以下であればよい。
【０２１０】
以下の説明では、連続する２行毎に１グループとする場合を例にする。よって、画素電極２１の第１行および第２行が１番目のグループとなり、第３行および第４行が２番目のグループとなる。以降の行も同様にグループに分けられる。
【０２１１】
そして、奇数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して左側のソースラインに接続される。奇数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の左側に設けられる。ただし、ＴＦＴ２２の配置位置は、この位置に限定されず、任意でよい。
【０２１２】
偶数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して右側のソースラインに接続される。偶数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の右側に設けられる。ただし、上記の場合と同様に、ＴＦＴの配置位置は、この位置に限定されず、任意でよい。
【０２１３】
電位設定部６１およびスイッチ部６２の動作は、上述の第３の実施の形態と同様である。ただし、ＰＯＬ１、ＰＯＬ２、ｉＰＯＬ１、ｉＰＯＬ２のレベルの切り替え態様は、第３の実施形態と異なる。
【０２１４】
本変形例においても、ゲートドライバ１２（図２１において図示略、図１参照）は、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位ＶＧＨに設定し、選択していないゲートラインを非選択時電位ＶＧＬに設定する。従って、各グループ内のそれぞれの行が１行ずつ選択される。
【０２１５】
車両のイグニッションがオフになっているとき、オフ時信号生成部４２（自走発振回路４３、内部信号生成部４４、図３参照）は、スイッチ４７を介して、ｉＰＯＬ１，ｉＰＯＬ２，ｉＤＣＬＫ，ｉＳＴＢをソースドライバ１１に入力することにより、ソースドライバ１１を制御する。同様に、車両のイグニッションがオンになっているとき、オン時信号生成部４６（図３参照）は、スイッチ４７を介して、ＰＯＬ１，ＰＯＬ２，ＤＣＬＫ，ＳＴＢをソースドライバ１１に入力することにより、ソースドライバ１１を制御する。
【０２１６】
本変形例におけるＤＣＬＫ，ＳＴＢ，ｉＤＣＬＫ，ｉＳＴＢの生成態様は、第３の実施の形態と同様である。すなわち、タイミングコントローラ３は、ＳＴＢあるいはｉＳＴＢでソースドライバ１１に対して選択期間を規定し、電位設定部６１は、ＤＣＬＫあるいはｉＤＣＬＫを利用して１行分のデータ信号をレジスタに取り込ませる。そして、タイミングコントローラ３は、ＳＴＢあるいはｉＳＴＢを立ち上げることで、電位設定部６１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ＳＴＢあるいはｉＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部６１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【０２１７】
以下の説明では、イグニッションがオフである場合を例にして説明するので、ｉＰＯＬ１，ｉＰＯＬ２等を用いて説明するが、イグニッションがオンのときにＰＯＬ１，ＰＯＬ２等を生成する態様は、ｉＰＯＬ１，ｉＰＯＬ２等と同様である。
【０２１８】
本変形例では、内部信号生成部４４は、１フレーム内で、グループ毎にｉＰＯＬ１，ｉＰＯＬ２のレベルをハイレベル、ローレベルに交互に切り替える。
【０２１９】
ただし、内部信号生成部４４は、奇数番目のグループの各行が１行ずつ選択されるときのｉＰＯＬ１のレベルおよび偶数番目のグループの各行が１行ずつ選択されるときのｉＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部４４が、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をローレベルにしたとする。次のフレームでは、内部信号生成部４４は、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１をローレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ１のレベルをハイレベルにする。
【０２２０】
さらに、内部信号生成部４４は、フレームに依らず、奇数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ２のレベルをハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにｉＰＯＬ２のレベルをローレベルにする。
【０２２１】
次に、動作について説明する。
まず、奇数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、奇数番目のグループの選択期間と記す）でｉＰＯＬ１をハイレベルにして、偶数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、偶数番目のグループの選択期間と記す）でｉＰＯＬ１をローレベルにするフレームについて説明する。図２２は、このフレームにおけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図である。
【０２２２】
奇数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１，ｉＰＯＬ２をそれぞれハイレベルに設定する（図２２参照）。従って、奇数番目のグループの選択期間内で、各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２をともにハイレベルにする選択期間での動作と同様である。従って、図１６に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から奇数番目の出力端Ｏ１，Ｏ３，Ｏ５，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０２２３】
また、偶数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１，ｉＰＯＬ２をそれぞれローレベルに設定する（図２２参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１，ｉＰＯＬ２をともにローレベルにする選択期間での動作と同様である。従って、図１７に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０２２４】
よって、このフレーム内では、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０２２５】
以上のフレームの動作の結果、各画素の極性は、図２３に示すようになる。すなわち、奇数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となる。図２１内で示した＋，−は、このときの極性を表している。
【０２２６】
次に、奇数番目のグループの選択期間でｉＰＯＬ１をローレベルにして、偶数番目のグループの選択期間でｉＰＯＬ１をハイレベルにするフレームについて説明する。図２４は、このフレームにおけるｉＳＴＢ，ｉＰＯＬ１，ｉＰＯＬ２の例を示す説明図である。
【０２２７】
奇数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１をローレベルにして、ｉＰＯＬ２をハイレベルに設定する（図２４参照）。従って、奇数番目のグループの選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１をローレベルとしｉＰＯＬ２をハイレベルとする選択期間での動作と同様である。従って、図１９に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から奇数番目の出力端Ｏ１，Ｏ２，Ｏ３，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０２２８】
また、偶数番目のグループの選択期間では、内部信号生成部４４は、ｉＰＯＬ１をハイレベルにして、ｉＰＯＬ２をローレベルに設定する（図２４参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第３の実施の形態において、内部信号生成部４４がｉＰＯＬ１をハイレベルとしｉＰＯＬ２をローレベルとする選択期間での動作と同様である。従って、図２０に示す場合と同様に、電位設定部６１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部６２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部６１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部６２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０２２９】
よって、このフレーム内でも、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０２３０】
以上のフレームの動作の結果、各画素の極性は、図２５に示すようになる。すなわち、奇数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となる。図２３と図２５との比較からわかるように、同一画素の極性をフレーム毎に反転することができる。
【０２３１】
ここでは、極性の制御に着目して説明したが、内部信号生成部４４は、画面全体が黒色またはグレーとなる画像のデータ信号を生成する。従って、上記のような極性（図２３、図２５参照）で、黒色またはグレーの画面が表示される。
【０２３２】
車両のイグニッションがオンになっていて、オン時信号生成部４６が、ＰＯＬ１，ＰＯＬ２を生成するときにも、上記のｉＰＯＬ１，ｉＰＯＬ２と同様にレベルを切り替える。従って、図２３や図２５に示す極性で、車両速度等を示す具体的な画像が表示される。
【０２３３】
本変形例では、連続する行をグループ化し、同じグループ内に属する縦方向の画素の極性が同極性で連続する点以外は、第３の実施の形態と同様である。よって、本変形例でも、第３の実施の形態と同様の効果が得られる。ただし、第３の実施の形態の方が、隣接する画素同士の極性を全て異なるようにしている点で、本変形例よりも好ましい。
【０２３４】
本変形例では、奇数番目のグループの各画素を左側のソースラインに接続させ、偶数番目のグループの各画素を右側のソースラインに接続させる場合を例に説明したが、奇数番目のグループの各画素を右側のソースラインに接続させ、偶数番目のグループの各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ３は、この構成に合わせてＰＯＬ１，ＰＯＬ２，ｉＰＯＬ１，ｉＰＯＬ２のレベルを変動させればよい。
【０２３５】
なお、第３の実施の形態は、本変形例における個々のグループに属する行を１行だけとした場合に相当する。
【０２３６】
第３の実施形態、およびその変形例において、第２の実施の形態と同様に、液晶表示モジュール１０が、バッテリ５５と、電圧検出部５６と、充電スイッチ５１と、充電スイッチ制御部５３と、電源切替スイッチ５２と、電源切替スイッチ制御部５４（図１０参照）とを備える構成としてもよい。
【産業上の利用可能性】
【０２３７】
本発明は、車載用のノーマリホワイトの液晶表示装置に好適に適用される。
【符号の説明】
【０２３８】
１ イグニッションオフ時電源
２ スイッチングレギュレータ
３ タイミングコントローラ
４ ＤＣ−ＤＣコンバータ
５ コモン電極用電圧発生部
１０ 液晶表示モジュール
１１ ソースドライバ
１２ ゲートドライバ
１３ 液晶表示パネル
４１ 状態検知回路
４２ オフ時信号生成部
４３ 自走発振回路
４４ 内部信号生成部
４５ 信号切り替え部
４６ オン時信号生成部
４７ スイッチ
【特許請求の範囲】
【請求項１】
車両に搭載される液晶表示装置であって、
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルの各ソースラインの電位を設定するソースドライバと、
前記液晶表示パネルのゲートラインを一本ずつ線順次選択するゲートドライバと、
前記車両のイグニッションがオフであるときに電圧を供給するイグニッションオフ時電源と、
前記車両のイグニッションがオンであるかオフであるかを検知する状態検知手段と、
前記車両のイグニッションがオフであると検知されたときに、全体が暗色となる画像のデータ信号と、前記ソースドライバに対して前記液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号と、前記ゲートドライバに対して前記選択期間を規定するゲートドライバ用選択期間制御信号と、前記液晶表示パネルの画素の極性を制御する極性制御信号とを生成するオフ時信号生成手段と、
前記車両のイグニッションがオンであると検知されたときに、外部システムの制御に従って、前記液晶表示パネルに表示させる画像のデータ信号と、前記ソースドライバに対して前記液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号と、前記ゲートドライバに対して前記選択期間を規定するゲートドライバ用選択期間制御信号と、前記液晶表示パネルの画素の極性を制御する極性制御信号とを生成するオン時信号生成手段とを備え、
前記ソースドライバは、前記オフ時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号、または、前記オン時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号に従って、前記液晶表示パネルの各ソースラインの電位を設定し、
前記ゲートドライバは、前記オフ時信号生成手段が生成するゲートドライバ用選択期間制御信号、または、前記オン時信号生成手段が生成するゲートドライバ用選択期間制御信号に従って、前記液晶表示パネルのゲートラインを一本ずつ線順次選択する
ことを特徴とする液晶表示装置。
【請求項２】
イグニッションオフ時電源は、車両のイグニッションがオンであるときに、外部システムから供給される電圧によって充電される
請求項１に記載の液晶表示装置。
【請求項３】
イグニッションオフ時電源が供給する電圧の電圧値を検知し、当該電圧値が、予め定められた閾値未満になったときに、イグニッションオフ時電源が供給する電圧を遮断する電圧検知手段を備える
請求項１または請求項２に記載の液晶表示装置。
【請求項４】
液晶表示パネルは、
マトリクス状に配置され、配置位置に応じたソースラインに接続される複数の画素電極と、
前記複数の画素電極に対向するコモン電極とを含み、
オン時信号生成手段は、車両のイグニッションがオンであると検知されたときに、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成し、
オフ時信号生成手段は、車両のイグニッションがオフであると検知されたときに、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成する
請求項１、２または３に記載の液晶表示装置。
【請求項５】
液晶表示パネルは、
マトリクス状に配置された複数の画素電極と、
前記複数の画素電極に対向するコモン電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを含み、
画素電極の行を１行毎に、または、連続する複数行毎に、１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインにうち前記所定の側とは反対側のソースラインに接続され、
ソースドライバは、
入力されたデータ信号に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段と、
前記複数の電位出力端と一対一に対応し、対応する電位出力端に接続される複数の入力端と、前記複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段とを備え、
前記液晶表示パネルの各ソースラインは、スイッチ手段の対応するスイッチ出力端に接続され、
オフ時信号生成手段およびオン時信号生成手段は、それぞれ、極性制御信号として、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを規定する第１極性制御信号と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれに接続させるかを指示する第２極性制御信号を生成し、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１極性制御信号および第２極性制御信号のレベルを切り替え、
電位出力手段は、第１極性制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、
スイッチ手段は、第２極性制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替える
請求項１、２または３に記載の液晶表示装置。
【請求項６】
前記暗色となる画像のデータ信号がインストルメントパネルの外面部の色と同色となる画像のデータ信号である請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置。
【請求項１】
車両に搭載される液晶表示装置であって、
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルの各ソースラインの電位を設定するソースドライバと、
前記液晶表示パネルのゲートラインを一本ずつ線順次選択するゲートドライバと、
前記車両のイグニッションがオフであるときに電圧を供給するイグニッションオフ時電源と、
前記車両のイグニッションがオンであるかオフであるかを検知する状態検知手段と、
前記車両のイグニッションがオフであると検知されたときに、全体が暗色となる画像のデータ信号と、前記ソースドライバに対して前記液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号と、前記ゲートドライバに対して前記選択期間を規定するゲートドライバ用選択期間制御信号と、前記液晶表示パネルの画素の極性を制御する極性制御信号とを生成するオフ時信号生成手段と、
前記車両のイグニッションがオンであると検知されたときに、外部システムの制御に従って、前記液晶表示パネルに表示させる画像のデータ信号と、前記ソースドライバに対して前記液晶表示パネルの画素の各行の選択期間を規定するソースドライバ用選択期間制御信号と、前記ゲートドライバに対して前記選択期間を規定するゲートドライバ用選択期間制御信号と、前記液晶表示パネルの画素の極性を制御する極性制御信号とを生成するオン時信号生成手段とを備え、
前記ソースドライバは、前記オフ時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号、または、前記オン時信号生成手段が生成する画像のデータ信号、ソースドライバ用選択期間制御信号および極性制御信号に従って、前記液晶表示パネルの各ソースラインの電位を設定し、
前記ゲートドライバは、前記オフ時信号生成手段が生成するゲートドライバ用選択期間制御信号、または、前記オン時信号生成手段が生成するゲートドライバ用選択期間制御信号に従って、前記液晶表示パネルのゲートラインを一本ずつ線順次選択する
ことを特徴とする液晶表示装置。
【請求項２】
イグニッションオフ時電源は、車両のイグニッションがオンであるときに、外部システムから供給される電圧によって充電される
請求項１に記載の液晶表示装置。
【請求項３】
イグニッションオフ時電源が供給する電圧の電圧値を検知し、当該電圧値が、予め定められた閾値未満になったときに、イグニッションオフ時電源が供給する電圧を遮断する電圧検知手段を備える
請求項１または請求項２に記載の液晶表示装置。
【請求項４】
液晶表示パネルは、
マトリクス状に配置され、配置位置に応じたソースラインに接続される複数の画素電極と、
前記複数の画素電極に対向するコモン電極とを含み、
オン時信号生成手段は、車両のイグニッションがオンであると検知されたときに、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成し、
オフ時信号生成手段は、車両のイグニッションがオフであると検知されたときに、１列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように極性制御信号を生成する
請求項１、２または３に記載の液晶表示装置。
【請求項５】
液晶表示パネルは、
マトリクス状に配置された複数の画素電極と、
前記複数の画素電極に対向するコモン電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを含み、
画素電極の行を１行毎に、または、連続する複数行毎に、１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインにうち前記所定の側とは反対側のソースラインに接続され、
ソースドライバは、
入力されたデータ信号に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段と、
前記複数の電位出力端と一対一に対応し、対応する電位出力端に接続される複数の入力端と、前記複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段とを備え、
前記液晶表示パネルの各ソースラインは、スイッチ手段の対応するスイッチ出力端に接続され、
オフ時信号生成手段およびオン時信号生成手段は、それぞれ、極性制御信号として、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを規定する第１極性制御信号と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれに接続させるかを指示する第２極性制御信号を生成し、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１極性制御信号および第２極性制御信号のレベルを切り替え、
電位出力手段は、第１極性制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、
スイッチ手段は、第２極性制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替える
請求項１、２または３に記載の液晶表示装置。
【請求項６】
前記暗色となる画像のデータ信号がインストルメントパネルの外面部の色と同色となる画像のデータ信号である請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１１−１５８７９８（Ｐ２０１１−１５８７９８Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−２１８６０（Ｐ２０１０−２１８６０）
【出願日】平成２２年２月３日（２０１０．２．３）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年２月３日（２０１０．２．３）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
[ Back to top ]