静電容量検出回路
プロセス変数（ＰＲＯＣ．ＶＡＲ．）を検出する回路（１００）は、第１キャパシタ（１０２）および第２キャパシタ（１０４）を含む分圧器（１０６）を備える。静電容量の少なくとも１つは、プロセス変数により変化する。分圧器の両端（１２８、１３０）は被変調電圧（Ｅ１、Ｅ２）を受け取り、分圧器の中央タップ（１０８）は検出器に接続される。検出器は、搬送波周波数範囲成分を表す検出器の出力（１１８）を有する。制御回路（１２０）は検出器出力の関数として被変調電圧のベースバンドの包絡線を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプロセス変数の静電容量式検出回路に関する。
【背景技術】
【０００２】
微細構造の製造プロセスが向上するに伴い、プロセス変数の静電容量式センサは、このような静電容量式センサを含む製品のサイズおよびコストを低減するために、ますます小さいサイズで製作できるようになった。静電容量式センサのサイズが減少するに伴い、静止静電容量（ｒｅｓｔ Ｃａｐａｃｉｔａｎｃｅ）は同様により小さくなりつつある。例えば、約１５ｐＦの静止静電容量を備える静電容量式センサは積層サファイア構造で、静電容量を増加する絶縁油を使用することなく構成できる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような小さな静止静電容量では、静電容量式センサにノイズを結合する浮遊静電容量は静止静電容量に対してより大きくなる。信号対ノイズ比は低下し、ノイズはセンサ出力における全体誤差の大きな部分を占めることになる。また、容量プロセスセンサの精度向上に対する要求が増加している。これらの要求が増すと、静電容量式センサの非線形性がセンサの誤差仕様を制限する。静電容量式センサの精度向上を実現する方法および装置が必要とされる。
【課題を解決するための手段】
【０００４】
プロセス変数を検出する回路が開示される。
【０００５】
回路は、第１および第２キャパシタを含む分圧器を備える。第１および第２キャパシタのうちの少なくとも１つは、ベースバンド周波数範囲においてプロセス変数により変化する静電容量を有する。
【０００６】
分圧器は被変調電圧を受け取る分圧器の両端を有する。被変調電圧は搬送波周波数範囲において変調される。被変調電圧はベースバンドの包絡線を有する。分圧器は検出器の入力部を提供する中央タップ接続部を有する。
【０００７】
回路は検出器出力を提供する検出器を備える。検出器出力は検出器入力の搬送波周波数範囲成分を表す。
【０００８】
回路は制御回路を備える。制御回路は被変調電圧のベースバンド包絡線を検出器出力の関数として制御する。制御回路はベースバンド周波数範囲におけるプロセス変数出力を提供する。
【０００９】
一実施形態では、検出静電容量はプロセス変数に対して非線形に変化する。制御回路は、被変調電圧の少なくとも１つを検出器の出力の非線形制御関数として制御する。非線形制御関数は、プロセス変数に関する非線形性に対してプロセス変数の出力を補償する。
【発明を実施するための最良の形態】
【００１０】
以下に開示される実施形態では、プロセス変数検出回路はプロセス変数を静電容量式に検出する。プロセス変数検出回路は直列に接続した検出キャパシタおよび基準キャパシタを備え、これにより静電容量分圧器を形成している。検出キャパシタはベースバンド周波数におけるプロセス変数の変化を検出する。静電容量分圧器の両端は、搬送波周波数で変調された被変調電圧を受け取る。検出キャパシタと基準キャパシタとの間の接続点は検出器入力を提供する。検出器回路は検出器入力を検出し、検出器出力を提供する。検出器回路は搬送波周波数帯域で動作し、復調された検出器出力を提供する。制御回路は、検出器出力の関数として被変調電圧の振幅を制御する。制御回路はベースバンド周波数のプロセス変数出力を提供する。
【００１１】
低レベルの検出器入力はスイッチに接続されない。検出器は変調周波数範囲内で動作し、変調周波数範囲外のノイズを除去する。一実施形態では、検出キャパシタは非線形であり被変調電圧の１つは、検出キャパシタの非線形性の部分を補償する、検出器出力の非線形関数を備える。回路は閉ループ方式で動作し、被変調電圧の振幅を変化させて検出器入力をゼロに近い平均値にするように作用する。検出器入力は誤差信号を含む。
【００１２】
本出願で用いられる用語「検出器」はベースバンドプロセス変数の変化により変調される搬送波を受け取り、かつ、ベースバンドプロセス変数変化を再生する検出器出力を提供する回路を指す。本出願で用いられる用語「ベースバンド」は、プロセス変数の変化における有用な情報により占められる周波数帯域を指す。本出願で用いられる用語「変調」は、より高い周波数搬送波に対してベースバンド情報を加えることを指す。本出願で用いられる用語「搬送波」はベースバンド周波数より高い、変調のために用いられる周波数を指す。本出願で用いられる用語「包絡線」は、振幅変調された信号の搬送波が含まれるベースバンド変調波形、すなわち、搬送波の波形の連続サイクルのピークを結ぶ曲線を指す。
【００１３】
図１はプロセス変数の静電容量式検出に有効な回路１００のブロック図である。第１キャパシタ１０２は、プロセス変数の関数として変化する静電容量（Ｃｓｅｎｓｅ）を有する。検出されるプロセス変数は、圧力、力、加速度、勾配、温度または静電容量式に検出できる他のプロセス変数であってもよい。第２キャパシタ１０４は、第１キャパシタ１０２により検出されるプロセス変数から実質的に独立している静電容量（Ｃｒｅｆ）を有する。一実施形態では、静電容量Ｃｓｅｎｓｅは検出されるプロセス変数に対して全体的に線形関係を有するが、典型的には少量の非線形性の影響を受ける。プロセス変数に関する有用な情報を保有するプロセス変数（およびＣｓｅｎｓｅ）の変化は、ベースバンド周波数範囲内にある。一実施形態では、ベースバンド周波数範囲は０から４００Ｈｚである。
【００１４】
一実施形態では、キャパシタ１０２、１０４は、構造材料および形状の点では相互に類似に構成され、この結果、望ましくない環境影響に対する第１および第２キャパシタ１０２、１０４の応答は類似または相互に追尾する。別の実施形態では、キャパシタ１０２、１０４は共通の支持構造体で製造され、追尾を強化する。さらに別の実施形態では、第１キャパシタ１０２は圧力を検出し、および相互に直接結合されるサファイア層から形成された共通の支持構造体の第２キャパシタ１０４と共に製造される。
【００１５】
キャパシタ１０２、１０４を直列に接続して、静電容量分圧器１０６を形成している。分圧器接続点１０８は、両キャパシタ１０２、１０４に共通の中央タップである。接続点１０８は検出器回路１１０への検出器入力として作用する。静電容量分圧器１０６の分圧器端の導体１１２は抵抗Ｒ１０を介してスイッチＳＷ３に接続される。分圧器端の導体１１４は抵抗Ｒ１１を介してスイッチＳＷ４に接続される。スイッチＳＷ３、ＳＷ４は単極双投（ｓｉｎｇｌｅ ｐｏｌｅ，ｄｏｕｂｌｅ ｔｈｒｏｗ）固体ＭＯＳスイッチである。スイッチＳＷ３は、分圧器端１１２をライン１２６上のベースバンド電圧Ｅ１または基準電圧ＶＳに交互に接続する。スイッチＳＷ４は、分圧器端１１４をベースバンド電圧Ｅ２または基準電圧ＶＳに交互に接続する。基準電圧ＶＳは電圧測定における基準であり、０ボルトにされる。
【００１６】
スイッチＳＷ３、ＳＷ４は、クロック発生器１１６により生成される駆動クロックＰＨ０により制御される。駆動クロックＰＨ０が第１クロックフェーズ１１５の間において「低」の場合、図示されているとおり分圧器端１１２はスイッチＳＷ３によりＥ１に接続され、分圧器端１１４はＳＷ４によりＶＳに接続される。駆動クロックＰＨ０が、第２クロックフェーズ１１７の間において「高」の場合、分圧器端１１２はスイッチＳＷ３によりＶＳに接続され、分圧器端１１４はＳＷ４によりＥ２に接続される（図示せず）。
【００１７】
スイッチＳＷ３、ＳＷ４は低電圧信号経路でなく高電圧信号経路内にある。低電圧検出器入力１０８に接続されているスイッチはない。この構成は、低電圧信号がスイッチに接続されている静電容量式センサの測定のためのシグマデルタ型アーキテクチャと比較して低ノイズを提供する。
【００１８】
駆動クロックＰＨ０が第１クロックフェーズ１１５の間において「低」の場合、静電容量分圧器１０６はＥ１とＶＳとの間に接続され、駆動クロックＰＨ０が第２クロックフェーズ１１７の間において「高」の場合、静電容量分圧器１０６はＶＳとＥ２との間に接続される。抵抗Ｒ１０、Ｒ１１は駆動クロックフェーズ間の切り換え後のピーク電流を制限する。抵抗Ｒ１０、Ｒ１１はピーク電流を制限するのに十分高い抵抗値を有するが、接続点１０８における検出器の入力電圧が、各クロックフェーズの間にこの入力電圧の最終値を決定するには低い値である。一実施形態では、静電容量ＣｓｅｎｓｅおよびＣｒｅｆは約１５ピコファラッドであり、抵抗Ｒ１０、Ｒ１１は３００オームであり、駆動クロックＰＨ０は１メガヘルツの周波数を有する。駆動クロックのこの周波数は搬送波周波数と呼ぶ。
【００１９】
第１クロックフェーズの間、分圧器１０６は、分圧器端導体１１２、１１４間の電圧差（Ｅ１−ＶＳ）を分割する。第２クロックフェーズの間、分圧器１０６は、分圧器端導体１１２、１１４間の電圧差（ＶＳ−Ｅ２）を分割する。分割器１０６は検出器入力１０８に分割された電圧を提供する。したがって、検出器入力１０８は一連の交番極性パルス（ＶＳに対して）である。検出器入力１０８は実質的に搬送波周波数の方形波である。検出器入力１０８の最高最低振幅は静電容量Ｃｓｅｎｓｅ、Ｃｒｅｆおよび電圧Ｅ１、Ｅ２の関数である。検出器入力１０８は、ベースバンドのノイズおよび搬送波周波数範囲以外の他のノイズに対して劣った信号対ノイズ比を有する、低レベルの誤差信号である。
【００２０】
検出器回路１１０は搬送波周波数近傍の帯域内の検出器入力１０８を検出する。検出器回路１１０は制御回路１２０に検出器出力１１８を提供する。制御回路１２０は検出器出力１１８の振幅の関数として電圧Ｅ２を生成する。制御回路１２０はスイッチＳＷ４へのライン１２１上に電圧Ｅ２を供給する。制御回路１２０はライン１３２上にプロセス変数を表す出力を提供する。静電容量Ｃｓｅｎｓｅが非線形である例では、制御回路１２０は線形性補正回路１２４へのライン１２２上に制御電圧を提供する。線形性補正回路１２４は電源電圧ＶＤおよび電圧Ｅ２の関数として電圧Ｅ１を生成する。線形性補正回路１２４はスイッチＳＷ３へのライン１２６上に電圧Ｅ１を提供する。電圧Ｅ１およびＥ２の変化はベースバンド周波数範囲内にある。スイッチＳＷ３はライン１２８上に第１被変調電圧を提供する。ライン１２８上の第１被変調電圧は、ベースバンド周波数のＥ１により変調され、かつ実質的に固定の搬送波周波数であるピーク振幅（包絡線）を有する。スイッチＳＷ４は、ベースバンド周波数のＥ２により変調され、実質的に固定の搬送波周波数である、ピーク振幅（包絡線）を有するライン１３０上に第２被変調電圧を提供する。
【００２１】
クロック発生器１１６は第１サンプリングクロックＰＨ１を発生する。第１サンプリングクロックＰＨ１は、図示されるとおり、駆動クロックＰＨ０の第１クロックフェーズ１１５中の後半部分の間は「高」である。クロック発生器１１６は第２サンプリングクロックＰＨ２を発生する。第２サンプリングクロックＰＨ２は、図示されるとおり、駆動クロックＰＨ０の第２クロックフェーズ１１７の後半部分の間は「高」である。サンプリングクロックＰＨ１、ＰＨ２は駆動クロックＰＨ０と同期している。第１および第２サンプリングクロックＰＨ１およびＰＨ２は図示されるとおり検出器１１０に接続される。一実施形態では、検出器１１０は同期復調のためにサンプリングクロックＰＨ１、ＰＨ２を利用する。同期復調は、駆動クロックと相互に関連していないノイズを大幅に除去する。
【００２２】
このように、回路１００は、第１キャパシタ１０２の静電容量を変化させるプロセス変数を検出する。回路１００は、検出されるプロセス変数を表すライン１３２上におけるベースバンドの出力を提供する。第１および第２キャパシタ１０２、１０４は、スイッチＳＷ３、ＳＷ４により搬送波周波数で変調される振幅Ｅ１、Ｅ２を有するライン１２８、１３０上の第１および第２の被変調電圧を受け取る。第１および第２キャパシタ１０２、１０４は検出器入力１０８に接続される。第１および第２キャパシタ１０２、１０４のうちの一方は、ベースバンド周波数のプロセス変数により変化する静電容量を有する。検出器回路１１０は、搬送波周波数範囲内で検出される検出器の入力１０８の成分を表す検出器出力１１８を提供する。制御回路１２０は検出器の出力１１８の関数として被変調電圧１２８、１３０のベースバンド振幅Ｅ１、Ｅ２を制御する。制御回路１２０はベースバンド周波数におけるプロセス変数を表す出力１３２を提供する。一実施形態では、ライン１３２、１２１、１２２は全てベースバンド電圧Ｅ２に接続される。
【００２３】
ベースバンドと搬送波周波数間との関係は、図２に示される例に関連して以下により詳細に説明される。クロック発生器１１６は、図３に示される例に関連して以下により詳細に説明される。検出器回路１１０は、図４〜図５に示される例に関連して以下により詳細に説明される。制御回路１２０は、図６に示される例に関連して以下により詳細に説明される。線形性補正回路１２４は、図７に示される例に関連して以下により詳細に説明される。
【００２４】
図２はベースバンドおよび搬送波周波数の範囲の例を示している。図２では、横軸２０２は周波数を表す。検出されるプロセス変数における有用情報は、ベースバンド周波数の２０６における０周波数（例えばＤＣ、安定状態のプロセス変数）から上限２０８まで広がる、ベースバンド周波数範囲２０４内にある。検出されるプロセス変数はベースバンド周波数範囲内に有用情報を有する。ベースバンド情報は搬送波で変調されて被変調電圧を生成する。このとき、有用情報は、全体に搬送波周波数２１２近傍に中心を有し、変調周波数範囲２１０内にある。検出器（例えば図１の検出器１１０）は、図示されるとおり、変調周波数範囲２１０とほぼ一致する周波数帯域特性２１４を有する。検出器１１０は、検出器の帯域２１４内の所望の情報を検出し、検出器の帯域２１４外である、ノイズおよびベースバンド信号を除去する。その結果、検出器出力（例えば図１の検出器出力１１８）は、プロセス環境において発生する、センサによりピックアップされる漂遊ノイズの大部分の影響を受けない。
【００２５】
図３はクロック発生器回路３００の例を示している。クロック発生器回路３００は水晶制御発振器３０２を備える。発振器３０２は利得を有するインバータ３０４とインバータ３０４の入力と出力との間に接続されるフィードバック抵抗３０６を含む。フィードバック抵抗３０６はアナログ増幅に対してある範囲でインバータ３０４にバイアスをかける。周波数制御水晶３０８および一連の抵抗３１０は、インバータ３０４の入力と出力との間に接続されてフィードバック経路を形成する。水晶発振器３０２は水晶３０８により決定される周波数で振動する。発振器は発振器出力３１０を発生する。発振器出力３１０は方形波に極めて近い波形を備える。一実施形態では、水晶発振器３０２の振動周波数は２ＭＨｚである。
【００２６】
クロック発生器回路３００は周波数分割回路３１２を備える。分割器回路３１２はフリップフロップ３１４（またクロックＤラッチと称される）を備える。／Ｑ（ｎｏｔ Ｑ）出力は、フリップフロップ３１４が２による除算回路として作動するようにＤ入力に接続される。フリップフロップ３１４のＱ出力は、固体スイッチ（例えば図１のスイッチＳＷ３、ＳＷ４）の制御入力を駆動するために、駆動クロック（ＰＨ０）としてライン３１６に接続される。一実施形態では、駆動クロックＰＨ０は１ＭＨｚの周波数を有する。１ＭＨｚといった極めて高いスイッチング速度を用いる能力は、水分により発生する絶縁抵抗の低下および漏れに起因する誤差を低減する。高い周波数クロックを用いると、回路はプロセス変数の階段状変化に対する高速応答時間を達成することができる。応答時間は２．５ミリ秒の高速にできる。
【００２７】
クロック発生器３００は２入力ＮＯＲゲート３１８、３２０を備える。ＮＯＲゲート３１８の一方の入力は発振器の出力３１０に接続され、ＮＯＲゲート３１８の他方の入力はフリップフロップ３１４のＱ出力に接続される。ＮＯＲゲート３１８の出力は、同期復調を実行するスイッチを制御するために、検出器（例えば図１の検出器１１０）に接続するサンプリングクロック１（ＰＨ１）を備える。サンプリングクロック１は駆動クロックフェーズ１の後半の間は「高」である。ＮＯＲゲート３２０の一方の入力は発振器の出力３１０に接続され、ＮＯＲゲート３１８の他方の入力はフリップフロップ３１４の／Ｑ出力に接続される。ＮＯＲゲート３２０の出力は、同期復調を実行するスイッチを制御するために検出器（例えば図１の検出器１１０）に接続するサンプリングクロック２（ＰＨ２）を備える。サンプリングクロック２は駆動クロックフェーズ２の後半の間は「高」である。
【００２８】
図４〜図５は、併せて、検出器回路４００の例を示している。検出器回路４００は図４の左側に検出器入力４０２を備える。検出器回路４００は図５の右側に検出器出力４０４を備える。図４の右側のテストポイントＴＰ１は図５の左側のテストポイントＴＰ１に接続されている。検出器入力４０２は、抵抗Ｒ１６、抵抗Ｒ１７およびキャパシタＣ２を備える、トランジスタ入力バイアス回路４０３に接続される。トランジスタ入力バイアス回路４０３は、アナログ増幅器として作用するトランジスタＱ１のゲート４０５に接続される。トランジスタ入力バイアス回路４０３は搬送波周波数範囲より高い周波数を含むノイズを除去する、低域通過特性を有する。一実施形態では、トランジスタＱ１はＮチャネルＪＦＥＴを備える。別の実施形態では、ＮチャネルＪＦＥＴはＰｈｉｌｌｉｐｓ社のタイプＢＦ８６１を含む。Ｐｈｉｌｌｉｐｓ社のＢＦ８６１は１ＭＨｚ動作周波数および低静電容量において、ルートヘルツ当たりわずか１．５ナノボルトのノイズレベルの望ましい特性を有する。検出器回路４００は、抵抗Ｒ３５、Ｒ１８およびＣ３を含むトランジスタ出力バイアス回路４０７を備える。トランジスタ出力バイアス回路４０７はトランジスタＱ１の出力バイアスを提供する。
【００２９】
トランジスタＱ１の出力４０６はキャパシタＣ４および抵抗Ｒ２１を含む段間結合回路４０９に接続される。段間結合回路４０９は、搬送波周波数範囲より低い周波数を含むノイズを除去する高域通過特性を有する。段間結合回路４０９は高速増幅器４１０の入力４０８に出力４０６を接続する。一実施形態では、高速増幅器はＡｎａｌｏｇ Ｄｅｖｉｃｅ形ＡＤ８００５を備える。Ａｎａｌｏｇ Ｄｅｖｉｃｅ社のタイプＡＤ８００５は１ＭＨｚにおいてルートヘルツ当たり６ナノボルトの低ノイズ電圧を有する。増幅器４１０は増幅器出力４１２を備える。増幅器出力４１２は、キャパシタＣ１０およびレジスタＲ２４を含む高域通過回路４１１に接続される。高域通過回路４１１は搬送波周波数範囲より低い周波数のノイズを除去する。詳細には、高域通過回路４１１は、増幅器出力４１２に存在する全てのＤＣオフセットを除去する。高域通過回路４１１は、図５のＴＰ１に接続される４１４に出力ＴＰ１を提供する。
【００３０】
図５では、出力４１４（図４）は、図示されているＴＰ１においてスイッチＳＷ１およびＳＷ２に接続される。スイッチＳＷ１はサンプリングクロックＰＨ１により制御され、スイッチＳＷ２はサンプリングクロックＰＨ２により制御される。スイッチＳＷ１は第１駆動クロックフェーズの後半の間に閉じるように制御される。スイッチＳＷ１が閉じられると、出力４１４はスイッチＳＷ１を介して、抵抗Ｒ２５およびキャパシタＣ１２を含む第１低域通過フィルタ回路に接続される。スイッチＳＷ２は第２駆動クロックフェーズの後半の間に閉じるように制御される。スイッチＳＷ２が閉じられると、出力４１４はスイッチＳＷ２を介して、抵抗Ｒ２６およびキャパシタＣ１３を含む第２低域通過フィルタ回路に接続される。スイッチＳＷ１、ＳＷ２および第１および第２積分器はベースバンド検出器出力４０４に同期復調を提供する。検出器出力４０４は、第１および第２低域通過フィルタのＲＣ時定数により制限される周波数応答を備えるベースバンド電圧である。検出器出力４０４は、図６の制御回路６００におけるＴＰ３およびＴＰ２に接続されるテストポイントＴＰ３とＴＰ２との間の差動電圧（図５）である。
【００３１】
図６はベースバンド電圧Ｅ２を制御する制御回路６００の例を示している。テストポイントＴＰ３とＴＰ２との間の差動電圧（検出器出力４０４）は、図６の抵抗Ｒ２８、Ｒ２９にそれぞれ接続されている。差動電圧は、抵抗Ｒ２８、Ｒ２９を介して集積回路増幅器６０６の入力６０２、６０４に供給される。増幅器６０６の出力６０８はキャパシタＣ１８およびキャパシタＣ１５に抵抗Ｒ３０を介して接続される。キャパシタＣ１５はフィードバックループ方式で増幅器６０６の反転入力６０４に接続される。キャパシタＣ１８は電圧ＶＳに接続される。増幅器６０６および関連する回路要素の構成は、ベースバンド電圧Ｅ２を出力として有する積分増幅器を備える。ベースバンド電圧Ｅ２は、例えば図７に示される線形性回路などの線形性回路にライン６１０を介して接続される。ベースバンド電圧Ｅ２は、例えば図８に示されるスケーリング回路８００などのスケーリング回路にライン６１２を介して接続される。ベースバンド電圧Ｅ２は図１のスイッチＳ４にライン６１４を介して接続される。
【００３２】
図７は線形性補正回路７００の例を示している。線形性補正回路は、抵抗Ｒ７、Ｒ８およびＲ９を含む抵抗回路７０２を備える。抵抗Ｒ７、Ｒ８は、電圧差（ＶＤ−ＶＳ）間に直列に接続された抵抗分圧器を形成し、この分圧器は出力ノード７０４を有する。抵抗Ｒ９は分圧器の出力ノードとベースバンドの電圧Ｅ２との間を接続する（図６のライン６１０）。
【００３３】
一実施形態では、抵抗Ｒ７は２５キロオームの抵抗値を有し、抵抗Ｒ８は６８キロオームの抵抗値を有する。電圧差（ＶＤ−ＶＳ）のほぼ７３％は抵抗Ｒ８の両端に生じ、電圧差（ＶＤ−ＶＳ）のほぼ２７％は抵抗Ｒ７の両端に生じる。この実施形態では、抵抗Ｒ９は４３２キロオームの抵抗値を有する。抵抗Ｒ９の抵抗値は、約１８キロオームである抵抗ブリッジのソース抵抗の約２４倍である。ベースバンド電圧Ｅ２の変化は、Ｒ９によって抵抗分圧器に接続され、これによりノード７０４の電圧を極わずかだけ「引き込む」ことができる。増幅器７０６は入力としてノード７０４の電圧を受け取る。増幅器７０６は抵抗Ｒ２７、Ｒ５、Ｒ６およびキャパシタＣ１４、Ｃ１１と接続され、非反転増幅器７０８として作用する。増幅器７０６はライン７１０上にベースバンド電圧Ｅ１を生成する。ベースバンド電圧Ｅ１はＶＤおよびＥ２の関数である。ライン７１０はスイッチＳＷ３に接続される（図１）。線形性補正が必要ではない場合は、抵抗Ｒ９は省略され、ノード７０４からＥ２への接続は開放回路のままである。
【００３４】
図８〜図１０は図１に示される回路に接続できる回路の概略図である。図８〜図１０に示される回路は、電力を供給し、且つセンサ回路からの有用な出力を受け取る制御システムとインタフェース接続される。図８に示されるスケーリング回路８００はプロセス変数を表す出力を受け取る（図１のライン１３２）。スケーリング回路８００は、反転、ゼロ点調整、および拡大縮小して、増加する検出されたプロセス変数と共に増加する拡大縮小された出力を提供する。図９に示されるスパン回路９００は、スケーリング回路８００からの拡大縮小された出力を受け取る。スパン回路９００は、スパン設定の粗調整を提供する。図１０のレギュレータ回路１０００は出力スパンの精密設定を提供し、出力スパンにおける温度補償を提供する。
【００３５】
図８はスケーリング回路８００の例を示している。スケーリング回路８００はライン８０２上のベースバンド電圧Ｅ２（図６のライン６１２から）を受け取る。スケーリング回路はライン８０４上に拡大縮小された出力を提供する。ライン８０４上の拡大縮小された出力は図９のライン９０２に接続される。
【００３６】
スケーリング回路は反転増幅器８０６を備える。反転増幅器８０６は、集積回路増幅器８１２、抵抗Ｒ１、Ｒ２、Ｒ３７およびキャパシタＣ３０を含む。一実施形態では、Ｒ１＝Ｒ２であり、増幅器回路は「−１」の利得を有する。
【００３７】
増幅器８１２はライン８１０を介してゼロ設定回路８０８に接続される正入力を有する。ゼロ設定回路は調整可能な抵抗８１６、８１８を含む抵抗回路を備える。一実施形態では、調整可能な抵抗８１６、８１８は電子ポテンショメータを含む。別の実施形態では、調整可能な抵抗８１６、８１８はＵＳＡ、Ａｒｉｚｏｎａ、ＣｈａｎｄｌｅｒのＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ社により製造される不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。ゼロ設定回路は、例えば、検出されるプロセス変数が圧力である場合、圧力ゼロでゼロ出力を提供するように使用できる。別の実施形態では、抵抗Ｒ５２はサーミスタを含み、温度誤差をゼロにするための温度補償を提供する。
【００３８】
図９はスパン設定回路９００の例を示している。スパン設定回路９００は利得を調整して、プロセス変数の選択された測定範囲に対するフルスケール電気出力を提供する。例えば、プロセス変数が圧力である場合、スパンを設定して、１００ｐｓｉのプロセス変数の変化に対して５ボルトの出力変化を提供するようにしてもよい。
【００３９】
スパン設定回路９００はスケーリング回路８００の出力（図８のライン８０４）を受け取る。スパン設定回路９００は９０４、９０６においてユーザ出力を提供する。スパン設定回路９００は集積回路増幅器９０８を備える。集積回路増幅器９０８は抵抗Ｒ４７、Ｒ５５、Ｒ５６、Ｔ５７、Ｒ５８、Ｒ４１およびキャパシタＣ６、Ｃ３３、Ｃ３６、Ｃ３８と接続され、調整可能な利得を有する非反転増幅器を形成する。抵抗Ｒ４１は利得を調整するための調整可能なポテンショメータを含む。一実施形態では、抵抗Ｒ４１は不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。
【００４０】
スパン設定回路９００の利得は利得の粗い設定を提供する。一方、利得の精密な設定は、図１０に示されている例に関連して以下により詳細に説明されるとおり、ＶＤのレベルを調整することにより実行できる。ＶＤのレベルが調整されると、線形性補正回路（図７）の動作点がシフトし、プロセス変数を検出する利得を精密に調整する。線形性補正回路はＶＤの関数として電圧Ｅ１を出力する。線形性補正を備える実施形態では、Ｅ１はまたＥ２の関数である。
【００４１】
図１０はレギュレータ回路１０００の例を示している。レギュレータ回路１０００はリード線１００２、１００４を介して外部制御システム電力バスから電力を受け取る。一実施形態では、供給電力は約７ボルト以上の、３．４５から３．６５ミリアンペアの範囲の電流である。
【００４２】
レギュレータ回路１０００は、導体１００２、１００４から電力供給されるＶＤレギュレータ１００６を備える。ＶＤレギュレータ１００６は、ライン１０１０上の基準電源電圧ＶＳを基準にしてライン１００８上のＤＣ電源電圧ＶＤを発生する。一実施形態では、ＶＤは公称５．５ボルトである。電源電圧ＶＤはサーミスタＲ２０、Ｒ４４により温度補償される。電源電圧ＶＤは調整可能な抵抗Ｒ３９により調整可能である。一実施形態では、調整可能な抵抗Ｒ３９は不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。電圧ＶＤは集積回路レギュレータ１０２０により調節される。一実施形態では、集積回路レギュレータ１０２０は、ＵＳＡ、Ｃａｌｉｆｏｒｎｉａ、ＭｉｌｐｉｔａｓのＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎの電圧レギュレータのタイプＬＴ１１２１を含む。
【００４３】
レギュレータ回路１０００はアナロググラウンド電圧レギュレータ１０１２を含む。アナロググラウンド電圧レギュレータ１０１２はライン１０１４上にアナロググラウンド電圧を生成する。ライン１０１４上のアナロググラウンドは抵抗Ｒ３３、Ｒ３４を含む分圧器により設定されるレベルに維持される。
【００４４】
レギュレータ回路１０００は、ＶＤ−ＶＳ電源システムを通過する電流により駆動されるＶＷレギュレータ１０１６を備える。ＶＷレギュレータ１０１６はライン１０１８上に電源電圧ＶＷを発生する。電圧ＶＷはＶＳ基準に対して負である。ＶＷレギュレータ１０１６はＶＤ−ＶＳ電力システムに直列に接続される。一実施形態では、ＶＷレギュレータ１０１６は、ＵＳＡ、Ｍａｉｎｅ、Ｓｏｕｔｈ ＰｏｒｔｌａｎｄのＦａｉｒｃｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社のＢＡＶ９９ダイオードを備え、電圧ＶＷは基準電圧ＶＳに対して約−０．７Ｖである。
【００４５】
図１１は、室温における圧力検出回路に対する、プロセス変数の関数としての電圧Ｅ２の百分率誤差のグラフを示している。横軸１１０２はポンド／平方インチ絶対圧力（ＰＳＩＡ）の単位の圧力を表す。縦軸１１０４は８個のサンプル圧力検出回路に対する、電圧Ｅ２の百分率誤差（非線形性）を表す。図１１に示される結果では、図示されている百分率誤差はフルスケール誤差のパーセントである。図１１で明らかなとおり、線形性補正回路は大きな非線形性を補正し、個々のサンプル回路は全体として約＋／−０．１％のオーダの室温百分率誤差を有する。
【００４６】
図１２は−４０℃以上＋８５℃までの動作温度範囲の圧力検出回路に対する、プロセス変数の関数としての電圧Ｅ２の百分率誤差のグラフである。横軸１２０２はポンド／平方インチ絶対圧力（ＰＳＩＡ）の単位の圧力を表す。縦軸１２０４は８個のサンプル圧力検出回路に対する電圧Ｅ２の百分率誤差（非線形性）を表す。図１２に示される結果では、図示されている百分率誤差はフルスケール誤差のパーセントである。図１２で明らかなとおり、線形性補正回路は大きい非線形性を補正し、個々のサンプル回路は全体に約＋／−０．５％のオーダの温度百分率誤差を有する。
【００４７】
動作中は、ベースバンド電圧Ｅ１、Ｅ２の比は、例えばＥ２／Ｅ１＝Ｃｓｅｎｓｅ／Ｃｒｅｆｅｒｅｎｃｅになるように制御される。比のＥ２／Ｅ１は基準としてＥ１を用い、信号としてＥ２を用いることによりＡ／Ｄコンバータによりディジタル化できる。
【００４８】
検出回路は、例えば加速度計、傾斜計、静電容量式センサを備える温度センサおよび荷重計といった静電容量式センサの全ての種類に対して使用できる。ＡＤコンバータおよび超小型デバイスの追加により、システムの精度を向上でき、センサの全体特性を達成できる。
【００４９】
静電容量式センサでは、検出静電容量ＣｓキャパシタはＣｓ＝Ｃｏ／（ｌ−ａ＊ｐ／Ｐｆｓ）により近似される関数に従う。ただしＰｆｓはフルスケールの静電容量であり、Ｃｏはゼロ圧力での静電容量である。ａは約０．５である。回路はＥ２／Ｅｌ＝Ｃｒ／Ｃｓの関係を与える。これはＥ２／Ｅｌ＝Ｃｒ＊（ｌ−ａ＊ｐ／Ｐｆｓ）／Ｃｏに変換でき、基本的に圧力との線形関係を示す。しかし、実際の静電容量式圧力センサはフルスケール（範囲の上限、ＵＲＬ）の約０．７５％の非線形性有し、放物線状ではない。回路の線形性補正は放物線状であり、いくらかの３次誤差０．１％は補正後に残される。
【００５０】
回路は、２つの単極双投スイッチがＥ１（ほぼ固定）とＶｓとの間のＣｒおよびＣｓの直列接続を、Ｅ２（変数）およびＶｓに切り換えることにより始動する。２つのキャパシタ間のタップは信号であり、Ｅ２はＡＣ信号ポイントをゼロボルトにするように調整される。
【００５１】
検出器入力は最初にＮチャネルＪＦＥＴソースフォロワを通過して、高速増幅器に入力するためにインピーダンスを低減する。ＪＦＥＴ出力上の高域通過フィルタはＤＣを除去し、全ての低周波数ノイズをフィルタで除去する。復調はＰＨ０の各サイクルの後半で動作し、サイクル切換の間に発生するスイッチング過渡現象を除去する。
【００５２】
本発明は好ましい実施形態に関して説明されているが、当業者であれば、本発明の精神および範囲から逸脱することなく本発明の形態および細部に様々な変更が実施されてもよいことは理解される。
【図面の簡単な説明】
【００５３】
【図１】プロセス変数の静電容量式検出に有用な回路のブロック図を示している。
【図２】ベースバンドおよび搬送波周波数範囲の例を示している。
【図３】クロック発生器回路の例を示している。
【図４】図５と併せて検出器回路の例を示している。
【図５】図４と併せて検出器回路の例を示している。
【図６】ベースバンドの電圧を制御する制御回路の例を示している。
【図７】線形性補正回路の例を示している。
【図８】スケーリング回路およびゼロ調整回路の例を示している。
【図９】スパン設定回路の例を示している。
【図１０】レギュレータ回路の例を示している。
【図１１】室温における圧力検出回路に対するプロセス変数の関数としての百分率誤差のグラフを示している。
【図１２】動作温度範囲全体にわたる圧力検出回路に対するプロセス変数の関数としての百分率誤差のグラフを示している。
【符号の説明】
【００５４】
１０２…第１キャパシタ、１０４…第２キャパシタ、１０６…分圧器、１１０…搬送周波周波数範囲の検出器、１１６…クロック発生器、１２０…制御回路、１２４…線形性補正回路。
【技術分野】
【０００１】
本発明はプロセス変数の静電容量式検出回路に関する。
【背景技術】
【０００２】
微細構造の製造プロセスが向上するに伴い、プロセス変数の静電容量式センサは、このような静電容量式センサを含む製品のサイズおよびコストを低減するために、ますます小さいサイズで製作できるようになった。静電容量式センサのサイズが減少するに伴い、静止静電容量（ｒｅｓｔ Ｃａｐａｃｉｔａｎｃｅ）は同様により小さくなりつつある。例えば、約１５ｐＦの静止静電容量を備える静電容量式センサは積層サファイア構造で、静電容量を増加する絶縁油を使用することなく構成できる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような小さな静止静電容量では、静電容量式センサにノイズを結合する浮遊静電容量は静止静電容量に対してより大きくなる。信号対ノイズ比は低下し、ノイズはセンサ出力における全体誤差の大きな部分を占めることになる。また、容量プロセスセンサの精度向上に対する要求が増加している。これらの要求が増すと、静電容量式センサの非線形性がセンサの誤差仕様を制限する。静電容量式センサの精度向上を実現する方法および装置が必要とされる。
【課題を解決するための手段】
【０００４】
プロセス変数を検出する回路が開示される。
【０００５】
回路は、第１および第２キャパシタを含む分圧器を備える。第１および第２キャパシタのうちの少なくとも１つは、ベースバンド周波数範囲においてプロセス変数により変化する静電容量を有する。
【０００６】
分圧器は被変調電圧を受け取る分圧器の両端を有する。被変調電圧は搬送波周波数範囲において変調される。被変調電圧はベースバンドの包絡線を有する。分圧器は検出器の入力部を提供する中央タップ接続部を有する。
【０００７】
回路は検出器出力を提供する検出器を備える。検出器出力は検出器入力の搬送波周波数範囲成分を表す。
【０００８】
回路は制御回路を備える。制御回路は被変調電圧のベースバンド包絡線を検出器出力の関数として制御する。制御回路はベースバンド周波数範囲におけるプロセス変数出力を提供する。
【０００９】
一実施形態では、検出静電容量はプロセス変数に対して非線形に変化する。制御回路は、被変調電圧の少なくとも１つを検出器の出力の非線形制御関数として制御する。非線形制御関数は、プロセス変数に関する非線形性に対してプロセス変数の出力を補償する。
【発明を実施するための最良の形態】
【００１０】
以下に開示される実施形態では、プロセス変数検出回路はプロセス変数を静電容量式に検出する。プロセス変数検出回路は直列に接続した検出キャパシタおよび基準キャパシタを備え、これにより静電容量分圧器を形成している。検出キャパシタはベースバンド周波数におけるプロセス変数の変化を検出する。静電容量分圧器の両端は、搬送波周波数で変調された被変調電圧を受け取る。検出キャパシタと基準キャパシタとの間の接続点は検出器入力を提供する。検出器回路は検出器入力を検出し、検出器出力を提供する。検出器回路は搬送波周波数帯域で動作し、復調された検出器出力を提供する。制御回路は、検出器出力の関数として被変調電圧の振幅を制御する。制御回路はベースバンド周波数のプロセス変数出力を提供する。
【００１１】
低レベルの検出器入力はスイッチに接続されない。検出器は変調周波数範囲内で動作し、変調周波数範囲外のノイズを除去する。一実施形態では、検出キャパシタは非線形であり被変調電圧の１つは、検出キャパシタの非線形性の部分を補償する、検出器出力の非線形関数を備える。回路は閉ループ方式で動作し、被変調電圧の振幅を変化させて検出器入力をゼロに近い平均値にするように作用する。検出器入力は誤差信号を含む。
【００１２】
本出願で用いられる用語「検出器」はベースバンドプロセス変数の変化により変調される搬送波を受け取り、かつ、ベースバンドプロセス変数変化を再生する検出器出力を提供する回路を指す。本出願で用いられる用語「ベースバンド」は、プロセス変数の変化における有用な情報により占められる周波数帯域を指す。本出願で用いられる用語「変調」は、より高い周波数搬送波に対してベースバンド情報を加えることを指す。本出願で用いられる用語「搬送波」はベースバンド周波数より高い、変調のために用いられる周波数を指す。本出願で用いられる用語「包絡線」は、振幅変調された信号の搬送波が含まれるベースバンド変調波形、すなわち、搬送波の波形の連続サイクルのピークを結ぶ曲線を指す。
【００１３】
図１はプロセス変数の静電容量式検出に有効な回路１００のブロック図である。第１キャパシタ１０２は、プロセス変数の関数として変化する静電容量（Ｃｓｅｎｓｅ）を有する。検出されるプロセス変数は、圧力、力、加速度、勾配、温度または静電容量式に検出できる他のプロセス変数であってもよい。第２キャパシタ１０４は、第１キャパシタ１０２により検出されるプロセス変数から実質的に独立している静電容量（Ｃｒｅｆ）を有する。一実施形態では、静電容量Ｃｓｅｎｓｅは検出されるプロセス変数に対して全体的に線形関係を有するが、典型的には少量の非線形性の影響を受ける。プロセス変数に関する有用な情報を保有するプロセス変数（およびＣｓｅｎｓｅ）の変化は、ベースバンド周波数範囲内にある。一実施形態では、ベースバンド周波数範囲は０から４００Ｈｚである。
【００１４】
一実施形態では、キャパシタ１０２、１０４は、構造材料および形状の点では相互に類似に構成され、この結果、望ましくない環境影響に対する第１および第２キャパシタ１０２、１０４の応答は類似または相互に追尾する。別の実施形態では、キャパシタ１０２、１０４は共通の支持構造体で製造され、追尾を強化する。さらに別の実施形態では、第１キャパシタ１０２は圧力を検出し、および相互に直接結合されるサファイア層から形成された共通の支持構造体の第２キャパシタ１０４と共に製造される。
【００１５】
キャパシタ１０２、１０４を直列に接続して、静電容量分圧器１０６を形成している。分圧器接続点１０８は、両キャパシタ１０２、１０４に共通の中央タップである。接続点１０８は検出器回路１１０への検出器入力として作用する。静電容量分圧器１０６の分圧器端の導体１１２は抵抗Ｒ１０を介してスイッチＳＷ３に接続される。分圧器端の導体１１４は抵抗Ｒ１１を介してスイッチＳＷ４に接続される。スイッチＳＷ３、ＳＷ４は単極双投（ｓｉｎｇｌｅ ｐｏｌｅ，ｄｏｕｂｌｅ ｔｈｒｏｗ）固体ＭＯＳスイッチである。スイッチＳＷ３は、分圧器端１１２をライン１２６上のベースバンド電圧Ｅ１または基準電圧ＶＳに交互に接続する。スイッチＳＷ４は、分圧器端１１４をベースバンド電圧Ｅ２または基準電圧ＶＳに交互に接続する。基準電圧ＶＳは電圧測定における基準であり、０ボルトにされる。
【００１６】
スイッチＳＷ３、ＳＷ４は、クロック発生器１１６により生成される駆動クロックＰＨ０により制御される。駆動クロックＰＨ０が第１クロックフェーズ１１５の間において「低」の場合、図示されているとおり分圧器端１１２はスイッチＳＷ３によりＥ１に接続され、分圧器端１１４はＳＷ４によりＶＳに接続される。駆動クロックＰＨ０が、第２クロックフェーズ１１７の間において「高」の場合、分圧器端１１２はスイッチＳＷ３によりＶＳに接続され、分圧器端１１４はＳＷ４によりＥ２に接続される（図示せず）。
【００１７】
スイッチＳＷ３、ＳＷ４は低電圧信号経路でなく高電圧信号経路内にある。低電圧検出器入力１０８に接続されているスイッチはない。この構成は、低電圧信号がスイッチに接続されている静電容量式センサの測定のためのシグマデルタ型アーキテクチャと比較して低ノイズを提供する。
【００１８】
駆動クロックＰＨ０が第１クロックフェーズ１１５の間において「低」の場合、静電容量分圧器１０６はＥ１とＶＳとの間に接続され、駆動クロックＰＨ０が第２クロックフェーズ１１７の間において「高」の場合、静電容量分圧器１０６はＶＳとＥ２との間に接続される。抵抗Ｒ１０、Ｒ１１は駆動クロックフェーズ間の切り換え後のピーク電流を制限する。抵抗Ｒ１０、Ｒ１１はピーク電流を制限するのに十分高い抵抗値を有するが、接続点１０８における検出器の入力電圧が、各クロックフェーズの間にこの入力電圧の最終値を決定するには低い値である。一実施形態では、静電容量ＣｓｅｎｓｅおよびＣｒｅｆは約１５ピコファラッドであり、抵抗Ｒ１０、Ｒ１１は３００オームであり、駆動クロックＰＨ０は１メガヘルツの周波数を有する。駆動クロックのこの周波数は搬送波周波数と呼ぶ。
【００１９】
第１クロックフェーズの間、分圧器１０６は、分圧器端導体１１２、１１４間の電圧差（Ｅ１−ＶＳ）を分割する。第２クロックフェーズの間、分圧器１０６は、分圧器端導体１１２、１１４間の電圧差（ＶＳ−Ｅ２）を分割する。分割器１０６は検出器入力１０８に分割された電圧を提供する。したがって、検出器入力１０８は一連の交番極性パルス（ＶＳに対して）である。検出器入力１０８は実質的に搬送波周波数の方形波である。検出器入力１０８の最高最低振幅は静電容量Ｃｓｅｎｓｅ、Ｃｒｅｆおよび電圧Ｅ１、Ｅ２の関数である。検出器入力１０８は、ベースバンドのノイズおよび搬送波周波数範囲以外の他のノイズに対して劣った信号対ノイズ比を有する、低レベルの誤差信号である。
【００２０】
検出器回路１１０は搬送波周波数近傍の帯域内の検出器入力１０８を検出する。検出器回路１１０は制御回路１２０に検出器出力１１８を提供する。制御回路１２０は検出器出力１１８の振幅の関数として電圧Ｅ２を生成する。制御回路１２０はスイッチＳＷ４へのライン１２１上に電圧Ｅ２を供給する。制御回路１２０はライン１３２上にプロセス変数を表す出力を提供する。静電容量Ｃｓｅｎｓｅが非線形である例では、制御回路１２０は線形性補正回路１２４へのライン１２２上に制御電圧を提供する。線形性補正回路１２４は電源電圧ＶＤおよび電圧Ｅ２の関数として電圧Ｅ１を生成する。線形性補正回路１２４はスイッチＳＷ３へのライン１２６上に電圧Ｅ１を提供する。電圧Ｅ１およびＥ２の変化はベースバンド周波数範囲内にある。スイッチＳＷ３はライン１２８上に第１被変調電圧を提供する。ライン１２８上の第１被変調電圧は、ベースバンド周波数のＥ１により変調され、かつ実質的に固定の搬送波周波数であるピーク振幅（包絡線）を有する。スイッチＳＷ４は、ベースバンド周波数のＥ２により変調され、実質的に固定の搬送波周波数である、ピーク振幅（包絡線）を有するライン１３０上に第２被変調電圧を提供する。
【００２１】
クロック発生器１１６は第１サンプリングクロックＰＨ１を発生する。第１サンプリングクロックＰＨ１は、図示されるとおり、駆動クロックＰＨ０の第１クロックフェーズ１１５中の後半部分の間は「高」である。クロック発生器１１６は第２サンプリングクロックＰＨ２を発生する。第２サンプリングクロックＰＨ２は、図示されるとおり、駆動クロックＰＨ０の第２クロックフェーズ１１７の後半部分の間は「高」である。サンプリングクロックＰＨ１、ＰＨ２は駆動クロックＰＨ０と同期している。第１および第２サンプリングクロックＰＨ１およびＰＨ２は図示されるとおり検出器１１０に接続される。一実施形態では、検出器１１０は同期復調のためにサンプリングクロックＰＨ１、ＰＨ２を利用する。同期復調は、駆動クロックと相互に関連していないノイズを大幅に除去する。
【００２２】
このように、回路１００は、第１キャパシタ１０２の静電容量を変化させるプロセス変数を検出する。回路１００は、検出されるプロセス変数を表すライン１３２上におけるベースバンドの出力を提供する。第１および第２キャパシタ１０２、１０４は、スイッチＳＷ３、ＳＷ４により搬送波周波数で変調される振幅Ｅ１、Ｅ２を有するライン１２８、１３０上の第１および第２の被変調電圧を受け取る。第１および第２キャパシタ１０２、１０４は検出器入力１０８に接続される。第１および第２キャパシタ１０２、１０４のうちの一方は、ベースバンド周波数のプロセス変数により変化する静電容量を有する。検出器回路１１０は、搬送波周波数範囲内で検出される検出器の入力１０８の成分を表す検出器出力１１８を提供する。制御回路１２０は検出器の出力１１８の関数として被変調電圧１２８、１３０のベースバンド振幅Ｅ１、Ｅ２を制御する。制御回路１２０はベースバンド周波数におけるプロセス変数を表す出力１３２を提供する。一実施形態では、ライン１３２、１２１、１２２は全てベースバンド電圧Ｅ２に接続される。
【００２３】
ベースバンドと搬送波周波数間との関係は、図２に示される例に関連して以下により詳細に説明される。クロック発生器１１６は、図３に示される例に関連して以下により詳細に説明される。検出器回路１１０は、図４〜図５に示される例に関連して以下により詳細に説明される。制御回路１２０は、図６に示される例に関連して以下により詳細に説明される。線形性補正回路１２４は、図７に示される例に関連して以下により詳細に説明される。
【００２４】
図２はベースバンドおよび搬送波周波数の範囲の例を示している。図２では、横軸２０２は周波数を表す。検出されるプロセス変数における有用情報は、ベースバンド周波数の２０６における０周波数（例えばＤＣ、安定状態のプロセス変数）から上限２０８まで広がる、ベースバンド周波数範囲２０４内にある。検出されるプロセス変数はベースバンド周波数範囲内に有用情報を有する。ベースバンド情報は搬送波で変調されて被変調電圧を生成する。このとき、有用情報は、全体に搬送波周波数２１２近傍に中心を有し、変調周波数範囲２１０内にある。検出器（例えば図１の検出器１１０）は、図示されるとおり、変調周波数範囲２１０とほぼ一致する周波数帯域特性２１４を有する。検出器１１０は、検出器の帯域２１４内の所望の情報を検出し、検出器の帯域２１４外である、ノイズおよびベースバンド信号を除去する。その結果、検出器出力（例えば図１の検出器出力１１８）は、プロセス環境において発生する、センサによりピックアップされる漂遊ノイズの大部分の影響を受けない。
【００２５】
図３はクロック発生器回路３００の例を示している。クロック発生器回路３００は水晶制御発振器３０２を備える。発振器３０２は利得を有するインバータ３０４とインバータ３０４の入力と出力との間に接続されるフィードバック抵抗３０６を含む。フィードバック抵抗３０６はアナログ増幅に対してある範囲でインバータ３０４にバイアスをかける。周波数制御水晶３０８および一連の抵抗３１０は、インバータ３０４の入力と出力との間に接続されてフィードバック経路を形成する。水晶発振器３０２は水晶３０８により決定される周波数で振動する。発振器は発振器出力３１０を発生する。発振器出力３１０は方形波に極めて近い波形を備える。一実施形態では、水晶発振器３０２の振動周波数は２ＭＨｚである。
【００２６】
クロック発生器回路３００は周波数分割回路３１２を備える。分割器回路３１２はフリップフロップ３１４（またクロックＤラッチと称される）を備える。／Ｑ（ｎｏｔ Ｑ）出力は、フリップフロップ３１４が２による除算回路として作動するようにＤ入力に接続される。フリップフロップ３１４のＱ出力は、固体スイッチ（例えば図１のスイッチＳＷ３、ＳＷ４）の制御入力を駆動するために、駆動クロック（ＰＨ０）としてライン３１６に接続される。一実施形態では、駆動クロックＰＨ０は１ＭＨｚの周波数を有する。１ＭＨｚといった極めて高いスイッチング速度を用いる能力は、水分により発生する絶縁抵抗の低下および漏れに起因する誤差を低減する。高い周波数クロックを用いると、回路はプロセス変数の階段状変化に対する高速応答時間を達成することができる。応答時間は２．５ミリ秒の高速にできる。
【００２７】
クロック発生器３００は２入力ＮＯＲゲート３１８、３２０を備える。ＮＯＲゲート３１８の一方の入力は発振器の出力３１０に接続され、ＮＯＲゲート３１８の他方の入力はフリップフロップ３１４のＱ出力に接続される。ＮＯＲゲート３１８の出力は、同期復調を実行するスイッチを制御するために、検出器（例えば図１の検出器１１０）に接続するサンプリングクロック１（ＰＨ１）を備える。サンプリングクロック１は駆動クロックフェーズ１の後半の間は「高」である。ＮＯＲゲート３２０の一方の入力は発振器の出力３１０に接続され、ＮＯＲゲート３１８の他方の入力はフリップフロップ３１４の／Ｑ出力に接続される。ＮＯＲゲート３２０の出力は、同期復調を実行するスイッチを制御するために検出器（例えば図１の検出器１１０）に接続するサンプリングクロック２（ＰＨ２）を備える。サンプリングクロック２は駆動クロックフェーズ２の後半の間は「高」である。
【００２８】
図４〜図５は、併せて、検出器回路４００の例を示している。検出器回路４００は図４の左側に検出器入力４０２を備える。検出器回路４００は図５の右側に検出器出力４０４を備える。図４の右側のテストポイントＴＰ１は図５の左側のテストポイントＴＰ１に接続されている。検出器入力４０２は、抵抗Ｒ１６、抵抗Ｒ１７およびキャパシタＣ２を備える、トランジスタ入力バイアス回路４０３に接続される。トランジスタ入力バイアス回路４０３は、アナログ増幅器として作用するトランジスタＱ１のゲート４０５に接続される。トランジスタ入力バイアス回路４０３は搬送波周波数範囲より高い周波数を含むノイズを除去する、低域通過特性を有する。一実施形態では、トランジスタＱ１はＮチャネルＪＦＥＴを備える。別の実施形態では、ＮチャネルＪＦＥＴはＰｈｉｌｌｉｐｓ社のタイプＢＦ８６１を含む。Ｐｈｉｌｌｉｐｓ社のＢＦ８６１は１ＭＨｚ動作周波数および低静電容量において、ルートヘルツ当たりわずか１．５ナノボルトのノイズレベルの望ましい特性を有する。検出器回路４００は、抵抗Ｒ３５、Ｒ１８およびＣ３を含むトランジスタ出力バイアス回路４０７を備える。トランジスタ出力バイアス回路４０７はトランジスタＱ１の出力バイアスを提供する。
【００２９】
トランジスタＱ１の出力４０６はキャパシタＣ４および抵抗Ｒ２１を含む段間結合回路４０９に接続される。段間結合回路４０９は、搬送波周波数範囲より低い周波数を含むノイズを除去する高域通過特性を有する。段間結合回路４０９は高速増幅器４１０の入力４０８に出力４０６を接続する。一実施形態では、高速増幅器はＡｎａｌｏｇ Ｄｅｖｉｃｅ形ＡＤ８００５を備える。Ａｎａｌｏｇ Ｄｅｖｉｃｅ社のタイプＡＤ８００５は１ＭＨｚにおいてルートヘルツ当たり６ナノボルトの低ノイズ電圧を有する。増幅器４１０は増幅器出力４１２を備える。増幅器出力４１２は、キャパシタＣ１０およびレジスタＲ２４を含む高域通過回路４１１に接続される。高域通過回路４１１は搬送波周波数範囲より低い周波数のノイズを除去する。詳細には、高域通過回路４１１は、増幅器出力４１２に存在する全てのＤＣオフセットを除去する。高域通過回路４１１は、図５のＴＰ１に接続される４１４に出力ＴＰ１を提供する。
【００３０】
図５では、出力４１４（図４）は、図示されているＴＰ１においてスイッチＳＷ１およびＳＷ２に接続される。スイッチＳＷ１はサンプリングクロックＰＨ１により制御され、スイッチＳＷ２はサンプリングクロックＰＨ２により制御される。スイッチＳＷ１は第１駆動クロックフェーズの後半の間に閉じるように制御される。スイッチＳＷ１が閉じられると、出力４１４はスイッチＳＷ１を介して、抵抗Ｒ２５およびキャパシタＣ１２を含む第１低域通過フィルタ回路に接続される。スイッチＳＷ２は第２駆動クロックフェーズの後半の間に閉じるように制御される。スイッチＳＷ２が閉じられると、出力４１４はスイッチＳＷ２を介して、抵抗Ｒ２６およびキャパシタＣ１３を含む第２低域通過フィルタ回路に接続される。スイッチＳＷ１、ＳＷ２および第１および第２積分器はベースバンド検出器出力４０４に同期復調を提供する。検出器出力４０４は、第１および第２低域通過フィルタのＲＣ時定数により制限される周波数応答を備えるベースバンド電圧である。検出器出力４０４は、図６の制御回路６００におけるＴＰ３およびＴＰ２に接続されるテストポイントＴＰ３とＴＰ２との間の差動電圧（図５）である。
【００３１】
図６はベースバンド電圧Ｅ２を制御する制御回路６００の例を示している。テストポイントＴＰ３とＴＰ２との間の差動電圧（検出器出力４０４）は、図６の抵抗Ｒ２８、Ｒ２９にそれぞれ接続されている。差動電圧は、抵抗Ｒ２８、Ｒ２９を介して集積回路増幅器６０６の入力６０２、６０４に供給される。増幅器６０６の出力６０８はキャパシタＣ１８およびキャパシタＣ１５に抵抗Ｒ３０を介して接続される。キャパシタＣ１５はフィードバックループ方式で増幅器６０６の反転入力６０４に接続される。キャパシタＣ１８は電圧ＶＳに接続される。増幅器６０６および関連する回路要素の構成は、ベースバンド電圧Ｅ２を出力として有する積分増幅器を備える。ベースバンド電圧Ｅ２は、例えば図７に示される線形性回路などの線形性回路にライン６１０を介して接続される。ベースバンド電圧Ｅ２は、例えば図８に示されるスケーリング回路８００などのスケーリング回路にライン６１２を介して接続される。ベースバンド電圧Ｅ２は図１のスイッチＳ４にライン６１４を介して接続される。
【００３２】
図７は線形性補正回路７００の例を示している。線形性補正回路は、抵抗Ｒ７、Ｒ８およびＲ９を含む抵抗回路７０２を備える。抵抗Ｒ７、Ｒ８は、電圧差（ＶＤ−ＶＳ）間に直列に接続された抵抗分圧器を形成し、この分圧器は出力ノード７０４を有する。抵抗Ｒ９は分圧器の出力ノードとベースバンドの電圧Ｅ２との間を接続する（図６のライン６１０）。
【００３３】
一実施形態では、抵抗Ｒ７は２５キロオームの抵抗値を有し、抵抗Ｒ８は６８キロオームの抵抗値を有する。電圧差（ＶＤ−ＶＳ）のほぼ７３％は抵抗Ｒ８の両端に生じ、電圧差（ＶＤ−ＶＳ）のほぼ２７％は抵抗Ｒ７の両端に生じる。この実施形態では、抵抗Ｒ９は４３２キロオームの抵抗値を有する。抵抗Ｒ９の抵抗値は、約１８キロオームである抵抗ブリッジのソース抵抗の約２４倍である。ベースバンド電圧Ｅ２の変化は、Ｒ９によって抵抗分圧器に接続され、これによりノード７０４の電圧を極わずかだけ「引き込む」ことができる。増幅器７０６は入力としてノード７０４の電圧を受け取る。増幅器７０６は抵抗Ｒ２７、Ｒ５、Ｒ６およびキャパシタＣ１４、Ｃ１１と接続され、非反転増幅器７０８として作用する。増幅器７０６はライン７１０上にベースバンド電圧Ｅ１を生成する。ベースバンド電圧Ｅ１はＶＤおよびＥ２の関数である。ライン７１０はスイッチＳＷ３に接続される（図１）。線形性補正が必要ではない場合は、抵抗Ｒ９は省略され、ノード７０４からＥ２への接続は開放回路のままである。
【００３４】
図８〜図１０は図１に示される回路に接続できる回路の概略図である。図８〜図１０に示される回路は、電力を供給し、且つセンサ回路からの有用な出力を受け取る制御システムとインタフェース接続される。図８に示されるスケーリング回路８００はプロセス変数を表す出力を受け取る（図１のライン１３２）。スケーリング回路８００は、反転、ゼロ点調整、および拡大縮小して、増加する検出されたプロセス変数と共に増加する拡大縮小された出力を提供する。図９に示されるスパン回路９００は、スケーリング回路８００からの拡大縮小された出力を受け取る。スパン回路９００は、スパン設定の粗調整を提供する。図１０のレギュレータ回路１０００は出力スパンの精密設定を提供し、出力スパンにおける温度補償を提供する。
【００３５】
図８はスケーリング回路８００の例を示している。スケーリング回路８００はライン８０２上のベースバンド電圧Ｅ２（図６のライン６１２から）を受け取る。スケーリング回路はライン８０４上に拡大縮小された出力を提供する。ライン８０４上の拡大縮小された出力は図９のライン９０２に接続される。
【００３６】
スケーリング回路は反転増幅器８０６を備える。反転増幅器８０６は、集積回路増幅器８１２、抵抗Ｒ１、Ｒ２、Ｒ３７およびキャパシタＣ３０を含む。一実施形態では、Ｒ１＝Ｒ２であり、増幅器回路は「−１」の利得を有する。
【００３７】
増幅器８１２はライン８１０を介してゼロ設定回路８０８に接続される正入力を有する。ゼロ設定回路は調整可能な抵抗８１６、８１８を含む抵抗回路を備える。一実施形態では、調整可能な抵抗８１６、８１８は電子ポテンショメータを含む。別の実施形態では、調整可能な抵抗８１６、８１８はＵＳＡ、Ａｒｉｚｏｎａ、ＣｈａｎｄｌｅｒのＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ社により製造される不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。ゼロ設定回路は、例えば、検出されるプロセス変数が圧力である場合、圧力ゼロでゼロ出力を提供するように使用できる。別の実施形態では、抵抗Ｒ５２はサーミスタを含み、温度誤差をゼロにするための温度補償を提供する。
【００３８】
図９はスパン設定回路９００の例を示している。スパン設定回路９００は利得を調整して、プロセス変数の選択された測定範囲に対するフルスケール電気出力を提供する。例えば、プロセス変数が圧力である場合、スパンを設定して、１００ｐｓｉのプロセス変数の変化に対して５ボルトの出力変化を提供するようにしてもよい。
【００３９】
スパン設定回路９００はスケーリング回路８００の出力（図８のライン８０４）を受け取る。スパン設定回路９００は９０４、９０６においてユーザ出力を提供する。スパン設定回路９００は集積回路増幅器９０８を備える。集積回路増幅器９０８は抵抗Ｒ４７、Ｒ５５、Ｒ５６、Ｔ５７、Ｒ５８、Ｒ４１およびキャパシタＣ６、Ｃ３３、Ｃ３６、Ｃ３８と接続され、調整可能な利得を有する非反転増幅器を形成する。抵抗Ｒ４１は利得を調整するための調整可能なポテンショメータを含む。一実施形態では、抵抗Ｒ４１は不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。
【００４０】
スパン設定回路９００の利得は利得の粗い設定を提供する。一方、利得の精密な設定は、図１０に示されている例に関連して以下により詳細に説明されるとおり、ＶＤのレベルを調整することにより実行できる。ＶＤのレベルが調整されると、線形性補正回路（図７）の動作点がシフトし、プロセス変数を検出する利得を精密に調整する。線形性補正回路はＶＤの関数として電圧Ｅ１を出力する。線形性補正を備える実施形態では、Ｅ１はまたＥ２の関数である。
【００４１】
図１０はレギュレータ回路１０００の例を示している。レギュレータ回路１０００はリード線１００２、１００４を介して外部制御システム電力バスから電力を受け取る。一実施形態では、供給電力は約７ボルト以上の、３．４５から３．６５ミリアンペアの範囲の電流である。
【００４２】
レギュレータ回路１０００は、導体１００２、１００４から電力供給されるＶＤレギュレータ１００６を備える。ＶＤレギュレータ１００６は、ライン１０１０上の基準電源電圧ＶＳを基準にしてライン１００８上のＤＣ電源電圧ＶＤを発生する。一実施形態では、ＶＤは公称５．５ボルトである。電源電圧ＶＤはサーミスタＲ２０、Ｒ４４により温度補償される。電源電圧ＶＤは調整可能な抵抗Ｒ３９により調整可能である。一実施形態では、調整可能な抵抗Ｒ３９は不揮発性ディジタルポットのタイプＭＣＰ４０２１を含む。電圧ＶＤは集積回路レギュレータ１０２０により調節される。一実施形態では、集積回路レギュレータ１０２０は、ＵＳＡ、Ｃａｌｉｆｏｒｎｉａ、ＭｉｌｐｉｔａｓのＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎの電圧レギュレータのタイプＬＴ１１２１を含む。
【００４３】
レギュレータ回路１０００はアナロググラウンド電圧レギュレータ１０１２を含む。アナロググラウンド電圧レギュレータ１０１２はライン１０１４上にアナロググラウンド電圧を生成する。ライン１０１４上のアナロググラウンドは抵抗Ｒ３３、Ｒ３４を含む分圧器により設定されるレベルに維持される。
【００４４】
レギュレータ回路１０００は、ＶＤ−ＶＳ電源システムを通過する電流により駆動されるＶＷレギュレータ１０１６を備える。ＶＷレギュレータ１０１６はライン１０１８上に電源電圧ＶＷを発生する。電圧ＶＷはＶＳ基準に対して負である。ＶＷレギュレータ１０１６はＶＤ−ＶＳ電力システムに直列に接続される。一実施形態では、ＶＷレギュレータ１０１６は、ＵＳＡ、Ｍａｉｎｅ、Ｓｏｕｔｈ ＰｏｒｔｌａｎｄのＦａｉｒｃｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社のＢＡＶ９９ダイオードを備え、電圧ＶＷは基準電圧ＶＳに対して約−０．７Ｖである。
【００４５】
図１１は、室温における圧力検出回路に対する、プロセス変数の関数としての電圧Ｅ２の百分率誤差のグラフを示している。横軸１１０２はポンド／平方インチ絶対圧力（ＰＳＩＡ）の単位の圧力を表す。縦軸１１０４は８個のサンプル圧力検出回路に対する、電圧Ｅ２の百分率誤差（非線形性）を表す。図１１に示される結果では、図示されている百分率誤差はフルスケール誤差のパーセントである。図１１で明らかなとおり、線形性補正回路は大きな非線形性を補正し、個々のサンプル回路は全体として約＋／−０．１％のオーダの室温百分率誤差を有する。
【００４６】
図１２は−４０℃以上＋８５℃までの動作温度範囲の圧力検出回路に対する、プロセス変数の関数としての電圧Ｅ２の百分率誤差のグラフである。横軸１２０２はポンド／平方インチ絶対圧力（ＰＳＩＡ）の単位の圧力を表す。縦軸１２０４は８個のサンプル圧力検出回路に対する電圧Ｅ２の百分率誤差（非線形性）を表す。図１２に示される結果では、図示されている百分率誤差はフルスケール誤差のパーセントである。図１２で明らかなとおり、線形性補正回路は大きい非線形性を補正し、個々のサンプル回路は全体に約＋／−０．５％のオーダの温度百分率誤差を有する。
【００４７】
動作中は、ベースバンド電圧Ｅ１、Ｅ２の比は、例えばＥ２／Ｅ１＝Ｃｓｅｎｓｅ／Ｃｒｅｆｅｒｅｎｃｅになるように制御される。比のＥ２／Ｅ１は基準としてＥ１を用い、信号としてＥ２を用いることによりＡ／Ｄコンバータによりディジタル化できる。
【００４８】
検出回路は、例えば加速度計、傾斜計、静電容量式センサを備える温度センサおよび荷重計といった静電容量式センサの全ての種類に対して使用できる。ＡＤコンバータおよび超小型デバイスの追加により、システムの精度を向上でき、センサの全体特性を達成できる。
【００４９】
静電容量式センサでは、検出静電容量ＣｓキャパシタはＣｓ＝Ｃｏ／（ｌ−ａ＊ｐ／Ｐｆｓ）により近似される関数に従う。ただしＰｆｓはフルスケールの静電容量であり、Ｃｏはゼロ圧力での静電容量である。ａは約０．５である。回路はＥ２／Ｅｌ＝Ｃｒ／Ｃｓの関係を与える。これはＥ２／Ｅｌ＝Ｃｒ＊（ｌ−ａ＊ｐ／Ｐｆｓ）／Ｃｏに変換でき、基本的に圧力との線形関係を示す。しかし、実際の静電容量式圧力センサはフルスケール（範囲の上限、ＵＲＬ）の約０．７５％の非線形性有し、放物線状ではない。回路の線形性補正は放物線状であり、いくらかの３次誤差０．１％は補正後に残される。
【００５０】
回路は、２つの単極双投スイッチがＥ１（ほぼ固定）とＶｓとの間のＣｒおよびＣｓの直列接続を、Ｅ２（変数）およびＶｓに切り換えることにより始動する。２つのキャパシタ間のタップは信号であり、Ｅ２はＡＣ信号ポイントをゼロボルトにするように調整される。
【００５１】
検出器入力は最初にＮチャネルＪＦＥＴソースフォロワを通過して、高速増幅器に入力するためにインピーダンスを低減する。ＪＦＥＴ出力上の高域通過フィルタはＤＣを除去し、全ての低周波数ノイズをフィルタで除去する。復調はＰＨ０の各サイクルの後半で動作し、サイクル切換の間に発生するスイッチング過渡現象を除去する。
【００５２】
本発明は好ましい実施形態に関して説明されているが、当業者であれば、本発明の精神および範囲から逸脱することなく本発明の形態および細部に様々な変更が実施されてもよいことは理解される。
【図面の簡単な説明】
【００５３】
【図１】プロセス変数の静電容量式検出に有用な回路のブロック図を示している。
【図２】ベースバンドおよび搬送波周波数範囲の例を示している。
【図３】クロック発生器回路の例を示している。
【図４】図５と併せて検出器回路の例を示している。
【図５】図４と併せて検出器回路の例を示している。
【図６】ベースバンドの電圧を制御する制御回路の例を示している。
【図７】線形性補正回路の例を示している。
【図８】スケーリング回路およびゼロ調整回路の例を示している。
【図９】スパン設定回路の例を示している。
【図１０】レギュレータ回路の例を示している。
【図１１】室温における圧力検出回路に対するプロセス変数の関数としての百分率誤差のグラフを示している。
【図１２】動作温度範囲全体にわたる圧力検出回路に対するプロセス変数の関数としての百分率誤差のグラフを示している。
【符号の説明】
【００５４】
１０２…第１キャパシタ、１０４…第２キャパシタ、１０６…分圧器、１１０…搬送周波周波数範囲の検出器、１１６…クロック発生器、１２０…制御回路、１２４…線形性補正回路。
【特許請求の範囲】
【請求項１】
第１および第２キャパシタを含む分圧器であって、前記第１および第２キャパシタの少なくとも一方が、ベースバンド周波数範囲におけるプロセス変数により変化する静電容量を有し、前記分圧器が、搬送波周波数範囲において変調され、且つベースバンドの包絡線を有する被変調電圧を受け取る分圧器両端を有し、前記分圧器が検出器入力を提供する中央タップ接続点を有する分圧器と、
前記検出器入力の搬送波周波数範囲成分を表す検出器出力を有する検出器と、
前記検出器出力の関数として前記被変調電圧の前記ベースバンドの包絡線を制御する制御回路であって、前記制御回路が前記ベースバンド周波数範囲におけるプロセス変数出力を提供する制御回路とを備えるプロセス変数検出回路。
【請求項２】
前記制御回路が、前記検出器出力の非線形関数として前記被変調電圧の少なくとも１つを制御して、前記プロセス変数に関する非線形性に対して前記プロセス変数の出力を補償する請求項１の回路。
【請求項３】
前記被変調電圧の前記包絡線が、前記検出器の入力を生成するベースバンド周波数における前記静電容量の変化と結合している前記ベースバンド周波数における変化を有し、前記プロセス変数が前記ベースバンド内で安定しているときに平衡状態に向かうように再度平衡を取るようにする請求項１のプロセス変数検出回路。
【請求項４】
前記検出入力がベースバンドノイズを含み、前記検出器が前記ベースバンドノイズを除去する請求項１のプロセス変数検出回路。
【請求項５】
前記検出器が、
フィルタ出力を有し、前記搬送波周波数を含む通過帯域を有するフィルタと、
前記フィルタの出力を受け取り、前記フィルタ出力を復調して前記検出器出力を提供する同期復調器とを備える請求項１のプロセス変数検出回路。
【請求項６】
クロック出力を発生するクロック発生器を備え、
前記同期復調器は前記クロック出力の少なくとも１つの関数として復調する請求項５のプロセス変数検出回路。
【請求項７】
前記被変調電圧を変調する前記クロック出力の少なくとも１つにより制御されるスイッチを備える請求項６のプロセス変数を検出する回路。
【請求項８】
前記フィルタが多段増幅器である請求項１のプロセス変数検出回路。
【請求項９】
前記第１キャパシタが第１基板に配置された第１電極を備え、前記第２キャパシタが前記第１基板に配置された第２電極を備える請求項１のプロセス変数検出回路。
【請求項１０】
前記第１および第２キャパシタが、前記検出器入力への電極接続を含む請求項９のプロセス変数検出回路。
【請求項１１】
前記検出器入力への前記電極接続が、スイッチに接続されない請求項１０のプロセス変数検出回路。
【請求項１２】
前記第１キャパシタがプロセス変数検出静電容量を備え、前記第２キャパシタが、実質的にプロセス変数の影響を受けない静電容量を備える請求項１のプロセス変数検出回路。
【請求項１３】
前記搬送波周波数が、固定の搬送波周波数である請求項１のプロセス変数検出回路。
【請求項１４】
前記ベースバンド周波数が１０Ｈｚ未満であり、前記搬送波周波数が１ＫＨｚより大きい請求項１のプロセス変数検出回路。
【請求項１５】
前記プロセス変数検出静電容量が、少なくとも４００Ｈｚまでのベースバンドプロセス変数の変化に対応し、前記プロセス変数出力が少なくとも４００Ｈｚまでのプロセス変数の変化に対応する請求項１４のプロセス変数検出回路。
【請求項１６】
搬送波周波数で被変調電圧を変調することと、
検出器入力に接続された第１および第２キャパシタに前記被変調電圧を供給することと、
ベースバンド周波数で変化するプロセス変数を加えることにより前記第１および第２キャパシタの一方の静電容量を変化させることと、
前記搬送波周波数における前記検出器入力の検出される表示を検出することと、
前記検出される表示の関数として前記被変調電圧のベースバンドの包絡線を制御することとを含むプロセス変数検出方法。
【請求項１７】
前記検出される表示の非線形関数として前記被変調電圧の少なくとも１つを制御することにより、前記静電容量の非線形性に対して、前記プロセス変数の関数として前記検出される表示を補償することを含む請求項１６のプロセス変数検出方法。
【請求項１８】
ベースバンド周波数における前記静電容量変化と結合するように、前記ベースバンド周波数における前記被変調電圧の前記振幅を変化させることにより、前記プロセス変数が前記ベースバンド内で安定しているときに前記検出器入力が平衡するようにする、請求項１６のプロセス変数検出方法。
【請求項１９】
前記検出出力がベースバンドノイズを含み、検出中に前記ベースバンドノイズを除去する請求項１６のプロセス変数検出方法。
【請求項１】
第１および第２キャパシタを含む分圧器であって、前記第１および第２キャパシタの少なくとも一方が、ベースバンド周波数範囲におけるプロセス変数により変化する静電容量を有し、前記分圧器が、搬送波周波数範囲において変調され、且つベースバンドの包絡線を有する被変調電圧を受け取る分圧器両端を有し、前記分圧器が検出器入力を提供する中央タップ接続点を有する分圧器と、
前記検出器入力の搬送波周波数範囲成分を表す検出器出力を有する検出器と、
前記検出器出力の関数として前記被変調電圧の前記ベースバンドの包絡線を制御する制御回路であって、前記制御回路が前記ベースバンド周波数範囲におけるプロセス変数出力を提供する制御回路とを備えるプロセス変数検出回路。
【請求項２】
前記制御回路が、前記検出器出力の非線形関数として前記被変調電圧の少なくとも１つを制御して、前記プロセス変数に関する非線形性に対して前記プロセス変数の出力を補償する請求項１の回路。
【請求項３】
前記被変調電圧の前記包絡線が、前記検出器の入力を生成するベースバンド周波数における前記静電容量の変化と結合している前記ベースバンド周波数における変化を有し、前記プロセス変数が前記ベースバンド内で安定しているときに平衡状態に向かうように再度平衡を取るようにする請求項１のプロセス変数検出回路。
【請求項４】
前記検出入力がベースバンドノイズを含み、前記検出器が前記ベースバンドノイズを除去する請求項１のプロセス変数検出回路。
【請求項５】
前記検出器が、
フィルタ出力を有し、前記搬送波周波数を含む通過帯域を有するフィルタと、
前記フィルタの出力を受け取り、前記フィルタ出力を復調して前記検出器出力を提供する同期復調器とを備える請求項１のプロセス変数検出回路。
【請求項６】
クロック出力を発生するクロック発生器を備え、
前記同期復調器は前記クロック出力の少なくとも１つの関数として復調する請求項５のプロセス変数検出回路。
【請求項７】
前記被変調電圧を変調する前記クロック出力の少なくとも１つにより制御されるスイッチを備える請求項６のプロセス変数を検出する回路。
【請求項８】
前記フィルタが多段増幅器である請求項１のプロセス変数検出回路。
【請求項９】
前記第１キャパシタが第１基板に配置された第１電極を備え、前記第２キャパシタが前記第１基板に配置された第２電極を備える請求項１のプロセス変数検出回路。
【請求項１０】
前記第１および第２キャパシタが、前記検出器入力への電極接続を含む請求項９のプロセス変数検出回路。
【請求項１１】
前記検出器入力への前記電極接続が、スイッチに接続されない請求項１０のプロセス変数検出回路。
【請求項１２】
前記第１キャパシタがプロセス変数検出静電容量を備え、前記第２キャパシタが、実質的にプロセス変数の影響を受けない静電容量を備える請求項１のプロセス変数検出回路。
【請求項１３】
前記搬送波周波数が、固定の搬送波周波数である請求項１のプロセス変数検出回路。
【請求項１４】
前記ベースバンド周波数が１０Ｈｚ未満であり、前記搬送波周波数が１ＫＨｚより大きい請求項１のプロセス変数検出回路。
【請求項１５】
前記プロセス変数検出静電容量が、少なくとも４００Ｈｚまでのベースバンドプロセス変数の変化に対応し、前記プロセス変数出力が少なくとも４００Ｈｚまでのプロセス変数の変化に対応する請求項１４のプロセス変数検出回路。
【請求項１６】
搬送波周波数で被変調電圧を変調することと、
検出器入力に接続された第１および第２キャパシタに前記被変調電圧を供給することと、
ベースバンド周波数で変化するプロセス変数を加えることにより前記第１および第２キャパシタの一方の静電容量を変化させることと、
前記搬送波周波数における前記検出器入力の検出される表示を検出することと、
前記検出される表示の関数として前記被変調電圧のベースバンドの包絡線を制御することとを含むプロセス変数検出方法。
【請求項１７】
前記検出される表示の非線形関数として前記被変調電圧の少なくとも１つを制御することにより、前記静電容量の非線形性に対して、前記プロセス変数の関数として前記検出される表示を補償することを含む請求項１６のプロセス変数検出方法。
【請求項１８】
ベースバンド周波数における前記静電容量変化と結合するように、前記ベースバンド周波数における前記被変調電圧の前記振幅を変化させることにより、前記プロセス変数が前記ベースバンド内で安定しているときに前記検出器入力が平衡するようにする、請求項１６のプロセス変数検出方法。
【請求項１９】
前記検出出力がベースバンドノイズを含み、検出中に前記ベースバンドノイズを除去する請求項１６のプロセス変数検出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２００９−５３１７１３（Ｐ２００９−５３１７１３Ａ）
【公表日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００９−５０２９１０（Ｐ２００９−５０２９１０）
【出願日】平成１９年３月２６日（２００７．３．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００７／００７３９５
【国際公開番号】ＷＯ２００７／１２６７３１
【国際公開日】平成１９年１１月８日（２００７．１１．８）
【出願人】（５９７１１５７２７）ローズマウント インコーポレイテッド (240)
【Ｆターム（参考）】
【公表日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成１９年３月２６日（２００７．３．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００７／００７３９５
【国際公開番号】ＷＯ２００７／１２６７３１
【国際公開日】平成１９年１１月８日（２００７．１１．８）
【出願人】（５９７１１５７２７）ローズマウント インコーポレイテッド (240)
【Ｆターム（参考）】
[ Back to top ]