駆動回路及びスイッチング電源装置
【課題】レベルシフト回路を低消費電力させ、回路の遅れ時間を短くして高周波化できる駆動回路及びスイッチング電源装置。
【解決手段】直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路１１と、ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位ＶＳが第１電位から第２電位まで変化する場合に基準電位が第１電位以上第２電位未満の期間中に発振回路からの周波数信号に応答してセット信号とリセット信号を出力するパルス作成回路２０ａと、パルス作成回路からのセット信号とリセット信号とに基づいて周波数信号をレベルシフトした出力信号を出力するレベルシフト部ＦＦ１とを備える。
【解決手段】直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路１１と、ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位ＶＳが第１電位から第２電位まで変化する場合に基準電位が第１電位以上第２電位未満の期間中に発振回路からの周波数信号に応答してセット信号とリセット信号を出力するパルス作成回路２０ａと、パルス作成回路からのセット信号とリセット信号とに基づいて周波数信号をレベルシフトした出力信号を出力するレベルシフト部ＦＦ１とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び駆動回路を備えるスイッチング電源装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ等に用いられるスイッチング電源装置は、スイッチング素子を２個用いたハーフブリッジ型で且つスイッチング損失を低減できる電流共振型が使用されることが多い。
【０００３】
電流共振型スイッチング電源装置では、ローサイドスイッチング素子、ハイサイドスイッチング素子が用いられ、通常、これらのスイッチング素子にはＮ型ＭＯＳＦＥＴ等が用いられている。このため、ハイサイドスイッチング素子を駆動するためには、ローサイドの制御信号をハイサイドに伝達して、パワーＭＯＳＦＥＴを駆動するハイサイドドライバが用いられる。このハイサイドドライバについて、消費電力の低減と応答速度の改善を行う必要がある。
【０００４】
従来のこの種のスイッチング電源装置に用いられるハイサイドドライバとして、特許文献１が知られている。特許文献１を用いたスイッチング電源装置は、図８に示すように構成されている。全波整流回路１は、交流電圧を整流し、平滑コンデンサＣａは全波整流回路１で得られた整流電圧を平滑して整流平滑電圧を、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ２との直列回路の両端に供給する。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、制御回路１１ａにより交互にオン／オフ制御される。
【０００５】
スイッチング素子Ｑ１のドレイン−ソース間には、電圧共振コンデンサＣｖが接続されると共に、リアクトルＬｒとトランスＴの一次巻線Ｐと電流共振コンデンサＣｉとの直列回路が接続されている。トランスＴの二次巻線Ｓ１の一端にはダイオードＤ１のアノードが接続され、二次巻線Ｓ２の一端にはダイオードＤ２のアノードが接続されている。ダイオードＤ１のカソードとダイオードＤ２のカソードとはコンデンサＣｂの一端に接続され、二次巻線Ｓ１の他端と二次巻線Ｓ２の他端とは、コンデンサＣｂの他端に接続されている。ダイオードＤ１，Ｄ２及びコンデンサＣｂとで整流平滑回路を構成している。この整流平滑回路は、トランスＴの二次巻線Ｓ１，Ｓ２に発生した電圧を整流平滑する。
【０００６】
コンデンサＣｂの両端には電圧検出回路３が接続されている。電圧検出回路３は、コンデンサＣｂの電圧を検出し、検出電圧をフォトカプラＰＣを介してフィードバック電圧として制御回路１１ａのＦＢ端子を介して発振回路１１に出力する。発振回路１１は、フィードバック電圧に応じて発振周波数（スイッチング周波数）を変化させる。即ち、スイッチング周波数を制御することによりコンデンサＣｂの出力電圧を制御することができる。
【０００７】
ダイオードＤ３とコンデンサＣｃとは、トランスＴの補助巻線Ｃに発生した電圧を整流平滑して制御回路１１ａのＶｃｃ端子に供給する。また、整流平滑された電圧は、ダイオードＤ４を介して制御回路１１ａのＶｂ端子（レベルシフト電源端子）に供給される。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点とＶｂ端子との間にはコンデンサＣｄが接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点の電位は、レベルシフト基準電位ＶＳである。
【０００８】
制御回路１１ａは、発振回路１１、デッドタイム生成回路１２、レベルシフト回路１３、タイミング調整回路１４、バッファ１５，１６を有している。発振回路１１は、ＦＢ端子からのフィードバック電圧に応じた周波数を持つ周波数信号を発生する。デッドタイム生成回路１２は、発振回路１１からの周波数信号からローサイド側信号とハイサイド側信号を生成し、スイッチング素子Ｑ１，Ｑ２が同時にオフになる期間（デッドタイム）を付加して、レベルシフト回路１３及びタイミング調整回路１４に出力する。レベルシフト回路１３は、デッドタイム生成回路１２からの信号をレベルシフトさせてバッファ１６を介してハイサイドのスイッチング素子Ｑ２のゲートに印加する。タイミング調整回路１４は、デッドタイム生成回路１２からの信号に対してタイミング調整してバッファ１５を介してローサイドのスイッチング素子Ｑ１のゲートに印加する。
【０００９】
図１０に従来のスイッチング電源装置内のレベルシフト回路１３の構成を示す。このレベルシフト回路１３は、抵抗Ｒ１〜Ｒ４、パルス作成回路２０、トランジスタＭ１，Ｍ２、フリップフロップＦＦ１、インバータＩＶ１〜ＩＶ６、コンデンサＣ１〜Ｃ４、バッファ１６を備える。
【００１０】
抵抗Ｒ１は、一端がレベルシフト電源ＶＢに接続され、他端がトランジスタＭ１のドレインに接続されている。トランジスタＭ１のソースは、抵抗Ｒ３を介してグランドに接続されている。トランジスタＭ１のドレインとグランドとの間には、寄生容量Ｃ１が存在する。トランジスタＭ１のゲートは、パルス作成回路２０に接続されている。抵抗Ｒ２は、抵抗Ｒ１と同じ抵抗値を有し、一端がレベルシフト電源ＶＢに接続され、他端がトランジスタＭ２のドレインに接続されている。トランジスタＭ２のソースが抵抗Ｒ４を介してグランドに接続されている。トランジスタＭ２のドレインとグランドとの間には、寄生容量Ｃ２が存在する。トランジスタＭ２のゲートは、パルス作成回路２０に接続されている。
【００１１】
パルス作成回路２０は、入力信号に基づいてトランジスタＭ１とトランジスタＭ２とのオン／オフを制御する。パルス作成回路２０は、発振回路１１からの入力信号の立ち上がりの際にセットパルス信号をトランジスタＭ１のゲートに出力し、入力信号の立ち下がりの際にリセットパルス信号をトランジスタＭ２のゲートに出力する。
【００１２】
トランジスタＭ１のドレインとトランジスタＭ２のドレインとには、インバータＩＶ１〜ＩＶ４とコンデンサＣ３，Ｃ４とからなる誤動作防止フィルタが接続されている。インバータＩＶ３の出力はインバータＩＶ５を介してフリップフロップＦＦ１のリセット端子Ｒに接続されている。インバータＩＶ４の出力はインバータＩＶ６を介してフリップフロップＦＦ１のセット端子Ｓに接続されている。フリップフロップＦＦ１の出力端子Ｑからの電圧は、バッファ１６を介してスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力される。
【００１３】
また、特許文献２のスイッチング電源装置は、図１１に示すように構成されている。このスイッチング電源装置では、ｄｖｄｔ検出回路１７がレベルシフト基準電位ＶＳのｄｖｄｔ（電位ＶＳを時間微分）を検出してその検出出力をデッドタイム生成回路１２に出力する。即ち、ローサイドのスイッチング素子Ｑ１とハイサイドのスイッチング素子Ｑ２とを同時にオフさせるデッドタイム期間が、レベルシフト基準電位ＶＳのｄｖｄｔにより制御されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平８−６５１４３号公報
【特許文献２】特開２００２−３２５４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１においては、図９に示すように、セット信号、リセット信号をローサイドからハイサイドに伝達する時に、例えば４００Ｖの高圧のレベルシフト基準電位ＶＳが印加された状態で、セットパルス、リセットパルスがオンして、例えば１２０ｎＳの期間だけ１０ｍＡの電流が流れる。特に、発振周波数が上昇すると、これに伴ってセットパルス、リセットパルスのオンオフ回数が増加するので、消費電力が発振周波数の増大に比例して増大してしまう。このため、民生品用のスイッチング電源装置用制御ＩＣのパッケージでは、発熱の問題から２００ｋＨｚ〜４００ｋＨｚが上限の発振周波数となる。
【００１６】
また、特許文献１では、ローサイドでハイサイドのスイッチング素子Ｑ２のターンオンするタイミング（図９のデッドタイム期間ＤＴ１）をデッドタイム生成回路１２で決定し、ハイサイドへ信号伝達（レベルシフト）を行う。この場合、回路の遅延や誤動作防止フィルターによりハイサイドのスイッチング素子Ｑ２がターンオンするまでに遅延時間が発生する（図９のセットパルス、リセットパルスのレベルシフトによる遅れ時間ΔＴ１）。このため、ローサイドとハイサイドのデューティ比を一定とするために、ローサイド制御回路からローサイドのスイッチング素子Ｑ１へ信号伝達を行う場合、タイミング調整回路１４により前記遅延時間分だけ遅らせている。このため、例えば過電流検出時にスイッチング素子Ｑ１のターンオフが必要な時に遅れを生じる原因となる。
【００１７】
また、図１０に示すように、トランジスタＭ１，Ｍ２には寄生容量Ｃ１，Ｃ２がある。ハイサイド部に早いｄｖｄｔが印加された時に、コンデンサＣ１，Ｃ２に充電する電流により抵抗Ｒ１，Ｒ２に電圧降下が生じて、これによりフリップフリップＦＦ１のＳ端子またはＲ端子に意図しない信号が入る場合がある。それを防ぐためにインバータＩＶ１〜ＩＶ４、及びコンデンサＣ１〜Ｃ４からなるｄｖｄｔフィルターを用いたり、抵抗Ｒ１，Ｒ２の抵抗値を下げる等の対策を行う。しかし、ｄｖｄｔフィルターは、コンデンサＣ３、Ｃ４への充電により、信号伝達に遅延時間を生じる。
【００１８】
また、特許文献２では、ローサイドでｄｖｄｔ検出回路１７によりレベルシフト基準電位ＶＳをｄｖｄｔ検出して、ハイサイドへ信号伝達を行うため、ハイサイドのスイッチング素子Ｑ２のターンオンタイミングは、遅延時間を生じる。このため、図示しないがレベルシフト回路１３による遅延時間ΔＴ１とｄｖｄｔ検出回路１７による遅延時間とが加算されて、さらに遅延時間が大きくなる。このため、電流共振ＩＣでは、スイッチングロスを低減するための共振条件が狭くなり、また、ハイサイドのスイッチング素子Ｑ２がオンしている時間が短くなるため、高周波化を妨げる原因となる。
【００１９】
本発明は、レベルシフト回路を低消費電力させ、回路の遅れ時間を短くして高周波化することができる駆動回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明は、直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路と、前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第１電位から第２電位まで変化する場合に前記基準電位が前記第１電位以上前記第２電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号とを出力するパルス作成回路と、前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部とを備えることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、パルス作成回路は、基準電位が第１電位以上第２電位未満の期間中に発振回路からの周波数信号に応答してセット信号を出力するので、レベルシフト回路を低消費電力させることができる。
【図面の簡単な説明】
【００２２】
【図１】実施例１のスイッチング電源装置の構成を示す回路図である。
【図２】実施例１のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図３】実施例１のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図４】実施例２のスイッチング電源装置の構成を示す回路図である。
【図５】実施例２のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図６】実施例２のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図７】実施例２のレベルシフト回路の各部のタイミングチャートである。
【図８】従来のスイッチング電源装置の一例の構成を示す回路図である。
【図９】図８に示す従来のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図１０】図８に示す従来のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図１１】従来のスイッチング電源装置の他の一例の構成を示す回路図である。
【図１２】図１１に示す従来のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の駆動回路及びスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。
【００２４】
（実施例１）
まず、従来のレベルシフト回路の信号伝達は、ハイサイドに例えば４００Ｖの高圧が印加された状態で行われていた。
【００２５】
これに対して、実施例１のスイッチング電源装置では、発振回路１１の周波数信号が反転した時刻に同期して信号伝達を行うことを特徴とする。また、レベルシフト基準電位ＶＳは、例えば０Ｖ（第１電位）〜４００Ｖ（第２電位）の範囲で変化するようになっていて、セット信号は０Ｖ以上４００Ｖ未満の期間に出力されるようになっている。
【００２６】
図１は、実施例１のスイッチング電源装置の構成を示す回路図である。図１に示す制御回路１０は、発振回路１１、デッドタイム生成回路１２ａ，２１、レベルシフト回路１３ａ、バッファ１５，１６を有している。発振回路１１は、ＦＢ端子からのフィードバック電圧に応じた周波数を持つ周波数信号を発生する。レベルシフト回路１３ａは、発振回路１１からの周波数信号の立ち上がり及び立ち下がりに同期させてセット信号及びリセット信号を出力し周波数信号をレベルシフトさせてデッドタイム生成回路２１に出力する。
【００２７】
デッドタイム生成回路１２ａは、発振回路１１からの周波数信号に所定のデッドタイム期間を加えてバッファ１５を介してローサイドのスイッチング素子Ｑ１のゲートに印加する。デッドタイム生成回路２１は、レベルシフト回路１３ａからのレベルシフトされた信号に所定のデッドタイム期間を加えてバッファ１６を介してハイサイドのスイッチング素子Ｑ２のゲートに印加する。
【００２８】
図１に示すその他の構成は、図８に示す構成と同一であるので、その説明は省略する。
【００２９】
図３は、実施例１のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図３に示すパルス作成回路２０ａに発振回路１１からの周波数信号が入力される。パルス作成回路２０ａは、発振回路１１からの周波数信号の立ち上がりに同期してセット信号を生成し、セット信号をトランジスタＭ１に出力する。パルス作成回路２０ａは、発振回路１１からの周波数信号の立ち下がりに同期してリセット信号を生成し、リセット信号をトランジスタＭ２に出力する。
【００３０】
デッドタイム生成回路２１（本発明のデッドタイム生成回路に対応）は、フリップフロップＦＦ１（本発明のレベルシフト部に対応）とバッファ１６との間に設けられ、フリップフロップＦＦ１からの信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号によりスイッチング素子Ｑ２をターンオンさせる。
【００３１】
次にこのように構成された実施例１のスイッチング電源装置の動作を図２に示すタイミングチャートを参照しながら説明する。
【００３２】
発振回路１１からの周波数信号がレベルシフト回路１３ａのパルス作成回路２０ａに入力される。このため、時刻ｔ０において、発振回路１１からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路２０ａからセットパルス（セット信号）が時刻ｔ０〜ｔ１においてトランジスタＭ１に出力される。即ち、発振回路１１からの周波数信号が反転した瞬間（時刻ｔ０）であれば、レベルシフト基準電位ＶＳがゼロボルト付近であり、レベルシフト電源ＶＢが１０Ｖ程度とすれば、この部分の消費電力は、図８に示す従来回路の消費電力に比較して、約１／４０に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。
【００３３】
なお、パワーＭＯＳＦＥＴからなるスイッチング素子Ｑ１，Ｑ２は、ゲートの充放電に一定時間が必要である。このため、図１では発振回路１１の周波数信号が反転してからレベルシフト基準電位ＶＳが上昇しているが、実際には発振回路１１の周波数信号が反転した時刻から１００ｎＳ〜５００ｎＳ程度の時間はレベルシフト基準電位ＶＳは上昇しない。このため、実質的にレベルシフト基準電位ＶＳがゼロボルト付近で信号伝達（レベルシフト）を行うことができる。
【００３４】
この信号伝達は、ハイサイドの制御回路１０に対してスイッチング素子Ｑ２のターンオンを許可する信号（ハイサイドターンオン許可信号、即ち、セットパルス）を与えるものであり、ターンオン動作は行わない。実際には、ハイサイドターンオン許可信号によりトランジスタＭ１がオンして、その許可信号はフィルタを介してフリップフロップＦＦ１のセット端子に入力され、フリップフロップＦＦ１からの信号はデットタイム生成回路２１により所定のデッドタイムＤＴ１を加えて、時刻ｔ２において、デットタイム生成回路２１で生成されたゲート電圧信号ＶＧＨによりスイッチング素子Ｑ２をターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみ、スイッチング素子Ｑ２をターンオンさせる。このように、ハイサイドでスイッチング素子Ｑ２のターンオンするタイミングを決定するので、従来よりも回路の遅れ時間が短くなるので、高周波化に対応できる。
【００３５】
また、時刻ｔ３において、発振回路１１からの周波数信号の立下りに同期して、パルス作成回路２０ａからリセットパルスがトランジスタＭ２に出力される。トランジスタＭ２がオンして、その許可信号はフィルタを介してフリップフロップＦＦ１のリセット端子に入力され、リセット信号はデットタイム生成回路２１を介して時刻ｔ４において、デットタイム生成回路２１で生成されたゲート電圧ＶＧＨによりスイッチング素子Ｑ２をターンオフさせる。
【００３６】
（実施例２）
図４は、実施例２のスイッチング電源装置の構成を示す回路図である。図４に示す実施例２のスイッチング電源装置は、図１に示す実施例１のスイッチング電源装置に対して、さらに、ｄｖｄｔ検出回路１７ａ（本発明のｄｖｄｔ検出回路に対応）を追加したことを特徴とする。
【００３７】
ｄｖｄｔ検出回路１７ａは、レベルシフト基準電位ＶＳの時間変化を検出し、即ち、セット信号が出力された時刻から基準電位ＶＳの時間変化が検出された時刻までの時間だけ、フリップフロップＦＦ１でレベルシフトされた信号を遅延させた遅延信号を生成し該遅延信号をローサイド側のデッドタイム生成回路１２ａとハイサイド側のデッドタイム生成回路１２ｂに出力する。
【００３８】
なお、ｄｖｄｔ検出は、ｄｖｄｔの立ち上がり（＋）検出と立ち下がり（−）検出とに分ける。立ち上がり（＋）検出ではスイッチング素子Ｑ２のゲート電圧ＶＧＨがターンオンするタイミングを決定し、立ち下がり（−）検出ではスイッチング素子Ｑ１のゲート電圧ＶＧＬがターンオンするタイミングを決定する。
【００３９】
本発明では、ハイサイド側スイッチング素子Ｑ２のゲート電圧ＶＧＨに関するものであり、ｄｖｄｔの立ち上がり（＋）検出並びにデッドタイム生成回路１２ｂについて説明する。
【００４０】
図６は実施例２のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図６に示すレベルシフト回路にはｄｖｄｔ検出回路１７ａが追加されることを特徴とする。レベルシフト電源ＶＢとレベルシフト基準電位ＶＳとの間には抵抗Ｒ５とコンデンサＣ５との直列回路が接続されている。抵抗Ｒ５とコンデンサＣ５との接続点にはデッドタイム生成回路１２ｂのインバータＩＶ７の入力端子が接続され、インバータＩＶ７の出力端子にはインバータＩＶ８の入力端子が接続されている。インバータＩＶ８の出力端子にはデッドタイム生成回路１２ｂのアップエッジワンショット回路ＵＥＳの入力端子が接続されている。
【００４１】
アップエッジワンショット回路ＵＥＳの出力端子にはフリップフロップＦＦ２のセット端子Ｓが接続され、フリップフロップＦＦ２のリセット端子ＲはインバータＩＶ５の出力端子に接続されている。フリップフロップＦＦ２の出力端子Ｑは、アンド回路ＡＮＤ１の一方の入力端子に接続され、フリップフロップＦＦ１の出力端子Ｑは、アンド回路ＡＮＤ１の他方の入力端子に接続されている。アンド回路ＡＮＤ１の出力端子は、バッファ１６の入力端子に接続されている。
【００４２】
次にこのように構成された実施例２のスイッチング電源装置の動作を図５及び図７のタイミングチャートを参照しながら説明する。
【００４３】
まず、発振回路１１からの周波数信号がレベルシフト回路１３ａのパルス作成回路２０ａに入力される。このため、時刻ｔ０において、発振回路１１からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路２０ａからセットパルスが時刻ｔ０〜ｔ１においてトランジスタＭ１に出力される。即ち、発振回路１１からの周波数信号が反転した瞬間（時刻ｔ０）であれば、レベルシフト基準電位ＶＳがゼロボルト付近であり、レベルシフト電源ＶＢが１０Ｖ程度とすれば、この部分の消費電力は、図８に示す従来回路の消費電力に比較して、約１／４０に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。
【００４４】
また、図６に示すレベルシフト回路においては、時刻ｔ０においてセットパルスによりトランジスタＭ１がオンすると、信号はフィルタにより僅かに遅延してフリップフロップＦＦ１の出力端子ＱからセットパルスＦＦ１ＱがＨレベルで出力される。
【００４５】
また、時刻ｔ０においてレベルシフト基準電位ＶＳが時間変化するので、レベルシフト電源ＶＢも時間変化して、インバータＩＶ８の出力ＩＶ８ＯＵＴはＨレベルからＬレベルになり、時刻ｔ２において、レベルシフト基準電位ＶＳが時間変化するので、レベルシフト電源ＶＢも時間変化して、インバータＩＶ８の出力ＩＶ８ＯＵＴはＬレベルからＨレベルになる。アップエッジワンショット回路ＵＥＳは、時刻ｔ２において、ｄｖｄｔ検出回路１７ａのインバータＩＶ８の出力ＤＨのアップエッジを検出して短いパルスをフリップフロップＦＦ２のセット端子Ｓに出力する。フリップフロップＦＦ２は、出力端子からＨレベルを出力する。
【００４６】
アンド回路ＡＮＤ１は、時刻ｔ２以降において、フリップフロップＦＦ１からのＨレベルとフリップフロップＦＦ２からのＨレベルとのアンドをとりＨレベルをバッファ１６を介してスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力する。即ち、ｄｖｄｔ検出回路１７ａによりデッドタイム生成回路１２ｂがデッドタイム時間ＤＴを生成して、デッドタイム時間後にスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力される。
【００４７】
このように、実施例２のスイッチング電源装置によれば、ハイサイド許可信号（セットパルス）を得た後、ハイサイドに設けたｄｖｄｔ検出回路１７ａによりレベルシフト基準電位ＶＳの時間変化（ｄｖｄｔ）を検出し、スイッチング素子Ｑ２のターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみスイッチング素子Ｑ２のターンオンさせる。
【００４８】
また、ハイサイドの遅れ時間がないことから、ローサイドのタイミング調整回路１４が不要となる。これにより、ローサイドでｄｖｄｔを検出してからレベルシフト回路を駆動する従来の回路よりも遅れ時間を短くすることができる。
【符号の説明】
【００４９】
１ 全波整流回路
３ 電圧検出回路
１０，１１ａ，１１ｂ 制御回路
１１ 発振回路
１２，１２ａ，１２ｂ，２１ デッドタイム生成回路
１３，１３ａ レベルシフト回路
１５，１６ バッファ
１７，１７ａ ｄｖｄｔ検出回路
２０，２０ａ パルス作成回路
Ｔ トランス
ＰＣ フォトカプラ
Ｄ１〜Ｄ４ ダイオード
Ｌｒ リアクトル
Ｃａ〜Ｃｄ，Ｃ１〜Ｃ５ コンデンサ
Ｑ１，Ｑ２ スイッチング素子
Ｐ 一次巻線
Ｓ１，Ｓ２ 二次巻線
Ｒ１〜Ｒ５ 抵抗
ＦＦ１，ＦＦ２ フリップフロップ
ＩＶ１〜ＩＶ８ インバータ
Ｍ１，Ｍ２ トランジスタ
ＡＮＤ１ アンド回路
ＵＥＳ アップエッジワンショット回路
【技術分野】
【０００１】
本発明は、駆動回路及び駆動回路を備えるスイッチング電源装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ等に用いられるスイッチング電源装置は、スイッチング素子を２個用いたハーフブリッジ型で且つスイッチング損失を低減できる電流共振型が使用されることが多い。
【０００３】
電流共振型スイッチング電源装置では、ローサイドスイッチング素子、ハイサイドスイッチング素子が用いられ、通常、これらのスイッチング素子にはＮ型ＭＯＳＦＥＴ等が用いられている。このため、ハイサイドスイッチング素子を駆動するためには、ローサイドの制御信号をハイサイドに伝達して、パワーＭＯＳＦＥＴを駆動するハイサイドドライバが用いられる。このハイサイドドライバについて、消費電力の低減と応答速度の改善を行う必要がある。
【０００４】
従来のこの種のスイッチング電源装置に用いられるハイサイドドライバとして、特許文献１が知られている。特許文献１を用いたスイッチング電源装置は、図８に示すように構成されている。全波整流回路１は、交流電圧を整流し、平滑コンデンサＣａは全波整流回路１で得られた整流電圧を平滑して整流平滑電圧を、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ２との直列回路の両端に供給する。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、制御回路１１ａにより交互にオン／オフ制御される。
【０００５】
スイッチング素子Ｑ１のドレイン−ソース間には、電圧共振コンデンサＣｖが接続されると共に、リアクトルＬｒとトランスＴの一次巻線Ｐと電流共振コンデンサＣｉとの直列回路が接続されている。トランスＴの二次巻線Ｓ１の一端にはダイオードＤ１のアノードが接続され、二次巻線Ｓ２の一端にはダイオードＤ２のアノードが接続されている。ダイオードＤ１のカソードとダイオードＤ２のカソードとはコンデンサＣｂの一端に接続され、二次巻線Ｓ１の他端と二次巻線Ｓ２の他端とは、コンデンサＣｂの他端に接続されている。ダイオードＤ１，Ｄ２及びコンデンサＣｂとで整流平滑回路を構成している。この整流平滑回路は、トランスＴの二次巻線Ｓ１，Ｓ２に発生した電圧を整流平滑する。
【０００６】
コンデンサＣｂの両端には電圧検出回路３が接続されている。電圧検出回路３は、コンデンサＣｂの電圧を検出し、検出電圧をフォトカプラＰＣを介してフィードバック電圧として制御回路１１ａのＦＢ端子を介して発振回路１１に出力する。発振回路１１は、フィードバック電圧に応じて発振周波数（スイッチング周波数）を変化させる。即ち、スイッチング周波数を制御することによりコンデンサＣｂの出力電圧を制御することができる。
【０００７】
ダイオードＤ３とコンデンサＣｃとは、トランスＴの補助巻線Ｃに発生した電圧を整流平滑して制御回路１１ａのＶｃｃ端子に供給する。また、整流平滑された電圧は、ダイオードＤ４を介して制御回路１１ａのＶｂ端子（レベルシフト電源端子）に供給される。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点とＶｂ端子との間にはコンデンサＣｄが接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点の電位は、レベルシフト基準電位ＶＳである。
【０００８】
制御回路１１ａは、発振回路１１、デッドタイム生成回路１２、レベルシフト回路１３、タイミング調整回路１４、バッファ１５，１６を有している。発振回路１１は、ＦＢ端子からのフィードバック電圧に応じた周波数を持つ周波数信号を発生する。デッドタイム生成回路１２は、発振回路１１からの周波数信号からローサイド側信号とハイサイド側信号を生成し、スイッチング素子Ｑ１，Ｑ２が同時にオフになる期間（デッドタイム）を付加して、レベルシフト回路１３及びタイミング調整回路１４に出力する。レベルシフト回路１３は、デッドタイム生成回路１２からの信号をレベルシフトさせてバッファ１６を介してハイサイドのスイッチング素子Ｑ２のゲートに印加する。タイミング調整回路１４は、デッドタイム生成回路１２からの信号に対してタイミング調整してバッファ１５を介してローサイドのスイッチング素子Ｑ１のゲートに印加する。
【０００９】
図１０に従来のスイッチング電源装置内のレベルシフト回路１３の構成を示す。このレベルシフト回路１３は、抵抗Ｒ１〜Ｒ４、パルス作成回路２０、トランジスタＭ１，Ｍ２、フリップフロップＦＦ１、インバータＩＶ１〜ＩＶ６、コンデンサＣ１〜Ｃ４、バッファ１６を備える。
【００１０】
抵抗Ｒ１は、一端がレベルシフト電源ＶＢに接続され、他端がトランジスタＭ１のドレインに接続されている。トランジスタＭ１のソースは、抵抗Ｒ３を介してグランドに接続されている。トランジスタＭ１のドレインとグランドとの間には、寄生容量Ｃ１が存在する。トランジスタＭ１のゲートは、パルス作成回路２０に接続されている。抵抗Ｒ２は、抵抗Ｒ１と同じ抵抗値を有し、一端がレベルシフト電源ＶＢに接続され、他端がトランジスタＭ２のドレインに接続されている。トランジスタＭ２のソースが抵抗Ｒ４を介してグランドに接続されている。トランジスタＭ２のドレインとグランドとの間には、寄生容量Ｃ２が存在する。トランジスタＭ２のゲートは、パルス作成回路２０に接続されている。
【００１１】
パルス作成回路２０は、入力信号に基づいてトランジスタＭ１とトランジスタＭ２とのオン／オフを制御する。パルス作成回路２０は、発振回路１１からの入力信号の立ち上がりの際にセットパルス信号をトランジスタＭ１のゲートに出力し、入力信号の立ち下がりの際にリセットパルス信号をトランジスタＭ２のゲートに出力する。
【００１２】
トランジスタＭ１のドレインとトランジスタＭ２のドレインとには、インバータＩＶ１〜ＩＶ４とコンデンサＣ３，Ｃ４とからなる誤動作防止フィルタが接続されている。インバータＩＶ３の出力はインバータＩＶ５を介してフリップフロップＦＦ１のリセット端子Ｒに接続されている。インバータＩＶ４の出力はインバータＩＶ６を介してフリップフロップＦＦ１のセット端子Ｓに接続されている。フリップフロップＦＦ１の出力端子Ｑからの電圧は、バッファ１６を介してスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力される。
【００１３】
また、特許文献２のスイッチング電源装置は、図１１に示すように構成されている。このスイッチング電源装置では、ｄｖｄｔ検出回路１７がレベルシフト基準電位ＶＳのｄｖｄｔ（電位ＶＳを時間微分）を検出してその検出出力をデッドタイム生成回路１２に出力する。即ち、ローサイドのスイッチング素子Ｑ１とハイサイドのスイッチング素子Ｑ２とを同時にオフさせるデッドタイム期間が、レベルシフト基準電位ＶＳのｄｖｄｔにより制御されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平８−６５１４３号公報
【特許文献２】特開２００２−３２５４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１においては、図９に示すように、セット信号、リセット信号をローサイドからハイサイドに伝達する時に、例えば４００Ｖの高圧のレベルシフト基準電位ＶＳが印加された状態で、セットパルス、リセットパルスがオンして、例えば１２０ｎＳの期間だけ１０ｍＡの電流が流れる。特に、発振周波数が上昇すると、これに伴ってセットパルス、リセットパルスのオンオフ回数が増加するので、消費電力が発振周波数の増大に比例して増大してしまう。このため、民生品用のスイッチング電源装置用制御ＩＣのパッケージでは、発熱の問題から２００ｋＨｚ〜４００ｋＨｚが上限の発振周波数となる。
【００１６】
また、特許文献１では、ローサイドでハイサイドのスイッチング素子Ｑ２のターンオンするタイミング（図９のデッドタイム期間ＤＴ１）をデッドタイム生成回路１２で決定し、ハイサイドへ信号伝達（レベルシフト）を行う。この場合、回路の遅延や誤動作防止フィルターによりハイサイドのスイッチング素子Ｑ２がターンオンするまでに遅延時間が発生する（図９のセットパルス、リセットパルスのレベルシフトによる遅れ時間ΔＴ１）。このため、ローサイドとハイサイドのデューティ比を一定とするために、ローサイド制御回路からローサイドのスイッチング素子Ｑ１へ信号伝達を行う場合、タイミング調整回路１４により前記遅延時間分だけ遅らせている。このため、例えば過電流検出時にスイッチング素子Ｑ１のターンオフが必要な時に遅れを生じる原因となる。
【００１７】
また、図１０に示すように、トランジスタＭ１，Ｍ２には寄生容量Ｃ１，Ｃ２がある。ハイサイド部に早いｄｖｄｔが印加された時に、コンデンサＣ１，Ｃ２に充電する電流により抵抗Ｒ１，Ｒ２に電圧降下が生じて、これによりフリップフリップＦＦ１のＳ端子またはＲ端子に意図しない信号が入る場合がある。それを防ぐためにインバータＩＶ１〜ＩＶ４、及びコンデンサＣ１〜Ｃ４からなるｄｖｄｔフィルターを用いたり、抵抗Ｒ１，Ｒ２の抵抗値を下げる等の対策を行う。しかし、ｄｖｄｔフィルターは、コンデンサＣ３、Ｃ４への充電により、信号伝達に遅延時間を生じる。
【００１８】
また、特許文献２では、ローサイドでｄｖｄｔ検出回路１７によりレベルシフト基準電位ＶＳをｄｖｄｔ検出して、ハイサイドへ信号伝達を行うため、ハイサイドのスイッチング素子Ｑ２のターンオンタイミングは、遅延時間を生じる。このため、図示しないがレベルシフト回路１３による遅延時間ΔＴ１とｄｖｄｔ検出回路１７による遅延時間とが加算されて、さらに遅延時間が大きくなる。このため、電流共振ＩＣでは、スイッチングロスを低減するための共振条件が狭くなり、また、ハイサイドのスイッチング素子Ｑ２がオンしている時間が短くなるため、高周波化を妨げる原因となる。
【００１９】
本発明は、レベルシフト回路を低消費電力させ、回路の遅れ時間を短くして高周波化することができる駆動回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明は、直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路と、前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第１電位から第２電位まで変化する場合に前記基準電位が前記第１電位以上前記第２電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号とを出力するパルス作成回路と、前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部とを備えることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、パルス作成回路は、基準電位が第１電位以上第２電位未満の期間中に発振回路からの周波数信号に応答してセット信号を出力するので、レベルシフト回路を低消費電力させることができる。
【図面の簡単な説明】
【００２２】
【図１】実施例１のスイッチング電源装置の構成を示す回路図である。
【図２】実施例１のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図３】実施例１のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図４】実施例２のスイッチング電源装置の構成を示す回路図である。
【図５】実施例２のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図６】実施例２のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図７】実施例２のレベルシフト回路の各部のタイミングチャートである。
【図８】従来のスイッチング電源装置の一例の構成を示す回路図である。
【図９】図８に示す従来のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【図１０】図８に示す従来のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。
【図１１】従来のスイッチング電源装置の他の一例の構成を示す回路図である。
【図１２】図１１に示す従来のスイッチング電源装置の動作を示す各部のタイミングチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の駆動回路及びスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。
【００２４】
（実施例１）
まず、従来のレベルシフト回路の信号伝達は、ハイサイドに例えば４００Ｖの高圧が印加された状態で行われていた。
【００２５】
これに対して、実施例１のスイッチング電源装置では、発振回路１１の周波数信号が反転した時刻に同期して信号伝達を行うことを特徴とする。また、レベルシフト基準電位ＶＳは、例えば０Ｖ（第１電位）〜４００Ｖ（第２電位）の範囲で変化するようになっていて、セット信号は０Ｖ以上４００Ｖ未満の期間に出力されるようになっている。
【００２６】
図１は、実施例１のスイッチング電源装置の構成を示す回路図である。図１に示す制御回路１０は、発振回路１１、デッドタイム生成回路１２ａ，２１、レベルシフト回路１３ａ、バッファ１５，１６を有している。発振回路１１は、ＦＢ端子からのフィードバック電圧に応じた周波数を持つ周波数信号を発生する。レベルシフト回路１３ａは、発振回路１１からの周波数信号の立ち上がり及び立ち下がりに同期させてセット信号及びリセット信号を出力し周波数信号をレベルシフトさせてデッドタイム生成回路２１に出力する。
【００２７】
デッドタイム生成回路１２ａは、発振回路１１からの周波数信号に所定のデッドタイム期間を加えてバッファ１５を介してローサイドのスイッチング素子Ｑ１のゲートに印加する。デッドタイム生成回路２１は、レベルシフト回路１３ａからのレベルシフトされた信号に所定のデッドタイム期間を加えてバッファ１６を介してハイサイドのスイッチング素子Ｑ２のゲートに印加する。
【００２８】
図１に示すその他の構成は、図８に示す構成と同一であるので、その説明は省略する。
【００２９】
図３は、実施例１のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図３に示すパルス作成回路２０ａに発振回路１１からの周波数信号が入力される。パルス作成回路２０ａは、発振回路１１からの周波数信号の立ち上がりに同期してセット信号を生成し、セット信号をトランジスタＭ１に出力する。パルス作成回路２０ａは、発振回路１１からの周波数信号の立ち下がりに同期してリセット信号を生成し、リセット信号をトランジスタＭ２に出力する。
【００３０】
デッドタイム生成回路２１（本発明のデッドタイム生成回路に対応）は、フリップフロップＦＦ１（本発明のレベルシフト部に対応）とバッファ１６との間に設けられ、フリップフロップＦＦ１からの信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号によりスイッチング素子Ｑ２をターンオンさせる。
【００３１】
次にこのように構成された実施例１のスイッチング電源装置の動作を図２に示すタイミングチャートを参照しながら説明する。
【００３２】
発振回路１１からの周波数信号がレベルシフト回路１３ａのパルス作成回路２０ａに入力される。このため、時刻ｔ０において、発振回路１１からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路２０ａからセットパルス（セット信号）が時刻ｔ０〜ｔ１においてトランジスタＭ１に出力される。即ち、発振回路１１からの周波数信号が反転した瞬間（時刻ｔ０）であれば、レベルシフト基準電位ＶＳがゼロボルト付近であり、レベルシフト電源ＶＢが１０Ｖ程度とすれば、この部分の消費電力は、図８に示す従来回路の消費電力に比較して、約１／４０に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。
【００３３】
なお、パワーＭＯＳＦＥＴからなるスイッチング素子Ｑ１，Ｑ２は、ゲートの充放電に一定時間が必要である。このため、図１では発振回路１１の周波数信号が反転してからレベルシフト基準電位ＶＳが上昇しているが、実際には発振回路１１の周波数信号が反転した時刻から１００ｎＳ〜５００ｎＳ程度の時間はレベルシフト基準電位ＶＳは上昇しない。このため、実質的にレベルシフト基準電位ＶＳがゼロボルト付近で信号伝達（レベルシフト）を行うことができる。
【００３４】
この信号伝達は、ハイサイドの制御回路１０に対してスイッチング素子Ｑ２のターンオンを許可する信号（ハイサイドターンオン許可信号、即ち、セットパルス）を与えるものであり、ターンオン動作は行わない。実際には、ハイサイドターンオン許可信号によりトランジスタＭ１がオンして、その許可信号はフィルタを介してフリップフロップＦＦ１のセット端子に入力され、フリップフロップＦＦ１からの信号はデットタイム生成回路２１により所定のデッドタイムＤＴ１を加えて、時刻ｔ２において、デットタイム生成回路２１で生成されたゲート電圧信号ＶＧＨによりスイッチング素子Ｑ２をターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみ、スイッチング素子Ｑ２をターンオンさせる。このように、ハイサイドでスイッチング素子Ｑ２のターンオンするタイミングを決定するので、従来よりも回路の遅れ時間が短くなるので、高周波化に対応できる。
【００３５】
また、時刻ｔ３において、発振回路１１からの周波数信号の立下りに同期して、パルス作成回路２０ａからリセットパルスがトランジスタＭ２に出力される。トランジスタＭ２がオンして、その許可信号はフィルタを介してフリップフロップＦＦ１のリセット端子に入力され、リセット信号はデットタイム生成回路２１を介して時刻ｔ４において、デットタイム生成回路２１で生成されたゲート電圧ＶＧＨによりスイッチング素子Ｑ２をターンオフさせる。
【００３６】
（実施例２）
図４は、実施例２のスイッチング電源装置の構成を示す回路図である。図４に示す実施例２のスイッチング電源装置は、図１に示す実施例１のスイッチング電源装置に対して、さらに、ｄｖｄｔ検出回路１７ａ（本発明のｄｖｄｔ検出回路に対応）を追加したことを特徴とする。
【００３７】
ｄｖｄｔ検出回路１７ａは、レベルシフト基準電位ＶＳの時間変化を検出し、即ち、セット信号が出力された時刻から基準電位ＶＳの時間変化が検出された時刻までの時間だけ、フリップフロップＦＦ１でレベルシフトされた信号を遅延させた遅延信号を生成し該遅延信号をローサイド側のデッドタイム生成回路１２ａとハイサイド側のデッドタイム生成回路１２ｂに出力する。
【００３８】
なお、ｄｖｄｔ検出は、ｄｖｄｔの立ち上がり（＋）検出と立ち下がり（−）検出とに分ける。立ち上がり（＋）検出ではスイッチング素子Ｑ２のゲート電圧ＶＧＨがターンオンするタイミングを決定し、立ち下がり（−）検出ではスイッチング素子Ｑ１のゲート電圧ＶＧＬがターンオンするタイミングを決定する。
【００３９】
本発明では、ハイサイド側スイッチング素子Ｑ２のゲート電圧ＶＧＨに関するものであり、ｄｖｄｔの立ち上がり（＋）検出並びにデッドタイム生成回路１２ｂについて説明する。
【００４０】
図６は実施例２のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図６に示すレベルシフト回路にはｄｖｄｔ検出回路１７ａが追加されることを特徴とする。レベルシフト電源ＶＢとレベルシフト基準電位ＶＳとの間には抵抗Ｒ５とコンデンサＣ５との直列回路が接続されている。抵抗Ｒ５とコンデンサＣ５との接続点にはデッドタイム生成回路１２ｂのインバータＩＶ７の入力端子が接続され、インバータＩＶ７の出力端子にはインバータＩＶ８の入力端子が接続されている。インバータＩＶ８の出力端子にはデッドタイム生成回路１２ｂのアップエッジワンショット回路ＵＥＳの入力端子が接続されている。
【００４１】
アップエッジワンショット回路ＵＥＳの出力端子にはフリップフロップＦＦ２のセット端子Ｓが接続され、フリップフロップＦＦ２のリセット端子ＲはインバータＩＶ５の出力端子に接続されている。フリップフロップＦＦ２の出力端子Ｑは、アンド回路ＡＮＤ１の一方の入力端子に接続され、フリップフロップＦＦ１の出力端子Ｑは、アンド回路ＡＮＤ１の他方の入力端子に接続されている。アンド回路ＡＮＤ１の出力端子は、バッファ１６の入力端子に接続されている。
【００４２】
次にこのように構成された実施例２のスイッチング電源装置の動作を図５及び図７のタイミングチャートを参照しながら説明する。
【００４３】
まず、発振回路１１からの周波数信号がレベルシフト回路１３ａのパルス作成回路２０ａに入力される。このため、時刻ｔ０において、発振回路１１からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路２０ａからセットパルスが時刻ｔ０〜ｔ１においてトランジスタＭ１に出力される。即ち、発振回路１１からの周波数信号が反転した瞬間（時刻ｔ０）であれば、レベルシフト基準電位ＶＳがゼロボルト付近であり、レベルシフト電源ＶＢが１０Ｖ程度とすれば、この部分の消費電力は、図８に示す従来回路の消費電力に比較して、約１／４０に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。
【００４４】
また、図６に示すレベルシフト回路においては、時刻ｔ０においてセットパルスによりトランジスタＭ１がオンすると、信号はフィルタにより僅かに遅延してフリップフロップＦＦ１の出力端子ＱからセットパルスＦＦ１ＱがＨレベルで出力される。
【００４５】
また、時刻ｔ０においてレベルシフト基準電位ＶＳが時間変化するので、レベルシフト電源ＶＢも時間変化して、インバータＩＶ８の出力ＩＶ８ＯＵＴはＨレベルからＬレベルになり、時刻ｔ２において、レベルシフト基準電位ＶＳが時間変化するので、レベルシフト電源ＶＢも時間変化して、インバータＩＶ８の出力ＩＶ８ＯＵＴはＬレベルからＨレベルになる。アップエッジワンショット回路ＵＥＳは、時刻ｔ２において、ｄｖｄｔ検出回路１７ａのインバータＩＶ８の出力ＤＨのアップエッジを検出して短いパルスをフリップフロップＦＦ２のセット端子Ｓに出力する。フリップフロップＦＦ２は、出力端子からＨレベルを出力する。
【００４６】
アンド回路ＡＮＤ１は、時刻ｔ２以降において、フリップフロップＦＦ１からのＨレベルとフリップフロップＦＦ２からのＨレベルとのアンドをとりＨレベルをバッファ１６を介してスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力する。即ち、ｄｖｄｔ検出回路１７ａによりデッドタイム生成回路１２ｂがデッドタイム時間ＤＴを生成して、デッドタイム時間後にスイッチング素子Ｑ２のゲート電圧ＶＧＨとして出力される。
【００４７】
このように、実施例２のスイッチング電源装置によれば、ハイサイド許可信号（セットパルス）を得た後、ハイサイドに設けたｄｖｄｔ検出回路１７ａによりレベルシフト基準電位ＶＳの時間変化（ｄｖｄｔ）を検出し、スイッチング素子Ｑ２のターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみスイッチング素子Ｑ２のターンオンさせる。
【００４８】
また、ハイサイドの遅れ時間がないことから、ローサイドのタイミング調整回路１４が不要となる。これにより、ローサイドでｄｖｄｔを検出してからレベルシフト回路を駆動する従来の回路よりも遅れ時間を短くすることができる。
【符号の説明】
【００４９】
１ 全波整流回路
３ 電圧検出回路
１０，１１ａ，１１ｂ 制御回路
１１ 発振回路
１２，１２ａ，１２ｂ，２１ デッドタイム生成回路
１３，１３ａ レベルシフト回路
１５，１６ バッファ
１７，１７ａ ｄｖｄｔ検出回路
２０，２０ａ パルス作成回路
Ｔ トランス
ＰＣ フォトカプラ
Ｄ１〜Ｄ４ ダイオード
Ｌｒ リアクトル
Ｃａ〜Ｃｄ，Ｃ１〜Ｃ５ コンデンサ
Ｑ１，Ｑ２ スイッチング素子
Ｐ 一次巻線
Ｓ１，Ｓ２ 二次巻線
Ｒ１〜Ｒ５ 抵抗
ＦＦ１，ＦＦ２ フリップフロップ
ＩＶ１〜ＩＶ８ インバータ
Ｍ１，Ｍ２ トランジスタ
ＡＮＤ１ アンド回路
ＵＥＳ アップエッジワンショット回路
【特許請求の範囲】
【請求項１】
直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、
所定の周波数信号を発生する発振回路と、
前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第１電位から第２電位まで変化する場合に前記基準電位が前記第１電位以上前記第２電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号を出力するパルス作成回路と、
前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部と、
を備えることを特徴とする駆動回路。
【請求項２】
前記レベルシフト部でレベルシフトされた出力信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号により前記ハイサイドスイッチング素子をターンオンさせるデッドタイム生成回路を備えることを特徴とする請求項１記載の駆動回路。
【請求項３】
前記基準電位の時間変化を検出し、前記基準電位の時間変化が検出された時間だけ、前記レベルシフト部でレベルシフトされた出力信号を遅延させた遅延信号を生成し該遅延信号により前記ハイサイドスイッチング素子をターンオンさせるｄｖｄｔ検出回路を備えることを特徴とする請求項１記載の駆動回路。
【請求項４】
請求項１乃至３のいずれか１項記載の駆動回路と、
前記ローサイドスイッチング素子の両端又は前記ハイサイドスイッチング素子の両端に一次巻線が接続されたトランスと、
前記トランスの二次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の電圧に応じて前記駆動回路内の前記発振回路の周波数信号の周波数を制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項１】
直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、
所定の周波数信号を発生する発振回路と、
前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第１電位から第２電位まで変化する場合に前記基準電位が前記第１電位以上前記第２電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号を出力するパルス作成回路と、
前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部と、
を備えることを特徴とする駆動回路。
【請求項２】
前記レベルシフト部でレベルシフトされた出力信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号により前記ハイサイドスイッチング素子をターンオンさせるデッドタイム生成回路を備えることを特徴とする請求項１記載の駆動回路。
【請求項３】
前記基準電位の時間変化を検出し、前記基準電位の時間変化が検出された時間だけ、前記レベルシフト部でレベルシフトされた出力信号を遅延させた遅延信号を生成し該遅延信号により前記ハイサイドスイッチング素子をターンオンさせるｄｖｄｔ検出回路を備えることを特徴とする請求項１記載の駆動回路。
【請求項４】
請求項１乃至３のいずれか１項記載の駆動回路と、
前記ローサイドスイッチング素子の両端又は前記ハイサイドスイッチング素子の両端に一次巻線が接続されたトランスと、
前記トランスの二次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の電圧に応じて前記駆動回路内の前記発振回路の周波数信号の周波数を制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−６３００１（Ｐ２０１３−６３００１Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２０１５６９（Ｐ２０１１−２０１５６９）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]