ＩＣテスタ用信号遅延測定プログラムおよびその測定方法
【課題】 ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能なＩＣテスタ用信号遅延測定プログラムを提供する。
【解決手段】 本発明にかかるＩＣテスタ用信号遅延測定プログラム１０６の構成は、コンピュータを、テストヘッド１１０側からステップ波形１４８を印加してその入射波と反射波との第１到達時間差Ｔｄ１、第２到達時間差Ｔｄ２を測定するＴＤＲ測定手段、第１スルーレートＳ２、第２スルーレートＳ２を演算するスルーレート演算手段、第１スルーレートＳ２と第２スルーレートＳ２とを用いて第２到達時間差Ｔｄ２を補正し、第１到達時間差Ｔｄ１を差し引くことで信号遅延時間を演算する信号遅延演算手段、として機能させることを特徴とする。
【解決手段】 本発明にかかるＩＣテスタ用信号遅延測定プログラム１０６の構成は、コンピュータを、テストヘッド１１０側からステップ波形１４８を印加してその入射波と反射波との第１到達時間差Ｔｄ１、第２到達時間差Ｔｄ２を測定するＴＤＲ測定手段、第１スルーレートＳ２、第２スルーレートＳ２を演算するスルーレート演算手段、第１スルーレートＳ２と第２スルーレートＳ２とを用いて第２到達時間差Ｔｄ２を補正し、第１到達時間差Ｔｄ１を差し引くことで信号遅延時間を演算する信号遅延演算手段、として機能させることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＲ（Time Domain Reflectometry）測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定プログラムおよびその測定方法に関する。
【背景技術】
【０００２】
ＩＣテスタは、ＤＵＴ（Device under test）と呼ばれるＩＣやＬＳＩなどの被試験デバイスに対して、所定の電流や電圧を印加した際に所定のレスポンスが得られるかどうかを試験する装置である。所定のレスポンスには、電流、電圧、および応答速度などが含まれる。特に応答速度に対しては、配線長が問題となる。１つのＤＵＴには多数のピンが備えられているうえ、通常は複数のＤＵＴを同時に試験するため、各配線長を均一にすることは難しい。このため、レスポンスのタイミングについて適切な結果を得るためには、各配線長の差を考慮した補正を行う必要がある。
【０００３】
特許文献１、特にその図１〜図４を参照されたい。特許文献１に記載されているようにＩＣテスタでは、テストヘッドからＤＵＴボードのＤＵＴの各ピンまでの各配線長の差の補正が実施されている。これは、ＩＣテスタへの試験信号の入力から応答出力までの時間がｎｓｅｃオーダまたはｐｓｅｃオーダとされているのに対し、例えば配線長１ｍ当たり５ｎｓｅｃ、６ｎｓｅｃ程度の無視できない信号遅延を生じるためである。
【０００４】
上記補正を実施するためには、各ピンまでの各配線長に依存した信号遅延のデータである配線長補正データが必要となる。従来、この配線長補正データは、いわゆるＴＤＲ測定によって導出していた。具体的には、テストヘッドに実装されたドライバからステップ波形を出力し、その入射波および反射波をテストヘッドに実装されたコンパレータにて検出することでこれらの到達時間差等を測定し導出していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−５８１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
テストヘッドに実装されたコンパレータは、判定基準信号（閾値）に対しステップ波形の入射波および反射波の入力が高いか低いかを判定できるのみである。換言すれば、コンパレータでは、入射波が到達した瞬間である遷移開始時刻、および反射波が到達した遷移開始時刻を検出することができない。そのため従来、例えば、入射波が到達した際の立ち上がりの５０％の電圧値と、反射波が到達した際の立ち上がりの５０％の電圧値とを閾値として設定し、これらを検出することで、入射波と反射波との到達時間差を測定していた。
【０００７】
しかしながら、ＤＵＴボード（テストヘッドとＤＵＴボードのＩＣソケットとの間）には抵抗成分、インダクタンス/キャパシタンス成分が存在しており（とりわけＤＵＴボードの配線は数十ｃｍから１ｍにもなり）、ローパスフィルタ型の特性がある。したがって、ＤＵＴボードのＩＣソケットで反射して戻ってきた反射波などでは高周波成分が減衰してしまい、入射波に比してその立ち上がりが鈍化してしまう問題があった。そして、例えば、かかる高周波成分が減衰したものの立ち上がりの５０％の電圧値を検出する場合、立ち上がりの鈍化分だけその５０％の電圧値に到るまでの時間が遅れて（増加して）しまっていた。これより、入射波と反射波との到達時間差の測定を正確に行うことができず、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることができなかった。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能なＩＣテスタ用信号遅延測定プログラム、およびその測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明にかかるＩＣテスタ用信号遅延測定プログラムの構成は、ＤＵＴボードの配線長に依存した信号遅延時間を求めるためにコンピュータを、ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定し、かつ、ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するＴＤＲ測定手段、ＤＵＴボードが非装着の状態の反射波の第１スルーレート、およびＤＵＴボードが装着された状態の反射波の第２スルーレートを演算するスルーレート演算手段、並びに、第１スルーレートと第２スルーレートとを用いてＤＵＴボードが装着された状態の反射波の立ち上がりの鈍化による第２到達時間差の増加分を補正し、第１到達時間差を差し引くことで信号遅延時間を演算する信号遅延演算手段、として機能させることを特徴とする。
【００１０】
上記構成によれば、第１スルーレートと第２スルーレートとが演算され、これらを用いて第２到達時間差の増加分が補正される。よって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能となる。これより、ＩＣテスタに正確な配線長補正データを供給でき、延いてはＤＵＴ試験を正確に実施可能となる。
【００１１】
上記テストヘッドに実装されたドライバからステップ波形を印加し、このテストヘッドに実装されたコンパレータにて入射波と反射波とを検出するとよい。
【００１２】
上記構成によれば、既存のＩＣテスタのハードウェア構成に変更を要しないため、容易に採用でき、かつ低いコストで導入することができる。
【００１３】
上記スルーレート演算手段は、コンパレータにてステップ波形の反射波の立ち上がりを２点以上検出することで、第１スルーレートおよび第２スルーレートを演算するとよい。
【００１４】
上記構成によれば、本発明の特徴たるスルーレート（第１スルーレート、第２スルーレート）の導出についても、既存のＩＣテスタのハードウェア構成を利用して実施されるので、容易に採用でき、かつ低いコストで導入することができる。
【００１５】
上記スルーレート演算手段は、第１スルーレートに換えて、ＤＵＴボードが非装着の状態の入射波のスルーレートまたはＤＵＴボードが装着された状態の入射波のスルーレートを演算してもよい。
【００１６】
上記構成によっても、第２到達時間差の増加分を補正して、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能である。
【００１７】
上記課題を解決するために、本発明の他の代表的な構成は、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定方法において、ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定するステップと、ＤＵＴボードが非装着の状態の反射波の第１スルーレートを求めるステップと、ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するステップと、ＤＵＴボードが装着された状態の反射波の第２スルーレートを求めるステップと、第１スルーレートと第２スルーレートとを用いてＤＵＴボードが装着された状態の反射波の立ち上がりの鈍化による第２到達時間差の増加分を補正し、第１到達時間差を差し引くことで信号遅延時間を求めるステップと、を含むことを特徴とする。
【００１８】
上述したＩＣテスタ用信号遅延測定プログラムにおける技術的思想に対応する構成要素やその説明は、当該ＩＣテスタ用信号遅延測定方法にも適用される。
【発明の効果】
【００１９】
本発明によれば、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能なＩＣテスタ用信号遅延測定プログラム、およびその測定方法を提供可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態にかかるＩＣテスタ用信号遅延測定プログラムが適用されるＩＣテスタの概略図である。
【図２】本発明の実施形態にかかるＩＣテスタ用信号遅延測定方法の手順を説明する図である。
【図３】図１（ａ）のドライバのドライバ出力、およびコンパレータのコンパレータ入力を示す図である。
【図４】図１（ｂ）のドライバのドライバ出力、およびコンパレータのコンパレータ入力を示す図である。
【図５】図３（ｂ）のコンパレータ入力および図４（ｂ）のコンパレータ入力を併せて示す図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。
【００２２】
図１は、本発明の実施形態にかかるＩＣテスタ用信号遅延測定プログラム（以下「測定プログラム１０６」と称する）が適用されるＩＣテスタ１００の概略図である。図１（ａ）はＤＵＴボード１３０が非装着の状態を示す図であり、図１（ｂ）はＤＵＴボード１３０が装着されＤＵＴ１３４が搭載されていない状態を示す図である。
【００２３】
図１（ａ）、（ｂ）に示すように、ＩＣテスタ１００は、テストヘッド１１０とＤＵＴボード１３０とを含んで構成される。また、ＩＣテスタ１００は、制御部１０２とメモリ１０４とを備えている。制御部１０２は中央処理装置（いわゆるＣＰＵ）を含んで構成され、メモリ１０４はＲＯＭ、ＲＡＭ、フラッシュメモリ、ＨＤＤ等で構成される。メモリ１０４には、測定プログラム１０６が格納される。例えば制御部１０２およびメモリ１０４は、汎用のコンピュータを用いることができる。
【００２４】
図２は、本発明の実施形態にかかるＩＣテスタ用信号遅延測定方法の手順を示す図である。制御部１０２は測定プログラム１０６を実行することで、図２に示すステップＳ２００〜Ｓ２１４の手順に則って、ＤＵＴボード１３０の配線長に依存した信号遅延時間を正確に導出する。以下、図２のステップＳ２００〜Ｓ２１４の手順に則って、ＩＣテスタ１００および測定プログラム１０６について説明する。
【００２５】
図３は、図１（ａ）のドライバ１１４のドライバ出力、およびコンパレータ１１６のコンパレータ入力を示す図である。図３（ａ）がドライバ１１４のドライバ出力を示す図であり、図３（ｂ）がコンパレータ１１６のコンパレータ入力を示す図である。
【００２６】
ステップＳ２００では、測定プログラム１０６を実行する制御部１０２は、ＤＵＴボード１３０が非装着の状態（図１（ａ）の状態）、すなわちテストヘッド１１０のＤＵＴボード１３０と接続する端子が開放端となっている状態にて、テストヘッド１１０に実装されたドライバ１１４からステップ波形１４８を出力させる。
【００２７】
ドライバ１１４は、制御部１０２からのタイミング制御信号１４０に基づきタイミングジェネレータ１１２がパターン信号１４２を発生することで、種々の試験信号を出力可能に構成されている。したがって、制御部１０２からの指示により、図３（ａ）に示すようにドライバ１１４にステップ波形１４８を出力させることができる。
【００２８】
ステップＳ２０２では、測定プログラム１０６を実行する制御部１０２は、ドライバ１１４から出力したステップ波形１４８の入射波、およびＤＵＴボード１３０の非装着によりテストヘッド１１０の開放端で全反射して戻ってきた反射波をコンパレータ１１６に検出させる。そして、入射波と反射波との第１到達時間差Ｔｄ１を測定する。
【００２９】
コンパレータ１１６は、制御部１０２からのタイミング制御信号１４０に基づいてタイミングジェネレータ１１２が発生するストローブ信号１４４、判定基準信号１４６（閾値）の入力を受ける。そして、ストローブ信号１４４のタイミングで、判定基準信号１４６に対しコンパレータ入力、すなわちステップ波形１４８の入射波および反射波の入力（図３（ｂ）に示すコンパレータ入力）が高いか低いかを判定する。
【００３０】
図３（ｂ）に示すように、コンパレータ入力は、ドライバ１１４から出力されたステップ波形１４８の入射波の到達により入射波電圧Ｖ１となり、さらにその反射波の到達により入射波電圧Ｖ１に反射波電圧Ｖ２を加えたものとなる。ここで、入射波と反射波との第１到達時間差Ｔｄ１を測定するためには、入射波が到達した瞬間である遷移開始時刻および反射波が到達した瞬間である遷移開始時刻を求め、その差を取ることが理想的である。
【００３１】
しかしながら、上述したように、コンパレータ１１６では判定基準信号１４６に対しステップ波形１４８の入射波および反射波の入力が高いか低いかを判定することしかできない。すなわち、一般的なＴＤＲ測定に利用されるオシロスコープ（サンプリングオシロスコープ）のように、コンパレータ入力の波形を実際に取得することはできない。
【００３２】
そのため、ここではコンパレータ１１６に入射波電圧Ｖ１の５０％の点（「測定点Ｘ１」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の５０％の点（「測定点Ｘ２」と称する）とを検出させて、これらの時間差を取ることで第１到達時間差Ｔｄ１を算出する。すなわち、制御部１０２が、測定点Ｘ１の時刻ｔ１、測定点Ｘ２の時刻ｔ２を用いて下記式１より第１到達時間差Ｔｄ１を算出する。
Ｔｄ１＝ｔ２−ｔ１ …式１
【００３３】
ステップＳ２０４では、測定プログラム１０６を実行する制御部１０２は、コンパレータ１１６に反射波が到達した際の立ち上がりを２点以上検出させ、第１スルーレートＳ１を演算する。
【００３４】
図３（ｂ）に示すように、ここでは一例としてコンパレータ１１６に、入射波電圧Ｖ１＋反射波電圧Ｖ２の２０％の点（「測定点Ｘ３」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の８０％の点（「測定点Ｘ４」と称する）とを検出させる。そして、制御部１０２が、測定点Ｘ３の時刻ｔ３、測定点Ｘ４の時刻ｔ４を用いて下記式２より第１スルーレートＳ１を算出する。
Ｓ１＝（０．８×Ｖ２−０．２×Ｖ２）/（ｔ４−ｔ３） …式２
【００３５】
図４は、図１（ｂ）のドライバ１１４のドライバ出力、およびコンパレータ１１６のコンパレータ入力を示す図である。図４（ａ）がドライバ１１４のドライバ出力を示す図であり、図４（ｂ）がコンパレータ１１６のコンパレータ入力を示す図である。
【００３６】
ステップＳ２０６では、測定プログラム１０６を実行する制御部１０２は、ＤＵＴボード１３０が装着されＩＣソケット１３２にＤＵＴ１３４が搭載されていない状態（図１（ｂ）の状態）、すなわちＤＵＴボード１３０のＩＣソケット１３２にて開放端となっている状態にてテストヘッド１１０に実装されたドライバ１１４からステップ波形１４８を出力させる（図４（ａ）参照）。
【００３７】
ステップＳ２０８では、測定プログラム１０６を実行する制御部１０２は、ドライバ１１４から出力したステップ波形１４８の入射波、およびＤＵＴ１３４の非装着によりＩＣソケット１３２の開放端で全反射して戻ってきた反射波をコンパレータ１１６に検出させる。そして、入射波と反射波との第２到達時間差Ｔｄ２を測定する。
【００３８】
図４（ｂ）に示すように、コンパレータ入力は、ドライバ１１４から出力されたステップ波形１４８の入射波の到達により入射波電圧Ｖ１となり、さらにその反射波の到達により入射波電圧Ｖ１に反射波電圧Ｖ２を加えたものとなる。ここでは、上記と同様に、コンパレータ１１６に入射波電圧Ｖ１の５０％の点（「測定点Ｙ１」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の５０％の点（「測定点Ｙ２」と称する）とを検出させて、これらの時間差を取ることで第２到達時間差Ｔｄ２を算出する。すなわち、制御部１０２が、測定点Ｙ１の時刻ｔｓ１、測定点Ｙ２の時刻ｔｓ２を用いて下記式３より第２到達時間差Ｔｄ２を算出する。
Ｔｄ２＝ｔｓ２−ｔｓ１ …式３
【００３９】
すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第１到達時間差Ｔｄ１、第２到達時間差Ｔｄ２を測定するＴＤＲ測定手段として機能させる。
【００４０】
ここで、第２到達時間差Ｔｄ２は、ＩＣソケット１３２の開放端で全反射して戻ってきた反射波の立ち上がりの鈍化により、その値が大きく見積もられてしまっている。そのため、本実施形態では、下記ステップＳ２１０でこの反射波の第２スルーレートＳ２を求め、下記ステップＳ２１２で第２到達時間差Ｔｄ２の増加分を補正（除去）する。
【００４１】
ステップＳ２１０では、測定プログラム１０６を実行する制御部１０２は、コンパレータ１１６に反射波が到達した際の立ち上がりを２点以上検出させ、第２スルーレートＳ２を演算する。
【００４２】
図４（ｂ）に示すように、ここでは一例としてコンパレータ１１６に、入射波電圧Ｖ１＋反射波電圧Ｖ２の２０％の点（「測定点Ｙ３」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の８０％の点（「測定点Ｙ４」と称する）とを検出させる。そして、制御部１０２が、測定点Ｙ３の時刻ｔｓ３、測定点Ｙ４の時刻ｔｓ４を用いて下記式４より第２スルーレートＳ２を算出する。
Ｓ２＝（０．８×Ｖ２−０．２×Ｖ２）/（ｔｓ４−ｔｓ３） …式４
【００４３】
すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第１スルーレートＳ１、第２スルーレートＳ２を演算するスルーレート演算手段として機能させる。
【００４４】
ステップＳ２１２では、測定プログラム１０６を実行する制御部１０２は、第１スルーレートＳ１と第２スルーレートＳ２とを用いて、ＤＵＴボード１３０が装着された状態の反射波の立ち上がりの鈍化による第２到達時間差Ｔｄ２の増加分を補正する（真の第２到達時間差ＲＴｄ２を算出する）。
【００４５】
図４（ｂ）に示すように、制御部１０２は、下記式５よりスルーレート補正値Ｔｃを算出する。そして、下記式６のように、第２到達時間差Ｔｄ２からこのスルーレート補正値Ｔｃを差し引くことで、その増加分を補正した真の第２到達時間差ＲＴｄ２を算出する。
Ｔｃ＝０．５×Ｖ２/Ｓ２−０．５×Ｖ２/Ｓ１ …式５
ＲＴｄ２＝Ｔｄ２−Ｔｃ …式６
【００４６】
図５は、図３（ｂ）のコンパレータ入力および図４（ｂ）のコンパレータ入力を併せて示す図である。図５中、図３（ｂ）のコンパレータ入力を破線で図示し、図４（ｂ）のコンパレータ入力を実線で図示する。
【００４７】
図５に示すように、ステップＳ２１４では、測定プログラム１０６を実行する制御部１０２は、下記式７のように、真の第２到達時間差ＲＴｄ２から第１到達時間差Ｔｄ１を差し引いて、テストヘッド１１０の端からＤＵＴボード１３０のＩＣソケット１３２までを信号が往復する往復時間ＲＴｚ１を算出する。そして、下記式８のように、これを２で除して片道の正確な信号遅延時間を導出する。すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第２到達時間差Ｔｄ２の増加分を補正し、信号遅延時間を演算する信号遅延演算手段として機能させる。
ＲＴｚ１＝（ＲＴｄ２−Ｔｄ１） …式７
信号遅延時間＝ＲＴｚ１÷２ …式８
【００４８】
なお、ステップＳ２１２の補正を行わない場合には、実際よりも大きく見積もられた往復時間Ｔｚ１に基づき信号遅延時間が導出されるため、正確な信号遅延時間を導出することができない。
【００４９】
上記では理解を容易にするために、ドライバ１１４やコンパレータ１１６を１つ挙げてテストヘッド１１０からＤＵＴ１３４の１つのピンまでの配線長に依存した信号遅延時間を求める過程について説明した。上記と同様にＤＵＴ１３４の各ピンまでの各配線長に依存した信号遅延時間を求めデータとしてメモリ１０４に記憶しておくことで、ＩＣテスタ１００のＤＵＴ試験時に、ＤＵＴ１３４の各ピンまでの各配線長の差について補正を実施することができる。
【００５０】
ＩＣテスタ１００では、テストヘッド１１０の端までは試験信号のタイミングが保証されている。したがって、上記手法により、テストヘッド１１０からＤＵＴ１３４の各ピンまでの各配線長の差を補正することで、ＤＵＴ試験を正確に実施することが可能となる。
【００５１】
なお、上記ステップＳ２０４では、ＤＵＴボード１３０が非装着の状態の「反射波の」第１スルーレートＳ１を演算したが、これに換えて「入射波の」スルーレートを用いることも可能である。これは、ＤＵＴボード１３０が非装着の状態では、反射波のスルーレートの鈍化は無視できる程度であるためである。
【００５２】
本実施形態にかかる測定プログラム１０６や測定方法が奏する効果は、ＩＣテスタ１００において特に顕著なものである。一般的なＴＤＲ測定では、高性能なサンプリングオシロスコープ（波形生成器および波形検出器）が外付けされ、そのスルーレートはｐｓｅｃオーダとなる。そのため、一般に、スルーレートは考慮されない。一方、ＩＣテスタ１００にて既存のハードウェア構成を利用して上記のように信号遅延時間を求める場合、そのスルーレートがｎｓｅｃオーダとなる。ｎｓｅｃオーダの誤差は無視できる範囲ではないため、本測定プログラム１０６や本測定方法が必要となるのである。
【００５３】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５４】
なお、本実施形態におけるステップＳ２００〜Ｓ２１４は、必ずしも記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むとしてよい。すなわち、ステップＳ２００〜Ｓ２１４は、その順序を問うものではない。
【００５５】
また、上述の測定プログラム１０６は、コンピュータに組み込まれたものであってもよいが、記憶媒体や通信回線を用いて配布してもよい。
【産業上の利用可能性】
【００５６】
本発明は、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定プログラムおよびその測定方法として利用することができる。
【符号の説明】
【００５７】
１００…ＩＣテスタ、１０２…制御部、１０４…メモリ、１０６…測定プログラム、１１０…テストヘッド、１１２…タイミングジェネレータ、１１４…ドライバ、１１６…コンパレータ、１３０…ＤＵＴボード、１３２…ＩＣソケット、１３４…ＤＵＴ、１４０…タイミング制御信号、１４２…パターン信号、１４４…ストローブ信号、１４６…判定基準信号、１４８…ステップ波形、Ｓ１…第１スルーレート、Ｓ２…第２スルーレート、Ｖ１…入射波電圧、Ｖ２…反射波電圧、Ｘ１〜Ｘ４、Ｙ１〜Ｙ４…測定点、ｔ１〜ｔ４、ｔｓ１〜ｔｓ４…時刻、Ｔｄ１…第１到達時間差、Ｔｄ２…第２到達時間差、ＲＴｄ２…真の第２到達時間差、Ｔｃ…スルーレート補正値、ＲＴｚ１…往復時間
【技術分野】
【０００１】
本発明は、ＴＤＲ（Time Domain Reflectometry）測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定プログラムおよびその測定方法に関する。
【背景技術】
【０００２】
ＩＣテスタは、ＤＵＴ（Device under test）と呼ばれるＩＣやＬＳＩなどの被試験デバイスに対して、所定の電流や電圧を印加した際に所定のレスポンスが得られるかどうかを試験する装置である。所定のレスポンスには、電流、電圧、および応答速度などが含まれる。特に応答速度に対しては、配線長が問題となる。１つのＤＵＴには多数のピンが備えられているうえ、通常は複数のＤＵＴを同時に試験するため、各配線長を均一にすることは難しい。このため、レスポンスのタイミングについて適切な結果を得るためには、各配線長の差を考慮した補正を行う必要がある。
【０００３】
特許文献１、特にその図１〜図４を参照されたい。特許文献１に記載されているようにＩＣテスタでは、テストヘッドからＤＵＴボードのＤＵＴの各ピンまでの各配線長の差の補正が実施されている。これは、ＩＣテスタへの試験信号の入力から応答出力までの時間がｎｓｅｃオーダまたはｐｓｅｃオーダとされているのに対し、例えば配線長１ｍ当たり５ｎｓｅｃ、６ｎｓｅｃ程度の無視できない信号遅延を生じるためである。
【０００４】
上記補正を実施するためには、各ピンまでの各配線長に依存した信号遅延のデータである配線長補正データが必要となる。従来、この配線長補正データは、いわゆるＴＤＲ測定によって導出していた。具体的には、テストヘッドに実装されたドライバからステップ波形を出力し、その入射波および反射波をテストヘッドに実装されたコンパレータにて検出することでこれらの到達時間差等を測定し導出していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−５８１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
テストヘッドに実装されたコンパレータは、判定基準信号（閾値）に対しステップ波形の入射波および反射波の入力が高いか低いかを判定できるのみである。換言すれば、コンパレータでは、入射波が到達した瞬間である遷移開始時刻、および反射波が到達した遷移開始時刻を検出することができない。そのため従来、例えば、入射波が到達した際の立ち上がりの５０％の電圧値と、反射波が到達した際の立ち上がりの５０％の電圧値とを閾値として設定し、これらを検出することで、入射波と反射波との到達時間差を測定していた。
【０００７】
しかしながら、ＤＵＴボード（テストヘッドとＤＵＴボードのＩＣソケットとの間）には抵抗成分、インダクタンス/キャパシタンス成分が存在しており（とりわけＤＵＴボードの配線は数十ｃｍから１ｍにもなり）、ローパスフィルタ型の特性がある。したがって、ＤＵＴボードのＩＣソケットで反射して戻ってきた反射波などでは高周波成分が減衰してしまい、入射波に比してその立ち上がりが鈍化してしまう問題があった。そして、例えば、かかる高周波成分が減衰したものの立ち上がりの５０％の電圧値を検出する場合、立ち上がりの鈍化分だけその５０％の電圧値に到るまでの時間が遅れて（増加して）しまっていた。これより、入射波と反射波との到達時間差の測定を正確に行うことができず、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることができなかった。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能なＩＣテスタ用信号遅延測定プログラム、およびその測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明にかかるＩＣテスタ用信号遅延測定プログラムの構成は、ＤＵＴボードの配線長に依存した信号遅延時間を求めるためにコンピュータを、ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定し、かつ、ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するＴＤＲ測定手段、ＤＵＴボードが非装着の状態の反射波の第１スルーレート、およびＤＵＴボードが装着された状態の反射波の第２スルーレートを演算するスルーレート演算手段、並びに、第１スルーレートと第２スルーレートとを用いてＤＵＴボードが装着された状態の反射波の立ち上がりの鈍化による第２到達時間差の増加分を補正し、第１到達時間差を差し引くことで信号遅延時間を演算する信号遅延演算手段、として機能させることを特徴とする。
【００１０】
上記構成によれば、第１スルーレートと第２スルーレートとが演算され、これらを用いて第２到達時間差の増加分が補正される。よって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能となる。これより、ＩＣテスタに正確な配線長補正データを供給でき、延いてはＤＵＴ試験を正確に実施可能となる。
【００１１】
上記テストヘッドに実装されたドライバからステップ波形を印加し、このテストヘッドに実装されたコンパレータにて入射波と反射波とを検出するとよい。
【００１２】
上記構成によれば、既存のＩＣテスタのハードウェア構成に変更を要しないため、容易に採用でき、かつ低いコストで導入することができる。
【００１３】
上記スルーレート演算手段は、コンパレータにてステップ波形の反射波の立ち上がりを２点以上検出することで、第１スルーレートおよび第２スルーレートを演算するとよい。
【００１４】
上記構成によれば、本発明の特徴たるスルーレート（第１スルーレート、第２スルーレート）の導出についても、既存のＩＣテスタのハードウェア構成を利用して実施されるので、容易に採用でき、かつ低いコストで導入することができる。
【００１５】
上記スルーレート演算手段は、第１スルーレートに換えて、ＤＵＴボードが非装着の状態の入射波のスルーレートまたはＤＵＴボードが装着された状態の入射波のスルーレートを演算してもよい。
【００１６】
上記構成によっても、第２到達時間差の増加分を補正して、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能である。
【００１７】
上記課題を解決するために、本発明の他の代表的な構成は、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定方法において、ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定するステップと、ＤＵＴボードが非装着の状態の反射波の第１スルーレートを求めるステップと、ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するステップと、ＤＵＴボードが装着された状態の反射波の第２スルーレートを求めるステップと、第１スルーレートと第２スルーレートとを用いてＤＵＴボードが装着された状態の反射波の立ち上がりの鈍化による第２到達時間差の増加分を補正し、第１到達時間差を差し引くことで信号遅延時間を求めるステップと、を含むことを特徴とする。
【００１８】
上述したＩＣテスタ用信号遅延測定プログラムにおける技術的思想に対応する構成要素やその説明は、当該ＩＣテスタ用信号遅延測定方法にも適用される。
【発明の効果】
【００１９】
本発明によれば、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を正確に求めることが可能なＩＣテスタ用信号遅延測定プログラム、およびその測定方法を提供可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態にかかるＩＣテスタ用信号遅延測定プログラムが適用されるＩＣテスタの概略図である。
【図２】本発明の実施形態にかかるＩＣテスタ用信号遅延測定方法の手順を説明する図である。
【図３】図１（ａ）のドライバのドライバ出力、およびコンパレータのコンパレータ入力を示す図である。
【図４】図１（ｂ）のドライバのドライバ出力、およびコンパレータのコンパレータ入力を示す図である。
【図５】図３（ｂ）のコンパレータ入力および図４（ｂ）のコンパレータ入力を併せて示す図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。
【００２２】
図１は、本発明の実施形態にかかるＩＣテスタ用信号遅延測定プログラム（以下「測定プログラム１０６」と称する）が適用されるＩＣテスタ１００の概略図である。図１（ａ）はＤＵＴボード１３０が非装着の状態を示す図であり、図１（ｂ）はＤＵＴボード１３０が装着されＤＵＴ１３４が搭載されていない状態を示す図である。
【００２３】
図１（ａ）、（ｂ）に示すように、ＩＣテスタ１００は、テストヘッド１１０とＤＵＴボード１３０とを含んで構成される。また、ＩＣテスタ１００は、制御部１０２とメモリ１０４とを備えている。制御部１０２は中央処理装置（いわゆるＣＰＵ）を含んで構成され、メモリ１０４はＲＯＭ、ＲＡＭ、フラッシュメモリ、ＨＤＤ等で構成される。メモリ１０４には、測定プログラム１０６が格納される。例えば制御部１０２およびメモリ１０４は、汎用のコンピュータを用いることができる。
【００２４】
図２は、本発明の実施形態にかかるＩＣテスタ用信号遅延測定方法の手順を示す図である。制御部１０２は測定プログラム１０６を実行することで、図２に示すステップＳ２００〜Ｓ２１４の手順に則って、ＤＵＴボード１３０の配線長に依存した信号遅延時間を正確に導出する。以下、図２のステップＳ２００〜Ｓ２１４の手順に則って、ＩＣテスタ１００および測定プログラム１０６について説明する。
【００２５】
図３は、図１（ａ）のドライバ１１４のドライバ出力、およびコンパレータ１１６のコンパレータ入力を示す図である。図３（ａ）がドライバ１１４のドライバ出力を示す図であり、図３（ｂ）がコンパレータ１１６のコンパレータ入力を示す図である。
【００２６】
ステップＳ２００では、測定プログラム１０６を実行する制御部１０２は、ＤＵＴボード１３０が非装着の状態（図１（ａ）の状態）、すなわちテストヘッド１１０のＤＵＴボード１３０と接続する端子が開放端となっている状態にて、テストヘッド１１０に実装されたドライバ１１４からステップ波形１４８を出力させる。
【００２７】
ドライバ１１４は、制御部１０２からのタイミング制御信号１４０に基づきタイミングジェネレータ１１２がパターン信号１４２を発生することで、種々の試験信号を出力可能に構成されている。したがって、制御部１０２からの指示により、図３（ａ）に示すようにドライバ１１４にステップ波形１４８を出力させることができる。
【００２８】
ステップＳ２０２では、測定プログラム１０６を実行する制御部１０２は、ドライバ１１４から出力したステップ波形１４８の入射波、およびＤＵＴボード１３０の非装着によりテストヘッド１１０の開放端で全反射して戻ってきた反射波をコンパレータ１１６に検出させる。そして、入射波と反射波との第１到達時間差Ｔｄ１を測定する。
【００２９】
コンパレータ１１６は、制御部１０２からのタイミング制御信号１４０に基づいてタイミングジェネレータ１１２が発生するストローブ信号１４４、判定基準信号１４６（閾値）の入力を受ける。そして、ストローブ信号１４４のタイミングで、判定基準信号１４６に対しコンパレータ入力、すなわちステップ波形１４８の入射波および反射波の入力（図３（ｂ）に示すコンパレータ入力）が高いか低いかを判定する。
【００３０】
図３（ｂ）に示すように、コンパレータ入力は、ドライバ１１４から出力されたステップ波形１４８の入射波の到達により入射波電圧Ｖ１となり、さらにその反射波の到達により入射波電圧Ｖ１に反射波電圧Ｖ２を加えたものとなる。ここで、入射波と反射波との第１到達時間差Ｔｄ１を測定するためには、入射波が到達した瞬間である遷移開始時刻および反射波が到達した瞬間である遷移開始時刻を求め、その差を取ることが理想的である。
【００３１】
しかしながら、上述したように、コンパレータ１１６では判定基準信号１４６に対しステップ波形１４８の入射波および反射波の入力が高いか低いかを判定することしかできない。すなわち、一般的なＴＤＲ測定に利用されるオシロスコープ（サンプリングオシロスコープ）のように、コンパレータ入力の波形を実際に取得することはできない。
【００３２】
そのため、ここではコンパレータ１１６に入射波電圧Ｖ１の５０％の点（「測定点Ｘ１」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の５０％の点（「測定点Ｘ２」と称する）とを検出させて、これらの時間差を取ることで第１到達時間差Ｔｄ１を算出する。すなわち、制御部１０２が、測定点Ｘ１の時刻ｔ１、測定点Ｘ２の時刻ｔ２を用いて下記式１より第１到達時間差Ｔｄ１を算出する。
Ｔｄ１＝ｔ２−ｔ１ …式１
【００３３】
ステップＳ２０４では、測定プログラム１０６を実行する制御部１０２は、コンパレータ１１６に反射波が到達した際の立ち上がりを２点以上検出させ、第１スルーレートＳ１を演算する。
【００３４】
図３（ｂ）に示すように、ここでは一例としてコンパレータ１１６に、入射波電圧Ｖ１＋反射波電圧Ｖ２の２０％の点（「測定点Ｘ３」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の８０％の点（「測定点Ｘ４」と称する）とを検出させる。そして、制御部１０２が、測定点Ｘ３の時刻ｔ３、測定点Ｘ４の時刻ｔ４を用いて下記式２より第１スルーレートＳ１を算出する。
Ｓ１＝（０．８×Ｖ２−０．２×Ｖ２）/（ｔ４−ｔ３） …式２
【００３５】
図４は、図１（ｂ）のドライバ１１４のドライバ出力、およびコンパレータ１１６のコンパレータ入力を示す図である。図４（ａ）がドライバ１１４のドライバ出力を示す図であり、図４（ｂ）がコンパレータ１１６のコンパレータ入力を示す図である。
【００３６】
ステップＳ２０６では、測定プログラム１０６を実行する制御部１０２は、ＤＵＴボード１３０が装着されＩＣソケット１３２にＤＵＴ１３４が搭載されていない状態（図１（ｂ）の状態）、すなわちＤＵＴボード１３０のＩＣソケット１３２にて開放端となっている状態にてテストヘッド１１０に実装されたドライバ１１４からステップ波形１４８を出力させる（図４（ａ）参照）。
【００３７】
ステップＳ２０８では、測定プログラム１０６を実行する制御部１０２は、ドライバ１１４から出力したステップ波形１４８の入射波、およびＤＵＴ１３４の非装着によりＩＣソケット１３２の開放端で全反射して戻ってきた反射波をコンパレータ１１６に検出させる。そして、入射波と反射波との第２到達時間差Ｔｄ２を測定する。
【００３８】
図４（ｂ）に示すように、コンパレータ入力は、ドライバ１１４から出力されたステップ波形１４８の入射波の到達により入射波電圧Ｖ１となり、さらにその反射波の到達により入射波電圧Ｖ１に反射波電圧Ｖ２を加えたものとなる。ここでは、上記と同様に、コンパレータ１１６に入射波電圧Ｖ１の５０％の点（「測定点Ｙ１」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の５０％の点（「測定点Ｙ２」と称する）とを検出させて、これらの時間差を取ることで第２到達時間差Ｔｄ２を算出する。すなわち、制御部１０２が、測定点Ｙ１の時刻ｔｓ１、測定点Ｙ２の時刻ｔｓ２を用いて下記式３より第２到達時間差Ｔｄ２を算出する。
Ｔｄ２＝ｔｓ２−ｔｓ１ …式３
【００３９】
すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第１到達時間差Ｔｄ１、第２到達時間差Ｔｄ２を測定するＴＤＲ測定手段として機能させる。
【００４０】
ここで、第２到達時間差Ｔｄ２は、ＩＣソケット１３２の開放端で全反射して戻ってきた反射波の立ち上がりの鈍化により、その値が大きく見積もられてしまっている。そのため、本実施形態では、下記ステップＳ２１０でこの反射波の第２スルーレートＳ２を求め、下記ステップＳ２１２で第２到達時間差Ｔｄ２の増加分を補正（除去）する。
【００４１】
ステップＳ２１０では、測定プログラム１０６を実行する制御部１０２は、コンパレータ１１６に反射波が到達した際の立ち上がりを２点以上検出させ、第２スルーレートＳ２を演算する。
【００４２】
図４（ｂ）に示すように、ここでは一例としてコンパレータ１１６に、入射波電圧Ｖ１＋反射波電圧Ｖ２の２０％の点（「測定点Ｙ３」と称する）と、入射波電圧Ｖ１＋反射波電圧Ｖ２の８０％の点（「測定点Ｙ４」と称する）とを検出させる。そして、制御部１０２が、測定点Ｙ３の時刻ｔｓ３、測定点Ｙ４の時刻ｔｓ４を用いて下記式４より第２スルーレートＳ２を算出する。
Ｓ２＝（０．８×Ｖ２−０．２×Ｖ２）/（ｔｓ４−ｔｓ３） …式４
【００４３】
すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第１スルーレートＳ１、第２スルーレートＳ２を演算するスルーレート演算手段として機能させる。
【００４４】
ステップＳ２１２では、測定プログラム１０６を実行する制御部１０２は、第１スルーレートＳ１と第２スルーレートＳ２とを用いて、ＤＵＴボード１３０が装着された状態の反射波の立ち上がりの鈍化による第２到達時間差Ｔｄ２の増加分を補正する（真の第２到達時間差ＲＴｄ２を算出する）。
【００４５】
図４（ｂ）に示すように、制御部１０２は、下記式５よりスルーレート補正値Ｔｃを算出する。そして、下記式６のように、第２到達時間差Ｔｄ２からこのスルーレート補正値Ｔｃを差し引くことで、その増加分を補正した真の第２到達時間差ＲＴｄ２を算出する。
Ｔｃ＝０．５×Ｖ２/Ｓ２−０．５×Ｖ２/Ｓ１ …式５
ＲＴｄ２＝Ｔｄ２−Ｔｃ …式６
【００４６】
図５は、図３（ｂ）のコンパレータ入力および図４（ｂ）のコンパレータ入力を併せて示す図である。図５中、図３（ｂ）のコンパレータ入力を破線で図示し、図４（ｂ）のコンパレータ入力を実線で図示する。
【００４７】
図５に示すように、ステップＳ２１４では、測定プログラム１０６を実行する制御部１０２は、下記式７のように、真の第２到達時間差ＲＴｄ２から第１到達時間差Ｔｄ１を差し引いて、テストヘッド１１０の端からＤＵＴボード１３０のＩＣソケット１３２までを信号が往復する往復時間ＲＴｚ１を算出する。そして、下記式８のように、これを２で除して片道の正確な信号遅延時間を導出する。すなわち、測定プログラム１０６は、制御部１０２（コンピュータ）を第２到達時間差Ｔｄ２の増加分を補正し、信号遅延時間を演算する信号遅延演算手段として機能させる。
ＲＴｚ１＝（ＲＴｄ２−Ｔｄ１） …式７
信号遅延時間＝ＲＴｚ１÷２ …式８
【００４８】
なお、ステップＳ２１２の補正を行わない場合には、実際よりも大きく見積もられた往復時間Ｔｚ１に基づき信号遅延時間が導出されるため、正確な信号遅延時間を導出することができない。
【００４９】
上記では理解を容易にするために、ドライバ１１４やコンパレータ１１６を１つ挙げてテストヘッド１１０からＤＵＴ１３４の１つのピンまでの配線長に依存した信号遅延時間を求める過程について説明した。上記と同様にＤＵＴ１３４の各ピンまでの各配線長に依存した信号遅延時間を求めデータとしてメモリ１０４に記憶しておくことで、ＩＣテスタ１００のＤＵＴ試験時に、ＤＵＴ１３４の各ピンまでの各配線長の差について補正を実施することができる。
【００５０】
ＩＣテスタ１００では、テストヘッド１１０の端までは試験信号のタイミングが保証されている。したがって、上記手法により、テストヘッド１１０からＤＵＴ１３４の各ピンまでの各配線長の差を補正することで、ＤＵＴ試験を正確に実施することが可能となる。
【００５１】
なお、上記ステップＳ２０４では、ＤＵＴボード１３０が非装着の状態の「反射波の」第１スルーレートＳ１を演算したが、これに換えて「入射波の」スルーレートを用いることも可能である。これは、ＤＵＴボード１３０が非装着の状態では、反射波のスルーレートの鈍化は無視できる程度であるためである。
【００５２】
本実施形態にかかる測定プログラム１０６や測定方法が奏する効果は、ＩＣテスタ１００において特に顕著なものである。一般的なＴＤＲ測定では、高性能なサンプリングオシロスコープ（波形生成器および波形検出器）が外付けされ、そのスルーレートはｐｓｅｃオーダとなる。そのため、一般に、スルーレートは考慮されない。一方、ＩＣテスタ１００にて既存のハードウェア構成を利用して上記のように信号遅延時間を求める場合、そのスルーレートがｎｓｅｃオーダとなる。ｎｓｅｃオーダの誤差は無視できる範囲ではないため、本測定プログラム１０６や本測定方法が必要となるのである。
【００５３】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５４】
なお、本実施形態におけるステップＳ２００〜Ｓ２１４は、必ずしも記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むとしてよい。すなわち、ステップＳ２００〜Ｓ２１４は、その順序を問うものではない。
【００５５】
また、上述の測定プログラム１０６は、コンピュータに組み込まれたものであってもよいが、記憶媒体や通信回線を用いて配布してもよい。
【産業上の利用可能性】
【００５６】
本発明は、ＴＤＲ測定によって、ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定プログラムおよびその測定方法として利用することができる。
【符号の説明】
【００５７】
１００…ＩＣテスタ、１０２…制御部、１０４…メモリ、１０６…測定プログラム、１１０…テストヘッド、１１２…タイミングジェネレータ、１１４…ドライバ、１１６…コンパレータ、１３０…ＤＵＴボード、１３２…ＩＣソケット、１３４…ＤＵＴ、１４０…タイミング制御信号、１４２…パターン信号、１４４…ストローブ信号、１４６…判定基準信号、１４８…ステップ波形、Ｓ１…第１スルーレート、Ｓ２…第２スルーレート、Ｖ１…入射波電圧、Ｖ２…反射波電圧、Ｘ１〜Ｘ４、Ｙ１〜Ｙ４…測定点、ｔ１〜ｔ４、ｔｓ１〜ｔｓ４…時刻、Ｔｄ１…第１到達時間差、Ｔｄ２…第２到達時間差、ＲＴｄ２…真の第２到達時間差、Ｔｃ…スルーレート補正値、ＲＴｚ１…往復時間
【特許請求の範囲】
【請求項１】
ＤＵＴボードの配線長に依存した信号遅延時間を求めるためにコンピュータを、
前記ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定し、かつ、前記ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、前記テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するＴＤＲ測定手段、
前記ＤＵＴボードが非装着の状態の前記反射波の第１スルーレート、および前記ＤＵＴボードが装着された状態の前記反射波の第２スルーレートを演算するスルーレート演算手段、並びに、
前記第１スルーレートと前記第２スルーレートとを用いて前記ＤＵＴボードが装着された状態の前記反射波の立ち上がりの鈍化による前記第２到達時間差の増加分を補正し、前記第１到達時間差を差し引くことで前記信号遅延時間を演算する信号遅延演算手段、
として機能させることを特徴とするＩＣテスタ用信号遅延測定プログラム。
【請求項２】
前記テストヘッドに実装されたドライバから前記ステップ波形を印加し、該テストヘッドに実装されたコンパレータにて前記入射波と前記反射波とを検出することを特徴とする請求項１に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項３】
前記スルーレート演算手段は、前記コンパレータにて前記ステップ波形の反射波の立ち上がりを２点以上検出することで、前記第１スルーレートおよび前記第２スルーレートを演算することを特徴とする請求項２に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項４】
前記スルーレート演算手段は、前記第１スルーレートに換えて、前記ＤＵＴボードが非装着の状態の前記入射波のスルーレートまたは前記ＤＵＴボードが装着された状態の前記入射波のスルーレートを演算することを特徴とする請求項１から３のいずれか１項に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項５】
ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定方法において、
前記ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定するステップと、
前記ＤＵＴボードが非装着の状態の前記反射波の第１スルーレートを求めるステップと、
前記ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、前記テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するステップと、
前記ＤＵＴボードが装着された状態の前記反射波の第２スルーレートを求めるステップと、
前記第１スルーレートと前記第２スルーレートとを用いて前記ＤＵＴボードが装着された状態の前記反射波の立ち上がりの鈍化による前記第２到達時間差の増加分を補正し、前記第１到達時間差を差し引くことで前記信号遅延時間を求めるステップと、
を含むことを特徴とするＩＣテスタ用信号遅延測定方法。
【請求項１】
ＤＵＴボードの配線長に依存した信号遅延時間を求めるためにコンピュータを、
前記ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定し、かつ、前記ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、前記テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するＴＤＲ測定手段、
前記ＤＵＴボードが非装着の状態の前記反射波の第１スルーレート、および前記ＤＵＴボードが装着された状態の前記反射波の第２スルーレートを演算するスルーレート演算手段、並びに、
前記第１スルーレートと前記第２スルーレートとを用いて前記ＤＵＴボードが装着された状態の前記反射波の立ち上がりの鈍化による前記第２到達時間差の増加分を補正し、前記第１到達時間差を差し引くことで前記信号遅延時間を演算する信号遅延演算手段、
として機能させることを特徴とするＩＣテスタ用信号遅延測定プログラム。
【請求項２】
前記テストヘッドに実装されたドライバから前記ステップ波形を印加し、該テストヘッドに実装されたコンパレータにて前記入射波と前記反射波とを検出することを特徴とする請求項１に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項３】
前記スルーレート演算手段は、前記コンパレータにて前記ステップ波形の反射波の立ち上がりを２点以上検出することで、前記第１スルーレートおよび前記第２スルーレートを演算することを特徴とする請求項２に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項４】
前記スルーレート演算手段は、前記第１スルーレートに換えて、前記ＤＵＴボードが非装着の状態の前記入射波のスルーレートまたは前記ＤＵＴボードが装着された状態の前記入射波のスルーレートを演算することを特徴とする請求項１から３のいずれか１項に記載のＩＣテスタ用信号遅延測定プログラム。
【請求項５】
ＤＵＴボードの配線長に依存した信号遅延時間を求めるＩＣテスタ用信号遅延測定方法において、
前記ＤＵＴボードが非装着の状態にてテストヘッド側からステップ波形を印加してその入射波と反射波との第１到達時間差を測定するステップと、
前記ＤＵＴボードが非装着の状態の前記反射波の第１スルーレートを求めるステップと、
前記ＤＵＴボードが装着されＤＵＴが搭載されていない状態にて、前記テストヘッド側からステップ波形を印加してその入射波と反射波との第２到達時間差を測定するステップと、
前記ＤＵＴボードが装着された状態の前記反射波の第２スルーレートを求めるステップと、
前記第１スルーレートと前記第２スルーレートとを用いて前記ＤＵＴボードが装着された状態の前記反射波の立ち上がりの鈍化による前記第２到達時間差の増加分を補正し、前記第１到達時間差を差し引くことで前記信号遅延時間を求めるステップと、
を含むことを特徴とするＩＣテスタ用信号遅延測定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−１０１０７３（Ｐ２０１３−１０１０７３Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１１−２４５５４３（Ｐ２０１１−２４５５４３）
【出願日】平成２３年１１月９日（２０１１．１１．９）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２３年１１月９日（２０１１．１１．９）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]