説明

Fターム[4M104BB02]の内容

半導体の電極 (138,591) | 電極材料 (41,517) | Al (2,955)

Fターム[4M104BB02]の下位に属するFターム

Fターム[4M104BB02]に分類される特許

61 - 80 / 2,685


【課題】半導体装置の特性を損なうことがない半導体装置およびその作製方法を提供する。
【解決手段】酸化物半導体層を含むトランジスタ(半導体装置)において、電極層を酸化物半導体層の下部に接して形成し、不純物を添加する処理により酸化物半導体層に自己整合的にチャネル形成領域と、チャネル形成領域を挟むように一対の低抵抗領域を形成する。また、電極層および低抵抗領域と電気的に接続する配線層を絶縁層の開口を介して設ける。 (もっと読む)


【課題】充填不良や被処理物の割れを生じず、被処理物上に開口するように形成された微小空間に溶融金属を的確に充填する。
【解決手段】金属充填装置1であって、半導体ウェハKを保持する保持台Hと、ハウジングCと、ハウジングCの内部空間内に気密状に嵌入されたピストンPとを備え、半導体ウェハK又は保持台H、ハウジングC及びピストンPによって気密状の処理室2が形成され、更に、処理室2内を減圧する減圧機構3と、前記処理室2内に溶融金属Mを供給する溶融金属供給機構4とを備えるとともに、ピストンPは、少なくとも、その半導体ウェハKに対向する側が金属から構成されている。 (もっと読む)


【課題】処理後の被処理物上に形成される余剰金属からなる層の厚さを最小限の厚さにすることができるとともに、被処理物上に開口するように形成された微小空間(ビア,貫通孔)に溶融金属を充填することのできる金属充填装置を提供する。
【解決手段】金属充填装置1は、半導体ウェハを保持する保持台H、保持台Hに対向して設けられ、保持面Hに対向する側に金属から構成される押付部が形成されたピストンPを備え、保持台Hに保持された半導体ウェハKに対してピストンPを押付可能に設けられた押付機構5などを備えてなり、保持台Hに保持された半導体ウェハK、ハウジングC及びピストンPによって気密状の処理室2が形成される。また、処理室2内の気体を排気して、当該処理室2内を減圧する減圧機構3、処理室2内に溶融金属Mを供給する溶融金属供給機構4、処理室2内に不活性ガスを供給する加圧ガス供給機構7などを備える。 (もっと読む)


【課題】酸化物半導体膜と金属膜との接触抵抗を低減する。オン特性の優れた酸化物半導体膜を用いたトランジスタを提供する。高速動作が可能な半導体装置を提供する。
【解決手段】酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜に窒素プラズマ処理を行うことで酸化物半導体膜を構成する酸素の一部が窒素に置換された酸窒化領域を形成し、該酸窒化領域に接して金属膜を形成する。該酸窒化領域は酸化物半導体膜の他の領域と比べ低抵抗となり、また、接触する金属膜との界面に高抵抗の金属酸化物を形成しにくい。 (もっと読む)


【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子1は、電子走行層13と、電子走行層13の上面に形成され、バンドギャップが電子走行層13より大きく電子走行層13とヘテロ接合する電子供給層14と、ソース電極15とドレイン電極16と、ソース電極15とドレイン電極16の間に配置されたゲート電極17とを備え、ゲート電極の下方に、電子供給層14に替えて、逆ピエゾ抑制層20を配置してなる。逆ピエゾ抑制層20は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層13と接合するように、その組成等が調整されており、ゲート電極17との接触領域A2のドレイン電極16側境界B4を跨ぐように配置される。 (もっと読む)


【課題】シート抵抗が低く、広い波長範囲で高い透過率を有する光透過型金属電極、電子装置及び光学素子を提供する。
【解決手段】実施形態によれば、複数の第1金属線と、複数の第2金属線と、を含む光透過型金属電極が提供される。複数の第1金属線は、第1方向に沿って並ぶ。第1金属線は、第1方向と交差する第2方向に沿って延びる。複数の第2金属線は、第1方向と第2方向を含む平面に対して平行で第1方向と交差する第3方向に沿って並び、第1金属線と接触する。第2金属線は、その平面に対して平行で第3方向と交差する第4方向に沿って延びる。複数の第1金属線の第1方向における中心どうしの第1距離は、可視光を含む波長帯の最短の波長以下である。複数の第2金属線の第3方向における中心どうしの第2距離は、波長帯の最長の波長を超える。第1金属線と第2金属線の厚さは、最短の波長以下である。 (もっと読む)


【課題】低い電気抵抗を維持しながら、広い波長範囲で十分な透明性を得ることができる金属電極、半導体発光素子及び光学素子を提供する。
【解決手段】実施形態に係る金属電極は、部材の主面上に設けられ、金属細線と、前記金属細線により形成される複数の開口部と、を有する金属層である。金属細線は、前記主面に対して平行な第1方向に沿う複数の第1直線部と、前記主面に対して平行で前記第1方向と交差する前記第1方向とは異なる方向に沿う複数の直線部と、を有する。前記複数の第1直線部の前記第1方向に沿う長さの最大値及び前記複数の第2直線部の前記第1方向とは異なる方向に沿う長さの最大値は、可視光の波長以下である。前記主面の法線方向にみた前記金属層の面積に対する前記法線方向にみた前記金属細線の面積の比は、20パーセントを超え80パーセント以下である。 (もっと読む)


【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】第1の面と、第1の面と反対の第2の面とを有する炭化珪素半導体層110が準備される。炭化珪素半導体層110の第2の面を部分的に覆う金属層と、炭化珪素半導体層110の第2の面を部分的に覆う熱酸化膜130とが形成される。金属層を熱処理することにより電極150が形成される。金属層を形成する工程は、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われる。電極150を形成する工程において電極150の表面上に炭素が偏析する。電極150の表面および熱酸化膜130の表面の両方において、炭素を除去可能なエッチングが行われる。 (もっと読む)


【課題】酸化物半導体を用いた半導体装置において、電気特性の安定した半導体装置を提供する。とくに、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装置を提供する。また、当該半導体装置の作製方法を提供する。
【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜と接して形成されたソース電極、及びドレイン電極と、を有し、ゲート絶縁膜は、少なくとも酸化窒化シリコン膜と、酸化窒化シリコン膜上に形成された酸素放出型の酸化膜と、により構成され、酸素放出型の酸化膜上に酸化物半導体膜が接して形成される。 (もっと読む)


【課題】チャネル長Lが短く微細化が可能な、酸化物半導体を用いたトップゲート型の半
導体素子を提供することを課題とする。また、該半導体素子の作製方法を提供することを
課題とする。
【解決手段】絶縁表面上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレ
イン電極層と、酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上にゲート
絶縁層と、ゲート絶縁層上にゲート電極層とを有し、ソース電極層及びドレイン電極層は
側壁を有し、側壁は前記酸化物半導体層の上面と接する半導体素子である。 (もっと読む)


【課題】ドレイン配線電極に起因する電流コラプス現象への影響が抑制され、且つ耐圧が向上された窒化物半導体装置を提供する。
【解決手段】窒化物半導体からなるデバイス層と、デバイス層上に互いに離間して配置されたソース電極及びドレイン電極と、ソース電極とドレイン電極間でデバイス層上に配置されたゲート電極と、デバイス層上に配置された層間絶縁膜と、ドレイン電極とゲート電極間において層間絶縁膜を介してデバイス層と対向して配置され、ドレイン電極と電気的に接続されたドレイン配線電極と、ゲート電極とドレイン電極間においてデバイス層上に層間絶縁膜を介してデバイス層と対向して配置されたドレイン電極に比べて低電位側のフィールドプレートとを備え、ドレイン配線電極下方の層間絶縁膜の膜厚が、フィールドプレート下方の層間絶縁膜の膜厚よりも厚い。 (もっと読む)


【課題】 耐湿性や耐酸化性を改善し、さらに、低抵抗な主導電層であるAlと積層した際に、加熱工程を経ても低い電気抵抗値を維持できる、Mo合金からなる被覆層を用いた電子部品用積層配線膜および被覆層を形成するためのスパッタリングターゲット材を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Alを主成分とする主導電層と該主導電層の一方の面および/または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がMo100−x−y−Ni−Ti、10≦x≦30、3≦y≦20で表され、残部が不可避的不純物からなる電子部品用積層配線膜。 (もっと読む)


【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであって、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性層は、微結晶化した表層部の第1の領域と、その他の部分の第2の領域で形成されている。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や酸素の脱離によるn型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極との接触抵抗を下げることができる。 (もっと読む)


【課題】酸化物半導体を用いたパワー絶縁ゲート型電界効果トランジスタ(パワーMISFET)を提供する。
【解決手段】半導体層103を挟んでゲート電極105とドレイン電極102を形成し、ゲート電極105の側面に半導体層109を形成し、ゲート電極105の頂上部と重なる部分で、半導体層109とソース電極112が接する構造を有する。このようなパワーMISFETのドレイン電極とソース電極の間に500V以上の電源と負荷を直列に接続し、ゲート電極105に制御用の信号を入力して使用する。 (もっと読む)


【課題】異なる特性の半導体素子を一体に有しつつ、高集積化が実現可能な、新たな構成の半導体装置を提供することを目的の一とする。
【解決手段】第1の半導体材料が用いられた第1のチャネル形成領域と、第1のゲート電極と、を含む第1のトランジスタと、第1のゲート電極と一体に設けられた第2のソース電極および第2のドレイン電極の一方と、第2の半導体材料が用いられ、第2のソース電極および第2のドレイン電極と電気的に接続された第2のチャネル形成領域と、を含む第2のトランジスタと、を備えた半導体装置である。 (もっと読む)


【課題】SiC基板を用いて形成され、金属シリサイド膜と金属電極との密着性の向上する半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、炭化珪素と、炭化珪素上に形成され、第1の層、第1の層よりも低い炭素比率を有する第2の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備え、第2の層が第1の層上に形成され、第2の層が金属電極に接し、第2の層中の金属シリサイドの平均粒径が、第1の層中の金属シリサイドの平均粒径よりも大きい。 (もっと読む)


【課題】貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタを作製する。
【解決手段】ゲート電極の第1の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第2の部分は、保護層から間隔を空けて配置され、第1の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。 (もっと読む)


【課題】半導体装置について、小型化を図りつつ、ドレイン耐圧を向上する。
【解決手段】ゲート電極20と、ゲート電極20と離間するソース電極24と、平面視でゲート電極20からみてソース電極24の反対側に位置し、かつゲート電極20と離間するドレイン電極22と、平面視でゲート電極20とドレイン電極22の間に位置し、絶縁膜26を介して半導体基板10上に設けられ、かつゲート電極20、ソース電極24およびドレイン電極22と離間する少なくとも一つのフィールドプレート電極30と、絶縁膜26中に設けられ、かつフィールドプレート電極30と半導体基板10を接続する少なくとも一つのフィールドプレートコンタクト40と、を備え、平面視でフィールドプレート電極30は、フィールドプレートコンタクト40からソース電極24側またはドレイン電極22側の少なくとも一方に延伸している。 (もっと読む)


【課題】静電チャックの基板吸着面にパーティクルが付着することを抑制できるようにした多元スパッタリング装置を提供する。
【解決手段】本発明の多元スパッタリング装置SMは、真空チャンバ1と、この真空チャンバの底部に配置され、上面に基板Wを吸着する静電チャック3を有するステージ2と、この真空チャンバの上部に、静電チャックで吸着された基板に対してスパッタ粒子を斜入射させるように配置された少なくとも2個のスパッタリングカソードCと、各スパッタリングカソードと基板との間を選択的に遮蔽する遮蔽手段4とを備える。静電チャックの上面が露出している場合に、当該静電チャックの上面を選択的に覆う保護板5を更に備える。 (もっと読む)


【課題】接合終端領域における電界を緩和し、高耐圧化可能な半導体装置を提供する。
【解決手段】第1導電型の不純物を有する第1半導体領域と、第1半導体領域上に配置された、第1導電型と異なる第2導電型の第2半導体領域とを有する半導体基体には、コレクタ電極若しくはドレイン電極を有するスイッチング素子が形成された素子領域と、上方から見て半導体基体の最外周部に形成された、第2半導体領域の上面から第1半導体領域に達する終端トレンチと、終端トレンチの側壁および底面に形成された絶縁膜と、絶縁膜を介して溝の内側に埋め込まれた電極とを有し、溝の内側に埋め込まれた電極が第1半導体領域又はコレクタ領域若しくはドレイン電極と接続された等電位リングである。 (もっと読む)


61 - 80 / 2,685