【課題】高温化下でも安定な高信頼性を有する配線を容易に精度良く形成する方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置の製造方法は、半導体基板上方に窒化チタンからなる第１の絶縁層を形成し、第１の絶縁層に複数の溝を形成し、溝の底面及び側壁下部を覆う部分が溝の側壁上部を覆う部分よりも厚くなるように、溝の底面及び側壁を覆うバリアメタルを形成し、溝のバリアメタル上に金属膜を埋め込み、複数の配線を形成し、第１の絶縁層を除去して、隣り合う複数の配線の間に配線に接するような空隙を形成し、複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成し、複数の配線の上面及び側壁を覆うようにシリコンナイトライドカーバイド膜又は窒化ボロン膜からなる拡散防止膜を形成し、複数の配線の上面を覆い、且つ、複数の配線間に空隙が形成されるように、第２の絶縁層を形成する。 （もっと読む）

【課題】設計された形状およびサイズのゲート電極を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】本実施形態に係る半導体装置の製造方法は、半導体層１２の表面上のうち、互いに離間した位置に、チタン層１７ａ、１８ａ、アルミニウム層１７ｂ、１８ｂ、ニッケル層１７ｃ、１８ｃ、金層１７ｄ、１８ｄがこの順で積層した積層体１７、１８を形成し、これらを、アルミニウムの融点より高い温度で加熱して複数の金属体１７´、１８´を形成するするとともに、これらの複数の金属体１７´、１８´を半導体層１２にオーミック接触させる。この後、複数の金属体１７´、１８´を薄膜化して複数の合金層１３ａ、１４ａを形成し、合金層１３ａ、１４ａを含むドレイン電極１３およびソース電極１４を形成する。次に、ドレイン電極１３とソース電極１４との間のレジスト層１９に開口部２０し、この開口部２０内にゲート電極１５を形成する。 （もっと読む）

【課題】基板サイズの大型化により、基板を水平搬送でき、基板を略垂直に立てて成膜でき、かつ膜厚均一性がよく、低コストのターゲットや電源を利用でき、蒸着装置とのクラスタ化に適したスパッタリング装置を提供する。
【解決手段】処理真空チャンバ（１０）を有するスパッタリング装置であって、処理真空チャンバ内にカソード電極（６０）が設けられ、カソード電極上にスパッタリングターゲット材料（６１）が設けられ、処理真空チャンバ内に基板が上面搬送され、カソード電極は矩形であり、基板が垂直方向に立てられた状態でカソード電極が基板面と平行に走査されることで、スパッタリングターゲット材料が基板に成膜されるスパッタリング装置。 （もっと読む）

【課題】電力変換回路の性能を高める。
【解決手段】ユニット１０は、半導体スイッチ素子１，２と、ダイオード３，４とを備える。ダイオード３は、半導体スイッチ素子２がオン状態である時に逆バイアスされ、半導体スイッチ素子２がオフ状態である時に導通する。ダイオード４は、半導体スイッチ素子１がオン状態である時に逆バイアスされ、半導体スイッチ素子１がオフ状態である時に導通する。ダイオード３，４は、窒化ガリウム（ＧａＮ）ダイオードまたはダイヤモンドダイオードである。ユニット１０を備えるパワーモジュールは、コンバータ、インバータ等の電力変換回路に適用される。 （もっと読む）

【課題】高抵抗なダメージ層を形成しない窒化物半導体層のエッチング方法と、これを用いた低抵抗なオーミック電極を備える窒化物半導体装置の製造方法の提供を目的とする。
【解決手段】本発明の窒化物半導体層のエッチング方法は、（ａ）窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、（ｂ）前記不純物領域を熱処理する工程と、（ｃ）前記不純物領域の前記表面側の所定領域をウェットエッチングで除去する工程とを備える。 （もっと読む）

【課題】ゲート電極の電気抵抗を抑制することができる炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】ゲート電極５０は、ゲート絶縁膜４１に接するポリシリコン膜５１と、ポリシリコン膜５１上に設けられたバリア膜５２と、バリア膜５２上に設けられ高融点金属から作られた金属膜５３とを含む。層間絶縁膜４２は、ゲート絶縁膜４１およびゲート絶縁膜４１上に設けられたゲート電極５０を覆うように配置されている。また層間絶縁膜４２は、ゲート絶縁膜４１に接する領域で炭化珪素基板３０を部分的に露出する基板コンタクトホールＳＨを有する。配線７１は、基板コンタクトホールＳＨを介して炭化珪素基板３０に電気的に接続され、層間絶縁膜４２によってゲート電極５０から電気的に絶縁されている。 （もっと読む）

【課題】従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタがオン・オフするのでトランジスタの劣化が問題となっていた。この問題は、メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。また、トランジスタの微細化を進めて集積化を図っても、メモリ容量を増加させるためには、半導体装置の面積が大きくなるといった問題があった。
【解決手段】酸化物半導体を有するトランジスタを用い、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。また、トレンチ構造の酸化物半導体を有するトランジスタにより、半導体装置の記憶素子を構成し、該記憶素子を複数積層することで、半導体装置の回路面積を縮小することができる。 （もっと読む）

【課題】相互接続構造の珪化物層と、ロープロファイルバンプを含む、バンプ間ショートを防止したパワーＭＯＳＦＥＴからなる半導体デバイスおよび製造方法を提供する。
【解決手段】基板上にソース領域１６０およびドレイン領域１７０を有し、珪化物層１７４が、ソース領域およびドレイン領域の上に配置されている。第１の相互接続層１９４が、珪化物層上に形成されており、ソース領域に接続される第１のランナー１９６と、ドレイン領域に接続される第２のランナー１９８とが配置される。第２の相互接続層２１４が、第１の相互接続層上に形成されており、第１のランナーに接続される第３のランナー２１６と、第２のランナーに接続される第４のランナー２１８とを含む。第３の相互接続層２３４が形成され、ソースパッド２３６、ソースバンプ２４０が電気的に接続される。 （もっと読む）

【課題】大電力の制御を行う、高耐圧の半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の、ゲート電極と重畳する酸化物半導体層と、酸化物半導体層と接し、端部をゲート電極と重畳するソース電極及びドレイン電極と、を有し、ゲート電極と酸化物半導体層が重畳する領域において、ゲート絶縁層は、ドレイン電極と端部を重畳する第１の領域と、前記第１の領域と隣接する第２の領域と、を有し、第１の領域の静電容量は第２の領域の静電容量より小さいトランジスタを提供すること。 （もっと読む）

【課題】金属粒子の焼結体から構成された導電体を微細化された電極・配線とした場合でも腐蝕やマイグレーションの発生を長期間防止可能な電極・配線用導電体を提供する。
【解決手段】金属粒子の焼結体から構成された導電体薄膜上に、下記一般式(1)で表されるチオール化合物または下記一般式(2)で表されるスルフィド化合物から選択される少なくともいずれか一種の化合物を含有する金属イオン移動防止膜を設け、且つ、前記金属イオン移動防止膜中に凝集体構造が含まれてなる電極・配線用導電体とする。
Ａｒ−ＳＨ…(1)［式(1)中、Arはベンゼン環を示し、置換基を有していてもよい。］
(Ａ−Ｒ’−Ｏ−Ｒ−Ｓ)_２…(2)［式(2)中、R’、Rはアルキレン基を示し、Aはフルオロアルキル基を示す。］ （もっと読む）

【課題】データを保持する期間を確保しつつ、単位面積あたりの記憶容量を高めることが
できる記憶装置の提案を目的の一とする。
【解決手段】記憶素子と、記憶素子における電荷の蓄積、保持、放出を制御するための、
酸化物半導体を活性層に含むトランジスタと、記憶素子に接続された容量素子とを有する
記憶装置。上記容量素子が有する一対の電極の少なくとも一方は、遮光性を有している。
さらに、上記記憶装置は遮光性を有する導電膜或いは絶縁膜を有しており、上記活性層が
、遮光性を有する電極と、遮光性を有する導電膜或いは絶縁膜との間に位置する。 （もっと読む）

【課題】Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体を用いた半導体装置を作製する際の加工技術を確立する。
【解決手段】Ｃｌ_２または、ＢＣｌ_３または、ＳｉＣｌ_４などの塩素を含むガスを用いたドライエッチングによりＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体層を選択的にエッチングする。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体層上に接して形成する導電層を選択的に除去してソース電極層及びドレイン電極層を形成する場合、塩素を含むガスに加えて酸素を含むガス、またはフッ素を含むガスを用い、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体層がほとんど除去されないように導電層を選択的にエッチングすることができる。 （もっと読む）

【課題】高い表示品位を有する表示装置用の薄膜トランジスタ基板およびこれらを生産効率よく実現することができる製造方法を提供する。
【解決手段】基板１上の複数の部分に配設された半導体膜２と、半導体膜２上に、該半導体膜２と接し互いに離間して配設されたソース電極およびドレイン電極４と、半導体膜２、ソース電極３およびドレイン電極４を覆うゲート絶縁膜６と、ゲート絶縁膜６を介して、ソース電極３およびドレイン電極４の間に跨るように配設された、ゲート電極７とを有した薄膜トランジスタ２０１と、半導体膜２上に、該半導体膜と接して配設された補助容量電極１０と、下層に半導体膜２を有してソース電極から延在するソース配線３１と、ゲート電極７から延在するゲート配線７１と、ドレイン電極４に電気的に接続された画素電極９と、隣り合う画素の補助容量電極１０どうしを電気的に接続する、補助容量電極接続配線１２とを備えている。 （もっと読む）

【課題】酸化物半導体層を用いる薄膜トランジスタにおいて、酸化物半導体層と電気的に
接続するソース電極層またはドレイン電極層との接触抵抗の低減を図ることを課題の一と
する。
【解決手段】ソース電極層またはドレイン電極層を２層以上の積層構造とし、その積層の
うち、酸化物半導体層と接する一層を酸化物半導体層の仕事関数より小さい仕事関数を有
する金属又はそのような金属の合金とする。二層目以降のソース電極層またはドレイン電
極層の材料は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。 （もっと読む）

【課題】短チャネル効果を抑制しつつ微細化を達成した半導体装置およびその作製方法を提供することを目的の一とする。
【解決手段】絶縁層にトレンチを形成し、トレンチの上端コーナー部と接する酸化物半導体膜に不純物を添加し、ソース領域およびドレイン領域を形成する。上記構造にすることで微細化することが可能である。また、トレンチを有することで、ソース電極層とドレイン電極層との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果を抑制することができる。 （もっと読む）

【課題】信頼性の高い表示装置を提供する。
【解決手段】酸化物半導体を有するトランジスタを有し、酸化物半導体の下に設けられた絶縁膜と、酸化物半導体の上に設けられた絶縁膜とを有する。平坦性を持たせるため、有機材料を含む絶縁膜をさらに設ける。シール材は、有機材料を含む絶縁膜と重なることはなく、絶縁膜と接している。 （もっと読む）

【課題】シリサイド層を有するトランジスタにおいて、オン電流の高いトランジスタを得ることを課題とする。さらに、加熱処理等の工程を増やさずにオン電流の高いトランジスタを得ることを課題とする。
【解決手段】チャネル形成領域、不純物領域及びシリサイド層を有するシリコン膜と、ゲート絶縁膜と、ゲート電極と、不純物領域にシリサイド層を介して電気的に接続する配線とを有し、シリサイド層断面は、チャネル形成領域側の端点から膜厚が増加している第１領域と、第１領域と比べて膜厚が一定である第２領域とを有する半導体装置において、第１領域と第２領域は、シリサイド層断面の端点を通り、水平線とθ（０°＜θ＜４５°）の角度をなす直線がシリサイド層と不純物領域の界面と交わる点を通り、且つ水平線に対し垂直な線で分けられ、シリコン膜の膜厚に対する第２領域の膜厚比は０．６以上である。 （もっと読む）

【課題】高い電界効果移動度を有し、しきい値電圧のばらつきが小さく、かつ高い信頼性を有する酸化物半導体を用いたトランジスタを提供する。また、該トランジスタを用い、これまで実現が困難であった高性能の半導体装置を提供する。
【解決手段】トランジスタに、インジウム、スズ、亜鉛およびアルミニウムから選ばれた二種以上、好ましくは三種以上の元素を含む酸化物半導体膜を用いる。該酸化物半導体膜は、基板加熱しつつ成膜する。また、トランジスタの作製工程において、近接の絶縁膜または／およびイオン注入により酸化物半導体膜へ酸素が供給され、キャリア発生源となる酸素欠損を限りなく低減する。また、トランジスタの作製工程において、酸化物半導体膜を高純度化し、水素濃度を極めて低くする。 （もっと読む）

【課題】本発明は、金属膜の端部の応力により金属膜の端部直下の表面電極がダメージを受けることを防止できる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、基板２４と、該基板２４の上に、アルミを含む材料で形成された表面電極２６と、該表面電極２６の上に、はんだ付け可能な材料で形成された金属膜２８と、該表面電極２６の上の部分と、該金属膜２８の端部に重なる重畳部分３０ａとが一体的に形成されて該金属膜２８の端部を固定する端部固定膜３０と、を備えたことを特徴とする。 （もっと読む）

【課題】コンタクトホール内に良好にＡｌ膜が埋設されたコンタクトプラグを有する半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。コンタクトプラグを形成する工程では、スパッタ装置のチャンバー内のステージ上に、チャックを介して基板を保持し、チャックに印加するＥＳＣ電圧を第一の電圧、第二の電圧、第三の電圧と、この順に３段階のステップ状に増加させる。チャンバー内のターゲットに対して第一のターゲット電力を印加してコンタクトホール内に第一のＡｌ膜を成膜する。次に、チャンバー内のターゲットに対して第一のターゲット電力よりも高い第二のターゲット電力を印加して第一のＡｌ膜上に第二のＡｌ膜を成膜する。 （もっと読む）