本発明は、基板１１０、基板上に形成されているゲート電極１２４、基板及びゲート電極を覆っているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３及びドレイン電極１７５、ゲート絶縁膜、ソース電極、及びドレイン電極上に形成されている半導体層１５０、半導体層、ソース電極、ドレイン電極及びゲート絶縁膜を覆っている保護膜１８０を含み、ゲート絶縁膜及び保護膜はパリレンからなる薄膜トランジスタ表示板を提供する。
（もっと読む）

半導体基板（１０２）に集積回路の形成方法（９００）を提供する。半導体基板（１０２）上にゲート絶縁膜（１０４）が形成され、このゲート絶縁膜（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（３０４）（３０６）が形成される。低出力プラズマ化学気相成長法プロセスを使用して、ゲート（１０６）の周りに側壁スペーサ（４０２）を形成する。ソース／ドレイン接合部（３０４）（３０６）およびゲート（１０６）に、シリサイド（６０４）（６０６）（６０８）を形成し、半導体基板（１０２）上に層間絶縁層（７０２）をたい積する。その後、層間絶縁層（７０２）中にシリサイド（６０４）（６０６）（６０８）へのコンタクト（８０２）（８０４）（８０６）が形成される。
（もっと読む）

一対の電極と、該一対の電極間に設けられた、１本または複数のカーボンナノチューブにより構成されるキャリア輸送体と、を備え、前記一対の電極のうち、一方の電極および前記キャリア輸送体の第１の界面と、他方の電極および前記キャリア輸送体の第２の界面と、が異なる障壁レベルとなるように、これら２つの接続構成を異なる構成とすることで、高周波応答性、耐熱性に優れたキャリア輸送体を備えた整流素子を提供し、併せて、それを用いた電子回路、並びに整流素子の製造方法を提供する。
（もっと読む）

ソフト・リソグラフィのパターン化工程によって基板（２４）上にパターン化された自己組織化単分子層（２０）を形成する方法であって、その方法は、ａ）前記パターン化された自己組織化単分子層（２０）の必要なパターンを画定するためのパターン化手段（１０）を提供すること、ｂ）前記基板（２４）の表面（２２）上に自己組織化単分子層（２０）を形成すること、ｃ）前記パターン化手段（１０）を前記基板（２４）の前記表面に適用することであって、前記パターン化手段（１０）が前記基板表面の選択された領域に修飾剤を送達するように配置され、前記選択された領域が前記必要なパターン又はそのネガに対応し、前記修飾剤が化学物質を含み、且つ前記選択された領域で、前記自己組織化単分子層（１０）の分子と前記基板（２４）の前記表面との間の相互作用の強さを変えるように配置されること、並びにｄ）ステップｃ）の後、その分子と前記基板の前記表面との間でより低い相互作用の強さを示す前記自己組織化単分子層（２０）の領域を選択的に除去又は置換し、それによって前記必要なパターンを有する自己組織化単分子層（２０）を形成することを含む。修飾剤は、工程の要求に応じて、自己組織化単分子層の分子と基板の最上面との間の相互作用の強さを弱める又は高めるように選択されてもよい。
（もっと読む）

【課題】
本発明は、少なくとも一つの電気的コンポーネントを有するフィルムと、そのようなフィルムの生産プロセスと、に関するものである。
【解決手段】
放射架橋性接着剤を備えた接着剤層はベースフィルム（６１）に塗布される。接着剤層はベースフィルムへパターン形状に塗布され、及び／または、接着剤層がパターン形状に構造化して硬化するようにパターン形状に放射線照射される。キャリアフィルムと電気的機能層とを備えたトランスファーフィルム（４１）が接着剤層に塗布される。キャリアフィルム（４１）は、ベースフィルム、接着剤層、及び電気的機能層を含むフィルム体から剥がされ、そこではパターン形状に構造化された第一領域では電気的機能層はベースフィルム（６１）に残り、パターン形状に構造化された第二領域では電気的機能層は前記キャリアフィルム（４５）に残り、ベースフィルム（６１）からキャリアフィルムとともに取り除かれる。

（もっと読む）

【課題】本発明は、高解像度構造を有する有機電子部品、特に低ソースドレーン間の距離を有する有機電界効果トランジスタ（OFET）及びその生産方法に関する。
【解決手段】有機電子部品は、生産中レーザーを用いて作られた凹部及び／又は修正された区域を有し、その中には、例えば、金属の導体トラック／電極が配置される。 （もっと読む）

集積回路デバイス製造のための半導体基板のような基板上への、超臨界流体を利用した物質の蒸着。蒸着は、基板表面に蒸着される物質の前駆体を含む、超臨界流体をベースとする組成物を使用して行われる。そのようなアプローチにより、気相蒸着工程に必要な揮発性および搬送性がないために、蒸着への適用には全く不適切であった前駆体の使用が可能になる。 （もっと読む）

本発明の実施形態は、基板表面に、通常はバリヤ層に銅シード層を堆積させる方法を教示している。その方法は、基板表面を銅溶液に入れるステップであって、該銅溶液が錯体形成銅イオンを含んでいる、前記ステップを含んでいる。電流又はバイアスを基板表面に印加し、錯体形成銅イオンを還元してバリヤ層に銅シード層を堆積させる。 （もっと読む）

集積回路（１００）の形成方法（９００）およびその構造体が提供される。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、半導体基板（１０２）上のゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（５０４／５０６）が形成される。ソース／ドレイン接合部（５０４／５０６）上に超均一シリサイド（６０４／６０８）が形成され、半導体基板（１０２）の上方に誘電体層（７０２）が堆積される。次いで、誘電体層（７０２）に、超均一シリサイド（６０４／６０８／６０６）へのコンタクトが形成される。
（もっと読む）

【課題】複数の線パターンの形成領域から一時的に溢れ出した機能液同士が接触しないように機能液を吐出することによって短絡を防止すると共に、線パターンと線パターンとをより近接させる。
【解決手段】線パターンの形成方法であって、隣合うバンク間３４から一時的に溢れ出した上記機能液Ｘ同士が接触しないように各上記バンク間３４の幅方向の中央Ａに対し当該幅方向に変位した位置を各々のバンク間３４の吐出位置として上記機能液Ｘを吐出することによって複数の上記バンク間３４に同時に機能液を配置する。 （もっと読む）

【課題】ＳｉＣ基板を用い、オン抵抗のさらなる低減が図られた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、研磨等により厚さが２００μｍ以下にされ、（　０　０　０−１）Ｃ面を上面とするＳｉＣ基板１１ａと、ＳｉＣ基板１１ａの上面上に順に設けられた半導体からなるエピタキシャル成長層１２，ショットキー電極１４及び上部電極１６と、Ｓｉ面であるＳｉＣ基板１１ａの裏面上に順に設けられたオーミック電極１５及び下部電極１７とを備えている。ＳｉＣ基板１１ａが従来の基板よりも薄いため、動作時のオン抵抗が大きく低減されている。 （もっと読む）

【課題】 物理的に接着力が向上し、電気的には接触抵抗が良好な特性を有する表示素子用配線及びこれを利用した薄膜トランジスタ基板並びにその製造方法を提供することを目的とする。
【解決手段】 表示素子用配線を、低融点金属の合金元素が少なくとも一つ以上合金されているＡｇ合金で形成する。液晶表示パネルにおいて、このような表示素子用配線を用いてゲート配線２２，２４，２６及びデータ配線６５，６６，６８を形成すれば、接触部で他の導電物質と連結される過程で腐食が発生して素子の特性を低下させるのを防止できる。 （もっと読む）