半導体部品の製造方法は、半導体基板（２１０、５１０）を提供するステップと、半導体基板に溝（１３０、４３０）を形成して、その溝により互いに分離された複数の活性化領域を形成するステップと、溝の一部の下方の半導体基板に埋め込み層（２４０、７５０）を形成するステップであって、埋め込み層が溝と少なくとも部分的に接するステップと、埋め込み層の形成後に、溝に絶縁材料（１３３、８１０）を析出させるステップと、複数の活性化領域の一つにコレクタ領域（１５０，９５０）を形成するステップであって、コレクタ領域が埋め込み層との接触部を形成するステップと、複数の活性化領域の一つを覆うベース構造を形成するステップと、複数の活性化領域の一つを覆うエミッタ領域を形成するステップとを含む。
（もっと読む）

多数キャリアが正孔であるトランジスタにおいて、少なくとも１つの狭いバンドギャップの領域または層が、ｐ型にドーピングされるかまたは過剰の正孔を含み、かつ機械的圧縮ひずみを受け、これによって、正孔の移動度がかなり増大し得る。ｐチャネル量子井戸ＦＥＴでは、量子井戸のＩｎＳｂ井戸のｐ型層５（変調ドーピングまたは直接ドーピングされている）が、Ｉｎ_１−ｘＡｌ_ｘＳｂ層４と、Ｉｎ_１−ｘＡｌ_ｘＳｂ層６との間にあるが、ここで、ｘは、軽い正孔および重い正孔が、ｋＴをはるかに超える量だけ分離されるような範囲にまで、層５中にひずみを導入するに十分な値である。ｐｎｐバイポーラデバイスを含む、本発明の範囲内にあるトランジスタは、相補型論理回路における電子が多数キャリアである従来の等価物と一緒に用いられ得る。
（もっと読む）

バイポーラトランジスタ及びその製造方法に関する。第１のエピタキシャル層（２３）上への第２の、より高濃度にドープされたエピタキシャル層の成長によって、外部ベース領域（４０）が形成される。第２のエピタキシャル層は上にあるポリシリコンエミッタ台座（２８）の下まで広がり、かつ、この台座（２８）から絶縁される。
（もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

【課題】 半絶縁性半導体基板上に形成される放熱効率の高い小型のマルチフィンガバイポーラトランジスタを提供する。
【解決手段】 半絶縁性半導体基板６１上面に、階段状で凸形状の基本セル１〜４を配列形成している。各基本セル１〜４は、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４を順に積層形成してなり、ｎ型半導体層６２の上面にコレクタフィンガ電極３１ａ〜３４ａ、３１ｂ〜３４ｂを、ｐ型半導体層６３の上面にベースフィンガ電極２１ａ〜２４ａ、２１ｂ〜２４ｂを、ｎ型半導体層６４の上面にエミッタフィンガ電極１１〜１４を形成している。エミッタフィンガ電極１１〜１４は、第１ビアホール１０１〜１０４、中間電極４０、および第２ビアホール２０１〜２０８を介して半絶縁性半導体基板６１の下面に形成された接地電極５０に導通している。 （もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

【課題】 ＳｉＧｅ真性ベースとエミッタに近接した隆起型外因性ベースとを持つ改良されたバイポーラ・トランジスタを提供する。
【解決手段】 隆起型外因性ベースを持ち、外因性ベースとエミッタ（１０６）との間の選択可能な自己整合性を備えるバイポーラ・トランジスタが開示される。製造方法は、真性ベース（１０８）の上に所定の厚さのポリシリコン又はシリコンの第１外因性ベース層（１０２）を形成するステップを含む。次いで、誘電体のランディング・パッド（１２８）が、リソグラフィによって第１外因性ベース層（１０２）の上に形成される。次に、ポリシリコン又はシリコンの第２外因性ベース層（１０４）が誘電体ランディング・パッド（１２８）の上に形成され、隆起型外因性ベースの全体の厚さが完成する。エミッタ（１０６）開口部が、リソグラフィ及びＲＩＥを用いて形成され、その際、第２外因性ベース層（１０４）は、誘電体ランディング・パッド（１２８）上でエッチング停止される。エミッタ（１０６）と隆起型外因性ベースとの間の自己整合性の程度は、第１外因性ベース層（１０２）の厚さと、誘電体ランディング・パッド（１２８）の幅と、スペーサの幅とを選択することによって達成される。 （もっと読む）

【課題】既に達した速度を潜在的に越えることさえできる極めて高速で動作できるバイポーラトランジスタとその方法を提供することである。
【解決手段】バイポーラトランジスタから制御可能な光放射を生成する方法及び素子が開示されている。また、以下の工程、つまりエミッタ、ベース、及びコレクタ領域を有するバイポーラトランジスタを提供し、電気信号とエミッタ、ベース、及びコレクタ領域を結合する電極を提供し、及び自然放射の不利益に対して誘導放射を強化するためにベース領域を適合させ、それによりベース領域のキャリア再結合寿命を削減する工程を含むバイポーラトランジスタの速度を増大させる方法も開示されている。 （もっと読む）

本発明は、バイポーラ・トランジスタ装置（１０）の製造に関し、この装置内に、絶縁層（１３）内のウィンドウ内に存在し絶縁層（１３）を覆って横方向に延びる多結晶シリコン領域（１４）を用いて、エミッタが形成される。シリコン領域（１４）、並びに、絶縁領域（１３）及びシリコン領域（１４）のスタックに隣接する別のシリコン領域（１２）が、この構造を覆って堆積される金属層（１６）によってシリサイド化される。形成されるシリサイド（１７）のブリッジを回避する手段がスタックの側面に形成される。本発明によれば、形成されるシリサイドのブリッジを回避するための手段は、シリコン領域（１４）の上面とスタックの側面の表面に沿った他のシリコン領域（１２）の上面との間の間隔が、絶縁層（１３）と半導体層（１４）の厚さの合計よりも大きく形成されるように、スタックの側面が構築されることを備える。スタック側面の正又は負の傾斜によって増大された通路によりシリサイドのブリッジが回避される。好ましい実施形態は、スタックの側面がどのように構築されるかに関する。
（もっと読む）

【課題】 オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を提供する。
【解決手段】 コレクタ層とベース層が同じエッチング液でエッチングされる材質で形成されている場合において、■基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を積層する工程。
■エミッタ電極及びベース電極を形成しコレクタ層を露出させる工程。
■ベース層の下部を除くコレクタ層の厚さの１／２程度の厚さまでエッチングにより除去し途中でエッチングをストップさせる工程。
■エミッタ電極及びベース電極を含むコレクタ上の所定領域を覆ってマスキングを施す工程。
■ベース電極とサブコレクタ層とに挟まれた部分を含むコレクタ層をサイドエッチングして所望の空隙を形成する工程。
を含んでいる。 （もっと読む）

【課題】 半導体素子の保護膜を鉛系ガラスで形成すると焼成温度が高くなった。
【解決手段】 ｎ^＋形半導体領域７とｎ形半導体領域８とｐ形半導体領域９とから成る半導体基体１の傾斜側面１０に、カルボキシル基を有する有機高分子物質の水溶液にアンモニア水を混合したものを塗布し、ベ−キング処理して負電荷を有する保護膜６を形成する。 （もっと読む）