【課題】抵抗性構成要素を利用するデジタル／アナログ変換の技術及び方法を提供する。
【解決手段】ＲＤＡＣ回路は、ｎビットデジタル入力信号から導出されたアナログ出力信号を供給する。ＲＤＡＣ回路は、複数の抵抗性回路分岐１０を含み、各抵抗性回路分岐は、プルアップ／プルダウンネットワーク構成に配置する。ＲＤＡＣ回路は、並列に位置決めされた複数の抵抗性回路分岐を含み、複数の抵抗性回路分岐の各々は、第１のインバータ回路１４、第２のインバータ回路１６、及び抵抗性構成要素１８を含む。ＲＤＡＣ回路は、アナログ出力信号を供給する出力ノードを含む。 （もっと読む）

【課題】消費電流を低減することができる固体撮像装置を提供する。
【解決手段】画素信号のレベルに応じた論理状態の信号を出力する複数の遅延ユニットのいずれかの出力信号の論理状態をラッチするラッチ回路L_7において、複数の遅延ユニットのいずれかの出力信号が入力端子Dに入力される。NAND回路NAND1およびINV回路INV2は、画素信号のレベルに応じた制御信号が出力される制御信号出力タイミングまでは停止しており、制御信号出力タイミングの後に動作する。スイッチ回路SW1，SW2は、制御信号出力タイミングまでは複数の遅延ユニットのいずれかの出力信号を、信号線LN2を介して出力端子Mから出力し、制御信号出力タイミングから所定時間が経過した後のラッチタイミングで複数の遅延ユニットのいずれかの出力信号の論理状態をNAND回路NAND1およびINV回路INV2がラッチするように接続の切替を行う。 （もっと読む）

【課題】サンプリング回路の低消費電力化を図る。
【解決手段】サンプリングスイッチＳＷ１を介してサンプリングキャパシタＣ１が接続される出力端子２に、トランジスタＭ１のソースとトランジスタＭ２のソースを接続する。さらに、トランジスタＭ１のゲートと入力端子１との電位差がトランジスタＭ３の閾値電圧にほぼ等しくなるように制御するダイオード接続のトランジスタＭ３と、入力端子１と出力端子２の電位が等しくなるよう制御し、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流が等しくなるように制御する演算増幅器４とを設ける。 （もっと読む）

【課題】信号整流／タイミング回路用の方法および関連装置を提供する。
【解決手段】可変振幅入力信号１２が生成される。上側閾値レベルが決定され、下側閾値レベルが決定される。可変振幅入力信号および上側閾値レベルが第１の比較器２２に入力される。可変振幅入力信号および下側閾値レベルが第２の比較器４２に入力される。第１のデジタル出力信号２３が、ヒステリシス回路を使用して前記第１の比較器において生成され、第２のデジタル出力信号４３が、ヒステリシス回路を使用して第２の比較器において生成される。第１のデジタル出力信号および第２のデジタル出力信号が、論理アレイ６４に入力される。可変振幅入力信号が、閾値を通過した所でデジタル遷移を有するデジタルレベルパルス出力信号７０が、論理アレイにおいて生成される。 （もっと読む）

【課題】偶数個（段）の反転回路をリング状に連結した構成でも、安定した発振動作を行うリングオシュレータ回路、これを用いたＡ／Ｄ変換回路、およびこれを用いた固体撮像装置を提供する。
【解決手段】反転回路が偶数個リング状に連結された円周上でパルス信号を周回させるリングオシュレータ回路であって、反転回路の内の一つが、制御信号に応じて第１のパルス信号を駆動する第１の起動用反転回路であり、他の一つが、第１のパルス信号の先頭エッジに基づいて第２のパルス信号を駆動する第２の起動用反転回路であり、さらに他の一つが、第２のパルス信号を駆動後の第１のパルス信号の先頭エッジに基づいて第３のパルス信号を駆動する第３の起動用反転回路であり、第１〜第３のパルス信号が円周上に同時に存在するとき、パルス信号の進行方向に対して第３、第２、第１の順になるように、第１〜第３の起動用反転回路を反転回路の円周内に配置する。 （もっと読む）

【課題】高速に、かつ高精度で動作する比較器及びＡＤＣ等を構築すること。
【解決手段】従来の比較器は、比較器に入力される２つの入力電圧の差が小さいほど、安定した比較結果を得るまでに時間がかかり、また、２値の出力しか得られない。安定した比較結果が得られるまでの状態を、通常メタステーブル状態と呼んでいる。本発明は、このメタステーブル状態を積極的に利用する。すなわち、メタステーブル状態を検出することで、ハイとロウの中間レベルの判定を合わせて行える。これによって、３値以上を出力する比較器が容易に実現できる。本発明の比較器は、比較器の数を減少させることができると同時に、通常では判定が終了していない状態で比較動作を終了させることが可能になるため、速度向上にも役立ち、高速、高精度のＡＤＣ（アナログデジタル変換器）等の機器に応用できる。 （もっと読む）

【課題】Ａ／Ｄ変換回路によるアナログ・デジタル変換動作に伴う消費電力を低減し、かつ、高い精度の変換結果を得ることができる撮像装置を提供する。
【解決手段】画素が行列状に複数配置された画素部と、対応する列の画素信号の大きさに応じた遅延時間でパルス信号を走行させる遅延素子が円環状に複数段連結された複数のパルス走行回路と、対応する１つの遅延素子からの遅延出力信号が入力され、入力信号を反転した第１の反転信号を出力する第１の反転回路と、第１の反転信号を反転した第２の反転信号を出力する第２の反転回路とを具備した複数のラッチ回路と、ラッチ回路による反転動作を制御するラッチ制御回路と、を備え、パルス走行期間に遅延出力信号の反転動作を禁止し、パルス走行期間が終了する前の予め定めたラッチタイミングのときに遅延出力信号の反転動作を許可し、ラッチ期間に第１の反転回路に第２の反転信号の反転動作を行わせる。 （もっと読む）

【課題】リニアリティ補正回路を設けなくてもＡ／Ｄ変換特性のリニアリティを向上することができるＡ／Ｄ変換回路を提供する。
【解決手段】Ｖ／Ｉ変換回路１０１は、アナログ入力電圧Ｖｉｎを、アナログ入力電圧Ｖｉｎに正比例する動作電流Ｉｒｅｆに変換する。パルス走行回路１０２は、動作電流Ｉｒｅｆが供給され、入力されるパルス信号の走行時間がアナログ入力電圧Ｖｉｎに反比例する複数のトランスコンダクタンス回路が連結されて構成されている。パルスセレクタ１０３及びエンコーダ１０４は、パルス走行回路１０２を走行するパルス信号の走行位置を検出し、走行位置に応じた第１の論理信号を生成する。信号処理回路１０７は、第１の論理信号に基づいて、アナログ入力電圧Ｖｉｎの大きさに応じたデジタル信号を生成する。 （もっと読む）

【課題】入出力特性として非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供する。
【解決手段】コード変換部４が、ディジタル入力信号の最上位ビットと残りの（Ｎ−１）ビットそれぞれとの排他的論理輪演算を行い、（Ｎ-１）ビットの第１の演算結果を出力する第１のゲート回路４Ａと、第１の演算結果を｛２^{（Ｎ−１）}−１｝ビットの温度計・コードにデコードするデコーダ１Ａと、デコードされた温度計・コードの｛２^{（Ｎ−１）}−１｝ビットそれぞれとディジタル入力信号の最上位ビットとの排他的論理輪演算を行い、｛２^{（Ｎ−１）}−１｝ビットの第２の演算結果を出力する第２のゲート回路４Ｂとを備える。 （もっと読む）

【課題】高速のAD変換器を提供する。
【解決手段】アナログ入力信号をデジタル出力信号に変換するAD変換器であって，アナログ入力信号と参照電圧とを比較して当該比較結果に応じたデジタル出力信号の各ビットを順次出力するN段の比較ユニットと，比較ユニットが出力するデジタル出力信号の各ビットに基づいて参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と，参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有する。そして，N段の比較ユニットは，それぞれ，前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と，比較器が判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し，トリガクロックに応答して，N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行う。 （もっと読む）

【課題】アナログ・ディジタル変換回路ブロックを備えた半導体集積回路装置において、信頼性の高い断線検出を実現する。
【解決手段】例えば、入力ポートＡ［ｋ］とアナログ・ディジタル変換回路ＡＤＣの入力端子Ａｉｎの間に設けられＰＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰｃおよびＮＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮｃを含んだＴ型スイッチ回路ＴＳ［ｋ］と、Ａｉｎを電源電圧ＶＣＣＡにプリチャージするＰＭＯＳトランジスタＭＰｕを備える。Ａ［ｋ］から信号入力端子Ｖｉｎｔ［ｋ］までの断線有無を検出する際に、まず、ＭＰｕを介してＡｉｎをＶＣＣＡにプリチャージすると共に、ＭＮ２，ＭＰ２をオンに、ＭＮ１，ＭＰ１，ＭＰｃ，ＭＮｃをオフに駆動する。次いで、ＭＰｕをオフに制御すると共に、ＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２をオンに、ＭＰｃ，ＭＮｃをオフに制御する。 （もっと読む）

【課題】 パルス位相差符号化回路としての性能を低下させることなくパルス遅延回路を構成する遅延素子の削減を可能とする。
【解決手段】パルス遅延回路２でのパルス信号の周回数をカウントするカウント部３を、複数の部分カウンタ（第１および第２カウンタ３１，３２）で構成し、第１カウンタ３１（下位の部分カウンタ）の最上位ビットの出力が第２カウンタ３２（上位の部分カウンタ）の動作クロックＣＫ２となるように直列接続する。第２カウンタ３２のカウント値ＣＮＴ２をラッチする第２ラッチ部６２を、第１カウンタ３１のカウント値ＣＮＴ１をラッチする第１ラッチ部６１より、第１カウンタ３１での遅延時間ΔＴ１だけ遅延したタイミングで動作させることにより、第１カウンタ３１での遅延に基づく第２カウンタ３２の動作の遅れを補償する。 （もっと読む）

【課題】高精度でパルス信号の走行位置を検出することができ、狭小な場所にも配置することができるパルス走行位置検出回路、これを用いたＡ／Ｄ変換回路、およびこのＡ／Ｄ変換回路を用いた固体撮像素子を提供する。
【解決手段】印加された電源または該電源に応じた電流源に応じた遅延時間でパルス信号を遅延させる複数の遅延素子を具備した同一の構成の遅延回路が、少なくとも１つのフィードフォワード回路が形成されるように、直列の円環状に複数段連結されたパルス走行回路と、複数の遅延回路のそれぞれから出力される出力信号を検出して保持した情報を走行位置の情報として出力するラッチ回路とを備え、それぞれの遅延回路は、第１の遅延素子と、構造が異なる第２の遅延素子とを具備し、少なくとも１つの遅延回路内にパルス信号の走行を開始させる起動信号を入力し、他の遅延回路内に、少なくともパルス信号が走行している間は所定の固定電圧を入力する。 （もっと読む）

【課題】遅延素子の伝搬遅延時間の立ち上がりと立ち下がりとの特性に影響されることなく、リニアリティ精度を向上したデジタル出力値を得ることができるＡ／Ｄ変換装置、Ａ／Ｄ変換方法および固体撮像装置を提供する。
【解決手段】アナログ入力信号の大きさに応じてパルス信号を遅延させて伝播する遅延ユニットを円環状にｎ（ｎ：自然数、１≦ｎ）個連結したｎ段のパルス遅延回路と、遅延ユニットの出力信号に基づいて所定のサンプリング時間内の周回数および遅延ユニットの位置を取得するパルス位置取得回路と、サンプリング時間が終了したときの周回数と遅延ユニットの位置とに応じたデジタル信号を生成するパルス位置数値化回路と、デジタル信号に基づいてパルス信号を伝播させるサンプリング時間を変更し、該変更したサンプリング時間での周回数に基づいて、アナログ入力信号の大きさに応じたデジタル出力値を生成するサンプリング制御回路と、を備える。 （もっと読む）

【課題】多チャネル量子化器および量子化の方法を提供する。
【解決手段】１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。ＡＤＣはまた、複数のチャネルに接続され、時間的に変化する基準信号を供給するように構成されたランプ発生器１１６を含む。 （もっと読む）

【課題】動作環境が変化した場合においても回路の消費電力を増加させることなく、正確なデジタルデータを得ることができるＡ／Ｄ変換装置を提供する。
【解決手段】入力されたパルス信号を、別途入力されたアナログ入力信号の大きさに応じた遅延時間だけ遅延させてパルス信号を反転した反転パルス信号を出力する反転回路をリング状にＮ（Ｎ：自然数、３≦Ｎ）個連結したＮ段のパルス周回回路と、Ｎ個の反転回路のいずれか１つの反転回路から出力された反転パルス信号に基づいて、パルス信号が、パルス周回回路内を所定時間内に周回した周回数をカウントするカウンタ部と、動作環境の変化に応じて、パルス周回回路内のＭ（Ｍ：奇数の自然数、ただし、１≦Ｍ≦Ｎ−１）段目の反転回路から出力された反転パルス信号の出力先を切り替える切り替え部と、を備える。 （もっと読む）

【課題】
電源変動などに起因して出力アナログ信号に変動成分が発生してＤＡＣの変換精度が低下することを抑制する。
【解決手段】
デジタルアナログ変換器は，複数ビットのデジタル信号を変調してデジタル値に対応するパルス密度を有するパルス信号に変換する変調器と，パルス信号を第１のクロック信号に基づいてＲＺ変換して第１のＲＺパルス信号を生成する第１のＲＺ変換回路と，第１のＲＺパルス信号を積分して第１のアナログ信号を出力する第１の積分回路と，パルス信号の第１のレベルを規定数有する第１レベル信号を第１のクロック信号に基づいてＲＺ変換して第２のＲＺパルス信号を生成する第２のＲＺ変換回路と，第２のＲＺパルス信号を積分して第２のアナログ信号を出力する第２の積分回路と，第２のアナログ信号が所定の基準レベルに近づくように第１のクロック信号のデューティ比を制御するクロックデューティ制御回路とを有する。 （もっと読む）

【課題】クロック雑音干渉が存在するときの性能を改善したアナログ／デジタルコンバータを提供する。
【解決手段】クロック位相シフタ８５を備え、干渉雑音に対して最適なサンプリング時間間隔でコンバータが動作できるように制御される。この位相シフタは、複数のサンプリングクロック位相を生成するための装置と、最適なクロック位相を選択するために複数の位相入力に接続されるマルチプレクサ８２とを備え、最適なクロック位相を１つ選択しアナログ／デジタルコンバータを動作させる。 （もっと読む）

【課題】レベルシフト用コンデンサ、スイッチング素子を接続することによって生じる面積の増加を抑え、チップコストを削減することのできるパイプライン型Ａ／Ｄコンバータを提供すること。
【解決手段】ＣＬＳ技術を用いて構成されるパイプライン型Ａ／Ｄコンバータ１０のある連続した２段１１−ｎ，ｎ＋１において、参照電圧との比較をレベルシフトフェーズにのみ行うことでＡ／Ｄコンバータ回路のタイムシェア動作を行う。これにより、小面積でＡ／Ｄコンバータの動作を行うことができる。 （もっと読む）