本発明は、誘電体層（５）によって少なくとも部分的に取り囲まれたナノワイヤ（２）と、誘電体層（５）の少なくとも一部を取り囲むゲート電極（４）とを含むナノ構造のＭＯＳコンデンサを提供する。好ましくは、ナノワイヤ（２）は、基板（１２）から突き出ている。ゲート電極（４）は、第１の予め決められた電圧がゲート電極（４）に印加される場合に、完全に空乏となることが可能なナノワイヤ（２）のゲート部分（７）を画定する。また、そのようなナノ構造のＭＯＳコンデンサを使用することによって、電子回路中に可変の静電容量を供給する方法を提供する。本発明により、増加した静電容量の変調範囲を有するＭＯＳコンデンサを提供することは可能である。先行技術のＭＯＳ静電容量に比べて比較的低い空乏静電容量を有するＭＯＳコンデンサを提供することは、本発明が更なる利点である。
（もっと読む）

【課題】複数のダイオード素子を含有する微小なＣＳＰ型の半導体装置に対して、外部からの電気的影響を防ぎつつ個々のダイオード素子の容量特性を測定できる技術を提供する。
【解決手段】平面十字形に嵌合された遮蔽板４１、４２と４つのセラミックホルダを接着して接点ユニットＣＵ１に組み込み、セラミックホルダに保持された接触端子のうち、可変容量ダイオードの容量特性の測定に実際に用いられる４つの接触端子の各々が外部から電気的に遮蔽された状態を形成する。この状況下において、封止体２２中の複数の可変容量ダイオードの各々の容量特性を選別テーピング装置の第１の検査位置Ｔ１と第２の検査位置Ｔ２とに分散して測定する。 （もっと読む）

【課題】別途余分な半導体領域を形成することなく、大きな可変容量比を得ることができる可変容量ダイオードを提供する。
【解決手段】不純物濃度が低不純物濃度で第１導電型の第１の半導体領域と、不純物濃度が低不純物濃度で第２導電型の第２の半導体領域と、これら２つの半導体領域にそれぞれコンタクト領域５，４を介して電圧を印加するための電極８，７を備え、前記２つの半導体領域の間に形成されたｐｎ接合が逆バイアスされるように前記電極８，７間に電圧を印加する。低不純物濃度同士のｐｎ接合により、空乏層が大きくなるので、逆バイアス電圧の制御による空乏層の幅の変化を大きくすることができ、これによって静電容量の変化が大きくなって、可変容量比が大きくなる。 （もっと読む）

【課題】電気エネルギを蓄積する装置を提供する。
【解決手段】電気エネルギを蓄積する装置１００は、第１の磁性セクション１１０と、第２の磁性セクション１２０と、第１の磁性セクション１１０と第２の磁性セクション１２０との間に配置された半導体セクション１３０と、を備える。半導体セクション１３０と、第１の磁性セクション１１０および第２の磁性セクション１２０との間の接合面１４０により形成されるダイオードバリアが第１の磁性セクション１１０から第２の磁性セクション１２０への電流の流れを防ぎ、電気エネルギを蓄積する。 （もっと読む）

【課題】 従来の電圧制御型水晶発振回路では、ＶＤＤと入力端子との間に保護ダイオードがあるため特性上問題があり、これを削除することが考えられるが、その場合ＥＳＤに対して弱くなるため、保護ダイオードの役割を担う代替手段が課題となる。
【解決手段】本発明は、素子分離領域に囲まれ形成された第１のＮ型領域と、素子分離領域下の第１の高濃度Ｐ型領域と、第１のＮ型領域に接しＰＮ接合を形成する第１のＰ型領域と、素子分離領域を挟んで第１のＮ型領域と対向した位置に形成された第２のＮ型領域とを有し、第１のＰ型領域を接地電位、第１のＮ型領域を制御電圧に接続することで発振回路の可変容量素子を構成し、第２のＮ型領域を接地電位に接続することにより、第１のＮ型領域・第１の濃度Ｐ型領域・第２のＮ型領域とでＥＳＤ保護素子としてのスナップバックトランジスタを構成する。 （もっと読む）

【課題】バラクタ・ダイオードを備える半導体装置に関し、新たな構造のバラクタ・ダイオードを提案する。
【解決手段】基板と、前記基板内に形成された第１導電型の拡散層と、前記基板内に形成され、前記拡散層に接している第２導電型のソース拡散層と、前記基板内に形成され、前記拡散層に接している第２導電型のドレイン拡散層と、前記拡散層と前記ソース拡散層とのＰＮ接合により形成された第１のバラクタ・ダイオードと、前記拡散層と前記ドレイン拡散層とのＰＮ接合により形成された第２のバラクタ・ダイオードと、前記ソース拡散層上に形成され、前記第１のバラクタ・ダイオード用のコンタクト配線として機能する第１のコンタクト配線と、前記ドレイン拡散層上に形成され、前記第２のバラクタ・ダイオード用のコンタクト配線として機能する第２のコンタクト配線とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】容量変化比の大きな可変容量ダイオード及び当該可変容量ダイオードを備えた半導体装置を提供することを目的とする。
【解決手段】半導体基板１の表面上に可変容量ダイオードを構成するＰ⁻層７及びＮ^＋層８、ＭＯＳトランジスタを構成するソース層１０及びドレイン層１１を形成する。次に、Ｎ^＋層８，ソース層１０及びドレイン層１１を露出させるコンタクトホール１３，１４を有する層間絶縁膜１２を形成する。次に、コンタクトホール１３内で露出したＮ^＋層８を被覆するレジスト層１５を形成する。次に、コンタクトホール１４を介して高濃度のＮ型不純物イオンをソース層１０及びドレイン層１１に注入してＮ^＋＋層１６を形成する。この際、不純物イオンがＮ^＋層８に注入されないようにする。次に、コンタクトホール１３，１４内にカソード電極１７，金属配線１８を形成する。 （もっと読む）

【課題】低容量及び低抵抗で大きな容量変化比の半導体装置を提供する。
【解決手段】第１導電型の半導体基板主面にエピタキシャル層を形成し、このエピタキシャル層を素子分離領域により第１領域と第２領域とに区画する。上記第１領域の上記エピタキシャル層の表面に第２導電型の半導体層を有して可変容量素子を構成するＰＮ接合部を設ける。上記第２領域の上記エピタキシャル層の表面に上記可変容量のＰＮ接合を構成する第２導電型の半導体層よりもその低部が上記半導体基板に近接して形成された第２導電型の半導体層を有して固定容量としてのＰＮ接合部を設ける。上記半導体基板裏面を制御電圧端子に接続し、上記可変容量のＰＮ接合を構成する第２導電型の半導体層を第１信号端子に接続し、上記固定容量のＰＮ接合を構成する第２導電型の半導体層を第２信号端子に接続し、可変フィルタ回路を構成する。 （もっと読む）

【課題】本発明は、ＰＩＮダイオードとバラクタダイオードとを一つの素子で構成することにより、挿入損失、ＤＣ電源供給回路の複雑性、回路体積の増大、バラクタダイオードの線形性低下などを解消できるマクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路を提供する。
【解決手段】
本発明は、マクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。半導体素子は、同一の極性を有する第１半導体及び第２半導体と、第１半導体と第２半導体との間に配置され、第１半導体及び第２半導体と異なる極性を有する第３半導体と、第１半導体と第３半導体との間、第３半導体と第２半導体との間にそれぞれ配置される一対の真性半導体と、を含む。 （もっと読む）

【課題】規格外となってしまったバリキャップダイオードの端子間容量値を回復させる。
【解決手段】ＰＮ接合形成後に計測したダイオード素子の容量（端子間容量）値を基にして、その容量値が規格値より小さい場合には、裏面電極の形成後に基板が帯電している電荷を除去するために行う紫外線照射工程において、紫外線照射エネルギーを抑制して照射を行う。それにより、基板が帯電したことによって増大した見かけ上のＰＮ接合容量が低下してしまうことを抑制する。 （もっと読む）