【課題】オーディオ信号処理回路１００のノイズを抑制する。
【解決手段】非反転アンプ１４は、第３演算増幅器ＯＡ３および分圧回路Ｒ１、Ｒ２を含み、第１バッファ１０の出力電圧を非反転増幅する。スイッチＳＷ２は、第３演算増幅器ＯＡ３の出力端子とその反転入力端子の間に設けられる。制御回路２０は、第２電源電圧ＶＣＣ２が所定のしきい値電圧より低いときにスイッチＳＷ２をオンし、第２電源電圧ＶＣＣ２がしきい値電圧より高いときにスイッチＳＷ２をオフする。 （もっと読む）

【課題】低ノイズ特性を持つプリアンプ回路を提供すること
【解決手段】プリアンプ回路は、ソースフォロアとして機能するＰＭＯＳトランジスタＭ１Ａ及びＭ１Ｂを備える。さらにプリアンプ回路は、差動増幅器として対となって機能するＰＭＯＳトランジスタＭ２Ａ及びＭ２Ｂを備える。Ｍ１ＡのゲートとＭ２Ｂのゲートとが、可変容量Ｃ２を介して接続される。Ｍ１ＢのゲートとＭ２Ａのゲートとが、可変容量Ｃ１を介して接続される。Ｍ１Ａのソースと、Ｍ２Ａのドレインと、が接続される。Ｍ１Ｂのソースと、Ｍ２Ｂのドレインと、が接続される。Ｍ２Ａのソースと、Ｍ２Ｂのソースと、が接続される。 （もっと読む）

【課題】Ｊ−ＦＥＴを増幅回路装置として採用する場合に、意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発することを回避する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。ｎ型半導体基板上にバックゲート領域となるｐ型半導体層を設けてｐｎ接合を形成し、この接合容量をハイパスフィルタ５の容量とする。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し規格値を超過するドレイン電流が発生することを回避できる増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量４を付加し、当該容量４とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面に絶縁層を設けてこれを誘電体とし、導電部材と基板とで平行平板型の容量４を接続する。 （もっと読む）

【課題】意図しない低周波信号の入力を防止することにより、規格値を超過するドレイン電流を発生することを回避できる接合形電界効果トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面にイオン注入によりｎ型不純物層を設け、ｐ＋型半導体基板とｐｎ接合を形成して接合容量をハイパスフィルタ５の容量４とする。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発生することのない接合形電界トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴの封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できるので、定常状態での外部要因によるゲート電位の変動の影響を低減できる。 （もっと読む）

【課題】 オペアンプを設けることなく、スイッチ素子に流れる過電流を検出することができるスイッチングアンプを提供すること。
【解決手段】 スイッチングアンプは、ＭＯＳＦＥＴ１５，１６と、アノードがＭＯＳＦＥＴ１５のソースに接続されたダイオードＤ１と、ダイオードＤ１のカソードと接地電位との間に接続された抵抗１と、ダイオードＤ１のカソードの電圧を分圧して、トランジスタＱ１のベースに供給する抵抗２および抵抗３と、抵抗Ｒ２およびＲ３によって分圧された電圧がベースに供給されることにより、ＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であるか否かを検出するトランジスタＱ１と、ダイオードＤ１のカソードと電源＋ＶＣＣとの間に接続されたコンデンサＣ１とを備える。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅を行うために、Ｊ−ＦＥＴをソースホロワでバイポーラトランジスタに接続した増幅素子を採用すると、高入力インピーダンスで低出力インピーダンスの増幅素子が実現するが、歪み特性が悪く、またデバイスのばらつきによってゲインがばらつく問題があった。
【解決手段】 Ｊ−ＦＥＴとバイポーラトランジスタと第１抵抗と第２抵抗で増幅素子を構成し、Ｊ−ＦＥＴのゲートがＥＣＭの一端および第１抵抗の一端に接続され、Ｊ−ＦＥＴのドレインがバイポーラトランジスタの入力端子に接続され、バイポーラトランジスタの高電位側が負荷抵抗の一端に接続され、第１抵抗の他端が接地され、Ｊ−ＦＥＴのソース及びバイポーラトランジスタの低電位側が第２抵抗の一端に接続され、第２抵抗の他端は接地され、バイポーラトランジスタの高電位側から出力電圧を取り出す構成とする。 （もっと読む）

【課題】低クロック周波数のディジタル回路により高Ｓ／Ｎが確保できるＰＷＭパルス生成装置を提供すること。
【解決手段】アナログの振幅変換信号Ｍをアナログ・ディジタル変換器１１によりディジタル信号に変換し、パルス変換部１３でパルス幅変調されたパルス信号を得るようにしたＰＷＭパルス生成装置において、ディジタル信号により遅延時間が制御されるアナログ遅延器２０を設け、ディジタルのパルスに更にディジタルの分解能の０／１６〜１５／１６の遅延時間が付加されるようにして、パルスの分解能を１６倍に細かくでき、１／１６の周波数のクロックで同等の分解能が確保できるようにし、このとき変換テーブル１４を設け、アナログ遅延器２０を構成している回路素子の特性バラツキが補正されるようにしたもの。 （もっと読む）

【課題】キャパシタを集積化するとともに、高ＥＳＤ耐圧を実現する。
【解決手段】本発明の一態様に係る半導体集積回路１０は、コンデンサ・マイクロフォン用の半導体集積回路であって、出力トランジスタＭＮ１のドレインと端子Ｂとの間に直列に接続された抵抗Ｒ５、抵抗Ｒ６と、出力トランジスタＭＮ１のソースと接続された端子Ｃと、抵抗Ｒ５と抵抗Ｒ６との接続点ｎ４と端子Ｃとの間に設けられたキャパシタＣ１と、キャパシタＣ１と並列に接続されたダイオードＤ３とを備える。 （もっと読む）