スイッチング電源装置
【課題】簡単な構成で小型化が容易であり、コストも安価なスイッチング電源装置を提供する。
【解決手段】トランスT1の１次巻線N1に接続された入力電源１２と、１次巻線N1に印加される入力電源電圧をオン／オフするメインスイッチング素子TR1を有する。トランスT1の２次巻線N2に接続され、２次巻線N2の出力電力の同期整流を行う同期整流回路１６と、同期整流回路１６の出力を平滑する平滑回路１８と、メインスイッチング素子TR1をオン／オフするメインスイッチング素子駆動回路３２を有する。メインスイッチング素子駆動回路３２は、出力側から逆流電流が流れ込もうとする際に、メインスイッチング素子TR1のオンパルス幅を狭くする制御に際して、オンパルス幅の最小値を設定する最小パルス幅制限回路３４を備えている。
【解決手段】トランスT1の１次巻線N1に接続された入力電源１２と、１次巻線N1に印加される入力電源電圧をオン／オフするメインスイッチング素子TR1を有する。トランスT1の２次巻線N2に接続され、２次巻線N2の出力電力の同期整流を行う同期整流回路１６と、同期整流回路１６の出力を平滑する平滑回路１８と、メインスイッチング素子TR1をオン／オフするメインスイッチング素子駆動回路３２を有する。メインスイッチング素子駆動回路３２は、出力側から逆流電流が流れ込もうとする際に、メインスイッチング素子TR1のオンパルス幅を狭くする制御に際して、オンパルス幅の最小値を設定する最小パルス幅制限回路３４を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を所望の電圧に変換し電子機器に供給するためのスイッチング電源装置に関するもので、特に、同期整流方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、同期整流回路を備えたスイッチング電源装置を複数台並列運転した際に、出力側から電源装置側へ逆流電流が発生する場合がある。例えば、同じ回路で作られたスイッチング電源装置を２台並列運転した場合を考えると、同じように作られているスイッチング電源装置であっても、部品の性能誤差等により、１台の出力電圧が若干高く、もう一台の出力電圧が若干低い場合がある。これらの２台を並列運転し、無負荷で運転すると、出力電圧が若干高い方のスイッチング電源装置から、出力電圧が若干低い方のスイッチング電源装置へ電流が流れ込む。出力電圧が若干低い方のスイッチング電源装置は、外部から設定値以上の電圧が印加されることになり、出力側からスイッチング電源装置側へ電流を流し込まれ、逆流電流が流れている状態となる。
【０００３】
スイッチング電源装置に逆流電流が流れると、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、最悪の場合、スイッチング電源装置の破壊に至る。
【０００４】
ここで、従来から有る同期整流回路を備えたスイッチング電源装置の出力側から、電流を流し込んだときの問題点を以下に述べる。
【０００５】
図６に、従来の同期整流回路を備えたスイッチング電源装置を示す。図６のスイッチング電源装置は、同期整流シングルフォワードコンバータであり、説明上の例として以下の状態で動作しているとする。
【０００６】
スイッチング電源装置の入力電圧 Vin＝48V
スイッチング電源装置の出力電圧 Vo＝3.0V
トランスT1の１次側の巻数N1＝8ターン
トランスT1の２次側の巻数N2＝1ターン
このスイッチング電源装置１０は、入力電源１２から入力された４８Ｖの電圧を３．０Ｖに変換して負荷１４に印加するもので、トランスT1、メインスイッチング素子TR1、同期整流回路１６、平滑回路１８、メインスイッチング素子駆動回路２０から構成される。
【０００７】
同期整流回路１６は、同期整流素子駆動回路１７、同期整流素子TR2、TR3から構成される。同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR2をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が無くなったときに、同期整流素子TR2をオフする制御を行なう。さらに、同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドットの無い側にプラスの電圧が発生しているときに、同期整流素子TR3をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR3をオフする制御を行なう。なお、同期整流素子TR3のオフは、メインスイッチング素子TR1がオンする直前に、１次側から制御を行なっても良い。
【０００８】
メインスイッチング素子TR1、同期整流素子TR2、同期整流素子TR3は、NチャネルMOS-FETとする。平滑回路１８は、出力コンデンサCo、出力チョークコイルLoから構成される。メインスイッチング素子駆動回路２０は、フィードバック制御回路２２とパルス幅制御回路２４から構成される。フィードバック制御回路２２は、誤差アンプ２６と基準電圧Vrefから構成され、誤差アンプ２６は、増幅率A=500倍のアンプであり、Vref=3.0Vであるとする。誤差アンプ２６の出力は、パルス幅制御信号電圧Vsとして、パルス幅制御回路２４に入力される。パルス幅制御回路２４は、PWMコンパレータ２７と三角波発振器２８から構成され、三角波発振器２８は、1V〜4Vの三角波を発生しているとする。
【０００９】
まず、従来のスイッチング電源装置１０の回路において、無負荷で運転する場合について述べる。ここでは、図６の従来回路が、単独で無負荷で運転されている状態とする。このとき、スイッチング電源装置１０は、メインスイッチング素子駆動回路２０により、メインスイッチング素子TR1のオンパルス幅が制御されることで、出力電圧Voが3.0Vに制御される。このときの各部波形を図７に示す。
【００１０】
フィードバック制御回路２２内の誤差アンプ２６の反転入力端子には、スイッチング電源装置１０の出力電圧Voが入力されている。誤差アンプ２６の非反転入力端子には、基準電圧Vrefが入力されている。誤差アンプ２６は、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefと同じになるように、パルス幅制御信号電圧Vsを出力する。
【００１１】
パルス幅制御回路２４内のPWMコンパレータ２７の反転入力端子には、三角波発振器２８から1V〜4Vで振幅する三角波が入力されている。PWMコンパレータ２７の非反転入力端子には、パルス幅制御信号電圧Vsが入力されている。これにより、PWMコンパレータ２７は、三角波の電圧がパルス幅制御信号電圧Vsよりも低いときには、Hレベルを出力し、その出力がメインスイッチング素子TR1のゲートに入力され、メインスイッチング素子TR1のオン／オフ制御を行なっている。
【００１２】
この制御動作は、例えば、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefよりも低いと、誤差アンプ２６は反転入力端子よりも非反転入力端子の電圧が高くなることになり、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsが上昇する。パルス幅制御信号電圧Vsが高くなると、PWMコンパレータ２７がメインスイッチング素子TR1のオンパルス幅を広げる制御を行なうことになる。メインスイッチング素子TR1のオンパルス幅が広がると、スイッチング電源装置１０の出力電圧Voが上昇する。
【００１３】
逆に、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefよりも高いと、誤差アンプ２６は反転入力端子よりも非反転入力端子の電圧が低くなることになり、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsが低下する。パルス幅制御信号電圧Vsが低くなると、PWMコンパレータ２７がメインスイッチング素子TR1のオンパルス幅を狭くする制御を行なうことになる。メインスイッチング素子TR1のオンパルス幅が狭くなると、スイッチング電源装置１０の出力電圧Voが低下する。
【００１４】
このスイッチング電源装置１０は、Vref=3.0Vに設定されているため、出力電圧Voは3.0Vになるようにメインスイッチング素子TR1のオンパルス幅が制御される。ここで、メインスイッチング素子TR1のオンパルスのdutyは、式(1)が成立する条件で決定される。
【００１５】
【数１】
また、ΔILON、ΔILOFFは、式(2),(3)で表される。
【００１６】
【数２】
【００１７】
【数３】
式(1)に式(2),(3)を代入すると、式(4)が得られる。
【００１８】
【数４】
式(4)から、図６のスイッチング電源装置１０が無負荷で運転されている場合、メインスイッチング素子TR1のオンパルスのdutyは、0.5で動作することとなり、三角波は1V〜4Vの振幅であるから、パルス幅制御信号電圧Vsは2.5Vとなる。
【００１９】
次に、図６のスイッチング電源装置１０が無負荷で運転された場合の電流の流れについて説明する。図７の期間a,b,c,dの状態における各部の状態を図８に示す。なお、以下に説明する図７〜図１２の期間（時点）a〜iに関して、同じ記号は、同じ状態を示すものである。
【００２０】
まず、期間aは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態であり、入力電源１２からトランスT1を介し、出力コンデンサCo、出力チョークコイルLoに電流Ｉが流れる。出力チョークコイルLoはプラス方向に励磁され、プラス方向の電流を蓄える。図８の期間a,dでは、電流Ｉの流れを模式化し、１次巻線、２次巻線での電流の流れを省略して、トランスT1を貫通しているように表してある。
【００２１】
期間bは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態であり、出力チョークコイルLoは、蓄えられたプラス方向の電流Ｉを、出力コンデンサCoに放出する。
【００２２】
期間cは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態は期間bから変化しないが、出力チョークコイルLoは期間aの時に蓄えた電流を全て放出し終え、出力コンデンサCoから出力チョークコイルLoにマイナス方向の電流Ｉを流す。出力チョークコイルLoはマイナス方向に励磁され、マイナス方向の電流を蓄える。
【００２３】
期間dは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となり、期間cのときに、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoから、マイナス方向の電流Ｉが、出力コンデンサCo、トランスを介して、入力電源１２に放出される。
【００２４】
図６のスイッチング電源装置１０は、期間a〜dの状態を繰り返すことで動作する。また、無負荷で運転されているため、出力チョークコイルLoには、プラス方向とマイナス方向の電流が交互に流れ、結果としてスイッチング電源装置１０の出力電流がゼロとなる。
【００２５】
次に、図６に示すスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、若干高い電圧となる3.001Vを外部から印加した場合を考える。外部から3.001Vが印加される直前のスイッチング電源装置１０の状態は、以下の状態であったとする（この状態は、図７の波形で動作している状態である）。
スイッチング電源装置の入力電圧 Vin＝48V
スイッチング電源装置の出力電圧 Vo＝3.0V
トランスT1の１次側の巻数N1＝8ターン
トランスT1の２次側の巻数N2＝1ターン
基準電圧Vref=3.0V
誤差アンプの増幅率A=500倍
パルス幅制御信号電圧Vs=2.5V
【００２６】
図６のスイッチング電源装置１０に、3.001Vを外部から印加した場合の波形を図９に示す。図６のスイッチング電源装置１０に、外部から3.001Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.001V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.001V×500＝0.5Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-0.5V=2.0Vとなる。
【００２７】
PWMコンパレータ２７の非反転入力端子は、2.0Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.33となる。
【００２８】
ここで、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは約0.33に対し、メインスイッチング素子TR1のドレインのオンdutyは、外部から3.001Vが印加される直前のdutyから大きく変化せず、約0.5のままとなっている。スイッチング電源装置１０の設定電圧よりも若干高い電圧を外部から印加すると、メインスイッチング素子TR1のゲートの制御信号のdutyよりもドレインのオンdutyが広くなってしまう現象が見られる。
【００２９】
次に、この現象について説明する。図９の各期間（時点）d,e,f,g,hにおける各部の状態を図１０に示す。図９の期間dと図７の期間dとは同じ状態である。期間dは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となっている。直前の状態では、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoは、マイナス方向の電流を、出力コンデンサCo、トランスT1を介して、入力電源１２に放出する。
【００３０】
期間eは、メインスイッチング素子TR1の制御信号がオフとなるため、メインスイッチング素子TR1のスイッチ素子部はオフとなるが、出力チョークコイルLoがマイナス方向の電流を放出しているため、出力チョークコイルLoがトランスT1のドット側にプラスの電圧を印加し続ける。トランスT1のドット側にプラスの電圧があるとき、同期整流駆動回路１７は同期整流素子TR2をオン、同期整流素子TR3がオフの状態の制御を継続するため、出力チョークコイルLoはマイナス方向の電流を、出力コンデンサCo、トランスT1を介して入力電源１２に放出する。ここでは、メインスイッチング素子TR1のスイッチ素子はオフしているが、その寄生ダイオードを導通して電流が流れているため、メインスイッチング素子TR1の制御信号がオフとなっていても、メインスイッチング素子TR1のドレインがオンの状態を維持する。
【００３１】
時点fでは、出力チョークコイルLoが蓄えられたマイナス方向の電流を全て放出し終えると、トランスT1のドット側に印加されていたプラスの電圧が無くなる。ここで、トランスT1の励磁電流により、トランスT1のドットの無い側にプラスの電圧が発生する。同期整流制御回路１７は、トランスT1のドットの無い側にプラスの電圧が発生するために、同期整流素子TR2をオフ、同期整流素子TR3をオンする。
【００３２】
図９の期間gと図７の期間cは同じ状態である。期間gは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態であるため、出力コンデンサCoから出力チョークコイルLoにマイナス方向の電流を流す。出力チョークコイルLoはマイナス方向に励磁され、マイナス方向の電流を蓄える。
【００３３】
時点hでは、メインスイッチング素子駆動回路２０がメインスイッチング素子TR1をオンさせるため、トランスT1の１次側のドット側にプラスの電圧が印加される。トランスTIのドット側にプラスの電圧を印加する一瞬だけ、入力電源１２からトランスT1のドット側に向かって電流Iinが流れる。このとき、トランスT1のドット側にプラスが印加されると、同期整流駆動回路１７は、同期整流素子TR2をオン、同期整流素子TR3をオフする制御を行なう。この状態では、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となる。直前の状態では、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoは、マイナス方向の電流を、出力コンデンサCo、トランスT1を介して、入力電源１２に放出する。
【００３４】
期間（時点）d〜hの動作で分かるように、このスイッチング電源装置１０の設定電圧よりも若干高い電圧を外部から印加すると、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは、誤差アンプ２６の出力で決定されるのに対し(期間dの状態)、メインスイッチング素子TR1のドレインのオンdutyは、出力チョークコイルLoの電流が放出し終えたタイミング（時点hの状態）に支配される。これは、メインスイッチン素子TR1のドレインのオンdutyは、上記の式(4)で決定されるからである。
【００３５】
次に、図６のスイッチング電源装置１０に外部印加する電圧をさらに高くした場合について説明する。ここでは、図６のスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、若干高い電圧となる3.002Vを外部から印加した場合を考える。そのときの波形を図１１に示す。
【００３６】
図６のスイッチング電源装置１０に、外部から3.002Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.002V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.002V×500＝1.0Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-1.0V=1.5Vとなる。
【００３７】
PWMコンパレータ２７の非反転入力端子は、１.5Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.17となる。
【００３８】
ここで、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.17に対し、メインスイッチング素子TR1のドレインのオンdutyは、外部から3.002Vが印加される直前のdutyから大きく変化せず、約0.5のままとなる。
【００３９】
これは、先の状態と同じく、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは、誤差アンプ２６の出力で決定されるのに対し、メインスイッチング素子TR1のドレインのオンdutyは、出力チョークコイルLoの電流が放出し終えたタイミングに支配されることになり、メインスイッチング素子TR1のドレインのオンdutyは式(4)で決定されるためである。
【００４０】
さらに、図６のスイッチング電源装置１０に外部印加する電圧をもっと大きくした場合について説明する。ここでは、図６のスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、さらに高い電圧である3.005Vを外部から印加した場合を考える。そのときの波形を図１２に示す。
【００４１】
図６のスイッチング電源装置１０に、外部から3.005Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.005V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.005V×500＝2.5Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-2.5V=0Vとなる。
【００４２】
PWMコンパレータ２７の非反転入力端子は、0Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートには制御信号が入力されなくなる。従って、メインスイッチング素子TR1のゲートにはオンの制御信号が入力されなくなる。
【００４３】
メインスイッチング素子TR1のゲートにオンの制御信号が入力されないと、トランスT1のドット側にプラスの電圧が印加されることがなくなり、同期整流駆動回路１７は、同期整流素子TR2をオフ、同期整流素子TR3をオンにした状態を維持し続ける（図１０の時点hの状態が発生しない）。この状態は、図１０の期間gの状態を継続することになり、出力チョークコイルLoはマイナス方向に励磁され続けることになる。出力チョークコイルLoは、実在の素子では、有限の飽和電流値を持つため、この値を超えると、チョークコイルとして機能しなくなる。このとき、電流を制限するものは、期間gの電流経路の直流抵抗分のみとなる。通常のスイッチング電源装置では、この直流抵抗分は非常に小さな値となるように設計されており、数ｍΩ程度である。
【００４４】
従って、出力チョークコイルLoの有限の飽和電流値を超えた図１２の期間iでは、数百Aの電流が流れることになり、同期整流素子TR3や期間gの電流経路に大きなストレスを加えることになり、最悪の場合、スイッチング電源装置の破壊に至る。
【００４５】
そこで、上記の問題点である逆流電流を抑制する技術が、以下の特許文献１，２で開示されている。
【特許文献１】特開２００１−１６９５４５号公報
【特許文献２】特開２００３−３３３８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４６】
しかし、いずれの特許文献も「逆流検知回路」を持ち、この回路が逆流電流を検出した後、逆流電流を抑制する回路を動作させる構成となっている。逆流検知回路は、多数の電子部品を必要とし、製品コストの増大や、部品実装面積増大の観点から好ましくないものであった。
【００４７】
本発明は、上記背景技術に鑑みて成されたもので、簡単な構成で小型化が容易であり、コストも安価なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００４８】
この発明は、１次巻線と２次巻線を有したトランスと、前記トランスの１次巻線に接続された入力電源と、前記１次巻線に印加される前記入力電源電圧をオン／オフするメインスイッチング素子と、前記トランスの２次巻線に接続され、前記２次巻線の出力電力の同期整流を行う同期整流回路と、この同期整流回路の出力を平滑する平滑回路と、前記メインスイッチング素子をオン／オフするメインスイッチング素子駆動回路とを備え、前記メインスイッチング素子のオンパルス幅を制御することによって、前記平滑回路の出力電圧が所定の電圧になるように制御を行なうスイッチング電源装置において、前記メインスイッチング素子駆動回路は、前記メインスイッチング素子のオンパルス幅を狭くする制御に際して、前記メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、前記トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を設けているスイッチング電源装置である。
【００４９】
さらに、前記メインスイッチング素子駆動回路は、出力側から逆流電流が流れ込もうとする際に前記メインスイッチング素子のオンパルス幅を狭くする制御に対して、前記オンパルス幅の最小値を設けているものである。
【００５０】
また、前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路と、前記メインスイッチング素子のオンパルス幅を狭くする制御に対して前記オンパルス幅の減少を制限する最小パルス幅制限回路が設けられているものである。
【００５１】
または、前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路を備え、前記パルス幅制御回路は、前記パルス幅制御信号の変化量に制限を設けることで、前記メインスイッチング素子のオンパルス幅に最小値を設定するものである。
【発明の効果】
【００５２】
この発明のスイッチング電源装置は、メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を有して動作するので、逆流検知回路を設けることなく、出力側からの逆流電流を抑制することができる。これにより、逆流電流によって、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、スイッチング電源装置が破壊することを防止することができる。さらに、簡単な回路で安定な制御が可能であり、メインスイッチング素子駆動回路の構成も適宜設定可能なものであり、アナログ回路による制御の他、マイクロコンピュータ等によるデジタル制御も容易に可能となる。
【発明を実施するための最良の形態】
【００５３】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のスイッチング電源装置３０を示すもので、図６に示す回路と同様の部材は同一符号を付して説明する。このスイッチング電源装置３０は、トランスT1の１次側に、入力電源１２の出力端子間にトランスT1の１次巻線N1と、NチャネルMOS-FET等のメインスイッチング素子TR1が直列に接続されている。トランスT1の２次側には、負荷１４に接続された二次巻線N2、同期整流回路１６、及び平滑回路１８を備えている。平滑回路１８は、出力コンデンサCoと出力チョークコイルLoにより構成される。
【００５４】
同期整流回路１６は、同期整流素子駆動回路１７を有し、NチャネルMOS-FET等の同期整流素子TR2、TR3を備えている。同期整流素子駆動回路１７は、トランスT1の２次巻線のドット側にプラスの電圧が発生しているときに同期整流素子TR2をオンし、トランスT1の２次巻線のドット側にプラスの電圧が無くなったときに、同期整流素子TR2をオフする制御を行なう。さらに、同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドットの無い側にプラスの電圧が発生しているときに、同期整流素子TR3をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR3をオフする制御を行なう。なお、同期整流素子TR3のオフは、メインスイッチング素子TR1がオンする直前に、１次側から制御を行なっても良いものである。
【００５５】
負荷１４が接続された出力端子は、メインスイッチング素子駆動回路３２にも接続されている。メインスイッチング素子駆動回路３２は、フィードバック制御回路２２と最小パルス幅制限回路３４、及びパルス幅制御回路２４により構成される。フィードバック制御回路２２は、誤差アンプ２６と基準電圧Vrefから構成され、誤差アンプ２６の出力は、最小パルス幅制限回路３４に入力している。最小パルス幅制限回路３４の出力は、誤差アンプ２６の出力の最小値を設定するものであれば良く、誤差アンプ２６の出力の最小値を設定して、パルス幅制御信号電圧Vsとして、パルス幅制御回路２４に入力される。最小パルス幅制限回路３４は、その出力であるパルス幅制御信号電圧Vsが、三角波発振器２８の下限電圧以下にならないような電圧に設定された定電圧源や定電圧回路等であればよい。パルス幅制御回路２４は、PWMコンパレータ２７と三角波発振器２８から構成される。
【００５６】
次にこの実施形態のスイッチング電源装置３０の動作について説明する。パルス幅制御回路は、「三角波発振器の電圧＜パルス幅制御信号電圧Vs」の関係となっているときに、メインスイッチング素子TR1のゲートをオンにする制御信号を出力する。そして、最小パルス幅制限回路３４は、その出力であるパルス幅制御信号電圧Vsが低下しようとしても、三角波発振器２８の下限電圧以下にならないように出力する。従って、出力側から逆流電流が流れ込もうとする際の、メインスイッチング素子TR1のオンパルス幅を狭くする制御に対して、オンパルス幅に最小値が設定され、逆流電流が流れ込もうとしても、メインスイッチング素子TR1がオンして、逆流電流を抑制する。これにより、逆流電流によって、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、スイッチング電源装置が破壊する現象を防止することができる。この実施形態のその他の動作は、上記従来の図６の回路と同様である。
【００５７】
この実施形態のスイッチング電源装置３０によれば、従来のスイッチング電源装置の回路に最小パルス幅制限回路３４を設けるだけの簡単な回路により、安価でコンパクトな構成で、出力側からの逆流電流を確実に抑制することができる。
【００５８】
次に、この発明の第二実施形態のスイッチング電源装置３０について、図２を基に説明する。ここで、上記実施形態と同様の構成は同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置３０は、メインスイッチング素子駆動回路３６のフィードバック制御回路３８内にパルス幅制御信号変化量制限回路４０を備えた電源回路である。パルス幅制御信号変化量制限回路４０は、誤差アンプ２６の出力部分に組み込まれた回路となっている。
【００５９】
パルス幅制御信号変化量制限回路４０も、誤差アンプ２６の回路の出力に一体的に、三角波発振器２８の下限電圧以上の電圧に設定された定電圧源や定電圧回路等を設定すればよい。
【００６０】
この実施形態によっても、上記実施形態と同様の効果を得ることができ、メインスイッチング素子駆動回路３６のフィードバック制御回路３８をより小型化することができ、コストダウンにも寄与する。
【実施例１】
【００６１】
次にこの発明のスイッチング電源装置の回路構成の一実施例について、図３を基に説明する。ここで、上記実施形態と同様の構成は同一の符号を付して説明を省略する。また、この回路の各素子の値は図６の従来の回路の場合に設定した値と同様とする。図３に示すスイッチング電源装置３０は、上記第二実施形態のスイッチング電源装置３０の構成であって、メインスイッチング素子駆動回路３６のフィードバック制御回路３８内にパルス幅制御信号変化量制限回路４０を備えた電源回路である。この実施例では、誤差アンプ４２が、２つのNPNトランジスタQ1,Q2の差動対で構成されている。一対のNPNトランジスタQ1,Q2のエミッタは、ともに抵抗Ｒ３を介して接地され、コレクタは各々抵抗R1，R2を介してプラス電源側に接続されている。誤差アンプ４２は、それぞれのトランジスタQ1のベースを反転入力、Q2のベースを非反転入力、トランジスタQ1のコレクタを出力としている。基準電圧Vrefは、トランジスタQ2のベースに入力されている。図３のスイッチング電源装置３０では、基準電圧Vrefは2.0Vとする。
【００６２】
また、スイッチング電源装置３０の出力電圧Voは、抵抗RA、RBを介して所定電圧に分圧され、トランジスタQ1のベースに入力する。抵抗RA、RB は、RB/(RA+RB)=2/3の関係を満たす。この誤差アンプ４２は、スイッチング電源装置３０の出力電圧をVref×(3/2)になるようにフィードバック制御を行なうため、外部電圧が印加されていない状態では、図６のスイッチング電源装置と同じく、Voは3.0Vになる。
【００６３】
図３のNPNトランジスタQ1,Q2の差動対で構成された誤差アンプ４２は、トランジスタQ1,Q2のエミッタ側の抵抗R3にVref-VBE2の電圧が印加されている。従って、トランジスタQ1のコレクタである誤差アンプ４２の出力は、トランジスタQ2のエミッタ電圧であるVref-VBE2以下になることができない。VBE2は一般的なトランジスタでは、約0.6Vであるため、図３の回路では、抵抗R3に印加される電圧は2V-0.6V=1.4Vとなる。
【００６４】
以上の構成により、図３のスイッチング電源装置３０の出力に、外部から高い電圧が印加された場合、誤差アンプ４２は、出力であるパルス幅制御信号電圧Vsを低下させようとするが、Vsは1.4V以下にはならないことになる。三角波は1V〜4Vの振幅となっているので、図３の回路では、外部から高い電圧が印加されても最小duty=0.13を持つことになる。
【００６５】
この動作を、図４に示す。図４の期間（時点）a〜hは、上述の図８、図１０の説明の動作と同一の動作となる。この実施例では、パルス幅制御信号Vsに下限値を設けることで、メインスイッチング素子TR1のゲート制御信号がなくなることが無く、スイッチング電源装置３０の出力に、外部から高い電圧が印加されても、時点hの状態を作り出すことが可能となる。この動作により、出力チョークコイルLoはマイナス方向に励磁され続けることがなくなり、逆流電流量を制限することができる。従って、出力チョークコイルLoが飽和することが無く、同期整流素子TR3や期間gの電流経路に大きなストレスが加わらなくなり、逆流電流によりスイッチング電源装置が破壊してしまうことは無い。
【００６６】
ここで、本発明を適用したスイッチング電源装置は、外部印加電圧に対する逆流電流が以下の式で表される。外部電圧印加時に逆流電流が流れている状態でも、上記式(1)〜(4)が成立する。逆流電流が流れている状態では、出力チョークコイルLoの電流はゼロを起点にマイナス方向に振幅することになるため、式(3)に式(4)を代入して得られる式(5)が、出力チョークコイルLoのマイナス方向の電流のピーク値となる。
【００６７】
【数５】
【００６８】
逆流電流は、出力チョークコイルLoを流れる電流の平均電流となるため、逆流電流は、式(5)の半分の値となる。
【００６９】
【数６】
【００７０】
図３のスイッチング電源装置３０において、出力チョークコイルLoのインダクタンスL=2μH、スイッチング電源装置３０のスイッチング周期T=２μ秒の場合の逆流電流を計算した結果を図５に示した。図５から分かるように、外部電圧を印加しても、逆流電流がほぼ一定値に抑制されている。
【００７１】
ここで、通常一般的に用いられているスイッチング電源装置の誤差アンプは、PNPトランジスタの差動対で構成される。これに対し、本実施例では、NPNトランジスタの差動対で構成することで、図２の誤差アンプ２６とパルス幅制御信号変化量制限回路動作４０を一体化することが可能となり、特許文献１，２のように逆流電流検出回路のような追加回路を設けなくても、逆流電流を抑制することができる。
【００７２】
なお、この発明は上記実施例に限定されるものではなく、上記実施例のシングルフォワードコンバータ以外に、プッシュプルコンバータ、フルブリッジコンバータ、ハーフブリッジコンバータ、フライバックコンバータ等の同期整流回路を備える何れの電源コンバータにおいても同様の効果が得られる。また、同期整流回路は、カレントダブラー同期整流回路を用いた場合でも同様の効果が得られる。
【００７３】
また、メインスイッチング素子、同期整流素子は、NチャネルMOS-FETに限定されず、同様の動作を行なう構成とすれば、PチャネルMOS-FETやIGBT等を用いても構わない。
【００７４】
また、今回はメインスイッチング素子駆動回路の全てをアナログ回路で構成したが、CPU、DSP、FPGA等のデジタル素子を用いてメインスイッチング素子駆動回路を構成し、メインスイッチング素子のオンパルス幅を狭くする制御に対して最小値を設ける制御を行なっても良い。
【図面の簡単な説明】
【００７５】
【図１】この発明の第一実施形態のスイッチング電源装置の概略ブロック図である。
【図２】この発明の第二実施形態のスイッチング電源装置の概略ブロック図である。
【図３】この発明の一実施例のスイッチング電源装置の概略回路図である。
【図４】この発明の一実施例のスイッチング電源装置の動作を示すタイミングチャートである。
【図５】この発明の一実施例のスイッチング電源装置の逆流電流と出力端子に印加される電圧との関係を示すグラフである。
【図６】従来のスイッチング電源装置を示す概略ブロック図である。
【図７】従来のスイッチング電源装置の無負荷時の動作を示すタイミングチャートである。
【図８】従来のスイッチング電源装置の無負荷時の各状態での電流の流れを示す概念図である。
【図９】従来のスイッチング電源装置の出力端子に出力電圧よりも僅かに高い電圧がかかった状態の動作を示すタイミングチャートである。
【図１０】従来の回路において、図９の各状態での電流の流れを示す概念図である。
【図１１】従来のスイッチング電源装置の出力端子に出力電圧よりもさらに僅かに高い電圧がかかった状態の動作を示すタイミングチャートである。
【図１２】従来のスイッチング電源装置の出力端子に出力電圧よりも僅かに高い電圧がかかり、逆流電流によって、スイッチング電源装置の半導体素子等にストレスを与える現象が発生する状態を示すタイミングチャートである。
【符号の説明】
【００７６】
１０ スイッチング電源装置
１２ 直流入力電源
１４ 負荷
１６ 同期整流回路
１７ 同期整流素子駆動回路
１８ 平滑回路
２０，３２ メインスイッチング素子駆動回路
２２ フィードバック制御回路
２４ パルス幅制御回路
２６ 誤差アンプ
２７ ＰＷＭコンパレータ
２８ 三角波発振器
３４ 最小パルス幅制限回路
Ｃｏ 出力コンデンサ
Ｌｏ 出力チョークコイル
Ｔ１ トランス
ＴＲ１ メインスイッチング素子
ＴＲ２，ＴＲ３ 同期整流素子
【技術分野】
【０００１】
本発明は、直流電圧を所望の電圧に変換し電子機器に供給するためのスイッチング電源装置に関するもので、特に、同期整流方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、同期整流回路を備えたスイッチング電源装置を複数台並列運転した際に、出力側から電源装置側へ逆流電流が発生する場合がある。例えば、同じ回路で作られたスイッチング電源装置を２台並列運転した場合を考えると、同じように作られているスイッチング電源装置であっても、部品の性能誤差等により、１台の出力電圧が若干高く、もう一台の出力電圧が若干低い場合がある。これらの２台を並列運転し、無負荷で運転すると、出力電圧が若干高い方のスイッチング電源装置から、出力電圧が若干低い方のスイッチング電源装置へ電流が流れ込む。出力電圧が若干低い方のスイッチング電源装置は、外部から設定値以上の電圧が印加されることになり、出力側からスイッチング電源装置側へ電流を流し込まれ、逆流電流が流れている状態となる。
【０００３】
スイッチング電源装置に逆流電流が流れると、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、最悪の場合、スイッチング電源装置の破壊に至る。
【０００４】
ここで、従来から有る同期整流回路を備えたスイッチング電源装置の出力側から、電流を流し込んだときの問題点を以下に述べる。
【０００５】
図６に、従来の同期整流回路を備えたスイッチング電源装置を示す。図６のスイッチング電源装置は、同期整流シングルフォワードコンバータであり、説明上の例として以下の状態で動作しているとする。
【０００６】
スイッチング電源装置の入力電圧 Vin＝48V
スイッチング電源装置の出力電圧 Vo＝3.0V
トランスT1の１次側の巻数N1＝8ターン
トランスT1の２次側の巻数N2＝1ターン
このスイッチング電源装置１０は、入力電源１２から入力された４８Ｖの電圧を３．０Ｖに変換して負荷１４に印加するもので、トランスT1、メインスイッチング素子TR1、同期整流回路１６、平滑回路１８、メインスイッチング素子駆動回路２０から構成される。
【０００７】
同期整流回路１６は、同期整流素子駆動回路１７、同期整流素子TR2、TR3から構成される。同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR2をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が無くなったときに、同期整流素子TR2をオフする制御を行なう。さらに、同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドットの無い側にプラスの電圧が発生しているときに、同期整流素子TR3をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR3をオフする制御を行なう。なお、同期整流素子TR3のオフは、メインスイッチング素子TR1がオンする直前に、１次側から制御を行なっても良い。
【０００８】
メインスイッチング素子TR1、同期整流素子TR2、同期整流素子TR3は、NチャネルMOS-FETとする。平滑回路１８は、出力コンデンサCo、出力チョークコイルLoから構成される。メインスイッチング素子駆動回路２０は、フィードバック制御回路２２とパルス幅制御回路２４から構成される。フィードバック制御回路２２は、誤差アンプ２６と基準電圧Vrefから構成され、誤差アンプ２６は、増幅率A=500倍のアンプであり、Vref=3.0Vであるとする。誤差アンプ２６の出力は、パルス幅制御信号電圧Vsとして、パルス幅制御回路２４に入力される。パルス幅制御回路２４は、PWMコンパレータ２７と三角波発振器２８から構成され、三角波発振器２８は、1V〜4Vの三角波を発生しているとする。
【０００９】
まず、従来のスイッチング電源装置１０の回路において、無負荷で運転する場合について述べる。ここでは、図６の従来回路が、単独で無負荷で運転されている状態とする。このとき、スイッチング電源装置１０は、メインスイッチング素子駆動回路２０により、メインスイッチング素子TR1のオンパルス幅が制御されることで、出力電圧Voが3.0Vに制御される。このときの各部波形を図７に示す。
【００１０】
フィードバック制御回路２２内の誤差アンプ２６の反転入力端子には、スイッチング電源装置１０の出力電圧Voが入力されている。誤差アンプ２６の非反転入力端子には、基準電圧Vrefが入力されている。誤差アンプ２６は、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefと同じになるように、パルス幅制御信号電圧Vsを出力する。
【００１１】
パルス幅制御回路２４内のPWMコンパレータ２７の反転入力端子には、三角波発振器２８から1V〜4Vで振幅する三角波が入力されている。PWMコンパレータ２７の非反転入力端子には、パルス幅制御信号電圧Vsが入力されている。これにより、PWMコンパレータ２７は、三角波の電圧がパルス幅制御信号電圧Vsよりも低いときには、Hレベルを出力し、その出力がメインスイッチング素子TR1のゲートに入力され、メインスイッチング素子TR1のオン／オフ制御を行なっている。
【００１２】
この制御動作は、例えば、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefよりも低いと、誤差アンプ２６は反転入力端子よりも非反転入力端子の電圧が高くなることになり、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsが上昇する。パルス幅制御信号電圧Vsが高くなると、PWMコンパレータ２７がメインスイッチング素子TR1のオンパルス幅を広げる制御を行なうことになる。メインスイッチング素子TR1のオンパルス幅が広がると、スイッチング電源装置１０の出力電圧Voが上昇する。
【００１３】
逆に、スイッチング電源装置１０の出力電圧Voが基準電圧Vrefよりも高いと、誤差アンプ２６は反転入力端子よりも非反転入力端子の電圧が低くなることになり、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsが低下する。パルス幅制御信号電圧Vsが低くなると、PWMコンパレータ２７がメインスイッチング素子TR1のオンパルス幅を狭くする制御を行なうことになる。メインスイッチング素子TR1のオンパルス幅が狭くなると、スイッチング電源装置１０の出力電圧Voが低下する。
【００１４】
このスイッチング電源装置１０は、Vref=3.0Vに設定されているため、出力電圧Voは3.0Vになるようにメインスイッチング素子TR1のオンパルス幅が制御される。ここで、メインスイッチング素子TR1のオンパルスのdutyは、式(1)が成立する条件で決定される。
【００１５】
【数１】
また、ΔILON、ΔILOFFは、式(2),(3)で表される。
【００１６】
【数２】
【００１７】
【数３】
式(1)に式(2),(3)を代入すると、式(4)が得られる。
【００１８】
【数４】
式(4)から、図６のスイッチング電源装置１０が無負荷で運転されている場合、メインスイッチング素子TR1のオンパルスのdutyは、0.5で動作することとなり、三角波は1V〜4Vの振幅であるから、パルス幅制御信号電圧Vsは2.5Vとなる。
【００１９】
次に、図６のスイッチング電源装置１０が無負荷で運転された場合の電流の流れについて説明する。図７の期間a,b,c,dの状態における各部の状態を図８に示す。なお、以下に説明する図７〜図１２の期間（時点）a〜iに関して、同じ記号は、同じ状態を示すものである。
【００２０】
まず、期間aは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態であり、入力電源１２からトランスT1を介し、出力コンデンサCo、出力チョークコイルLoに電流Ｉが流れる。出力チョークコイルLoはプラス方向に励磁され、プラス方向の電流を蓄える。図８の期間a,dでは、電流Ｉの流れを模式化し、１次巻線、２次巻線での電流の流れを省略して、トランスT1を貫通しているように表してある。
【００２１】
期間bは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態であり、出力チョークコイルLoは、蓄えられたプラス方向の電流Ｉを、出力コンデンサCoに放出する。
【００２２】
期間cは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態は期間bから変化しないが、出力チョークコイルLoは期間aの時に蓄えた電流を全て放出し終え、出力コンデンサCoから出力チョークコイルLoにマイナス方向の電流Ｉを流す。出力チョークコイルLoはマイナス方向に励磁され、マイナス方向の電流を蓄える。
【００２３】
期間dは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となり、期間cのときに、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoから、マイナス方向の電流Ｉが、出力コンデンサCo、トランスを介して、入力電源１２に放出される。
【００２４】
図６のスイッチング電源装置１０は、期間a〜dの状態を繰り返すことで動作する。また、無負荷で運転されているため、出力チョークコイルLoには、プラス方向とマイナス方向の電流が交互に流れ、結果としてスイッチング電源装置１０の出力電流がゼロとなる。
【００２５】
次に、図６に示すスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、若干高い電圧となる3.001Vを外部から印加した場合を考える。外部から3.001Vが印加される直前のスイッチング電源装置１０の状態は、以下の状態であったとする（この状態は、図７の波形で動作している状態である）。
スイッチング電源装置の入力電圧 Vin＝48V
スイッチング電源装置の出力電圧 Vo＝3.0V
トランスT1の１次側の巻数N1＝8ターン
トランスT1の２次側の巻数N2＝1ターン
基準電圧Vref=3.0V
誤差アンプの増幅率A=500倍
パルス幅制御信号電圧Vs=2.5V
【００２６】
図６のスイッチング電源装置１０に、3.001Vを外部から印加した場合の波形を図９に示す。図６のスイッチング電源装置１０に、外部から3.001Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.001V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.001V×500＝0.5Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-0.5V=2.0Vとなる。
【００２７】
PWMコンパレータ２７の非反転入力端子は、2.0Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.33となる。
【００２８】
ここで、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは約0.33に対し、メインスイッチング素子TR1のドレインのオンdutyは、外部から3.001Vが印加される直前のdutyから大きく変化せず、約0.5のままとなっている。スイッチング電源装置１０の設定電圧よりも若干高い電圧を外部から印加すると、メインスイッチング素子TR1のゲートの制御信号のdutyよりもドレインのオンdutyが広くなってしまう現象が見られる。
【００２９】
次に、この現象について説明する。図９の各期間（時点）d,e,f,g,hにおける各部の状態を図１０に示す。図９の期間dと図７の期間dとは同じ状態である。期間dは、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となっている。直前の状態では、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoは、マイナス方向の電流を、出力コンデンサCo、トランスT1を介して、入力電源１２に放出する。
【００３０】
期間eは、メインスイッチング素子TR1の制御信号がオフとなるため、メインスイッチング素子TR1のスイッチ素子部はオフとなるが、出力チョークコイルLoがマイナス方向の電流を放出しているため、出力チョークコイルLoがトランスT1のドット側にプラスの電圧を印加し続ける。トランスT1のドット側にプラスの電圧があるとき、同期整流駆動回路１７は同期整流素子TR2をオン、同期整流素子TR3がオフの状態の制御を継続するため、出力チョークコイルLoはマイナス方向の電流を、出力コンデンサCo、トランスT1を介して入力電源１２に放出する。ここでは、メインスイッチング素子TR1のスイッチ素子はオフしているが、その寄生ダイオードを導通して電流が流れているため、メインスイッチング素子TR1の制御信号がオフとなっていても、メインスイッチング素子TR1のドレインがオンの状態を維持する。
【００３１】
時点fでは、出力チョークコイルLoが蓄えられたマイナス方向の電流を全て放出し終えると、トランスT1のドット側に印加されていたプラスの電圧が無くなる。ここで、トランスT1の励磁電流により、トランスT1のドットの無い側にプラスの電圧が発生する。同期整流制御回路１７は、トランスT1のドットの無い側にプラスの電圧が発生するために、同期整流素子TR2をオフ、同期整流素子TR3をオンする。
【００３２】
図９の期間gと図７の期間cは同じ状態である。期間gは、メインスイッチング素子TR1、同期整流素子TR2がオフ、同期整流素子TR3がオンの状態であるため、出力コンデンサCoから出力チョークコイルLoにマイナス方向の電流を流す。出力チョークコイルLoはマイナス方向に励磁され、マイナス方向の電流を蓄える。
【００３３】
時点hでは、メインスイッチング素子駆動回路２０がメインスイッチング素子TR1をオンさせるため、トランスT1の１次側のドット側にプラスの電圧が印加される。トランスTIのドット側にプラスの電圧を印加する一瞬だけ、入力電源１２からトランスT1のドット側に向かって電流Iinが流れる。このとき、トランスT1のドット側にプラスが印加されると、同期整流駆動回路１７は、同期整流素子TR2をオン、同期整流素子TR3をオフする制御を行なう。この状態では、メインスイッチング素子TR1、同期整流素子TR2がオン、同期整流素子TR3がオフの状態となる。直前の状態では、出力チョークコイルLoがマイナス方向に励磁されていたため、出力チョークコイルLoは、マイナス方向の電流を、出力コンデンサCo、トランスT1を介して、入力電源１２に放出する。
【００３４】
期間（時点）d〜hの動作で分かるように、このスイッチング電源装置１０の設定電圧よりも若干高い電圧を外部から印加すると、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは、誤差アンプ２６の出力で決定されるのに対し(期間dの状態)、メインスイッチング素子TR1のドレインのオンdutyは、出力チョークコイルLoの電流が放出し終えたタイミング（時点hの状態）に支配される。これは、メインスイッチン素子TR1のドレインのオンdutyは、上記の式(4)で決定されるからである。
【００３５】
次に、図６のスイッチング電源装置１０に外部印加する電圧をさらに高くした場合について説明する。ここでは、図６のスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、若干高い電圧となる3.002Vを外部から印加した場合を考える。そのときの波形を図１１に示す。
【００３６】
図６のスイッチング電源装置１０に、外部から3.002Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.002V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.002V×500＝1.0Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-1.0V=1.5Vとなる。
【００３７】
PWMコンパレータ２７の非反転入力端子は、１.5Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.17となる。
【００３８】
ここで、メインスイッチング素子TR1のゲートに入力される制御信号のdutyは約0.17に対し、メインスイッチング素子TR1のドレインのオンdutyは、外部から3.002Vが印加される直前のdutyから大きく変化せず、約0.5のままとなる。
【００３９】
これは、先の状態と同じく、メインスイッチング素子TR1のゲートに入力される制御信号のオンdutyは、誤差アンプ２６の出力で決定されるのに対し、メインスイッチング素子TR1のドレインのオンdutyは、出力チョークコイルLoの電流が放出し終えたタイミングに支配されることになり、メインスイッチング素子TR1のドレインのオンdutyは式(4)で決定されるためである。
【００４０】
さらに、図６のスイッチング電源装置１０に外部印加する電圧をもっと大きくした場合について説明する。ここでは、図６のスイッチング電源装置１０に、このスイッチング電源装置１０の設定電圧である3.0Vよりも、さらに高い電圧である3.005Vを外部から印加した場合を考える。そのときの波形を図１２に示す。
【００４１】
図６のスイッチング電源装置１０に、外部から3.005Vが印加されると、誤差アンプ２６は、反転入力端子のほうが非反転入力端子よりも0.005V高くなる。誤差アンプ２６は増幅率A=500倍であるので、誤差アンプ２６の出力であるパルス幅制御信号電圧Vsは、0.005V×500＝2.5Vだけ低くなる。パルス幅制御信号電圧Vsは2.5V-2.5V=0Vとなる。
【００４２】
PWMコンパレータ２７の非反転入力端子は、0Vが入力され、反転入力端子には、1V〜4Vの三角波が入力されているので、メインスイッチング素子TR1のゲートには制御信号が入力されなくなる。従って、メインスイッチング素子TR1のゲートにはオンの制御信号が入力されなくなる。
【００４３】
メインスイッチング素子TR1のゲートにオンの制御信号が入力されないと、トランスT1のドット側にプラスの電圧が印加されることがなくなり、同期整流駆動回路１７は、同期整流素子TR2をオフ、同期整流素子TR3をオンにした状態を維持し続ける（図１０の時点hの状態が発生しない）。この状態は、図１０の期間gの状態を継続することになり、出力チョークコイルLoはマイナス方向に励磁され続けることになる。出力チョークコイルLoは、実在の素子では、有限の飽和電流値を持つため、この値を超えると、チョークコイルとして機能しなくなる。このとき、電流を制限するものは、期間gの電流経路の直流抵抗分のみとなる。通常のスイッチング電源装置では、この直流抵抗分は非常に小さな値となるように設計されており、数ｍΩ程度である。
【００４４】
従って、出力チョークコイルLoの有限の飽和電流値を超えた図１２の期間iでは、数百Aの電流が流れることになり、同期整流素子TR3や期間gの電流経路に大きなストレスを加えることになり、最悪の場合、スイッチング電源装置の破壊に至る。
【００４５】
そこで、上記の問題点である逆流電流を抑制する技術が、以下の特許文献１，２で開示されている。
【特許文献１】特開２００１−１６９５４５号公報
【特許文献２】特開２００３−３３３８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４６】
しかし、いずれの特許文献も「逆流検知回路」を持ち、この回路が逆流電流を検出した後、逆流電流を抑制する回路を動作させる構成となっている。逆流検知回路は、多数の電子部品を必要とし、製品コストの増大や、部品実装面積増大の観点から好ましくないものであった。
【００４７】
本発明は、上記背景技術に鑑みて成されたもので、簡単な構成で小型化が容易であり、コストも安価なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００４８】
この発明は、１次巻線と２次巻線を有したトランスと、前記トランスの１次巻線に接続された入力電源と、前記１次巻線に印加される前記入力電源電圧をオン／オフするメインスイッチング素子と、前記トランスの２次巻線に接続され、前記２次巻線の出力電力の同期整流を行う同期整流回路と、この同期整流回路の出力を平滑する平滑回路と、前記メインスイッチング素子をオン／オフするメインスイッチング素子駆動回路とを備え、前記メインスイッチング素子のオンパルス幅を制御することによって、前記平滑回路の出力電圧が所定の電圧になるように制御を行なうスイッチング電源装置において、前記メインスイッチング素子駆動回路は、前記メインスイッチング素子のオンパルス幅を狭くする制御に際して、前記メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、前記トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を設けているスイッチング電源装置である。
【００４９】
さらに、前記メインスイッチング素子駆動回路は、出力側から逆流電流が流れ込もうとする際に前記メインスイッチング素子のオンパルス幅を狭くする制御に対して、前記オンパルス幅の最小値を設けているものである。
【００５０】
また、前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路と、前記メインスイッチング素子のオンパルス幅を狭くする制御に対して前記オンパルス幅の減少を制限する最小パルス幅制限回路が設けられているものである。
【００５１】
または、前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路を備え、前記パルス幅制御回路は、前記パルス幅制御信号の変化量に制限を設けることで、前記メインスイッチング素子のオンパルス幅に最小値を設定するものである。
【発明の効果】
【００５２】
この発明のスイッチング電源装置は、メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を有して動作するので、逆流検知回路を設けることなく、出力側からの逆流電流を抑制することができる。これにより、逆流電流によって、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、スイッチング電源装置が破壊することを防止することができる。さらに、簡単な回路で安定な制御が可能であり、メインスイッチング素子駆動回路の構成も適宜設定可能なものであり、アナログ回路による制御の他、マイクロコンピュータ等によるデジタル制御も容易に可能となる。
【発明を実施するための最良の形態】
【００５３】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のスイッチング電源装置３０を示すもので、図６に示す回路と同様の部材は同一符号を付して説明する。このスイッチング電源装置３０は、トランスT1の１次側に、入力電源１２の出力端子間にトランスT1の１次巻線N1と、NチャネルMOS-FET等のメインスイッチング素子TR1が直列に接続されている。トランスT1の２次側には、負荷１４に接続された二次巻線N2、同期整流回路１６、及び平滑回路１８を備えている。平滑回路１８は、出力コンデンサCoと出力チョークコイルLoにより構成される。
【００５４】
同期整流回路１６は、同期整流素子駆動回路１７を有し、NチャネルMOS-FET等の同期整流素子TR2、TR3を備えている。同期整流素子駆動回路１７は、トランスT1の２次巻線のドット側にプラスの電圧が発生しているときに同期整流素子TR2をオンし、トランスT1の２次巻線のドット側にプラスの電圧が無くなったときに、同期整流素子TR2をオフする制御を行なう。さらに、同期整流素子駆動回路１７は、トランスT1の２次巻線N2のドットの無い側にプラスの電圧が発生しているときに、同期整流素子TR3をオンし、トランスT1の２次巻線N2のドット側にプラスの電圧が発生しているときに同期整流素子TR3をオフする制御を行なう。なお、同期整流素子TR3のオフは、メインスイッチング素子TR1がオンする直前に、１次側から制御を行なっても良いものである。
【００５５】
負荷１４が接続された出力端子は、メインスイッチング素子駆動回路３２にも接続されている。メインスイッチング素子駆動回路３２は、フィードバック制御回路２２と最小パルス幅制限回路３４、及びパルス幅制御回路２４により構成される。フィードバック制御回路２２は、誤差アンプ２６と基準電圧Vrefから構成され、誤差アンプ２６の出力は、最小パルス幅制限回路３４に入力している。最小パルス幅制限回路３４の出力は、誤差アンプ２６の出力の最小値を設定するものであれば良く、誤差アンプ２６の出力の最小値を設定して、パルス幅制御信号電圧Vsとして、パルス幅制御回路２４に入力される。最小パルス幅制限回路３４は、その出力であるパルス幅制御信号電圧Vsが、三角波発振器２８の下限電圧以下にならないような電圧に設定された定電圧源や定電圧回路等であればよい。パルス幅制御回路２４は、PWMコンパレータ２７と三角波発振器２８から構成される。
【００５６】
次にこの実施形態のスイッチング電源装置３０の動作について説明する。パルス幅制御回路は、「三角波発振器の電圧＜パルス幅制御信号電圧Vs」の関係となっているときに、メインスイッチング素子TR1のゲートをオンにする制御信号を出力する。そして、最小パルス幅制限回路３４は、その出力であるパルス幅制御信号電圧Vsが低下しようとしても、三角波発振器２８の下限電圧以下にならないように出力する。従って、出力側から逆流電流が流れ込もうとする際の、メインスイッチング素子TR1のオンパルス幅を狭くする制御に対して、オンパルス幅に最小値が設定され、逆流電流が流れ込もうとしても、メインスイッチング素子TR1がオンして、逆流電流を抑制する。これにより、逆流電流によって、スイッチング電源装置を構成する半導体部品等に大きなストレスが加わり、スイッチング電源装置が破壊する現象を防止することができる。この実施形態のその他の動作は、上記従来の図６の回路と同様である。
【００５７】
この実施形態のスイッチング電源装置３０によれば、従来のスイッチング電源装置の回路に最小パルス幅制限回路３４を設けるだけの簡単な回路により、安価でコンパクトな構成で、出力側からの逆流電流を確実に抑制することができる。
【００５８】
次に、この発明の第二実施形態のスイッチング電源装置３０について、図２を基に説明する。ここで、上記実施形態と同様の構成は同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置３０は、メインスイッチング素子駆動回路３６のフィードバック制御回路３８内にパルス幅制御信号変化量制限回路４０を備えた電源回路である。パルス幅制御信号変化量制限回路４０は、誤差アンプ２６の出力部分に組み込まれた回路となっている。
【００５９】
パルス幅制御信号変化量制限回路４０も、誤差アンプ２６の回路の出力に一体的に、三角波発振器２８の下限電圧以上の電圧に設定された定電圧源や定電圧回路等を設定すればよい。
【００６０】
この実施形態によっても、上記実施形態と同様の効果を得ることができ、メインスイッチング素子駆動回路３６のフィードバック制御回路３８をより小型化することができ、コストダウンにも寄与する。
【実施例１】
【００６１】
次にこの発明のスイッチング電源装置の回路構成の一実施例について、図３を基に説明する。ここで、上記実施形態と同様の構成は同一の符号を付して説明を省略する。また、この回路の各素子の値は図６の従来の回路の場合に設定した値と同様とする。図３に示すスイッチング電源装置３０は、上記第二実施形態のスイッチング電源装置３０の構成であって、メインスイッチング素子駆動回路３６のフィードバック制御回路３８内にパルス幅制御信号変化量制限回路４０を備えた電源回路である。この実施例では、誤差アンプ４２が、２つのNPNトランジスタQ1,Q2の差動対で構成されている。一対のNPNトランジスタQ1,Q2のエミッタは、ともに抵抗Ｒ３を介して接地され、コレクタは各々抵抗R1，R2を介してプラス電源側に接続されている。誤差アンプ４２は、それぞれのトランジスタQ1のベースを反転入力、Q2のベースを非反転入力、トランジスタQ1のコレクタを出力としている。基準電圧Vrefは、トランジスタQ2のベースに入力されている。図３のスイッチング電源装置３０では、基準電圧Vrefは2.0Vとする。
【００６２】
また、スイッチング電源装置３０の出力電圧Voは、抵抗RA、RBを介して所定電圧に分圧され、トランジスタQ1のベースに入力する。抵抗RA、RB は、RB/(RA+RB)=2/3の関係を満たす。この誤差アンプ４２は、スイッチング電源装置３０の出力電圧をVref×(3/2)になるようにフィードバック制御を行なうため、外部電圧が印加されていない状態では、図６のスイッチング電源装置と同じく、Voは3.0Vになる。
【００６３】
図３のNPNトランジスタQ1,Q2の差動対で構成された誤差アンプ４２は、トランジスタQ1,Q2のエミッタ側の抵抗R3にVref-VBE2の電圧が印加されている。従って、トランジスタQ1のコレクタである誤差アンプ４２の出力は、トランジスタQ2のエミッタ電圧であるVref-VBE2以下になることができない。VBE2は一般的なトランジスタでは、約0.6Vであるため、図３の回路では、抵抗R3に印加される電圧は2V-0.6V=1.4Vとなる。
【００６４】
以上の構成により、図３のスイッチング電源装置３０の出力に、外部から高い電圧が印加された場合、誤差アンプ４２は、出力であるパルス幅制御信号電圧Vsを低下させようとするが、Vsは1.4V以下にはならないことになる。三角波は1V〜4Vの振幅となっているので、図３の回路では、外部から高い電圧が印加されても最小duty=0.13を持つことになる。
【００６５】
この動作を、図４に示す。図４の期間（時点）a〜hは、上述の図８、図１０の説明の動作と同一の動作となる。この実施例では、パルス幅制御信号Vsに下限値を設けることで、メインスイッチング素子TR1のゲート制御信号がなくなることが無く、スイッチング電源装置３０の出力に、外部から高い電圧が印加されても、時点hの状態を作り出すことが可能となる。この動作により、出力チョークコイルLoはマイナス方向に励磁され続けることがなくなり、逆流電流量を制限することができる。従って、出力チョークコイルLoが飽和することが無く、同期整流素子TR3や期間gの電流経路に大きなストレスが加わらなくなり、逆流電流によりスイッチング電源装置が破壊してしまうことは無い。
【００６６】
ここで、本発明を適用したスイッチング電源装置は、外部印加電圧に対する逆流電流が以下の式で表される。外部電圧印加時に逆流電流が流れている状態でも、上記式(1)〜(4)が成立する。逆流電流が流れている状態では、出力チョークコイルLoの電流はゼロを起点にマイナス方向に振幅することになるため、式(3)に式(4)を代入して得られる式(5)が、出力チョークコイルLoのマイナス方向の電流のピーク値となる。
【００６７】
【数５】
【００６８】
逆流電流は、出力チョークコイルLoを流れる電流の平均電流となるため、逆流電流は、式(5)の半分の値となる。
【００６９】
【数６】
【００７０】
図３のスイッチング電源装置３０において、出力チョークコイルLoのインダクタンスL=2μH、スイッチング電源装置３０のスイッチング周期T=２μ秒の場合の逆流電流を計算した結果を図５に示した。図５から分かるように、外部電圧を印加しても、逆流電流がほぼ一定値に抑制されている。
【００７１】
ここで、通常一般的に用いられているスイッチング電源装置の誤差アンプは、PNPトランジスタの差動対で構成される。これに対し、本実施例では、NPNトランジスタの差動対で構成することで、図２の誤差アンプ２６とパルス幅制御信号変化量制限回路動作４０を一体化することが可能となり、特許文献１，２のように逆流電流検出回路のような追加回路を設けなくても、逆流電流を抑制することができる。
【００７２】
なお、この発明は上記実施例に限定されるものではなく、上記実施例のシングルフォワードコンバータ以外に、プッシュプルコンバータ、フルブリッジコンバータ、ハーフブリッジコンバータ、フライバックコンバータ等の同期整流回路を備える何れの電源コンバータにおいても同様の効果が得られる。また、同期整流回路は、カレントダブラー同期整流回路を用いた場合でも同様の効果が得られる。
【００７３】
また、メインスイッチング素子、同期整流素子は、NチャネルMOS-FETに限定されず、同様の動作を行なう構成とすれば、PチャネルMOS-FETやIGBT等を用いても構わない。
【００７４】
また、今回はメインスイッチング素子駆動回路の全てをアナログ回路で構成したが、CPU、DSP、FPGA等のデジタル素子を用いてメインスイッチング素子駆動回路を構成し、メインスイッチング素子のオンパルス幅を狭くする制御に対して最小値を設ける制御を行なっても良い。
【図面の簡単な説明】
【００７５】
【図１】この発明の第一実施形態のスイッチング電源装置の概略ブロック図である。
【図２】この発明の第二実施形態のスイッチング電源装置の概略ブロック図である。
【図３】この発明の一実施例のスイッチング電源装置の概略回路図である。
【図４】この発明の一実施例のスイッチング電源装置の動作を示すタイミングチャートである。
【図５】この発明の一実施例のスイッチング電源装置の逆流電流と出力端子に印加される電圧との関係を示すグラフである。
【図６】従来のスイッチング電源装置を示す概略ブロック図である。
【図７】従来のスイッチング電源装置の無負荷時の動作を示すタイミングチャートである。
【図８】従来のスイッチング電源装置の無負荷時の各状態での電流の流れを示す概念図である。
【図９】従来のスイッチング電源装置の出力端子に出力電圧よりも僅かに高い電圧がかかった状態の動作を示すタイミングチャートである。
【図１０】従来の回路において、図９の各状態での電流の流れを示す概念図である。
【図１１】従来のスイッチング電源装置の出力端子に出力電圧よりもさらに僅かに高い電圧がかかった状態の動作を示すタイミングチャートである。
【図１２】従来のスイッチング電源装置の出力端子に出力電圧よりも僅かに高い電圧がかかり、逆流電流によって、スイッチング電源装置の半導体素子等にストレスを与える現象が発生する状態を示すタイミングチャートである。
【符号の説明】
【００７６】
１０ スイッチング電源装置
１２ 直流入力電源
１４ 負荷
１６ 同期整流回路
１７ 同期整流素子駆動回路
１８ 平滑回路
２０，３２ メインスイッチング素子駆動回路
２２ フィードバック制御回路
２４ パルス幅制御回路
２６ 誤差アンプ
２７ ＰＷＭコンパレータ
２８ 三角波発振器
３４ 最小パルス幅制限回路
Ｃｏ 出力コンデンサ
Ｌｏ 出力チョークコイル
Ｔ１ トランス
ＴＲ１ メインスイッチング素子
ＴＲ２，ＴＲ３ 同期整流素子
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線を有したトランスと、前記トランスの１次巻線に接続された入力電源と、前記１次巻線に印加される前記入力電源電圧をオン／オフするメインスイッチング素子と、前記トランスの２次巻線に接続され、前記２次巻線の出力電力の同期整流を行う同期整流回路と、この同期整流回路の出力を平滑する平滑回路と、前記メインスイッチング素子をオン／オフするメインスイッチング素子駆動回路とを備え、前記メインスイッチング素子のオンパルス幅を制御することによって、前記平滑回路の出力電圧が所定の電圧になるように制御を行なうスイッチング電源装置において、
前記メインスイッチング素子駆動回路は、前記メインスイッチング素子のオンパルス幅を狭くする制御に際して、前記メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、前記トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を設けていることを特徴とするスイッチング電源装置。
【請求項２】
前記メインスイッチング素子駆動回路は、出力側から逆流電流が流れ込もうとする際に前記メインスイッチング素子のオンパルス幅を狭くする制御に対して、前記オンパルス幅の最小値を設けていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路と、前記メインスイッチング素子のオンパルス幅を狭くする制御に対して前記オンパルス幅の減少を制限する最小パルス幅制限回路が設けられていることを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路を備え、前記パルス幅制御回路は、前記パルス幅制御信号の変化量に制限を設けることで、前記メインスイッチング素子のオンパルス幅に最小値を設定することを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項１】
１次巻線と２次巻線を有したトランスと、前記トランスの１次巻線に接続された入力電源と、前記１次巻線に印加される前記入力電源電圧をオン／オフするメインスイッチング素子と、前記トランスの２次巻線に接続され、前記２次巻線の出力電力の同期整流を行う同期整流回路と、この同期整流回路の出力を平滑する平滑回路と、前記メインスイッチング素子をオン／オフするメインスイッチング素子駆動回路とを備え、前記メインスイッチング素子のオンパルス幅を制御することによって、前記平滑回路の出力電圧が所定の電圧になるように制御を行なうスイッチング電源装置において、
前記メインスイッチング素子駆動回路は、前記メインスイッチング素子のオンパルス幅を狭くする制御に際して、前記メインスイッチング素子の所定の周期のオンタイミングで、少なくとも、前記トランスの１次巻線に前記入力電源からの電流が流れるための最小パルス幅を設けていることを特徴とするスイッチング電源装置。
【請求項２】
前記メインスイッチング素子駆動回路は、出力側から逆流電流が流れ込もうとする際に前記メインスイッチング素子のオンパルス幅を狭くする制御に対して、前記オンパルス幅の最小値を設けていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路と、前記メインスイッチング素子のオンパルス幅を狭くする制御に対して前記オンパルス幅の減少を制限する最小パルス幅制限回路が設けられていることを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記メインスイッチング素子駆動回路は、前記平滑回路の出力電圧を検知し、パルス幅制御信号を出力するフィードバック制御回路と、前記パルス幅制御信号によって、前記メインスイッチング素子のオンパルス幅を制御するパルス幅制御回路を備え、前記パルス幅制御回路は、前記パルス幅制御信号の変化量に制限を設けることで、前記メインスイッチング素子のオンパルス幅に最小値を設定することを特徴とする請求項１または２記載のスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００８−２８９２９８（Ｐ２００８−２８９２９８Ａ）
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願番号】特願２００７−１３２９０５（Ｐ２００７−１３２９０５）
【出願日】平成１９年５月１８日（２００７．５．１８）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願日】平成１９年５月１８日（２００７．５．１８）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]