低飽和電圧のバイポーラトランジスタ
【解決手段】面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２のバイポーラトランジスタが、コレクタ領域(２)を形成する第１導電型の第１半導体領域を具えている。第２導電型の第２半導体領域が、ベース領域(３)を形成している。第１導電型の第３半導体領域が、エミッタ領域(４)を形成している。金属層が、前記ベース(３)及び複数のエミッタ領域(４)に対する複数のコンタクト部(６、７)を設けている。金属層は、約３μｍより大きい厚さを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低飽和電圧のバイポーラトランジスタに関するものである。
【背景技術】
【０００２】
バイポーラトランジスタにおいて、コレクタ−エミッタ飽和電圧は、トランジスタの電力損失及びその効率を決定する重要なパラメータである。バイポーラトランジスタが飽和スイッチとして動作する回路においては、小さなベース電流がずっと大きなコレクタエミッタ間電流のスイッチをオンにするために用いられ、この電流の大きさは、コレクタ又はエミッタの何れかに接続された電圧源及び負荷抵抗によって決定される。バイポーラトランジスタが飽和状態で動作するとき、コレクタからエミッタの電圧降下は、飽和電圧ＶＣＥ(ｓａｔ)として知られている最小値まで低減する。トランジスタ内の電力損失を最小限にするため、この飽和電圧をできるだけ低い値まで低減させることが望ましい。
【０００３】
エミッタ／ベース接合に全接合領域にわたってできるだけ均一にバイアスをかけるようにすること、或いはコレクタコンタクトからエミッタコンタクトの寄生直列抵抗を低減させることにより、バイポーラトランジスタの飽和電圧を低減させる技術が多く知られている。
【０００４】
トランジスタのスイッチをオンにするためには、一定の最小電圧バイアスを接合部に印加しなければならない。接合部に不均一にバイアスがかかった場合、トランジスタの接合部においてスイッチがオンにならない領域もあり、シリコンエリアの使用が非効率となる。このため、トランスミッタがオン状態にあるとき、コレクタとエミッタとの間でトランジスタの抵抗が増加し、飽和電圧が上昇することになる。
【０００５】
この問題に対処する１つのアプローチとして、エミッタ領域を介してベース領域に対する複数のコンタクト部を設け、これら２点の間のエミッタ層の下を伸びるベース層の横抵抗を低減させることが知られている。ベースコンタクトから離れているエミッタ領域の中心でエミッタ／ベースバイアス電圧が低減しない様、低い横抵抗が要求される。しかしながら、これにより、エミッタ／ベース接合面積が減少したり、或いは同じ接合面積を維持するためにトランジスタが大型化したりすることになるので、そのままの状態で残っているエミッタ／ベース接合面積の割合に大きな影響を及ぼすことなく、この効果を得ることが望ましい。
【０００６】
エミッタ領域を介してベース領域に対するストライプ状のコンタクト部を形成すること等、ベース領域の横抵抗を低減させる様々なアプローチが知られている。しかしながら、これにより、エミッタ／ベース接合の面積が大きく減少し、上述の不利益を伴う。より良いアプローチは、エミッタ領域の複数の孔を介してベース領域に対するコンタクト部のアレイを設けることである。これらの孔には通常７５μｍ未満の間隔が空けられ、ベース領域の横抵抗を低減させることとエミッタ／ベース接合の大きさを維持することとの間が程よく折衷されている。
【０００７】
トランジスタのコレクタコンタクトとエミッタコンタクトとの間の寄生直列抵抗を低減させることは、多くの方法で達成することができる。基板内で低抵抗半導体(例えば５ｍＯｈｍ.ｃｍ未満)を用いると、基板の抵抗が低減する。加えて、基板及びエピタキシャル層の厚さを低減させることもできる。トランジスタのオフ状態では、ベース／コレクタ接合の周囲に広がった空乏層をエピタキシャルコレクタ層が支持しているので、この層の厚さを決定するときには評価すべき条件がある。層が薄くなればなるほど、トランジスタの降伏電圧が低くなる。オン状態で空乏領域が崩壊し、エピタキシャル層は、その厚さに比例して単に寄生直列抵抗を表わすことになり、飽和電圧を増加させる。降伏電圧性能と飽和電圧との間で最適な条件を得るため、最適なエピタキシャル層のドーピングプロファイル及び厚さが得られなければならない。エミッタ、ベース及びコレクタコンタクトトラックに繋がっているワイヤの抵抗は、厚い及び／又は多数のボンドワイヤを用いることによって低減できる。
【０００８】
トラックのレイアウトを変更することによって、電流の流れをより均一に分配、そしてトラックに沿う電圧降下を低減することができる。エミッタコンタクトに繋がっているトラックにおける電圧降下は、オン抵抗の直接の原因となるので、これらを低減し、飽和電圧を低減させることが重要である。
【０００９】
上記技術の幾つか又は全てを含んで飽和電圧を低減させるトランジスタはよく知られている。トランジスタの飽和電圧は、トランジスタの面積抵抗率という観点で測定することができる。トランジスタの面積抵抗率は、パワー半導体産業内でよく知られている用語であり、トランジスタの面積を掛けたトランジスタのオン抵抗(バイポーラトランジスタの場合、コレクタエミッタ間抵抗)の積のことをいう。これは、オン抵抗及び面積の点で相異なるトランジスタを比較できる性能指数である。飽和電圧は、コレクタエミッタ間電流を掛けたトランジスタのオン抵抗に等しい。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
面積抵抗率が５００ｍＯｈｍ.ｍｍ２未満の低ＶＣＥ(ｓａｔ)トランジスタは、現在広く利用されている。それにもかかわらず、バイポーラトランジスタのＶＣＥ(ｓａｔ)を低減させる新たな方法を見つけることが依然望ましいものとなっている。そこで、バイポーラトランジスタの面積抵抗率と、従ってＶＣＥ(ｓａｔ)とを低減させる新たなアプローチを提供することが本発明の目的である。
【課題を解決するための手段】
【００１１】
本発明によれば、
コレクタ領域を形成する第１導電型の第１半導体領域と、
ベース領域を形成する第２導電型の第２半導体領域と、
エミッタ領域を形成する前記第１導電型の第３半導体領域と、
前記ベース及び複数のエミッタ領域に対する複数のコンタクト部を設けた金属層とを具えたトランジスタにおいて、
面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２未満であり、
前記金属層は、約３ｕｍより大きい厚さを有するバイポーラトランジスタが提供される。
【００１２】
本発明者らは、ベースコンタクトに繋がっている金属トラックにおける電圧降下が、エミッタ／ベース接合に印加されるバイアス電圧を低減させるものとなり、該接合部に不均一にバイアスがかかることになるおそれがあることから、エミッタコンタクトに繋がっている金属トラックにおける電圧降下を低減させることに加え、これらを低減させることも同等に重要であるということを認めた。本発明者らは、本発明に従う低飽和電圧トランジスタの金属コンタクトの厚さを増加させることで、飽和電圧を更に大きく低減させることができるということを示した。即ち、本発明においては、上で議論した様な先行技術の適用により低減していた以上に、バイポーラトランジスタの飽和電圧を更に低減させることが可能である。これは、既存のトランジスタの設計に対する最小限の変更で達成されるので、このアプローチは、作製工程に対する最小限の変更、従って最小限の費用で既存のバイポーラトランジスタ設計に応用することができる。
【００１３】
本発明は、３ｕｍ厚さ未満の従来の金属層を具えて約５００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するバイポーラトランジスタの飽和電圧を大きく低減させる。飽和電圧の改良は、３００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するトランジスタで更に顕著に見られる。３ｕｍ厚さ未満の金属層を具えて約２００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するトランジスタについては、飽和電圧が更に３０％程度低減したことが測定された。
【００１４】
金属層は、３μｍより大きい実質的に一様な厚さを有し、或いは一様でなければ３μｍより大きい最小厚さを有することが好ましい。通常、金属層は１０μｍ厚さ未満となる。
【００１５】
好ましい実施形態において、前記エミッタ領域は第１表面を形成し、前記ベース領域は、エミッタ領域を通過する複数のアパーチャによって形成された場所において前記表面まで伸びており、前記金属層は前記第１表面上に横たわっている。前記アパーチャは、好ましくは互いに１００μｍ未満の間隔が空いている。
【発明を実施するための最良の形態】
【００１６】
本発明の他の目的及び利点は、以下の説明から明らかになるであろう。
添付図面を参照して、本発明の具体的な実施形態を単に例として以下に説明する。
図示したバイポーラトランジスタは、基板１と、エピタキシャルコレクタ層２と、ベース領域３と、複数のエミッタ領域４と、酸化層５と、複数のベース金属コンタクト部６と、複数のエミッタ金属コンタクト部７とを具えている。
【００１７】
前記トランジスタは、第１導電型の基板１上に作製される。該基板１上で、第１導電型のコレクタ領域を構成するエピタキシャル層２が成長する。該エピタキシャル層２には、第２の反対の導電型のベース領域３が形成され、該ベース領域３内に、第１導電型の複数のエミッタ領域４の区域が形成される。図示した本発明の好ましい実施形態において、エミッタ領域４は、エミッタドーピングが起こらない孔のアレイを除き、実質的に連続する層としてベース領域３の中心部に形成される。ベース領域３がエミッタ領域４の表面まで伸びている円孔の規則的アレイがエミッタ領域４にあるということがその効果である。これらの孔は通常、長方形格子内を略７５μｍ間隔で位置している。エミッタ領域４／ベース領域３の接合の面積を大きく減少させることなく、ベース領域に規則的に接触できるようにする他のパターンも可能である。
【００１８】
図面は、この孔のアレイの一列を横切る前記バイポーラトランジスタの断面図を示している。点線８は、ベース領域３がエミッタ領域４の上面まで伸びている孔から離れると、エミッタ領域４のカバー範囲はベース領域３を超えて連続しているということを示している。半導体層の上面上には、シリコン酸化層５のパターンが置かれ、エミッタ領域４とベース領域３との間の境界の上端を跨いでパターンが形成される。酸化層５の間には、ベース金属コンタクト部６とエミッタ金属コンタクト部７とが、パターン化酸化層５によって互いに分離されると共に、それぞれベース領域６とエミッタ領域７とに電気的接触をして散在している。コレクタ接続は、エミッタ領域から離れている基板の側からとられる。
【００１９】
これまで述べたとおり、上記バイポーラトランジスタは完全に従来のものであり、完全に従来の方法で作製できる。しかしながら、本発明によれば、ベース及びエミッタ領域に対する金属層コンタクト部が従来のものより厚く、即ち３μｍ厚より大きい。同様に、エミッタ領域金属層コンタクト部の厚さも増加する。
【００２０】
ベースコンタクト部６及びエミッタコンタクト部７を形成している金属層の厚さは、エミッタ領域４／ベース領域３の接合により均一なバイアスをかけるようにして、エミッタ金属コンタクト部７にわたる寄生電圧降下を低減させることに役立つように選択される。相異なるベース領域コンタクト部につながるトラックにおいて電圧降下を低減させることで、エミッタ／ベース接合に印加される電圧バイアスをより均一に分配することができ、これによりトランジスタを通して電流密度をより均一にできるので、飽和抵抗が低減する。
【００２１】
本発明の発明者らは、低ＶＣＥ(ｓａｔ)(即ち、約５００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するように予め設計されたバイポーラトランジスタにこの表面上は簡易な手段を適用すると、およそ３０％までＶＣＥ(ｓａｔ)を更に低減させることができるということを証明した。
【００２２】
本発明に従うバイポーラトランジスタは通常、上述の先行技術を含んで飽和電圧を最小にするものである。上記具体的実施形態においては、ベース領域に対するコンタクト部のアレイが、エミッタ／ベース接合に均一にバイアスがかった状態を保つようにすることに役立つように設計され、低抵抗の薄い基板が用いられ、そしてオン状態のトランジスタにおける抵抗を低減させるようにエピタキシャル層の厚さ及びドーピングプロファイルが選択される。加えて、金属トラックのレイアウトは、それらの長さに沿う電圧降下を減少させることに役立つように設計され、トラックへのワイヤボンド部は、厚い及び／又は多数のワイヤを用いて構成される。バイポーラトランジスタの飽和電圧が、先行技術単独で得られるレベル未満に低減するということがその効果である。
【００２３】
低飽和電圧に予め最適化されていないバイポーラトランジスタ(即ち、面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２より大きい)であれば、飽和電圧は、金属コンタクト部の厚さより上述した他のパラメータによって多くの影響を受けるので、本発明に従い金属コンタクト部を厚くすることにより飽和電圧に対して大きな向上が示されることはない。低飽和電圧に予め最適化されたバイポーラトランジスタ設計においては、金属コンタクト部の厚さを増加させることで、飽和電圧が更に低減する。この飽和電圧の低減量は漸進的であり、金属コンタクト部及びトラックの厚さに比例する。金属の厚さが４μｍと６μｍとの間のとき、好ましい厚さの６μｍのとき、飽和電圧に対して大きな向上が観察され、低飽和性能に最適化されたバイポーラトランジスタの飽和電圧が更に３０％まで低減した。
【００２４】
既存の周知の技術により低飽和電圧に最適化された特定の垂直バイポーラトランジスタに関して本発明が説明されているということが理解されるであろう。エミッタ／ベース接合により均一なバイアスをかけるようにするために金属コンタクトトラックにおける電圧降下を低減することが望ましいどのようなバイポーラトランジスタ設計にも、より厚い金属層を適用することができる。
【００２５】
本発明では、回路効率が飽和電圧に依存するどのようなパワースイッチング用途についても性能が改善される。実際上これは、トランジスタが線形スイッチとしてというよりは寧ろ飽和状態で用いられる全ての用途に広がる。
【００２６】
本発明の更なる可能な変形及び応用は、適度に習熟した者には容易に明らかであろう。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る実施形態のバイポーラトランジスタの断面図である。
【技術分野】
【０００１】
本発明は、低飽和電圧のバイポーラトランジスタに関するものである。
【背景技術】
【０００２】
バイポーラトランジスタにおいて、コレクタ−エミッタ飽和電圧は、トランジスタの電力損失及びその効率を決定する重要なパラメータである。バイポーラトランジスタが飽和スイッチとして動作する回路においては、小さなベース電流がずっと大きなコレクタエミッタ間電流のスイッチをオンにするために用いられ、この電流の大きさは、コレクタ又はエミッタの何れかに接続された電圧源及び負荷抵抗によって決定される。バイポーラトランジスタが飽和状態で動作するとき、コレクタからエミッタの電圧降下は、飽和電圧ＶＣＥ(ｓａｔ)として知られている最小値まで低減する。トランジスタ内の電力損失を最小限にするため、この飽和電圧をできるだけ低い値まで低減させることが望ましい。
【０００３】
エミッタ／ベース接合に全接合領域にわたってできるだけ均一にバイアスをかけるようにすること、或いはコレクタコンタクトからエミッタコンタクトの寄生直列抵抗を低減させることにより、バイポーラトランジスタの飽和電圧を低減させる技術が多く知られている。
【０００４】
トランジスタのスイッチをオンにするためには、一定の最小電圧バイアスを接合部に印加しなければならない。接合部に不均一にバイアスがかかった場合、トランジスタの接合部においてスイッチがオンにならない領域もあり、シリコンエリアの使用が非効率となる。このため、トランスミッタがオン状態にあるとき、コレクタとエミッタとの間でトランジスタの抵抗が増加し、飽和電圧が上昇することになる。
【０００５】
この問題に対処する１つのアプローチとして、エミッタ領域を介してベース領域に対する複数のコンタクト部を設け、これら２点の間のエミッタ層の下を伸びるベース層の横抵抗を低減させることが知られている。ベースコンタクトから離れているエミッタ領域の中心でエミッタ／ベースバイアス電圧が低減しない様、低い横抵抗が要求される。しかしながら、これにより、エミッタ／ベース接合面積が減少したり、或いは同じ接合面積を維持するためにトランジスタが大型化したりすることになるので、そのままの状態で残っているエミッタ／ベース接合面積の割合に大きな影響を及ぼすことなく、この効果を得ることが望ましい。
【０００６】
エミッタ領域を介してベース領域に対するストライプ状のコンタクト部を形成すること等、ベース領域の横抵抗を低減させる様々なアプローチが知られている。しかしながら、これにより、エミッタ／ベース接合の面積が大きく減少し、上述の不利益を伴う。より良いアプローチは、エミッタ領域の複数の孔を介してベース領域に対するコンタクト部のアレイを設けることである。これらの孔には通常７５μｍ未満の間隔が空けられ、ベース領域の横抵抗を低減させることとエミッタ／ベース接合の大きさを維持することとの間が程よく折衷されている。
【０００７】
トランジスタのコレクタコンタクトとエミッタコンタクトとの間の寄生直列抵抗を低減させることは、多くの方法で達成することができる。基板内で低抵抗半導体(例えば５ｍＯｈｍ.ｃｍ未満)を用いると、基板の抵抗が低減する。加えて、基板及びエピタキシャル層の厚さを低減させることもできる。トランジスタのオフ状態では、ベース／コレクタ接合の周囲に広がった空乏層をエピタキシャルコレクタ層が支持しているので、この層の厚さを決定するときには評価すべき条件がある。層が薄くなればなるほど、トランジスタの降伏電圧が低くなる。オン状態で空乏領域が崩壊し、エピタキシャル層は、その厚さに比例して単に寄生直列抵抗を表わすことになり、飽和電圧を増加させる。降伏電圧性能と飽和電圧との間で最適な条件を得るため、最適なエピタキシャル層のドーピングプロファイル及び厚さが得られなければならない。エミッタ、ベース及びコレクタコンタクトトラックに繋がっているワイヤの抵抗は、厚い及び／又は多数のボンドワイヤを用いることによって低減できる。
【０００８】
トラックのレイアウトを変更することによって、電流の流れをより均一に分配、そしてトラックに沿う電圧降下を低減することができる。エミッタコンタクトに繋がっているトラックにおける電圧降下は、オン抵抗の直接の原因となるので、これらを低減し、飽和電圧を低減させることが重要である。
【０００９】
上記技術の幾つか又は全てを含んで飽和電圧を低減させるトランジスタはよく知られている。トランジスタの飽和電圧は、トランジスタの面積抵抗率という観点で測定することができる。トランジスタの面積抵抗率は、パワー半導体産業内でよく知られている用語であり、トランジスタの面積を掛けたトランジスタのオン抵抗(バイポーラトランジスタの場合、コレクタエミッタ間抵抗)の積のことをいう。これは、オン抵抗及び面積の点で相異なるトランジスタを比較できる性能指数である。飽和電圧は、コレクタエミッタ間電流を掛けたトランジスタのオン抵抗に等しい。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
面積抵抗率が５００ｍＯｈｍ.ｍｍ２未満の低ＶＣＥ(ｓａｔ)トランジスタは、現在広く利用されている。それにもかかわらず、バイポーラトランジスタのＶＣＥ(ｓａｔ)を低減させる新たな方法を見つけることが依然望ましいものとなっている。そこで、バイポーラトランジスタの面積抵抗率と、従ってＶＣＥ(ｓａｔ)とを低減させる新たなアプローチを提供することが本発明の目的である。
【課題を解決するための手段】
【００１１】
本発明によれば、
コレクタ領域を形成する第１導電型の第１半導体領域と、
ベース領域を形成する第２導電型の第２半導体領域と、
エミッタ領域を形成する前記第１導電型の第３半導体領域と、
前記ベース及び複数のエミッタ領域に対する複数のコンタクト部を設けた金属層とを具えたトランジスタにおいて、
面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２未満であり、
前記金属層は、約３ｕｍより大きい厚さを有するバイポーラトランジスタが提供される。
【００１２】
本発明者らは、ベースコンタクトに繋がっている金属トラックにおける電圧降下が、エミッタ／ベース接合に印加されるバイアス電圧を低減させるものとなり、該接合部に不均一にバイアスがかかることになるおそれがあることから、エミッタコンタクトに繋がっている金属トラックにおける電圧降下を低減させることに加え、これらを低減させることも同等に重要であるということを認めた。本発明者らは、本発明に従う低飽和電圧トランジスタの金属コンタクトの厚さを増加させることで、飽和電圧を更に大きく低減させることができるということを示した。即ち、本発明においては、上で議論した様な先行技術の適用により低減していた以上に、バイポーラトランジスタの飽和電圧を更に低減させることが可能である。これは、既存のトランジスタの設計に対する最小限の変更で達成されるので、このアプローチは、作製工程に対する最小限の変更、従って最小限の費用で既存のバイポーラトランジスタ設計に応用することができる。
【００１３】
本発明は、３ｕｍ厚さ未満の従来の金属層を具えて約５００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するバイポーラトランジスタの飽和電圧を大きく低減させる。飽和電圧の改良は、３００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するトランジスタで更に顕著に見られる。３ｕｍ厚さ未満の金属層を具えて約２００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するトランジスタについては、飽和電圧が更に３０％程度低減したことが測定された。
【００１４】
金属層は、３μｍより大きい実質的に一様な厚さを有し、或いは一様でなければ３μｍより大きい最小厚さを有することが好ましい。通常、金属層は１０μｍ厚さ未満となる。
【００１５】
好ましい実施形態において、前記エミッタ領域は第１表面を形成し、前記ベース領域は、エミッタ領域を通過する複数のアパーチャによって形成された場所において前記表面まで伸びており、前記金属層は前記第１表面上に横たわっている。前記アパーチャは、好ましくは互いに１００μｍ未満の間隔が空いている。
【発明を実施するための最良の形態】
【００１６】
本発明の他の目的及び利点は、以下の説明から明らかになるであろう。
添付図面を参照して、本発明の具体的な実施形態を単に例として以下に説明する。
図示したバイポーラトランジスタは、基板１と、エピタキシャルコレクタ層２と、ベース領域３と、複数のエミッタ領域４と、酸化層５と、複数のベース金属コンタクト部６と、複数のエミッタ金属コンタクト部７とを具えている。
【００１７】
前記トランジスタは、第１導電型の基板１上に作製される。該基板１上で、第１導電型のコレクタ領域を構成するエピタキシャル層２が成長する。該エピタキシャル層２には、第２の反対の導電型のベース領域３が形成され、該ベース領域３内に、第１導電型の複数のエミッタ領域４の区域が形成される。図示した本発明の好ましい実施形態において、エミッタ領域４は、エミッタドーピングが起こらない孔のアレイを除き、実質的に連続する層としてベース領域３の中心部に形成される。ベース領域３がエミッタ領域４の表面まで伸びている円孔の規則的アレイがエミッタ領域４にあるということがその効果である。これらの孔は通常、長方形格子内を略７５μｍ間隔で位置している。エミッタ領域４／ベース領域３の接合の面積を大きく減少させることなく、ベース領域に規則的に接触できるようにする他のパターンも可能である。
【００１８】
図面は、この孔のアレイの一列を横切る前記バイポーラトランジスタの断面図を示している。点線８は、ベース領域３がエミッタ領域４の上面まで伸びている孔から離れると、エミッタ領域４のカバー範囲はベース領域３を超えて連続しているということを示している。半導体層の上面上には、シリコン酸化層５のパターンが置かれ、エミッタ領域４とベース領域３との間の境界の上端を跨いでパターンが形成される。酸化層５の間には、ベース金属コンタクト部６とエミッタ金属コンタクト部７とが、パターン化酸化層５によって互いに分離されると共に、それぞれベース領域６とエミッタ領域７とに電気的接触をして散在している。コレクタ接続は、エミッタ領域から離れている基板の側からとられる。
【００１９】
これまで述べたとおり、上記バイポーラトランジスタは完全に従来のものであり、完全に従来の方法で作製できる。しかしながら、本発明によれば、ベース及びエミッタ領域に対する金属層コンタクト部が従来のものより厚く、即ち３μｍ厚より大きい。同様に、エミッタ領域金属層コンタクト部の厚さも増加する。
【００２０】
ベースコンタクト部６及びエミッタコンタクト部７を形成している金属層の厚さは、エミッタ領域４／ベース領域３の接合により均一なバイアスをかけるようにして、エミッタ金属コンタクト部７にわたる寄生電圧降下を低減させることに役立つように選択される。相異なるベース領域コンタクト部につながるトラックにおいて電圧降下を低減させることで、エミッタ／ベース接合に印加される電圧バイアスをより均一に分配することができ、これによりトランジスタを通して電流密度をより均一にできるので、飽和抵抗が低減する。
【００２１】
本発明の発明者らは、低ＶＣＥ(ｓａｔ)(即ち、約５００ｍＯｈｍｓ.ｍｍ２未満の面積抵抗率を有するように予め設計されたバイポーラトランジスタにこの表面上は簡易な手段を適用すると、およそ３０％までＶＣＥ(ｓａｔ)を更に低減させることができるということを証明した。
【００２２】
本発明に従うバイポーラトランジスタは通常、上述の先行技術を含んで飽和電圧を最小にするものである。上記具体的実施形態においては、ベース領域に対するコンタクト部のアレイが、エミッタ／ベース接合に均一にバイアスがかった状態を保つようにすることに役立つように設計され、低抵抗の薄い基板が用いられ、そしてオン状態のトランジスタにおける抵抗を低減させるようにエピタキシャル層の厚さ及びドーピングプロファイルが選択される。加えて、金属トラックのレイアウトは、それらの長さに沿う電圧降下を減少させることに役立つように設計され、トラックへのワイヤボンド部は、厚い及び／又は多数のワイヤを用いて構成される。バイポーラトランジスタの飽和電圧が、先行技術単独で得られるレベル未満に低減するということがその効果である。
【００２３】
低飽和電圧に予め最適化されていないバイポーラトランジスタ(即ち、面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２より大きい)であれば、飽和電圧は、金属コンタクト部の厚さより上述した他のパラメータによって多くの影響を受けるので、本発明に従い金属コンタクト部を厚くすることにより飽和電圧に対して大きな向上が示されることはない。低飽和電圧に予め最適化されたバイポーラトランジスタ設計においては、金属コンタクト部の厚さを増加させることで、飽和電圧が更に低減する。この飽和電圧の低減量は漸進的であり、金属コンタクト部及びトラックの厚さに比例する。金属の厚さが４μｍと６μｍとの間のとき、好ましい厚さの６μｍのとき、飽和電圧に対して大きな向上が観察され、低飽和性能に最適化されたバイポーラトランジスタの飽和電圧が更に３０％まで低減した。
【００２４】
既存の周知の技術により低飽和電圧に最適化された特定の垂直バイポーラトランジスタに関して本発明が説明されているということが理解されるであろう。エミッタ／ベース接合により均一なバイアスをかけるようにするために金属コンタクトトラックにおける電圧降下を低減することが望ましいどのようなバイポーラトランジスタ設計にも、より厚い金属層を適用することができる。
【００２５】
本発明では、回路効率が飽和電圧に依存するどのようなパワースイッチング用途についても性能が改善される。実際上これは、トランジスタが線形スイッチとしてというよりは寧ろ飽和状態で用いられる全ての用途に広がる。
【００２６】
本発明の更なる可能な変形及び応用は、適度に習熟した者には容易に明らかであろう。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る実施形態のバイポーラトランジスタの断面図である。
【特許請求の範囲】
【請求項１】
コレクタ領域を形成する第１導電型の第１半導体領域と、
ベース領域を形成する第２導電型の第２半導体領域と、
エミッタ領域を形成する前記第１導電型の第３半導体領域と、
前記ベース及び複数のエミッタ領域に対する複数のコンタクト部を設けた金属層とを具えたトランジスタにおいて、
面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２未満であり、
前記金属層は、約３μｍより大きい厚さを有するバイポーラトランジスタ。
【請求項２】
前記金属層は、４μｍ以上の厚さを有する請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記金属層は、６μｍ以上の厚さを有する上記何れかの請求項に記載のバイポーラトランジスタ。
【請求項４】
前記エミッタ領域は第１表面を形成し、前記ベース領域は、エミッタ領域を通過する複数のアパーチャによって形成された場所において前記表面まで伸びており、前記金属層は前記第１表面上に横たわっている上記何れかの請求項に記載のバイポーラトランジスタ。
【請求項５】
隣り合うアパーチャに互いに１００μｍ未満の間隔が空いている請求項４に記載のバイポーラトランジスタ。
【請求項６】
添付図面を参照して実質的に以上の如く説明されたバイポーラトランジスタ。
【請求項１】
コレクタ領域を形成する第１導電型の第１半導体領域と、
ベース領域を形成する第２導電型の第２半導体領域と、
エミッタ領域を形成する前記第１導電型の第３半導体領域と、
前記ベース及び複数のエミッタ領域に対する複数のコンタクト部を設けた金属層とを具えたトランジスタにおいて、
面積抵抗率が約５００ｍＯｈｍｓ.ｍｍ２未満であり、
前記金属層は、約３μｍより大きい厚さを有するバイポーラトランジスタ。
【請求項２】
前記金属層は、４μｍ以上の厚さを有する請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記金属層は、６μｍ以上の厚さを有する上記何れかの請求項に記載のバイポーラトランジスタ。
【請求項４】
前記エミッタ領域は第１表面を形成し、前記ベース領域は、エミッタ領域を通過する複数のアパーチャによって形成された場所において前記表面まで伸びており、前記金属層は前記第１表面上に横たわっている上記何れかの請求項に記載のバイポーラトランジスタ。
【請求項５】
隣り合うアパーチャに互いに１００μｍ未満の間隔が空いている請求項４に記載のバイポーラトランジスタ。
【請求項６】
添付図面を参照して実質的に以上の如く説明されたバイポーラトランジスタ。
【図１】
【公表番号】特表２００７−５０１５１１（Ｐ２００７−５０１５１１Ａ）
【公表日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願番号】特願２００６−５２２３８６（Ｐ２００６−５２２３８６）
【出願日】平成１６年７月１２日（２００４．７．１２）
【国際出願番号】ＰＣＴ／ＧＢ２００４／００３０１８
【国際公開番号】ＷＯ２００５／０１５６４１
【国際公開日】平成１７年２月１７日（２００５．２．１７）
【出願人】（５０６０３６８０６）ゼテックス・ピーエルシー (1)
【Ｆターム（参考）】
【公表日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願日】平成１６年７月１２日（２００４．７．１２）
【国際出願番号】ＰＣＴ／ＧＢ２００４／００３０１８
【国際公開番号】ＷＯ２００５／０１５６４１
【国際公開日】平成１７年２月１７日（２００５．２．１７）
【出願人】（５０６０３６８０６）ゼテックス・ピーエルシー (1)
【Ｆターム（参考）】
[ Back to top ]