光モジュール
【課題】 光モジュールの設計自由度を向上する。
【解決手段】 同じ向きに光出射するように複数の光素子がアレイ状に並んで集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれが前記光素子が並んだ方向に第1電極と第2電極とを備えさせ、隣接する光素子の前記第1電極と前記第2電極を鏡像配置にする。
【解決手段】 同じ向きに光出射するように複数の光素子がアレイ状に並んで集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれが前記光素子が並んだ方向に第1電極と第2電極とを備えさせ、隣接する光素子の前記第1電極と前記第2電極を鏡像配置にする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光ファイバを用いた通信機器間の光伝送や、データ処理装置などの機器間又は機器内において、高速光信号を伝送する際の送信部となる光モジュールに関する。
【背景技術】
【0002】
近年情報通信分野において、光を用いて大容量のデータを高速でやりとりする情報通信トラフィックの整備が急速に行われつつあり、これまで基幹、メトロ、アクセス系といった数km以上の比較的長い距離について光ファイバ網が展開されてきた。今後はさらに、伝送装置間(数m〜数百m)或いは装置内(数cm〜数十cm)といった極めて近距離についても、大容量データを遅延なく処理するため、信号配線を光化することが有効である。
【0003】
機器間/内の光配線化に関して、例えばルータ/スイッチなどの伝送装置では、イーサなど外部から光ファイバを通して伝送された高周波信号をラインカードと呼ばれる回路ボードに入力する。このラインカードは1枚のバックプレーンに対して数枚で構成されており、各ラインカードへの入力信号はさらにバックプレーンを介してスイッチカードと呼ばれる回路ボードに集められ、スイッチカード内のLSIにて処理した後、再度バックプレーンを介して各ラインカードに出力している。ここで、現状の装置では各ラインカードから現状600Gbit/s以上の信号がバックプレーンを介してスイッチカードに集まる。これを現状の電気配線で伝送するには、伝播損失の関係で配線1本あたり1〜6Gbit/s程度に分割する必要があるため、100本以上の配線数が必要となる。
【0004】
さらに、これら高周波線路に対して波形成形回路や、反射、或いは配線間クロストークの対策が必要である。今後、さらにシステムの大容量化が進み、Tbit/s以上の情報を処理する装置になると、従来の電気配線では配線本数やクロストーク対策等の課題がますます深刻となってくる。これに対し、装置内ラインカード〜バックプレーン〜スイッチカードのボード間、さらにはボード内チップ間の信号伝送線路を光化することによって、25Gbps以上の高周波信号を低損失で伝播可能となるため、配線本数が少なくすむことと、高周波特性として、光は電磁界の影響を受けないため狭ピッチ化しても線路間の相互作用が原因として生じる雑音ならびにクロストークは発生しない。また、光の反射、損失に関しても周波数依存性がなく制御が容易であるといった特長があり、上記の対策が必要無くなるため、装置内の信号伝送に光化が有望である。また、上記ルータ/スイッチの他にも、ビデオカメラなどの映像機器やPC、携帯電話などの民生機器においても、今後画像高精細化にあたりモニタと端末間での映像信号伝送の高速・大容量化が求められるとともに、従来の電気配線では信号遅延、ノイズ対策等の課題が顕著となるため、信号伝送線路の光化が有効である。
【0005】
そこで、通信の光化技術として、近年光インターコネクション技術が注目されている。光インターコネクションを実現し、機器間/内に適用するためには、安価な作製手段で性能面、小型・集積化、および部品実装性に優れる光モジュール、回路が必要となる。このような高速光インターコネクションモジュール向けの光源としては、垂直共振器型表面出射レーザ(Vertical Cavity Surface Emitting Laser: VCSEL)や、基板面内方向に共振器が構成され、かつ共振器の主出射光が入射する位置にテーパーミラーが配置されているか、又は基板面内方向に共振器の一部のみが構成され、かつ前記基板面上の共振器内にテーパーミラーが配置されている光素子などが提案されている。後述の、テーパーミラーにより、主たる信号光を基板表面方向に出射するレーザは、高温での高出力動作、高速動作や、レンズ集積による結合損の低減などさまざまなメリットがあり、近年では、[非特許文献1]に開示されるように、85℃、25Gbps動作が報告されている。
【0006】
このテーパーミラー集積表面出射型レーザを実際に光モジュールに適用する際には、如何に高速電気信号を損失無く供給するかが、重要な課題となる。また、実際の光モジュールには、高速電気信号を生成する駆動回路、高速電気信号を光素子に供給するための電気配線、電気配線が形成された基板、あるいは、光素子から出射される光の一部を受光し、光素子の適切な駆動条件をフィードバックするためのモニタ機能を備えた受光素子など、多くの構成要素がある。近年の光モジュールには、小型、低消費電力が強く求められており、そのためには、前述した複数の構成要素をモジュール内に如何にコンパクトに実装するかが重要な課題である。
【0007】
そこで、高速、高密度として、光伝送路をアレイに並べる方式が開発されている。そのため、光素子もアレイに効率良く並べる方法として、特許文献1のような用法が開示されているが、素子の電極間の接続が配線でされているため、寄生のインダクタンス成分が付加されてしまい、高周波特性の劣化原因となってしまう。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2007-294725 “半導体複合装置、LEDヘッド、及び画像形成装置”
【非特許文献】
【0009】
【非特許文献1】”Uncooled 25-Gb/s 2-km Transmission of a 1.3-μm Surface Emitting Laser” K. Adachi et al., 22nd IEEE International Semiconductor Laser Conference, (ISLC2010), TuC5
【発明の概要】
【発明が解決しようとする課題】
【0010】
図14に、従来のアレイ光素子の電極構造を示す。光軸が揃うように光素子を並べアレイ光素子10を構成する。各光素子にはp電極11とn電極12が配置され、光出射方向が揃うように同じ電極配置で並べる。光インターコネクションにおいては高密度化が求められており、アレイ光素子の間隔は、一般的に使用されるアレイ光ファイバのコア間隔である250μmに並べる。そのため、発光素子においての個々の幅を250μmにする必要がある。しかし、セラミック等の実装基板を用いた場合は、ビアを設けるためには、ビア径:100μm、周囲の電極として片側50μmの合せて200μm以上のスペースが必要である。
【0011】
図15に、従来のアレイ光素子および周辺実装図を示す。アレイ光素子10と駆動回路16が高周波線路18で電気的に接続され、発光素子の光出射方向には高効率に光結合された光伝送媒体17が配置されている。発光素子を250μm間隔で並べてしまうと、高周波線路の線路インピーダンスを保ちつつ、光素子近傍にビア13を配置することは困難であった。そのため、GNDまで距離が長くなるため、特に25Gbps等高周波においては寄生インダクタンス成分が付加されてしまい、高周波特性が劣化する問題があった。
【0012】
さらに、光素子の発熱を逃がす経路も長くなってしまい、熱が逃げにくく、光素子周辺の環境温度を上昇させ、発光素子の出力強度が劣化する等の問題があった。
【0013】
このような問題は、高周波特性を向上させるビアをアレイ素子近傍に設けるなど、基板は光素子の電極、配線、ビアなどのレイアウト自由度が上がれば改善される。
【0014】
本発明の目的は、素子のレイアウト設計自由度を上げることある。
【課題を解決するための手段】
【0015】
上記課題を解決するために、本発明者らは、同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、隣接する第1光素子と第2光素子を鏡像配置とした。
【0016】
このように、隣接した第1光素子と第2光素子とを鏡像配置すると、第1光素子と第2光素子の同極性(プラス、マイナス、グランド)の電極が隣接することになるので、同極性の電極間のピッチを狭めたり、一体化するなどが可能になる。また、光素子が搭載される基板側の配線、電極やビアのレイアウト自由度が向上する。
【0017】
たとえば、光素子として光軸に対して非対称に電極を配置する発光レーザダイオード素子を用い、近接チャンネルの同電位電極との共通化を行った場合を考える。通常、発光素子1個に対して一組以上のp電極、n電極が存在する。そこで、2n―1番目と2n番目(n:自然数)の電極構造を鏡面配置とすることで、隣接する光素子のp電極同士、n電極同士が近接配置となる。さらに、アレイ光素子を実装する基板においては、アノード駆動の場合はn電極、カソード駆動の場合はp電極側の電極パターンを共通化することも可能となる。これらの共通化した電極を用いる場合、素子サイズや素子間隔を変えていないにもかかわらず、電極の面積と幅を増加させたことになる。したがって、同電位の電極であれば、セラミック基板側の電極直下にビアを配置することが可能となる。その結果、高周波、放熱に優れた光アレイ素子実装が可能となる。
【発明の効果】
【0018】
本発明によれば、光モジュールのレイアウト設計自由度を上げることができる。
【図面の簡単な説明】
【0019】
【図1】実施例1のアレイ光素子の電極パターン上面図である。
【図2A】実施例1のアレイ光モジュールの上面図である。
【図2B】実施例1のアレイ光モジュールのA−A’断面図である。
【図2C】実施例1のアレイ光モジュールのB−B’断面図である。
【図3】実施例2のアレイ光素子の電極構造上面図である。
【図4A】実施例3の面発光型アレイ光モジュール構造である。
【図4B】実施例3の面発光型アレイ光モジュールの上面図である。
【図4C】実施例3のアレイ光モジュールのC−C’断面図である。
【図5A】実施例4の面発光型アレイ光モジュール構造である。
【図5B】実施例4の面発光型アレイ光モジュールの上面図である。
【図5C】実施例4の面発光型アレイ光モジュールの実装図である。
【図5D】実施例4の面発光型アレイ光モジュールの断面図である。
【図5E】実施例4の面発光型アレイ光モジュールの実装図である。
【図6】実施例5の面発光型アレイ光素子バー電極パターン図である。
【図7A】実施例5の面発光型アレイ光素子電極パターン図である。
【図7B】実施例5の面発光型アレイ光素子電極パターン図である。
【図8A】実施例5の面発光型アレイ光素子実装図である。
【図8B】実施例5の面発光型アレイ光素子実装図である。
【図9】実施例6の面発光型アレイ光素子電極パターン図である。
【図10】実施例7の面発光型アレイ光素子電極パターン図である。
【図11】実施例8の面発光型アレイ光素子電極パターン図である。
【図12】実施例9の面発光型アレイ光素子電極パターン図である。
【図13A】実施例10の変調器集積型アレイ光素子電極パターン図である。
【図13B】実施例10の端面出射変調器集積型アレイを実装した実装断面図である。
【図14】従来のアレイ光素子電極パターン図である。
【図15】従来のアレイ光素子実装光モジュール上面図である。
【発明を実施するための形態】
【0020】
以下に、図面を用いて、実施の形態を詳細に述べる。
【実施例1】
【0021】
実施例1のアレイ光素子を有する光モジュールについて説明する。図1は4チャンネルアレイ光素子の電極構造の模式図を示す。光素子として直接変調方式の発光素子を一列に4個並列に並んだものを用いている。各発光素子は同じ向きに光出射するように光出射方向と法線方向にp電極11とn電極12とが並んでいる。また、各光素子は光出射方向が揃うように並べて集積する。各光素子の光出射距離間隔を250μmとする。このアレイ光素子は、光素子が並んだ方向に光軸に対して非対称に電極が並べる。そして、2n−1番目の素子と2n番目の素子の電極パターンを鏡面配置とする。そのため、p電極11−(2n−1)とp電極11−(2n)、n電極12−(2n)とn電極12−(2n+1)が直近に隣接配置される構造となる。同極性の電位が供給される電極の近接配置により、ノイズ対策として機能する。
【0022】
図2Aにアレイ光素子10を実装した光モジュールの上面図を示す。アレイ光素子10の光が出射する方向(光出射方向)には、光結合された光ファイバ、光導波路等のアレイ光伝送媒体17が配置して、反対側には駆動回路16を配置する。この駆動回路16とアレイ光素子10は高周波線路18で電気的に接続する。高周波線路18に、隣接チャンネルとのクロストークを低減するため、隣接チャンネルの高周波線路との間にグランド(GND)パターンを設けたコプレーナ線路を用いる。また、特にアレイの各チャンネルの伝送速度が25Gbps以上と高速となると、ボンディングワイヤを用いた実装では、ワイヤが寄生インダクタンスとなり、高周波伝送線路に不連続点を生じてしまい、高周波特性劣化させてしまう。その上、ワイヤがアンテナとなってしまい、隣接チャンネルのワイヤと結合してクロストーク量を増大させてしてしまう等の問題があるため、光素子10、駆動回路16はフリップチップ実装でサブ基板15に搭載する。
【0023】
このとき、アレイ光素子10をカソード駆動させるため、n電極に信号を入力して光変調を行う。そのため、n電極には各々個別の信号線が入力するが、p電極11−(2n−1)とp電極11−(2n)およびp電極11−(2n+1)とp電極11−(2n+2)は接続されるサブ基板15上の電極パターンで素子直下の電極において電気的に接続し共通化(一体化)する。電極を共通化することにより、アレイ光素子に接続する配線本数を減らすことができ高密度化が可能となる。さらに、電極共通化したことで、2本分の幅が利用可能になり、電極パターンの下にビアを配置することが可能となる。サブ基板15の材質にセラミックを用いた場合、一般的にビアを設けるためには電極幅を200μm以上にする必要があるため、単体の光素子を並列に並べた構造では光出射間隔が250μmでは大部分をGNDパターンが占めてしまうことになり、自由な高周波線路を形成することが困難となる。しかし、本実施例では、隣接チャンネルと電極パターンを鏡像配置としたことで、サブ基板15の電極共通化が可能となる。サブ基板15の電極共通化とともに、素子直下のサブ基板15の電極下にビア13を設ける。このビアは、GNDプレーンに接続することで、GNDまでの寄生インダクタンス成分を低減させることが可能で、高周波まで良好な特性を得ることが可能になっている。さらに、サブ基板15の電極直下にビアが配置されることで、放熱効果が期待でき高温時においても良好な動作が可能となった。
【0024】
図2Bに光モジュールのA−A’方向の断面構造の模式図を示す。サブ基板15の光素子電極と接続する部分には、予めAuSn半田14を設けておき、ヒータの上にサブ基板15を置いて、アレイ光素子10を位置合せ行う。その後、AuSn半田周辺の環境を窒素雰囲気としてヒータ温度を300℃以上に上昇させAuSn半田14を融解し、アレイ光素子10とサブ基板15を電気的に接続する。つまり、フリップチップ実装を行う。このとき、サブ基板15上のパターンにはAuSn半田14が濡れ広がらないように半田ダム(図示せず)を設けておく。半田ダムを設けたことで、AuSn半田14がドーム状に盛り上がり、p電極11、n電極12が数μmの程度の高さバラツキがあった場合においてAuSn半田14で誤差を吸収することができる。アレイ光素子10実装後、サブ基板15上の駆動回路16を搭載される位置に半田を設け、駆動回路16の実装を行う。このとき、アレイ光素子10を固定したAuSn半田14は融解しない200℃前後で融解する半田を使用する。つまり、温度階層をつける。AuSnによる実装同様、半田が濡れ広がらないようにサブ基板15の電極周辺には半田ダムを設けておくことで、セルフアラインで簡単に所望の位置に調整する。
【0025】
図2に、光モジュールのB−B’方向の断面構造の模式図を示す。アレイ光素子10と光伝送媒体17を高効率で結合するために、アレイ光素子10をサブ基板15の端部に配置し光伝送媒体17近接配置させることで高効率な光結合が行われるようにする。
【実施例2】
【0026】
実施例2のアレイ光素子を有する光モジュールについて説明する。図3にアレイ光素子の電極構造を示す。アレイ光素子の出射方向を揃え、その出射間隔を250μmとする。通常、直接変調方式の発光素子は1個のダイオードであるため、光を発光する活性層に一組のp電極11とn電極12が必要であり、4チャンネルアレイ光素子の場合は4組の電極が必要である。また、一般的に光アクティブ素子はアノード駆動の場合はp電極、カソード駆動の場合はn電極に、変調信号を入力し他方はGNDに接続する。そのため、GNDに接続される方の電極を、隣接チャンネルの電極と共通化(一体化)して電極の数を減らす。そうすることで、光素子までの配線本数を減らすことが可能となり、高密度実装が可能となる。本素子を実施例1と同様にサブ基板15に実装し、駆動回路を搭載してアレイ光モジュールを構成する。
【実施例3】
【0027】
第3実施例について説明する。図4A(a)に面発光型アレイ光モジュールの断面構造図、(b)に面発光型アレイ光モジュールの上面図(裏面の電極パターンは透過して図示)を示す。
【0028】
光素子を端面発光のアレイ光素子10とする。この発光素子と同一基板に反射ミラー21と半導体レンズ19を形成する。反射ミラーは、電極11、12の同一平面上に形成し、半導体レンズ19は裏面に形成する。電極11、12に電界を印加して活性層23から出射された光は半導体基板22内を伝播する。その光は、反射ミラー21にて光路を90°曲げられ、裏面の半導体レンズ19に入射され、光を絞りながら半導体基板22から出射する。この面出射型光素子を250μm間隔で並べ、面出射型アレイ光素子20を形成する。また、光素子をアレイに並べるときに、隣接チャンネルの光発光素子とはp電極11とn電極12の配置が反転するように配置する。この結果、隣接チャンネルとp電極11同士、n電極12同士が近接配置されるようになる。このとき、アノード駆動の場合はp電極、カソード駆動の場合はn電極に、変調信号を入力し他方はグランド電位GNDにするため、GNDに接続される方の電極を、隣接チャンネルの電極と共通にして電極の数を減らしても問題はない。
【0029】
図4Bに、面発光型アレイ光素子20を実装した光モジュールの上面図を示す。面発光型アレイ光素子20の電極側に駆動回路16を配置し、駆動回路16と面発光型アレイ光素子20を、高周波線路18で電気的に接続する。特に、隣接チャンネルとのクロストークを考慮してコプレーナ線路を用いているが、マイクロストリップ等の高周波線路を用いてもよい。サブ基板15に、面発光型アレイ光素子20、AuSn半田14でフリップチップ実装する。また、サブ基板15において面発光型アレイ光素子20のGNDに接続される電極(変調信号を入力しない電極側)を隣接チャンネルの電極と共通化して素子直下のGND電極の幅を広げる。この広げた電極位置にビアを配置して、GNDまでの電気的距離を短くする。この結果により、素子の位置での放熱性が改善され良好な高周波特性が得られる。
【0030】
図4Cにアレイ光モジュールのC−C’断面図である。フリップチップで実装しているため、サブ基板とは反対の面に半導体レンズ19が位置し、そこから光が出射される。端面発光型のアレイ光素子を用いた場合、活性層23がサブ基板15から高さ<20μm以下と低かったため、光伝送媒体17のコア部分と高さが合わず、基板の端面にした配置することが出来なかった。そのため、基板の端面までは、電気配線で基板内を引き回す必要があり、信号の劣化、他チャンネルとのクロストーク等の問題があった。しかし、面発光側アレイ光素子20を用いることで、基板の端部でない平面の場所においても光素子を配置し、光伝送媒体17と高効率で結合することが可能となり、基板内の電気配線長を短くすることができ、低損失で大容量のデータ伝送が可能となる。
【実施例4】
【0031】
実施例4について説明する。図5Aに電界吸収型(electronic absorption:EA)変調器一体集積型面出射型の光素子構造の断面図を示す。光を発光するレーザ部と透過量を変化させる変調器部の2ブロックから構成される。そのため、直接変調用に比べ、構造は複雑となるが、高周波特性に優れ、長伝送距離の分野で用いられている。レーザ部の活性層23からの出射光を24の変調器25部分に入射する。変調器に入射された光は変調器電極25に印加する電圧で光透過量が変更され、振幅変調した光変調信号を生成する。変調された信号は反射ミラーで光路を90°曲げ、半導体レンズ19より光を出射する。
【0032】
図5B(a)にEA変調器集積型面出射型アレイ光素子の電極構造、(b)にEA変調器集積型面出射型アレイ光素子の裏面構造示す。レーザ部のp電極11、変調器部のp電極25、n電極12から構成され、レーザ部と変調器部のn側は素子の電極で共通化されている。さらに、隣接チャンネルの電極構造とは光軸に対して線対称な電極配置となっており隣接チャンネルのn電極を共通化する。さらに、光の出射間隔は250μmとしている。また、光の出射位置には図5(b)に示すように、半導体レンズ19を配置し出射される光を絞る構造と光結合のトレランスを広げている。
【0033】
図5Cにサブ基板15の電極パターンと周辺構造、図5Dに断面図を示す。EA変調器集積型面出射型アレイ光素子26の周囲には、レーザ駆動回路28と変調信号用の駆動回路16、終端抵抗27が配置されている。レーザ駆動回路28からは、DC電流を印加してレーザを駆動し発光させる。変調信号用の駆動回路16からは、25Gbps以上の高速信号が入力される。そのため、駆動回路16とアレイ光素子27の変調器部分の電極25は高周波線路18で接続される。また、高周波線路のインピーダンス、終端抵抗の整合が取れていないと、信号が光素子変調器部分に入力されない。しかし、変調器部分は容量成分であり、ハイインピーダンスである。そこで、高効率で信号を入力するため、アレイ光素子27近傍に変調器とは並列に終端抵抗27を配置する。また、高インピーダンス線路29を設けインダクタンス成分を付加して共振にさせることでピーキングを持たせ広帯域化図る。また、隣接チャンネルのn電極と共通化されている部分と接続する部分のサブ基板15側の電極部分にはビア13を設け、良好は高周波特性でかつ高温動作可能な変調器集積型アレイ光モジュールを提供する。さらに、アレイの光素子では全ての終端抵抗27を光素子の外側に引出すことが困難であるため、変調器部分とレーザ部分の電気の電極が分断されている部分にハイインピーダンス線路を通過させ、薄膜プロセスで作製した終端抵抗をアレイ光素子のn電極が接続されるサブ基板パターンを接続する。また、図5Eに示すように、レーザ駆動部分については直流成分であるため共通化にして印加しても問題ない。
【実施例5】
【0034】
ここで、本実施例では4チップアレイの光モジュールを作製する場合について説明する。図6は、ウェハから切り出した状態のアレイ光素子のチップバーの模式図を示す。切り出したバーの状態では250μm間隔で、複数の光素子が並んでいる。この状態で、電極にプローブして動作確認を行い、チップ選別を行う。その中で、4チャンネルが動作する場所毎にへき開して光アレイ素子をチップ化する。その場合、各光素子の電極配置が等しい場合は、どこの位置でへき開しても、4チップアレイ光素子の電極配置は常に等しい。しかし、本発明のように2チップを1組としている配置においては、へき開する位置によって、図7A、図7Bのように異なった電極のパターンの4チップアレイ光素子となってしまう。そのため、常に同じパターンでへき開する場合は、平常動作している光素子を捨ててしまうことになる可能性がある。そこで、図7A、図7Bのどちらの電極配置のチップでも対応きるように、サブ基板15にはアレイ光素子の素子数以上の電極構造を設ける。そうすると、図8A、図8Bに示すように、どちらの電極パターンが来てもアレイ光素子を搭載することが可能となる。つまり、通信チャネルよりも多い素子分の実装用電極を備えている。
【0035】
光素子26A、26Bをサブ基板に搭載後を、駆動できる素子位置の高周波線路18と位置調整してレーザ駆動回路28、変調器駆動回路16をサブ基板に搭載する。高周波部分はインピーダンスの不連続の反射等による帯域劣化等の特性劣化の原因となるためフリップチップで固定する。その他の制御信号等の低速な信号やバイアス電圧などは、ワイヤ30で電気的に接続する。この結果、正常に駆動する光素子を無駄にせずにアレイ光素子チップの歩留り向上を図る。
【実施例6】
【0036】
図9に変調器一体集積型アレイ光素子26の電極配置の一例を示す。チップをへき開しやすいように、隣接光素子とn電極配置は近接させるが、素子上では電極を共通化しない。しかし、良好な高周波特性、放熱特性を得るために、実装するサブ基板15側のn電極を共通化して、素子の直下にビアを配置する。
【実施例7】
【0037】
図10に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。このとき、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。変調器に良好な高周波特性を得るためには終端抵抗27が必要になる。そこで、今までは、サブ基板15側に終端抵抗を配置する実施例について説明してきたが、アレイ光素子基板22上に薄膜抵抗やメサ抵抗により形成する。レーザ側の電極と変調器側の電極の狭い範囲を通して配線を引き回していたため、実装位置ズレにより他の電極と短絡する危険があった。しかし、素子に終端抵抗27を設けることで、レーザ電極、変調器電極と同一プロセスで形成することが可能となるため周辺電極パターンとの相対位置精度が高精度となる。そのため、実装で搭載位置がズレたり、AuSn半田14が周囲に流れた場合においても、周囲電極と短絡する危険性が大きく改善される。
【実施例8】
【0038】
図11に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。これまで説明してきたアレイ光素子26の変調器電極25は反射ミラー21の溝に沿った配線であった。そのため、段差等において断線等の問題が発生する要因となる。そこで、反射ミラーに配線しないように、変調器電極位置を変調器の脇に配置する。この結果、素子上の電極配線が短くなるため、素子側での配線を無視することができる。つまり、サブ基板15の変調器電極位置の波形が変調器に印加されている直接の波形となるため、実測にて、変調器への入力信号が分るため、解析等を行いやすくなる。
【実施例9】
【0039】
図12に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時。高周波線路のチャンネル間隔が狭くなってしまう問題が発生する。そこで、面出射の光の出射位置は変化しないようにして、レーザ部と変調器部の構造を反対にして配置する。これにより、光の出射間隔は250μmのままであるが、高周波線路は500μm間隔まで広げることが可能となり、チャンネル間のクロストーク低減が可能となり、高密度実装が可能となる。
【実施例10】
【0040】
図13Aに変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。これまで、変調器集積型は、面出射型について説明してきたが、端面発光型についても本発明にて同様の効果を得ることができる。図13Bに端面型の実装図面の断面図を示す。端面出射型は、光出射方向に変調器用駆動回路16は配置されるため光伝送媒体との結合が困難である。そこで、多層基板を用いて、サブ基板に段差を設け、駆動回路16を光素子26よりも低い位置に配置する。この時、高周波線路18にハイインピーダンス線路としてビア13を用いることも可能である。
【符号の説明】
【0041】
10・・・アレイ光素子
11・・・光素子p電極
12・・・光素子n電極
13・・・ビア
14・・・AuSn半田
15・・・サブ基板
16・・・駆動回路
17・・・光伝送媒体
18・・・高周波線路
19・・・半導体レンズ
20・・・面出射型アレイ光素子
21・・・反射ミラー
22・・・半導体
23・・・活性層
24・・・変調器
25・・・変調器電極
26・・・変調器一体集積した面出射型アレイ光素子
27・・・終端抵抗
28・・・レーザ駆動回路
29・・・ハイインピーダンス線路
30・・・ワイヤ
31・・・多層基板
【技術分野】
【0001】
本発明は、光ファイバを用いた通信機器間の光伝送や、データ処理装置などの機器間又は機器内において、高速光信号を伝送する際の送信部となる光モジュールに関する。
【背景技術】
【0002】
近年情報通信分野において、光を用いて大容量のデータを高速でやりとりする情報通信トラフィックの整備が急速に行われつつあり、これまで基幹、メトロ、アクセス系といった数km以上の比較的長い距離について光ファイバ網が展開されてきた。今後はさらに、伝送装置間(数m〜数百m)或いは装置内(数cm〜数十cm)といった極めて近距離についても、大容量データを遅延なく処理するため、信号配線を光化することが有効である。
【0003】
機器間/内の光配線化に関して、例えばルータ/スイッチなどの伝送装置では、イーサなど外部から光ファイバを通して伝送された高周波信号をラインカードと呼ばれる回路ボードに入力する。このラインカードは1枚のバックプレーンに対して数枚で構成されており、各ラインカードへの入力信号はさらにバックプレーンを介してスイッチカードと呼ばれる回路ボードに集められ、スイッチカード内のLSIにて処理した後、再度バックプレーンを介して各ラインカードに出力している。ここで、現状の装置では各ラインカードから現状600Gbit/s以上の信号がバックプレーンを介してスイッチカードに集まる。これを現状の電気配線で伝送するには、伝播損失の関係で配線1本あたり1〜6Gbit/s程度に分割する必要があるため、100本以上の配線数が必要となる。
【0004】
さらに、これら高周波線路に対して波形成形回路や、反射、或いは配線間クロストークの対策が必要である。今後、さらにシステムの大容量化が進み、Tbit/s以上の情報を処理する装置になると、従来の電気配線では配線本数やクロストーク対策等の課題がますます深刻となってくる。これに対し、装置内ラインカード〜バックプレーン〜スイッチカードのボード間、さらにはボード内チップ間の信号伝送線路を光化することによって、25Gbps以上の高周波信号を低損失で伝播可能となるため、配線本数が少なくすむことと、高周波特性として、光は電磁界の影響を受けないため狭ピッチ化しても線路間の相互作用が原因として生じる雑音ならびにクロストークは発生しない。また、光の反射、損失に関しても周波数依存性がなく制御が容易であるといった特長があり、上記の対策が必要無くなるため、装置内の信号伝送に光化が有望である。また、上記ルータ/スイッチの他にも、ビデオカメラなどの映像機器やPC、携帯電話などの民生機器においても、今後画像高精細化にあたりモニタと端末間での映像信号伝送の高速・大容量化が求められるとともに、従来の電気配線では信号遅延、ノイズ対策等の課題が顕著となるため、信号伝送線路の光化が有効である。
【0005】
そこで、通信の光化技術として、近年光インターコネクション技術が注目されている。光インターコネクションを実現し、機器間/内に適用するためには、安価な作製手段で性能面、小型・集積化、および部品実装性に優れる光モジュール、回路が必要となる。このような高速光インターコネクションモジュール向けの光源としては、垂直共振器型表面出射レーザ(Vertical Cavity Surface Emitting Laser: VCSEL)や、基板面内方向に共振器が構成され、かつ共振器の主出射光が入射する位置にテーパーミラーが配置されているか、又は基板面内方向に共振器の一部のみが構成され、かつ前記基板面上の共振器内にテーパーミラーが配置されている光素子などが提案されている。後述の、テーパーミラーにより、主たる信号光を基板表面方向に出射するレーザは、高温での高出力動作、高速動作や、レンズ集積による結合損の低減などさまざまなメリットがあり、近年では、[非特許文献1]に開示されるように、85℃、25Gbps動作が報告されている。
【0006】
このテーパーミラー集積表面出射型レーザを実際に光モジュールに適用する際には、如何に高速電気信号を損失無く供給するかが、重要な課題となる。また、実際の光モジュールには、高速電気信号を生成する駆動回路、高速電気信号を光素子に供給するための電気配線、電気配線が形成された基板、あるいは、光素子から出射される光の一部を受光し、光素子の適切な駆動条件をフィードバックするためのモニタ機能を備えた受光素子など、多くの構成要素がある。近年の光モジュールには、小型、低消費電力が強く求められており、そのためには、前述した複数の構成要素をモジュール内に如何にコンパクトに実装するかが重要な課題である。
【0007】
そこで、高速、高密度として、光伝送路をアレイに並べる方式が開発されている。そのため、光素子もアレイに効率良く並べる方法として、特許文献1のような用法が開示されているが、素子の電極間の接続が配線でされているため、寄生のインダクタンス成分が付加されてしまい、高周波特性の劣化原因となってしまう。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2007-294725 “半導体複合装置、LEDヘッド、及び画像形成装置”
【非特許文献】
【0009】
【非特許文献1】”Uncooled 25-Gb/s 2-km Transmission of a 1.3-μm Surface Emitting Laser” K. Adachi et al., 22nd IEEE International Semiconductor Laser Conference, (ISLC2010), TuC5
【発明の概要】
【発明が解決しようとする課題】
【0010】
図14に、従来のアレイ光素子の電極構造を示す。光軸が揃うように光素子を並べアレイ光素子10を構成する。各光素子にはp電極11とn電極12が配置され、光出射方向が揃うように同じ電極配置で並べる。光インターコネクションにおいては高密度化が求められており、アレイ光素子の間隔は、一般的に使用されるアレイ光ファイバのコア間隔である250μmに並べる。そのため、発光素子においての個々の幅を250μmにする必要がある。しかし、セラミック等の実装基板を用いた場合は、ビアを設けるためには、ビア径:100μm、周囲の電極として片側50μmの合せて200μm以上のスペースが必要である。
【0011】
図15に、従来のアレイ光素子および周辺実装図を示す。アレイ光素子10と駆動回路16が高周波線路18で電気的に接続され、発光素子の光出射方向には高効率に光結合された光伝送媒体17が配置されている。発光素子を250μm間隔で並べてしまうと、高周波線路の線路インピーダンスを保ちつつ、光素子近傍にビア13を配置することは困難であった。そのため、GNDまで距離が長くなるため、特に25Gbps等高周波においては寄生インダクタンス成分が付加されてしまい、高周波特性が劣化する問題があった。
【0012】
さらに、光素子の発熱を逃がす経路も長くなってしまい、熱が逃げにくく、光素子周辺の環境温度を上昇させ、発光素子の出力強度が劣化する等の問題があった。
【0013】
このような問題は、高周波特性を向上させるビアをアレイ素子近傍に設けるなど、基板は光素子の電極、配線、ビアなどのレイアウト自由度が上がれば改善される。
【0014】
本発明の目的は、素子のレイアウト設計自由度を上げることある。
【課題を解決するための手段】
【0015】
上記課題を解決するために、本発明者らは、同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、隣接する第1光素子と第2光素子を鏡像配置とした。
【0016】
このように、隣接した第1光素子と第2光素子とを鏡像配置すると、第1光素子と第2光素子の同極性(プラス、マイナス、グランド)の電極が隣接することになるので、同極性の電極間のピッチを狭めたり、一体化するなどが可能になる。また、光素子が搭載される基板側の配線、電極やビアのレイアウト自由度が向上する。
【0017】
たとえば、光素子として光軸に対して非対称に電極を配置する発光レーザダイオード素子を用い、近接チャンネルの同電位電極との共通化を行った場合を考える。通常、発光素子1個に対して一組以上のp電極、n電極が存在する。そこで、2n―1番目と2n番目(n:自然数)の電極構造を鏡面配置とすることで、隣接する光素子のp電極同士、n電極同士が近接配置となる。さらに、アレイ光素子を実装する基板においては、アノード駆動の場合はn電極、カソード駆動の場合はp電極側の電極パターンを共通化することも可能となる。これらの共通化した電極を用いる場合、素子サイズや素子間隔を変えていないにもかかわらず、電極の面積と幅を増加させたことになる。したがって、同電位の電極であれば、セラミック基板側の電極直下にビアを配置することが可能となる。その結果、高周波、放熱に優れた光アレイ素子実装が可能となる。
【発明の効果】
【0018】
本発明によれば、光モジュールのレイアウト設計自由度を上げることができる。
【図面の簡単な説明】
【0019】
【図1】実施例1のアレイ光素子の電極パターン上面図である。
【図2A】実施例1のアレイ光モジュールの上面図である。
【図2B】実施例1のアレイ光モジュールのA−A’断面図である。
【図2C】実施例1のアレイ光モジュールのB−B’断面図である。
【図3】実施例2のアレイ光素子の電極構造上面図である。
【図4A】実施例3の面発光型アレイ光モジュール構造である。
【図4B】実施例3の面発光型アレイ光モジュールの上面図である。
【図4C】実施例3のアレイ光モジュールのC−C’断面図である。
【図5A】実施例4の面発光型アレイ光モジュール構造である。
【図5B】実施例4の面発光型アレイ光モジュールの上面図である。
【図5C】実施例4の面発光型アレイ光モジュールの実装図である。
【図5D】実施例4の面発光型アレイ光モジュールの断面図である。
【図5E】実施例4の面発光型アレイ光モジュールの実装図である。
【図6】実施例5の面発光型アレイ光素子バー電極パターン図である。
【図7A】実施例5の面発光型アレイ光素子電極パターン図である。
【図7B】実施例5の面発光型アレイ光素子電極パターン図である。
【図8A】実施例5の面発光型アレイ光素子実装図である。
【図8B】実施例5の面発光型アレイ光素子実装図である。
【図9】実施例6の面発光型アレイ光素子電極パターン図である。
【図10】実施例7の面発光型アレイ光素子電極パターン図である。
【図11】実施例8の面発光型アレイ光素子電極パターン図である。
【図12】実施例9の面発光型アレイ光素子電極パターン図である。
【図13A】実施例10の変調器集積型アレイ光素子電極パターン図である。
【図13B】実施例10の端面出射変調器集積型アレイを実装した実装断面図である。
【図14】従来のアレイ光素子電極パターン図である。
【図15】従来のアレイ光素子実装光モジュール上面図である。
【発明を実施するための形態】
【0020】
以下に、図面を用いて、実施の形態を詳細に述べる。
【実施例1】
【0021】
実施例1のアレイ光素子を有する光モジュールについて説明する。図1は4チャンネルアレイ光素子の電極構造の模式図を示す。光素子として直接変調方式の発光素子を一列に4個並列に並んだものを用いている。各発光素子は同じ向きに光出射するように光出射方向と法線方向にp電極11とn電極12とが並んでいる。また、各光素子は光出射方向が揃うように並べて集積する。各光素子の光出射距離間隔を250μmとする。このアレイ光素子は、光素子が並んだ方向に光軸に対して非対称に電極が並べる。そして、2n−1番目の素子と2n番目の素子の電極パターンを鏡面配置とする。そのため、p電極11−(2n−1)とp電極11−(2n)、n電極12−(2n)とn電極12−(2n+1)が直近に隣接配置される構造となる。同極性の電位が供給される電極の近接配置により、ノイズ対策として機能する。
【0022】
図2Aにアレイ光素子10を実装した光モジュールの上面図を示す。アレイ光素子10の光が出射する方向(光出射方向)には、光結合された光ファイバ、光導波路等のアレイ光伝送媒体17が配置して、反対側には駆動回路16を配置する。この駆動回路16とアレイ光素子10は高周波線路18で電気的に接続する。高周波線路18に、隣接チャンネルとのクロストークを低減するため、隣接チャンネルの高周波線路との間にグランド(GND)パターンを設けたコプレーナ線路を用いる。また、特にアレイの各チャンネルの伝送速度が25Gbps以上と高速となると、ボンディングワイヤを用いた実装では、ワイヤが寄生インダクタンスとなり、高周波伝送線路に不連続点を生じてしまい、高周波特性劣化させてしまう。その上、ワイヤがアンテナとなってしまい、隣接チャンネルのワイヤと結合してクロストーク量を増大させてしてしまう等の問題があるため、光素子10、駆動回路16はフリップチップ実装でサブ基板15に搭載する。
【0023】
このとき、アレイ光素子10をカソード駆動させるため、n電極に信号を入力して光変調を行う。そのため、n電極には各々個別の信号線が入力するが、p電極11−(2n−1)とp電極11−(2n)およびp電極11−(2n+1)とp電極11−(2n+2)は接続されるサブ基板15上の電極パターンで素子直下の電極において電気的に接続し共通化(一体化)する。電極を共通化することにより、アレイ光素子に接続する配線本数を減らすことができ高密度化が可能となる。さらに、電極共通化したことで、2本分の幅が利用可能になり、電極パターンの下にビアを配置することが可能となる。サブ基板15の材質にセラミックを用いた場合、一般的にビアを設けるためには電極幅を200μm以上にする必要があるため、単体の光素子を並列に並べた構造では光出射間隔が250μmでは大部分をGNDパターンが占めてしまうことになり、自由な高周波線路を形成することが困難となる。しかし、本実施例では、隣接チャンネルと電極パターンを鏡像配置としたことで、サブ基板15の電極共通化が可能となる。サブ基板15の電極共通化とともに、素子直下のサブ基板15の電極下にビア13を設ける。このビアは、GNDプレーンに接続することで、GNDまでの寄生インダクタンス成分を低減させることが可能で、高周波まで良好な特性を得ることが可能になっている。さらに、サブ基板15の電極直下にビアが配置されることで、放熱効果が期待でき高温時においても良好な動作が可能となった。
【0024】
図2Bに光モジュールのA−A’方向の断面構造の模式図を示す。サブ基板15の光素子電極と接続する部分には、予めAuSn半田14を設けておき、ヒータの上にサブ基板15を置いて、アレイ光素子10を位置合せ行う。その後、AuSn半田周辺の環境を窒素雰囲気としてヒータ温度を300℃以上に上昇させAuSn半田14を融解し、アレイ光素子10とサブ基板15を電気的に接続する。つまり、フリップチップ実装を行う。このとき、サブ基板15上のパターンにはAuSn半田14が濡れ広がらないように半田ダム(図示せず)を設けておく。半田ダムを設けたことで、AuSn半田14がドーム状に盛り上がり、p電極11、n電極12が数μmの程度の高さバラツキがあった場合においてAuSn半田14で誤差を吸収することができる。アレイ光素子10実装後、サブ基板15上の駆動回路16を搭載される位置に半田を設け、駆動回路16の実装を行う。このとき、アレイ光素子10を固定したAuSn半田14は融解しない200℃前後で融解する半田を使用する。つまり、温度階層をつける。AuSnによる実装同様、半田が濡れ広がらないようにサブ基板15の電極周辺には半田ダムを設けておくことで、セルフアラインで簡単に所望の位置に調整する。
【0025】
図2に、光モジュールのB−B’方向の断面構造の模式図を示す。アレイ光素子10と光伝送媒体17を高効率で結合するために、アレイ光素子10をサブ基板15の端部に配置し光伝送媒体17近接配置させることで高効率な光結合が行われるようにする。
【実施例2】
【0026】
実施例2のアレイ光素子を有する光モジュールについて説明する。図3にアレイ光素子の電極構造を示す。アレイ光素子の出射方向を揃え、その出射間隔を250μmとする。通常、直接変調方式の発光素子は1個のダイオードであるため、光を発光する活性層に一組のp電極11とn電極12が必要であり、4チャンネルアレイ光素子の場合は4組の電極が必要である。また、一般的に光アクティブ素子はアノード駆動の場合はp電極、カソード駆動の場合はn電極に、変調信号を入力し他方はGNDに接続する。そのため、GNDに接続される方の電極を、隣接チャンネルの電極と共通化(一体化)して電極の数を減らす。そうすることで、光素子までの配線本数を減らすことが可能となり、高密度実装が可能となる。本素子を実施例1と同様にサブ基板15に実装し、駆動回路を搭載してアレイ光モジュールを構成する。
【実施例3】
【0027】
第3実施例について説明する。図4A(a)に面発光型アレイ光モジュールの断面構造図、(b)に面発光型アレイ光モジュールの上面図(裏面の電極パターンは透過して図示)を示す。
【0028】
光素子を端面発光のアレイ光素子10とする。この発光素子と同一基板に反射ミラー21と半導体レンズ19を形成する。反射ミラーは、電極11、12の同一平面上に形成し、半導体レンズ19は裏面に形成する。電極11、12に電界を印加して活性層23から出射された光は半導体基板22内を伝播する。その光は、反射ミラー21にて光路を90°曲げられ、裏面の半導体レンズ19に入射され、光を絞りながら半導体基板22から出射する。この面出射型光素子を250μm間隔で並べ、面出射型アレイ光素子20を形成する。また、光素子をアレイに並べるときに、隣接チャンネルの光発光素子とはp電極11とn電極12の配置が反転するように配置する。この結果、隣接チャンネルとp電極11同士、n電極12同士が近接配置されるようになる。このとき、アノード駆動の場合はp電極、カソード駆動の場合はn電極に、変調信号を入力し他方はグランド電位GNDにするため、GNDに接続される方の電極を、隣接チャンネルの電極と共通にして電極の数を減らしても問題はない。
【0029】
図4Bに、面発光型アレイ光素子20を実装した光モジュールの上面図を示す。面発光型アレイ光素子20の電極側に駆動回路16を配置し、駆動回路16と面発光型アレイ光素子20を、高周波線路18で電気的に接続する。特に、隣接チャンネルとのクロストークを考慮してコプレーナ線路を用いているが、マイクロストリップ等の高周波線路を用いてもよい。サブ基板15に、面発光型アレイ光素子20、AuSn半田14でフリップチップ実装する。また、サブ基板15において面発光型アレイ光素子20のGNDに接続される電極(変調信号を入力しない電極側)を隣接チャンネルの電極と共通化して素子直下のGND電極の幅を広げる。この広げた電極位置にビアを配置して、GNDまでの電気的距離を短くする。この結果により、素子の位置での放熱性が改善され良好な高周波特性が得られる。
【0030】
図4Cにアレイ光モジュールのC−C’断面図である。フリップチップで実装しているため、サブ基板とは反対の面に半導体レンズ19が位置し、そこから光が出射される。端面発光型のアレイ光素子を用いた場合、活性層23がサブ基板15から高さ<20μm以下と低かったため、光伝送媒体17のコア部分と高さが合わず、基板の端面にした配置することが出来なかった。そのため、基板の端面までは、電気配線で基板内を引き回す必要があり、信号の劣化、他チャンネルとのクロストーク等の問題があった。しかし、面発光側アレイ光素子20を用いることで、基板の端部でない平面の場所においても光素子を配置し、光伝送媒体17と高効率で結合することが可能となり、基板内の電気配線長を短くすることができ、低損失で大容量のデータ伝送が可能となる。
【実施例4】
【0031】
実施例4について説明する。図5Aに電界吸収型(electronic absorption:EA)変調器一体集積型面出射型の光素子構造の断面図を示す。光を発光するレーザ部と透過量を変化させる変調器部の2ブロックから構成される。そのため、直接変調用に比べ、構造は複雑となるが、高周波特性に優れ、長伝送距離の分野で用いられている。レーザ部の活性層23からの出射光を24の変調器25部分に入射する。変調器に入射された光は変調器電極25に印加する電圧で光透過量が変更され、振幅変調した光変調信号を生成する。変調された信号は反射ミラーで光路を90°曲げ、半導体レンズ19より光を出射する。
【0032】
図5B(a)にEA変調器集積型面出射型アレイ光素子の電極構造、(b)にEA変調器集積型面出射型アレイ光素子の裏面構造示す。レーザ部のp電極11、変調器部のp電極25、n電極12から構成され、レーザ部と変調器部のn側は素子の電極で共通化されている。さらに、隣接チャンネルの電極構造とは光軸に対して線対称な電極配置となっており隣接チャンネルのn電極を共通化する。さらに、光の出射間隔は250μmとしている。また、光の出射位置には図5(b)に示すように、半導体レンズ19を配置し出射される光を絞る構造と光結合のトレランスを広げている。
【0033】
図5Cにサブ基板15の電極パターンと周辺構造、図5Dに断面図を示す。EA変調器集積型面出射型アレイ光素子26の周囲には、レーザ駆動回路28と変調信号用の駆動回路16、終端抵抗27が配置されている。レーザ駆動回路28からは、DC電流を印加してレーザを駆動し発光させる。変調信号用の駆動回路16からは、25Gbps以上の高速信号が入力される。そのため、駆動回路16とアレイ光素子27の変調器部分の電極25は高周波線路18で接続される。また、高周波線路のインピーダンス、終端抵抗の整合が取れていないと、信号が光素子変調器部分に入力されない。しかし、変調器部分は容量成分であり、ハイインピーダンスである。そこで、高効率で信号を入力するため、アレイ光素子27近傍に変調器とは並列に終端抵抗27を配置する。また、高インピーダンス線路29を設けインダクタンス成分を付加して共振にさせることでピーキングを持たせ広帯域化図る。また、隣接チャンネルのn電極と共通化されている部分と接続する部分のサブ基板15側の電極部分にはビア13を設け、良好は高周波特性でかつ高温動作可能な変調器集積型アレイ光モジュールを提供する。さらに、アレイの光素子では全ての終端抵抗27を光素子の外側に引出すことが困難であるため、変調器部分とレーザ部分の電気の電極が分断されている部分にハイインピーダンス線路を通過させ、薄膜プロセスで作製した終端抵抗をアレイ光素子のn電極が接続されるサブ基板パターンを接続する。また、図5Eに示すように、レーザ駆動部分については直流成分であるため共通化にして印加しても問題ない。
【実施例5】
【0034】
ここで、本実施例では4チップアレイの光モジュールを作製する場合について説明する。図6は、ウェハから切り出した状態のアレイ光素子のチップバーの模式図を示す。切り出したバーの状態では250μm間隔で、複数の光素子が並んでいる。この状態で、電極にプローブして動作確認を行い、チップ選別を行う。その中で、4チャンネルが動作する場所毎にへき開して光アレイ素子をチップ化する。その場合、各光素子の電極配置が等しい場合は、どこの位置でへき開しても、4チップアレイ光素子の電極配置は常に等しい。しかし、本発明のように2チップを1組としている配置においては、へき開する位置によって、図7A、図7Bのように異なった電極のパターンの4チップアレイ光素子となってしまう。そのため、常に同じパターンでへき開する場合は、平常動作している光素子を捨ててしまうことになる可能性がある。そこで、図7A、図7Bのどちらの電極配置のチップでも対応きるように、サブ基板15にはアレイ光素子の素子数以上の電極構造を設ける。そうすると、図8A、図8Bに示すように、どちらの電極パターンが来てもアレイ光素子を搭載することが可能となる。つまり、通信チャネルよりも多い素子分の実装用電極を備えている。
【0035】
光素子26A、26Bをサブ基板に搭載後を、駆動できる素子位置の高周波線路18と位置調整してレーザ駆動回路28、変調器駆動回路16をサブ基板に搭載する。高周波部分はインピーダンスの不連続の反射等による帯域劣化等の特性劣化の原因となるためフリップチップで固定する。その他の制御信号等の低速な信号やバイアス電圧などは、ワイヤ30で電気的に接続する。この結果、正常に駆動する光素子を無駄にせずにアレイ光素子チップの歩留り向上を図る。
【実施例6】
【0036】
図9に変調器一体集積型アレイ光素子26の電極配置の一例を示す。チップをへき開しやすいように、隣接光素子とn電極配置は近接させるが、素子上では電極を共通化しない。しかし、良好な高周波特性、放熱特性を得るために、実装するサブ基板15側のn電極を共通化して、素子の直下にビアを配置する。
【実施例7】
【0037】
図10に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。このとき、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。変調器に良好な高周波特性を得るためには終端抵抗27が必要になる。そこで、今までは、サブ基板15側に終端抵抗を配置する実施例について説明してきたが、アレイ光素子基板22上に薄膜抵抗やメサ抵抗により形成する。レーザ側の電極と変調器側の電極の狭い範囲を通して配線を引き回していたため、実装位置ズレにより他の電極と短絡する危険があった。しかし、素子に終端抵抗27を設けることで、レーザ電極、変調器電極と同一プロセスで形成することが可能となるため周辺電極パターンとの相対位置精度が高精度となる。そのため、実装で搭載位置がズレたり、AuSn半田14が周囲に流れた場合においても、周囲電極と短絡する危険性が大きく改善される。
【実施例8】
【0038】
図11に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。これまで説明してきたアレイ光素子26の変調器電極25は反射ミラー21の溝に沿った配線であった。そのため、段差等において断線等の問題が発生する要因となる。そこで、反射ミラーに配線しないように、変調器電極位置を変調器の脇に配置する。この結果、素子上の電極配線が短くなるため、素子側での配線を無視することができる。つまり、サブ基板15の変調器電極位置の波形が変調器に印加されている直接の波形となるため、実測にて、変調器への入力信号が分るため、解析等を行いやすくなる。
【実施例9】
【0039】
図12に変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時。高周波線路のチャンネル間隔が狭くなってしまう問題が発生する。そこで、面出射の光の出射位置は変化しないようにして、レーザ部と変調器部の構造を反対にして配置する。これにより、光の出射間隔は250μmのままであるが、高周波線路は500μm間隔まで広げることが可能となり、チャンネル間のクロストーク低減が可能となり、高密度実装が可能となる。
【実施例10】
【0040】
図13Aに変調器一体集積型アレイ光素子26の電極配置の一例を示す。電極は、隣接する光素子の電極とはn電極同士、p電極同士が近接配置となるように配置する。この時、電極は素子で共通化されても、サブ基板15側で共通化されても効果は変わらない。これまで、変調器集積型は、面出射型について説明してきたが、端面発光型についても本発明にて同様の効果を得ることができる。図13Bに端面型の実装図面の断面図を示す。端面出射型は、光出射方向に変調器用駆動回路16は配置されるため光伝送媒体との結合が困難である。そこで、多層基板を用いて、サブ基板に段差を設け、駆動回路16を光素子26よりも低い位置に配置する。この時、高周波線路18にハイインピーダンス線路としてビア13を用いることも可能である。
【符号の説明】
【0041】
10・・・アレイ光素子
11・・・光素子p電極
12・・・光素子n電極
13・・・ビア
14・・・AuSn半田
15・・・サブ基板
16・・・駆動回路
17・・・光伝送媒体
18・・・高周波線路
19・・・半導体レンズ
20・・・面出射型アレイ光素子
21・・・反射ミラー
22・・・半導体
23・・・活性層
24・・・変調器
25・・・変調器電極
26・・・変調器一体集積した面出射型アレイ光素子
27・・・終端抵抗
28・・・レーザ駆動回路
29・・・ハイインピーダンス線路
30・・・ワイヤ
31・・・多層基板
【特許請求の範囲】
【請求項1】
同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、
前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、
前記複数の光素子を構成し、隣接する第1光素子と第2光素子が鏡像配置されていることを特徴とする光モジュール。
【請求項2】
請求項1において、
前記複数の光素子は、前記第1電極と前記第2電極が光出射の光軸を軸にして非対称になっていることを特徴とする光モジュール。
【請求項3】
請求項2において、
前記複数の光素子は、隣接する光素子の第1電極同士または第2電極同士が一体となり第3電極を構成していることを特徴とする光モジュール。
【請求項4】
請求項1において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第4電極を備え、
前記第4電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【請求項5】
請求項4において、
前記基板は、前記第4電極の直下にビアが配置されていることを特徴とする光モジュール。
【請求項6】
請求項1において、
前記搭載は、フリップチップ実装によりなされていることを特徴とする光モジュール。
【請求項7】
請求項1において、
前記光素子は光変調素子であり、
前記第1電極は、光変調素子の電極であることを特徴とする光モジュール。
【請求項8】
請求項7において、
前記光変調素子は、直接変調レーザまたは変調器集積レーザであることを特徴とする光モジュール。
【請求項9】
請求項3において、
前記第3電極に接続された、素子数と同数の抵抗が配置されていることを特徴とするアレイ光モジュール。
【請求項10】
請求項1において、
前記光素子を搭載する基板を備え、
前記基板は、通信チャンネル数よりも多い素子数分の電極を有することを特徴とする光モジュール。
【請求項11】
請求項3において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第4電極を備え、
前記第4電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【請求項1】
同じ向きに光出射するように複数の光素子がアレイ状に並べられた状態で集積された光素子アレイを備えた光モジュールにおいて、
前記複数の光素子のそれぞれは、前記光素子が並んだ方向に第1電極と第2電極とを備え、
前記複数の光素子を構成し、隣接する第1光素子と第2光素子が鏡像配置されていることを特徴とする光モジュール。
【請求項2】
請求項1において、
前記複数の光素子は、前記第1電極と前記第2電極が光出射の光軸を軸にして非対称になっていることを特徴とする光モジュール。
【請求項3】
請求項2において、
前記複数の光素子は、隣接する光素子の第1電極同士または第2電極同士が一体となり第3電極を構成していることを特徴とする光モジュール。
【請求項4】
請求項1において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第4電極を備え、
前記第4電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【請求項5】
請求項4において、
前記基板は、前記第4電極の直下にビアが配置されていることを特徴とする光モジュール。
【請求項6】
請求項1において、
前記搭載は、フリップチップ実装によりなされていることを特徴とする光モジュール。
【請求項7】
請求項1において、
前記光素子は光変調素子であり、
前記第1電極は、光変調素子の電極であることを特徴とする光モジュール。
【請求項8】
請求項7において、
前記光変調素子は、直接変調レーザまたは変調器集積レーザであることを特徴とする光モジュール。
【請求項9】
請求項3において、
前記第3電極に接続された、素子数と同数の抵抗が配置されていることを特徴とするアレイ光モジュール。
【請求項10】
請求項1において、
前記光素子を搭載する基板を備え、
前記基板は、通信チャンネル数よりも多い素子数分の電極を有することを特徴とする光モジュール。
【請求項11】
請求項3において、
前記光素子アレイが搭載された基板を備え、
前記基板は、第4電極を備え、
前記第4電極に、前記第1光素子の第1電極と前記第2光素子の第2電極が搭載されていることを特徴とする光モジュール。
【図1】
【図2A】
【図2B】
【図2C】
【図3】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図2A】
【図2B】
【図2C】
【図3】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【公開番号】特開2013−8887(P2013−8887A)
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願番号】特願2011−141389(P2011−141389)
【出願日】平成23年6月27日(2011.6.27)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願日】平成23年6月27日(2011.6.27)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
[ Back to top ]