半導体素子、および半導体素子の製造方法
【課題】高移動度と高耐圧を両立し、かつ大電流動作が可能なIII族窒化物半導体を用い
た半導体素子を提供する。
【解決手段】半導体素子は、III族窒化物系化合物半導体からなり、シートキャリア密度
が、１×１０１２ｃｍ−２以上５×１０１３ｃｍ−２以下である半導体動作層と、前記半
導体動作層上に形成された第1の電極及び第２の電極とを備え、前記半導体動作層におけ
る転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下であることを特徴とする
。
た半導体素子を提供する。
【解決手段】半導体素子は、III族窒化物系化合物半導体からなり、シートキャリア密度
が、１×１０１２ｃｍ−２以上５×１０１３ｃｍ−２以下である半導体動作層と、前記半
導体動作層上に形成された第1の電極及び第２の電極とを備え、前記半導体動作層におけ
る転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下であることを特徴とする
。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる
III族窒化物系化合物半導体からなる半導体素子、および半導体素子の製造方法に関する
ものである。
【背景技術】
【０００２】
III族窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破
壊電圧（耐圧）、電子移動度、及び熱伝導度を持つため、大電力用途、高周波用途、ある
いは高温環境用途の半導体デバイスの材料として非常に有用である。例えば、ＡｌＧａＮ
／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｔｏｒ）は、ピエゾ効果による分極に起因して、界面に２次元電子ガ
スが発生する。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、低
いオン抵抗、および高速なスイッチング特性を備えたパワースイッチング素子としての応
用が期待されている。
【０００３】
III族窒化物を用いたＦＥＴとしては、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが広く研究され
ているが、しきい値電圧が＋１Ｖ程度と低かった。また、同様に研究されているＭＯＳ型
ＦＥＴに関しては、移動度が高いデバイスや耐圧が１０００Ｖ近いデバイスなどが報告さ
れているが、高移動度と高耐圧を両立したデバイスはいまだ実現していない。
【０００４】
すなわち、ＦＥＴやダイオードにおいて、キャリアが移動するドリフト層や電界緩和層
は、ＯＦＦ時にはできるだけ高抵抗であり、ＯＮ時にはできるだけ低抵抗であることが求
められるというトレードオフの関係にある。そのため、ドリフト層や電界緩和層の抵抗を
下げるには、ＯＦＦ時に動作に直接関係しないキャリア移動度を高くすることが求められ
る。
【０００５】
特許文献１は、III族窒化物を用いたＭＯＳ型の電界効果型トランジスタにおいて、ド
レイン側のコンタクト領域に隣接して形成された電界緩和領域（リサーフ領域）のシート
キャリア濃度を１×１０１２ｃｍ−２以上、５×１０１３ｃｍ−２以下の範囲内に設定す
ることによって、高耐圧かつ大電流のノーマリオフ型の電界効果型トランジスタを実現で
きることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３１１３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１には、リサーフ領域のシートキャリア密度を適切な範囲に設定
することによって、高い耐圧を備えたノーマリオフ型のトランジスタを実現できることが
記載されているものの、高移動度と高耐圧を両立したデバイスはいまだ実現されていない
。単結晶半導体における移動度は、シートキャリア密度と反比例の関係にあるため、移動
度とシートキャリア密度を独立に制御することが出来なかったためである。
【０００８】
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、高移動度と
高耐圧を両立し、かつ大電流動作が可能なIII族窒化物半導体を用いた半導体素子を提供
することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するにあたり、発明者は、ＧａＮに代表されるIII族窒化物系化合物半
導体は転位密度が高いため、多結晶とみなして扱うことが適切であると考えた。すなわち
、多結晶の半導体の場合、移動度はシートキャリア密度の他、転位密度、不純物密度にも
依存する。このため、オン抵抗及び耐圧を考慮して不純物密度及びシートキャリア密度を
決定した場合でも、転位密度を所定の値に制御することで、高い移動度を有するIII族窒
化物系化合物半導体が得られることを見出したのである。
【００１０】
本発明の第一の態様に係る半導体素子は、III族窒化物系化合物半導体からなり、シー
トキャリア密度が１×１０１２ｃｍ−２以上５×１０１３ｃｍ−２以下である半導体動作
層と、前記半導体動作層上に形成された第1の電極及び第２の電極とを備え、前記半導体
動作層における転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下であること
を特徴とする。
【００１１】
また、本発明の別の態様は、上記の半導体素子において、前記III族窒化物系化合物半
導体が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）か
らなることを特徴とする。
【００１２】
また、本発明の別の態様は、上記の半導体素子において、前記第１の電極がショットキ
ー電極であり、前記第２の電極がオーミック電極であることを特徴とする。
【００１３】
また、本発明の別の態様は、上記の半導体素子において、前記第１の電極がソース電極
であり、前記第２の電極がドレイン電極であり、前記半導体動作層上であって、前記ソー
ス電極と前記ドレイン電極の間に形成された絶縁膜と、前記絶縁膜上に形成されたゲート
電極とを更に備えることを特徴とする。
【００１４】
また、本発明の第三の態様に係る半導体素子の製造方法は、基板上にIII族窒化物系化
合物半導体からなり、シートキャリア密度が１×１０１２ｃｍ−２以上５×１０１３ｃｍ
−２以下である半導体動作層を形成する工程と、前記半導体動作層上に第1の電極及び第
２の電極を形成する工程とを備え、前記半導体動作層を形成する工程は、その上に形成さ
れる層の転位密度を１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下にする転位低減層
を形成する工程を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、高移動度と高耐圧を両立し、かつ大電流動作が可能なIII族窒化物系
化合物半導体からなる半導体素子を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第一の実施の形態に係る半導体素子１００の模式的な断面図である。
【図２】本発明の第一の実施の形態に係る半導体素子１００における電界緩和領域のシートキャリア密度とキャリアの移動度との関係を示すグラフである。
【図３】本発明の第一の実施形態に係る半導体素子１００の製造方法を示す模式的な断面図である。
【図４】本発明の第一の実施形態に係る半導体素子１００の製造方法を示す模式的な断面図である。
【図５】転位低減層を形成する工程を示す模式的な断面図である。
【図６】転位低減層における貫通転位の屈曲状態を示す模式的な断面図である。
【図７】本発明の第二の実施の形態に係る半導体素子２００の模式的な断面図である。
【図８】本発明の第三の実施の形態に係る半導体素子３００の模式的な断面図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明に係る半導体素子の実施の形態を詳細に説明する。なお
、この実施の形態によりこの発明が限定されるものではない。
【００１８】
図１は、本発明の第一の実施の形態に係る半導体素子１００の模式的な断面図である。
図１に示すように、半導体素子１００は、基板１０上にバッファ層１５を介してIII族窒
化物系化合物半導体からなる半導体動作層２０を備えている。更に、半導体素子１００は
、半導体動作層２０上に所定の間隔をおいてソース電極３１、ドレイン電極３３を備え、
ソース電極３１とドレイン電極３３の間に、絶縁膜４０を介してゲート電極３５を備える
ことによって構成されている。すなわち、半導体素子１００は、いわゆるＭＯＳ型のＦＥ
Ｔである。
【００１９】
半導体動作層２０は、ｐ型（例えば、アクセプタ濃度は１×１０１５ｃｍ−３以上、５
×１０１７ｃｍ−３以下）またはアンドープの窒化ガリウム（ＧａＮ）であり、ソース電
極３１およびドレイン電極３３が形成される部分の表面にｎ＋型（例えば、ドナー濃度は
１×１０１９ｃｍ−３以上、１×１０２１ｃｍ−３以下）のＧａＮからなるコンタクト領
域２１ｓ、２１ｄをそれぞれ備えている。また、ドレイン電極３３側のコンタクト領域２
１ｄに隣接してｎ−型のＧａＮからなる電界緩和領域２３を備えている。
【００２０】
電界緩和領域２３は、半導体層２０において、ゲート電極３５およびドレイン電極３３
が形成される部分の間（ゲート−ドレイン間）に形成される。ここで、ソース電極３１お
よびドレイン電極３３は、いずれもオーミック電極である。
【００２１】
電界緩和領域２３とソース電極３１側のコンタクト領域２１ｓとは、所定の間隔をおい
て形成されている。この電界緩和領域２３とソース電極３１側のコンタクト領域２１ｓの
間の領域は、チャネル領域２０ｃとなる。このチャネル領域２０ｃに対応した半導体動作
層２０上には、絶縁膜４０を介してゲート電極３５が形成されており、ゲート電極３５に
順方向のバイアス（＋数Ｖ）が印加されることによってチャネル領域２０ｃに負のキャリ
アである電子が集中して（図示しない）チャネルが形成される。これにより、ソース電極
３１、ソース電極３１側のコンタクト領域２１ｓ、チャネル、電界緩和領域２３、ドレイ
ン電極３３側のコンタクト領域２１ｄ、ドレイン電極３３の順に電子の通る電流経路が形
成される。
【００２２】
このとき、電界緩和領域２３は、隣接するドレイン電極３３側のコンタクト領域２１ｄ
よりもキャリア濃度が小さくなるように形成されている。これにより、ソース電極３１−
ドレイン電極３３間に高い電圧が印加されても、半導体動作層２０内の電流経路において
、チャネルと電界緩和領域２３との間、および電界緩和領域２３とドレイン電極側のコン
タクト領域２１ｄとの間に電界が分散され、絶縁破壊の発生を抑制することができる。
【００２３】
ここで、電界緩和領域２３のシートキャリア密度は、１×１０１２ｃｍ−２以上、５×
１０１３ｃｍ−２以下とすることが好ましい。シートキャリア密度が１×１０１２ｃｍ−
２よりも小さい場合、ドレイン電極３３のゲート電極３５側端部に電界が集中し、この部
分で絶縁破壊を起しやすくなるため好ましくない。また、シートキャリア密度が５×１０
１３ｃｍ−２よりも大きい場合、ゲート電極３５のドレイン電極３３側端部に電界が集中
し、この部分で絶縁破壊を起しやすくなるため、好ましくない。
【００２４】
図２は、本発明の第一の実施の形態に係る半導体素子１００における電界緩和領域のシ
ートキャリア密度とキャリアの移動度との関係を示すグラフである。図２に示すように、
多結晶半導体において、移動度は転位による散乱Ｌ３（Ｌ３−１〜３）と不純物による散
乱Ｌ１の影響を受ける。移動度は転位による散乱の影響のため、転位密度が高い場合（Ｌ
３−２）は移動度が低くなり、転位密度が低い場合（Ｌ３−３）は移動度が高くなる。
【００２５】
上述したとおりシートキャリア密度には、好ましい範囲が存在するため、あるシートキ
ャリア密度Ｌ２における移動度は、Ｌ２とＬ１、またはＬ２とＬ３の交点で表される。図
２の場合、移動度はＬ２とＬ１の交点Ｘとなる。
【００２６】
このとき、Ｌ３が交点Ｘを通るように転位密度を制御することにより、高移動度を得る
ことができる。また、交点がＬ２とＬ３の交点の場合は、転位密度を下げることによって
移動度を向上させる。すなわち、Ｌ１、Ｌ２およびＬ３が１つの点で交わるように転位密
度を制御することにより、転位による散乱、および不純物による散乱の影響が最も少なく
なり、高い移動度を得ることが可能となる。
ここで、転位密度とは、結晶中の単位面積当たりの刃状転位の数を、透過型電子顕微鏡
（Transmission Electron Microscope：ＴＥＭ）の［10-10］方向から励起した暗視野像
によって計測したものを表している。
【００２７】
【表１】
【００２８】
表１は、電界緩和領域のキャリア密度を５×１０１７ｃｍ−３（シートキャリア密度を
５×１０１２ｃｍ−２）とした時の、転位密度と移動度との関係を示している。
【００２９】
以上から、好ましいシートキャリア密度及び不純物散乱による制限を考慮すると、本発
明の第一の実施の形態に係る半導体素子１００の電界緩和領域２３の転位密度は、１×１
０８ｃｍ−２以上、５×１０８ｃｍ−２以下であることが好ましい。
転位密度が５×１０８ｃｍ−２よりも大きいと、移動度の上限が極端に低くなってしま
うため、好ましくない。また、転位密度が１×１０８ｃｍ−２よりも小さいと、電界緩和
領域２３の耐圧が低下してしまうため、好ましくない。
【００３０】
以上のように、本発明によれば、高い移動度と高い耐圧性を備え、かつ、大電流動作が
可能なＭＯＳＦＥＴを得ることができる。
【００３１】
次に、図３、４を用いて本発明の第一の実施形態に係る半導体素子１００の製造方法に
ついて説明する。
まず、（１１１）面を主面とするシリコンからなる基板１０上に、トリメチルガリウム
（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、アンモニア（ＮＨ３）を原料ガス
として、ＡｌＮ／ＧａＮの複合層を複数積層してバッファ層１５を形成する。
その後、ＴＭＧａとＮＨ３を原料ガスとしてＧａＮからなる半導体動作層２０を形成す
る（図３（Ａ））。
【００３２】
ついで、半導体動作層２０の表面に、プラズマ化学気相成長（ＰＣＶＤ）で５００ｎｍ
のＳｉＯ２を成膜し、電界緩和領域となる部分およびドレイン電極側コンタクト層となる
部分のＳｉＯ２を除去して、電界緩和領域形成用の第１のイオン注入マスクＭ１を形成す
る（図３（Ｂ））。ＳｉＯ２の原料としては、シラン（ＳｉＨ４）と亜酸化窒素（一酸化
二窒素：Ｎ２Ｏ）を使用する。
【００３３】
次に、半導体動作層２０の第１のイオン注入マスクＭ１を設けた部分以外にイオン注入
法によって、ＳｉイオンＩ１をドーピングして第１の注入領域２３’を形成する（図３（
Ｃ））。このとき、イオン注入深さが５０ｎｍ、イオン注入領域のシートキャリア密度が
１×１０１２ｃｍ−２程度になるように、注入エネルギーやドーズ量等の条件を調整する
。
【００３４】
その後、第１のイオン注入マスクＭ１を除去し、チャネルおよび電界緩和領域となる部
分にコンタクト領域形成用の第２のイオン注入マスクＭ２を形成する。また、第２のイオ
ン注入マスクＭ２は、第１のイオン注入マスクＭ１と同様にＳｉＯ２からなり、その厚さ
は１μｍ程度に形成する。
半導体動作層２０の第２のイオン注入マスクＭ２を設けた部分以外にイオン注入法によ
って、ＳｉイオンＩ２をドーピングして第２の注入領域２１ｓ’、２１ｄ’を形成する（
図３（Ｄ））。このとき、これらの第２の注入領域２１ｓ’、２１ｄ’が後述するアニー
ルされてできるコンタクト領域２１ｓ、２１ｄのシートキャリア密度が、１×１０１６ｃ
ｍ−２程度になるように設定する。
【００３５】
次に、第２のイオン注入マスクＭ２を除去した後、半導体動作層２０の表面全体にＳｉ
Ｏ２からなる（図示しない）アニール用マスクを形成し、１２００℃で３０秒間、アニー
ルすることによってイオン注入した不純物（Ｓｉイオン）を活性化させて、電界緩和領域
２３、ソース電極側コンタクト領域２１ｓ、およびドレイン電極側コンタクト領域２１ｄ
を形成する（図４（Ａ））。
【００３６】
次に、アニール用マスクを除去した後、チャネルおよび電界緩和領域上にＳｉＯ２から
なる絶縁膜４０を形成し、ソース電極側コンタクト領域２１ｓ上、およびドレイン電極側
コンタクト領域２１ｄ上に、フォトリソグラフィによってＴｉ、Ａｌを順次積層させて、
ソース電極３１およびドレイン電極３３を形成する（図４（Ａ））。
【００３７】
その後、リフトオフ法等によって絶縁膜４０上にゲート電極３５を形成する（図４（Ｂ
））。
以上の工程により、本発明の第一の実施の形態にかかる半導体素子１００が完成する。
【００３８】
次に、半導体動作層２０の転位密度の制御方法の一例について説明する。半導体動作層
２０の転位密度は、半導体動作層２０の一部、または半導体動作層２０よりも基板側に形
成される層（例えば、バッファ層）中に転位密度制御層を導入することにより制御するこ
とができる。
【００３９】
図５は、バッファ層１５上に転位密度制御層を形成する工程を示す模式的な断面図であ
る。転位密度制御層５０は、低温成長層５１、粗面化層５３、平坦化層５５を備えている
。まず、低温成長層５１として、基板温度５００℃、成長圧力５００Ｔｏｒｒで、４０ｎ
ｍのＧａＮからなる層を成長させる。低温成長層５１は、その上に形成される粗面化層５
３を成長する際の成長核となる層である。
【００４０】
ついで、粗面化層５３として、基板温度９００℃、成長圧力５００Ｔｏｒｒで、平均厚
さが２００ｎｍ程度のＧａＮからなる層を成長させる。粗面化層５３は、ＧａＮの成長条
件を調整し、表面に凹凸が形成されるように結晶成長する。
【００４１】
その後、粗面化層５３上に、凹凸を平坦化させるための平坦化層５５として、基板温度
１０５０℃、成長圧力１００Ｔｏｒｒで、平均厚さが１０００ｎｍ程度のＧａＮからなる
層を形成する。
【００４２】
図６に示すように、（図示しない）基板とバッファ層の界面において発生した転位Ｄ１
〜Ｄ４は、低温成長層５１および粗面化層５３を積層方向の上方に向かって延びるが、凹
凸形状の境界面の傾斜面（基板の主面に対して傾斜している面）において屈曲（Ｄ２、Ｄ
４）し、平坦化層５５をさらに延びて、転位密度制御層５０の直上に位置する層（図示し
ない、バッファ層または半導体動作層）へと延びる。
【００４３】
ここで、転位Ｄ１、Ｄ２を、互いに逆向きのバーガースベクトルを有する転位とする。
これらの転位Ｄ１、Ｄ２も、低温成長層５１および粗面化層５３を上方に向かって延び、
粗面化層５３の凹凸形状の傾斜面において屈曲し、平坦化層５５内の点Ｐにおいて合流す
る。これらの転位Ｄ１、Ｄ２は、互いに逆向きのバーガースベクトルを有する場合、点Ｐ
において消滅する。または、点Ｐで消滅しなくとも、そこでバーガースベクトルの大きさ
は小さくなるので、さらにその上方に延びる途中で消滅しやすくなる。
【００４４】
すなわち、この転位密度制御層５０は、凹凸形状の境界面によって転位を屈曲させ、転
位同士が合流する確率を高めることによって、互いに逆向きのバーガースベクトルを有す
る転位同士の打ち消しあいによる消滅、またはその大きさの低減の確率を高めることがで
きる。
【００４５】
そのため、粗面化層５３の成長条件、例えば成長圧力を調整して、半導体層の成長面に
おける凹凸形状の傾斜面の割合を変化させることにより、平坦化層５５において転位を低
減させる割合を変えることができる。その結果、その上に形成されるバッファ層１５およ
び／または半導体動作層２０に到達する転位の密度を制御することが可能となる。
【００４６】
なお、上記の工程は、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
例えば、イオン注入法による不純物の導入は、電界緩和領域２３に対応する部分を形成
した後に、コンタクト領域２１ｓ、２１ｄに対応する部分を形成する場合について説明し
たが、この順序が逆になっていてもよい。また、ソース電極３１、およびドレイン電極３
３としてＴｉ／Ａｌの積層構造を例に挙げたが、コンタクト領域２１ｓ、２１ｄとのオー
ミック接触が得られるような材料であれば、これに限らない。
【００４７】
また、転位密度を制御する方法としては、上記のような転位制御層を導入する以外の方
法を採用してもよい。例えば、基板の成長面に複数の開口を有するマスクを形成し、開口
で露出した基板から選択横方向成長（ＥＬＯＧ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ
Ｏｖｅｒｇｒｏｗｔｈ）することによって、凹凸を有する層を形成し、転位密度を制御し
てもよい。
【００４８】
更に、上記の説明では、転位低減層とバッファ層を別の層として説明したが、転位低減
層の形成箇所には特に限定はなく、バッファ層中に転位密度制御層を形成してもよい。例
えば、基板上に低温成長層５１、粗面化層５３、平坦化層５５を順次成長して転位密度制
御層を形成し、その上にバッファ層を形成してもよい。
【００４９】
次に、本発明の第二の実施の形態に係る半導体素子２００について説明する。図７は、
本発明の第二の実施の形態に係る半導体素子２００の模式的な断面図である。半導体素子
２００は、半導体素子１００と同様に、基板１０上にバッファ層１５、半導体動作層２０
を備えている。更に、半導体素子２００では、半導体動作層２０上に、半導体動作層より
もアクセプタ濃度の低い、またはアンドープのＧａＮからなるドリフト層２５を備え、ド
リフト層２５上には、ＡｌＧａＮからなる電子供給層２７を備えている。
【００５０】
このとき、ドリフト層２５は、第二の実施の形態に係る半導体素子２００における電界
緩和領域として作用するため、その転位密度は、１×１０８ｃｍ−２以上、５×１０８ｃ
ｍ−２以下となるように形成される。
【００５１】
また、半導体素子２００は、電子供給層２７の表面からドリフト層２５の表面に至る凹
部からなるリセス部２５ｃを有し、リセス部２５ｃ内には、ｐ型ＧａＮからなる再成長層
２９を備えている。
【００５２】
半導体素子２００は、更に、再成長層２９上、および電子供給層２７上に、ＳｉＯ２か
らなる絶縁膜４０を備え、リセス部２５ｃに対応する絶縁膜４０上には、ゲート電極３５
を備えている。また、半導体素子２００は、電子供給層２７上に、リセス部２５ｃを挟ん
でソース電極３１、ドレイン電極３３を備えている。
【００５３】
以上の構成により、半導体素子２００は、高い耐圧性に加えて、下記の効果を奏する。
すなわち、電子供給層２７は、ドリフト層２５とヘテロ接合を形成し、かつ、ドリフト
層２５よりもバンドギャップエネルギーが大きいため、自発分極およびピエゾ分極により
ヘテロ接合界面のドリフト層２５側に２次元電子ガス（２ＤＥＧ：２ Ｄｉｍｅｎｔｉｏ
ｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）２５ｇが発生している。この２ＤＥＧは、キャリア
（電子）濃度、および電子移動度が高いため、素子のオン抵抗を低減することができる。
【００５４】
更に、この構成によれば、リセス部２５ｃを形成することによって、ゲート部分でヘテ
ロ接合が形成されず、２ＤＥＧが発生しない。このため、ゲート電極に順バイアス（正の
電圧）が印加されていない場合、ソース電極−ドレイン電極間を電気的に接続するチャネ
ルが形成されないため、半導体素子２００はノーマリオフ動作を得ることができる。
【００５５】
また、半導体素子２００では、リセス部２５ｃを形成した後、再成長層２９を形成して
いる。このため、リセス部２５ｃの形成時に半導体表面に与えられたダメージによって、
半導体と絶縁層の界面に準位が形成されることを抑制できる。このため、ゲート部分での
移動度の低下を抑制することができる。
【００５６】
次に、本発明の第三の実施の形態に係る半導体素子３００について説明する。図８は、
本発明の第三の実施の形態に係る半導体素子３００の模式的な断面図である。半導体素子
３００は、半導体素子１００と同様に、基板１０上にバッファ層１５、半導体動作層２０
が形成されている。
【００５７】
また、半導体素子３００は、半導体動作層２０の表面にコンタクト領域２１ａを備え、
半導体動作層２０上には、アノード電極（ショットキー電極）６１、およびコンタクト領
域２１ａと接するようにカソード電極（オーミック電極）６３を備えている。アノード電
極６１は、半導体動作層２０上で、コンタクト領域２１ａに接触しないように離隔して形
成されている。すなわち、半導体素子３００は、いわゆるショットキーバリアダイオード
（ＳＢＤ）である。
【００５８】
ここで、半導体動作層２０は、半導体素子１００と同様に、その転位密度が１×１０８
ｃｍ−２以上、５×１０８ｃｍ−２以下となるように形成されている。
【００５９】
以上の構成により、高い移動度と高い耐圧性を備え、かつ大電流動作が可能なＳＢＤを
得ることができる。
【００６０】
本発明は、上記の各実施の形態に限定されることなく、発明の趣旨を逸脱しない範囲で
様々な変更が可能である。例えば、上記の各実施の形態では、ＭＯＳＦＥＴ、ＳＢＤにつ
いて説明したが、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ ＦＥＴ）、ＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ
）についても適用できる。
【００６１】
また、半導体素子を形成する材料についても、ＧａＮ、ＡｌＮに限らず、ＡｌＩｎＧａ
Ｎで表記される窒化物系化合物半導体であれば、適宜使用することが可能である。更に、
基板についても、シリコン、ＳｉＣ、ＺｎＯ、サファイア等、公知の材料からなる基板を
使用することが可能である。
【符号の説明】
【００６２】
１００、２００、３００ 半導体素子
１０ 基板
１５ バッファ層
２０ 半導体動作層
２０ｃ チャネル領域
２１ｓ、２１ｄ コンタクト領域
２３ 電界緩和領域
２５ ドリフト層
２５ｃ リセス部
２５ｇ ２次元電子ガス
２７ 電子供給層
２９ 再成長層
３１ ソース電極
３３ ドレイン電極
３５ ゲート電極
４０ 絶縁膜
５０ 転位密度制御層
５１ 低温成長層
５３ 粗面化層
５５ 平坦化層
６１ アノード電極
６３ カソード電極
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる
III族窒化物系化合物半導体からなる半導体素子、および半導体素子の製造方法に関する
ものである。
【背景技術】
【０００２】
III族窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破
壊電圧（耐圧）、電子移動度、及び熱伝導度を持つため、大電力用途、高周波用途、ある
いは高温環境用途の半導体デバイスの材料として非常に有用である。例えば、ＡｌＧａＮ
／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｔｏｒ）は、ピエゾ効果による分極に起因して、界面に２次元電子ガ
スが発生する。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、低
いオン抵抗、および高速なスイッチング特性を備えたパワースイッチング素子としての応
用が期待されている。
【０００３】
III族窒化物を用いたＦＥＴとしては、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが広く研究され
ているが、しきい値電圧が＋１Ｖ程度と低かった。また、同様に研究されているＭＯＳ型
ＦＥＴに関しては、移動度が高いデバイスや耐圧が１０００Ｖ近いデバイスなどが報告さ
れているが、高移動度と高耐圧を両立したデバイスはいまだ実現していない。
【０００４】
すなわち、ＦＥＴやダイオードにおいて、キャリアが移動するドリフト層や電界緩和層
は、ＯＦＦ時にはできるだけ高抵抗であり、ＯＮ時にはできるだけ低抵抗であることが求
められるというトレードオフの関係にある。そのため、ドリフト層や電界緩和層の抵抗を
下げるには、ＯＦＦ時に動作に直接関係しないキャリア移動度を高くすることが求められ
る。
【０００５】
特許文献１は、III族窒化物を用いたＭＯＳ型の電界効果型トランジスタにおいて、ド
レイン側のコンタクト領域に隣接して形成された電界緩和領域（リサーフ領域）のシート
キャリア濃度を１×１０１２ｃｍ−２以上、５×１０１３ｃｍ−２以下の範囲内に設定す
ることによって、高耐圧かつ大電流のノーマリオフ型の電界効果型トランジスタを実現で
きることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３１１３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１には、リサーフ領域のシートキャリア密度を適切な範囲に設定
することによって、高い耐圧を備えたノーマリオフ型のトランジスタを実現できることが
記載されているものの、高移動度と高耐圧を両立したデバイスはいまだ実現されていない
。単結晶半導体における移動度は、シートキャリア密度と反比例の関係にあるため、移動
度とシートキャリア密度を独立に制御することが出来なかったためである。
【０００８】
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、高移動度と
高耐圧を両立し、かつ大電流動作が可能なIII族窒化物半導体を用いた半導体素子を提供
することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するにあたり、発明者は、ＧａＮに代表されるIII族窒化物系化合物半
導体は転位密度が高いため、多結晶とみなして扱うことが適切であると考えた。すなわち
、多結晶の半導体の場合、移動度はシートキャリア密度の他、転位密度、不純物密度にも
依存する。このため、オン抵抗及び耐圧を考慮して不純物密度及びシートキャリア密度を
決定した場合でも、転位密度を所定の値に制御することで、高い移動度を有するIII族窒
化物系化合物半導体が得られることを見出したのである。
【００１０】
本発明の第一の態様に係る半導体素子は、III族窒化物系化合物半導体からなり、シー
トキャリア密度が１×１０１２ｃｍ−２以上５×１０１３ｃｍ−２以下である半導体動作
層と、前記半導体動作層上に形成された第1の電極及び第２の電極とを備え、前記半導体
動作層における転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下であること
を特徴とする。
【００１１】
また、本発明の別の態様は、上記の半導体素子において、前記III族窒化物系化合物半
導体が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）か
らなることを特徴とする。
【００１２】
また、本発明の別の態様は、上記の半導体素子において、前記第１の電極がショットキ
ー電極であり、前記第２の電極がオーミック電極であることを特徴とする。
【００１３】
また、本発明の別の態様は、上記の半導体素子において、前記第１の電極がソース電極
であり、前記第２の電極がドレイン電極であり、前記半導体動作層上であって、前記ソー
ス電極と前記ドレイン電極の間に形成された絶縁膜と、前記絶縁膜上に形成されたゲート
電極とを更に備えることを特徴とする。
【００１４】
また、本発明の第三の態様に係る半導体素子の製造方法は、基板上にIII族窒化物系化
合物半導体からなり、シートキャリア密度が１×１０１２ｃｍ−２以上５×１０１３ｃｍ
−２以下である半導体動作層を形成する工程と、前記半導体動作層上に第1の電極及び第
２の電極を形成する工程とを備え、前記半導体動作層を形成する工程は、その上に形成さ
れる層の転位密度を１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以下にする転位低減層
を形成する工程を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、高移動度と高耐圧を両立し、かつ大電流動作が可能なIII族窒化物系
化合物半導体からなる半導体素子を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第一の実施の形態に係る半導体素子１００の模式的な断面図である。
【図２】本発明の第一の実施の形態に係る半導体素子１００における電界緩和領域のシートキャリア密度とキャリアの移動度との関係を示すグラフである。
【図３】本発明の第一の実施形態に係る半導体素子１００の製造方法を示す模式的な断面図である。
【図４】本発明の第一の実施形態に係る半導体素子１００の製造方法を示す模式的な断面図である。
【図５】転位低減層を形成する工程を示す模式的な断面図である。
【図６】転位低減層における貫通転位の屈曲状態を示す模式的な断面図である。
【図７】本発明の第二の実施の形態に係る半導体素子２００の模式的な断面図である。
【図８】本発明の第三の実施の形態に係る半導体素子３００の模式的な断面図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明に係る半導体素子の実施の形態を詳細に説明する。なお
、この実施の形態によりこの発明が限定されるものではない。
【００１８】
図１は、本発明の第一の実施の形態に係る半導体素子１００の模式的な断面図である。
図１に示すように、半導体素子１００は、基板１０上にバッファ層１５を介してIII族窒
化物系化合物半導体からなる半導体動作層２０を備えている。更に、半導体素子１００は
、半導体動作層２０上に所定の間隔をおいてソース電極３１、ドレイン電極３３を備え、
ソース電極３１とドレイン電極３３の間に、絶縁膜４０を介してゲート電極３５を備える
ことによって構成されている。すなわち、半導体素子１００は、いわゆるＭＯＳ型のＦＥ
Ｔである。
【００１９】
半導体動作層２０は、ｐ型（例えば、アクセプタ濃度は１×１０１５ｃｍ−３以上、５
×１０１７ｃｍ−３以下）またはアンドープの窒化ガリウム（ＧａＮ）であり、ソース電
極３１およびドレイン電極３３が形成される部分の表面にｎ＋型（例えば、ドナー濃度は
１×１０１９ｃｍ−３以上、１×１０２１ｃｍ−３以下）のＧａＮからなるコンタクト領
域２１ｓ、２１ｄをそれぞれ備えている。また、ドレイン電極３３側のコンタクト領域２
１ｄに隣接してｎ−型のＧａＮからなる電界緩和領域２３を備えている。
【００２０】
電界緩和領域２３は、半導体層２０において、ゲート電極３５およびドレイン電極３３
が形成される部分の間（ゲート−ドレイン間）に形成される。ここで、ソース電極３１お
よびドレイン電極３３は、いずれもオーミック電極である。
【００２１】
電界緩和領域２３とソース電極３１側のコンタクト領域２１ｓとは、所定の間隔をおい
て形成されている。この電界緩和領域２３とソース電極３１側のコンタクト領域２１ｓの
間の領域は、チャネル領域２０ｃとなる。このチャネル領域２０ｃに対応した半導体動作
層２０上には、絶縁膜４０を介してゲート電極３５が形成されており、ゲート電極３５に
順方向のバイアス（＋数Ｖ）が印加されることによってチャネル領域２０ｃに負のキャリ
アである電子が集中して（図示しない）チャネルが形成される。これにより、ソース電極
３１、ソース電極３１側のコンタクト領域２１ｓ、チャネル、電界緩和領域２３、ドレイ
ン電極３３側のコンタクト領域２１ｄ、ドレイン電極３３の順に電子の通る電流経路が形
成される。
【００２２】
このとき、電界緩和領域２３は、隣接するドレイン電極３３側のコンタクト領域２１ｄ
よりもキャリア濃度が小さくなるように形成されている。これにより、ソース電極３１−
ドレイン電極３３間に高い電圧が印加されても、半導体動作層２０内の電流経路において
、チャネルと電界緩和領域２３との間、および電界緩和領域２３とドレイン電極側のコン
タクト領域２１ｄとの間に電界が分散され、絶縁破壊の発生を抑制することができる。
【００２３】
ここで、電界緩和領域２３のシートキャリア密度は、１×１０１２ｃｍ−２以上、５×
１０１３ｃｍ−２以下とすることが好ましい。シートキャリア密度が１×１０１２ｃｍ−
２よりも小さい場合、ドレイン電極３３のゲート電極３５側端部に電界が集中し、この部
分で絶縁破壊を起しやすくなるため好ましくない。また、シートキャリア密度が５×１０
１３ｃｍ−２よりも大きい場合、ゲート電極３５のドレイン電極３３側端部に電界が集中
し、この部分で絶縁破壊を起しやすくなるため、好ましくない。
【００２４】
図２は、本発明の第一の実施の形態に係る半導体素子１００における電界緩和領域のシ
ートキャリア密度とキャリアの移動度との関係を示すグラフである。図２に示すように、
多結晶半導体において、移動度は転位による散乱Ｌ３（Ｌ３−１〜３）と不純物による散
乱Ｌ１の影響を受ける。移動度は転位による散乱の影響のため、転位密度が高い場合（Ｌ
３−２）は移動度が低くなり、転位密度が低い場合（Ｌ３−３）は移動度が高くなる。
【００２５】
上述したとおりシートキャリア密度には、好ましい範囲が存在するため、あるシートキ
ャリア密度Ｌ２における移動度は、Ｌ２とＬ１、またはＬ２とＬ３の交点で表される。図
２の場合、移動度はＬ２とＬ１の交点Ｘとなる。
【００２６】
このとき、Ｌ３が交点Ｘを通るように転位密度を制御することにより、高移動度を得る
ことができる。また、交点がＬ２とＬ３の交点の場合は、転位密度を下げることによって
移動度を向上させる。すなわち、Ｌ１、Ｌ２およびＬ３が１つの点で交わるように転位密
度を制御することにより、転位による散乱、および不純物による散乱の影響が最も少なく
なり、高い移動度を得ることが可能となる。
ここで、転位密度とは、結晶中の単位面積当たりの刃状転位の数を、透過型電子顕微鏡
（Transmission Electron Microscope：ＴＥＭ）の［10-10］方向から励起した暗視野像
によって計測したものを表している。
【００２７】
【表１】
【００２８】
表１は、電界緩和領域のキャリア密度を５×１０１７ｃｍ−３（シートキャリア密度を
５×１０１２ｃｍ−２）とした時の、転位密度と移動度との関係を示している。
【００２９】
以上から、好ましいシートキャリア密度及び不純物散乱による制限を考慮すると、本発
明の第一の実施の形態に係る半導体素子１００の電界緩和領域２３の転位密度は、１×１
０８ｃｍ−２以上、５×１０８ｃｍ−２以下であることが好ましい。
転位密度が５×１０８ｃｍ−２よりも大きいと、移動度の上限が極端に低くなってしま
うため、好ましくない。また、転位密度が１×１０８ｃｍ−２よりも小さいと、電界緩和
領域２３の耐圧が低下してしまうため、好ましくない。
【００３０】
以上のように、本発明によれば、高い移動度と高い耐圧性を備え、かつ、大電流動作が
可能なＭＯＳＦＥＴを得ることができる。
【００３１】
次に、図３、４を用いて本発明の第一の実施形態に係る半導体素子１００の製造方法に
ついて説明する。
まず、（１１１）面を主面とするシリコンからなる基板１０上に、トリメチルガリウム
（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、アンモニア（ＮＨ３）を原料ガス
として、ＡｌＮ／ＧａＮの複合層を複数積層してバッファ層１５を形成する。
その後、ＴＭＧａとＮＨ３を原料ガスとしてＧａＮからなる半導体動作層２０を形成す
る（図３（Ａ））。
【００３２】
ついで、半導体動作層２０の表面に、プラズマ化学気相成長（ＰＣＶＤ）で５００ｎｍ
のＳｉＯ２を成膜し、電界緩和領域となる部分およびドレイン電極側コンタクト層となる
部分のＳｉＯ２を除去して、電界緩和領域形成用の第１のイオン注入マスクＭ１を形成す
る（図３（Ｂ））。ＳｉＯ２の原料としては、シラン（ＳｉＨ４）と亜酸化窒素（一酸化
二窒素：Ｎ２Ｏ）を使用する。
【００３３】
次に、半導体動作層２０の第１のイオン注入マスクＭ１を設けた部分以外にイオン注入
法によって、ＳｉイオンＩ１をドーピングして第１の注入領域２３’を形成する（図３（
Ｃ））。このとき、イオン注入深さが５０ｎｍ、イオン注入領域のシートキャリア密度が
１×１０１２ｃｍ−２程度になるように、注入エネルギーやドーズ量等の条件を調整する
。
【００３４】
その後、第１のイオン注入マスクＭ１を除去し、チャネルおよび電界緩和領域となる部
分にコンタクト領域形成用の第２のイオン注入マスクＭ２を形成する。また、第２のイオ
ン注入マスクＭ２は、第１のイオン注入マスクＭ１と同様にＳｉＯ２からなり、その厚さ
は１μｍ程度に形成する。
半導体動作層２０の第２のイオン注入マスクＭ２を設けた部分以外にイオン注入法によ
って、ＳｉイオンＩ２をドーピングして第２の注入領域２１ｓ’、２１ｄ’を形成する（
図３（Ｄ））。このとき、これらの第２の注入領域２１ｓ’、２１ｄ’が後述するアニー
ルされてできるコンタクト領域２１ｓ、２１ｄのシートキャリア密度が、１×１０１６ｃ
ｍ−２程度になるように設定する。
【００３５】
次に、第２のイオン注入マスクＭ２を除去した後、半導体動作層２０の表面全体にＳｉ
Ｏ２からなる（図示しない）アニール用マスクを形成し、１２００℃で３０秒間、アニー
ルすることによってイオン注入した不純物（Ｓｉイオン）を活性化させて、電界緩和領域
２３、ソース電極側コンタクト領域２１ｓ、およびドレイン電極側コンタクト領域２１ｄ
を形成する（図４（Ａ））。
【００３６】
次に、アニール用マスクを除去した後、チャネルおよび電界緩和領域上にＳｉＯ２から
なる絶縁膜４０を形成し、ソース電極側コンタクト領域２１ｓ上、およびドレイン電極側
コンタクト領域２１ｄ上に、フォトリソグラフィによってＴｉ、Ａｌを順次積層させて、
ソース電極３１およびドレイン電極３３を形成する（図４（Ａ））。
【００３７】
その後、リフトオフ法等によって絶縁膜４０上にゲート電極３５を形成する（図４（Ｂ
））。
以上の工程により、本発明の第一の実施の形態にかかる半導体素子１００が完成する。
【００３８】
次に、半導体動作層２０の転位密度の制御方法の一例について説明する。半導体動作層
２０の転位密度は、半導体動作層２０の一部、または半導体動作層２０よりも基板側に形
成される層（例えば、バッファ層）中に転位密度制御層を導入することにより制御するこ
とができる。
【００３９】
図５は、バッファ層１５上に転位密度制御層を形成する工程を示す模式的な断面図であ
る。転位密度制御層５０は、低温成長層５１、粗面化層５３、平坦化層５５を備えている
。まず、低温成長層５１として、基板温度５００℃、成長圧力５００Ｔｏｒｒで、４０ｎ
ｍのＧａＮからなる層を成長させる。低温成長層５１は、その上に形成される粗面化層５
３を成長する際の成長核となる層である。
【００４０】
ついで、粗面化層５３として、基板温度９００℃、成長圧力５００Ｔｏｒｒで、平均厚
さが２００ｎｍ程度のＧａＮからなる層を成長させる。粗面化層５３は、ＧａＮの成長条
件を調整し、表面に凹凸が形成されるように結晶成長する。
【００４１】
その後、粗面化層５３上に、凹凸を平坦化させるための平坦化層５５として、基板温度
１０５０℃、成長圧力１００Ｔｏｒｒで、平均厚さが１０００ｎｍ程度のＧａＮからなる
層を形成する。
【００４２】
図６に示すように、（図示しない）基板とバッファ層の界面において発生した転位Ｄ１
〜Ｄ４は、低温成長層５１および粗面化層５３を積層方向の上方に向かって延びるが、凹
凸形状の境界面の傾斜面（基板の主面に対して傾斜している面）において屈曲（Ｄ２、Ｄ
４）し、平坦化層５５をさらに延びて、転位密度制御層５０の直上に位置する層（図示し
ない、バッファ層または半導体動作層）へと延びる。
【００４３】
ここで、転位Ｄ１、Ｄ２を、互いに逆向きのバーガースベクトルを有する転位とする。
これらの転位Ｄ１、Ｄ２も、低温成長層５１および粗面化層５３を上方に向かって延び、
粗面化層５３の凹凸形状の傾斜面において屈曲し、平坦化層５５内の点Ｐにおいて合流す
る。これらの転位Ｄ１、Ｄ２は、互いに逆向きのバーガースベクトルを有する場合、点Ｐ
において消滅する。または、点Ｐで消滅しなくとも、そこでバーガースベクトルの大きさ
は小さくなるので、さらにその上方に延びる途中で消滅しやすくなる。
【００４４】
すなわち、この転位密度制御層５０は、凹凸形状の境界面によって転位を屈曲させ、転
位同士が合流する確率を高めることによって、互いに逆向きのバーガースベクトルを有す
る転位同士の打ち消しあいによる消滅、またはその大きさの低減の確率を高めることがで
きる。
【００４５】
そのため、粗面化層５３の成長条件、例えば成長圧力を調整して、半導体層の成長面に
おける凹凸形状の傾斜面の割合を変化させることにより、平坦化層５５において転位を低
減させる割合を変えることができる。その結果、その上に形成されるバッファ層１５およ
び／または半導体動作層２０に到達する転位の密度を制御することが可能となる。
【００４６】
なお、上記の工程は、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
例えば、イオン注入法による不純物の導入は、電界緩和領域２３に対応する部分を形成
した後に、コンタクト領域２１ｓ、２１ｄに対応する部分を形成する場合について説明し
たが、この順序が逆になっていてもよい。また、ソース電極３１、およびドレイン電極３
３としてＴｉ／Ａｌの積層構造を例に挙げたが、コンタクト領域２１ｓ、２１ｄとのオー
ミック接触が得られるような材料であれば、これに限らない。
【００４７】
また、転位密度を制御する方法としては、上記のような転位制御層を導入する以外の方
法を採用してもよい。例えば、基板の成長面に複数の開口を有するマスクを形成し、開口
で露出した基板から選択横方向成長（ＥＬＯＧ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ
Ｏｖｅｒｇｒｏｗｔｈ）することによって、凹凸を有する層を形成し、転位密度を制御し
てもよい。
【００４８】
更に、上記の説明では、転位低減層とバッファ層を別の層として説明したが、転位低減
層の形成箇所には特に限定はなく、バッファ層中に転位密度制御層を形成してもよい。例
えば、基板上に低温成長層５１、粗面化層５３、平坦化層５５を順次成長して転位密度制
御層を形成し、その上にバッファ層を形成してもよい。
【００４９】
次に、本発明の第二の実施の形態に係る半導体素子２００について説明する。図７は、
本発明の第二の実施の形態に係る半導体素子２００の模式的な断面図である。半導体素子
２００は、半導体素子１００と同様に、基板１０上にバッファ層１５、半導体動作層２０
を備えている。更に、半導体素子２００では、半導体動作層２０上に、半導体動作層より
もアクセプタ濃度の低い、またはアンドープのＧａＮからなるドリフト層２５を備え、ド
リフト層２５上には、ＡｌＧａＮからなる電子供給層２７を備えている。
【００５０】
このとき、ドリフト層２５は、第二の実施の形態に係る半導体素子２００における電界
緩和領域として作用するため、その転位密度は、１×１０８ｃｍ−２以上、５×１０８ｃ
ｍ−２以下となるように形成される。
【００５１】
また、半導体素子２００は、電子供給層２７の表面からドリフト層２５の表面に至る凹
部からなるリセス部２５ｃを有し、リセス部２５ｃ内には、ｐ型ＧａＮからなる再成長層
２９を備えている。
【００５２】
半導体素子２００は、更に、再成長層２９上、および電子供給層２７上に、ＳｉＯ２か
らなる絶縁膜４０を備え、リセス部２５ｃに対応する絶縁膜４０上には、ゲート電極３５
を備えている。また、半導体素子２００は、電子供給層２７上に、リセス部２５ｃを挟ん
でソース電極３１、ドレイン電極３３を備えている。
【００５３】
以上の構成により、半導体素子２００は、高い耐圧性に加えて、下記の効果を奏する。
すなわち、電子供給層２７は、ドリフト層２５とヘテロ接合を形成し、かつ、ドリフト
層２５よりもバンドギャップエネルギーが大きいため、自発分極およびピエゾ分極により
ヘテロ接合界面のドリフト層２５側に２次元電子ガス（２ＤＥＧ：２ Ｄｉｍｅｎｔｉｏ
ｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）２５ｇが発生している。この２ＤＥＧは、キャリア
（電子）濃度、および電子移動度が高いため、素子のオン抵抗を低減することができる。
【００５４】
更に、この構成によれば、リセス部２５ｃを形成することによって、ゲート部分でヘテ
ロ接合が形成されず、２ＤＥＧが発生しない。このため、ゲート電極に順バイアス（正の
電圧）が印加されていない場合、ソース電極−ドレイン電極間を電気的に接続するチャネ
ルが形成されないため、半導体素子２００はノーマリオフ動作を得ることができる。
【００５５】
また、半導体素子２００では、リセス部２５ｃを形成した後、再成長層２９を形成して
いる。このため、リセス部２５ｃの形成時に半導体表面に与えられたダメージによって、
半導体と絶縁層の界面に準位が形成されることを抑制できる。このため、ゲート部分での
移動度の低下を抑制することができる。
【００５６】
次に、本発明の第三の実施の形態に係る半導体素子３００について説明する。図８は、
本発明の第三の実施の形態に係る半導体素子３００の模式的な断面図である。半導体素子
３００は、半導体素子１００と同様に、基板１０上にバッファ層１５、半導体動作層２０
が形成されている。
【００５７】
また、半導体素子３００は、半導体動作層２０の表面にコンタクト領域２１ａを備え、
半導体動作層２０上には、アノード電極（ショットキー電極）６１、およびコンタクト領
域２１ａと接するようにカソード電極（オーミック電極）６３を備えている。アノード電
極６１は、半導体動作層２０上で、コンタクト領域２１ａに接触しないように離隔して形
成されている。すなわち、半導体素子３００は、いわゆるショットキーバリアダイオード
（ＳＢＤ）である。
【００５８】
ここで、半導体動作層２０は、半導体素子１００と同様に、その転位密度が１×１０８
ｃｍ−２以上、５×１０８ｃｍ−２以下となるように形成されている。
【００５９】
以上の構成により、高い移動度と高い耐圧性を備え、かつ大電流動作が可能なＳＢＤを
得ることができる。
【００６０】
本発明は、上記の各実施の形態に限定されることなく、発明の趣旨を逸脱しない範囲で
様々な変更が可能である。例えば、上記の各実施の形態では、ＭＯＳＦＥＴ、ＳＢＤにつ
いて説明したが、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ ＦＥＴ）、ＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ
）についても適用できる。
【００６１】
また、半導体素子を形成する材料についても、ＧａＮ、ＡｌＮに限らず、ＡｌＩｎＧａ
Ｎで表記される窒化物系化合物半導体であれば、適宜使用することが可能である。更に、
基板についても、シリコン、ＳｉＣ、ＺｎＯ、サファイア等、公知の材料からなる基板を
使用することが可能である。
【符号の説明】
【００６２】
１００、２００、３００ 半導体素子
１０ 基板
１５ バッファ層
２０ 半導体動作層
２０ｃ チャネル領域
２１ｓ、２１ｄ コンタクト領域
２３ 電界緩和領域
２５ ドリフト層
２５ｃ リセス部
２５ｇ ２次元電子ガス
２７ 電子供給層
２９ 再成長層
３１ ソース電極
３３ ドレイン電極
３５ ゲート電極
４０ 絶縁膜
５０ 転位密度制御層
５１ 低温成長層
５３ 粗面化層
５５ 平坦化層
６１ アノード電極
６３ カソード電極
【特許請求の範囲】
【請求項１】
III族窒化物系化合物半導体からなり、シートキャリア密度が１×１０１２ｃｍ−２以
上５×１０１３ｃｍ−２以下である半導体動作層と、
前記半導体動作層上に形成された第１の電極及び第２の電極とを備え、
前記半導体動作層における転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以
下であることを特徴とする半導体素子。
【請求項２】
前記III族窒化物系化合物半導体が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｘ＋ｙ≦１）からなることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の電極がショットキー電極であり、前記第２の電極がオーミック電極であるこ
とを特徴とする請求項１または請求項２に記載の半導体素子。
【請求項４】
前記第１の電極がソース電極であり、前記第２の電極がドレイン電極であり、
前記半導体動作層上であって、前記ソース電極と前記ドレイン電極の間に形成された絶
縁膜と、
前記絶縁膜上に形成されたゲート電極とを更に備えることを特徴とする請求項１または
請求項２に記載の半導体素子。
【請求項５】
基板上にIII族窒化物系化合物半導体からなり、シートキャリア密度が１×１０１２ｃ
ｍ−２以上５×１０１３ｃｍ−２以下である半導体動作層を形成する工程と、
前記半導体動作層上に第１の電極及び第２の電極を形成する工程とを備え、
前記半導体動作層を形成する工程は、該半導体動作層の転位密度を１×１０８ｃｍ−２
以上、５×１０８ｃｍ−２以下にする転位密度制御層を形成する工程を有することを特徴
とする半導体素子の製造方法。
【請求項１】
III族窒化物系化合物半導体からなり、シートキャリア密度が１×１０１２ｃｍ−２以
上５×１０１３ｃｍ−２以下である半導体動作層と、
前記半導体動作層上に形成された第１の電極及び第２の電極とを備え、
前記半導体動作層における転位密度が１×１０８ｃｍ−２以上、５×１０８ｃｍ−２以
下であることを特徴とする半導体素子。
【請求項２】
前記III族窒化物系化合物半導体が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｘ＋ｙ≦１）からなることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の電極がショットキー電極であり、前記第２の電極がオーミック電極であるこ
とを特徴とする請求項１または請求項２に記載の半導体素子。
【請求項４】
前記第１の電極がソース電極であり、前記第２の電極がドレイン電極であり、
前記半導体動作層上であって、前記ソース電極と前記ドレイン電極の間に形成された絶
縁膜と、
前記絶縁膜上に形成されたゲート電極とを更に備えることを特徴とする請求項１または
請求項２に記載の半導体素子。
【請求項５】
基板上にIII族窒化物系化合物半導体からなり、シートキャリア密度が１×１０１２ｃ
ｍ−２以上５×１０１３ｃｍ−２以下である半導体動作層を形成する工程と、
前記半導体動作層上に第１の電極及び第２の電極を形成する工程とを備え、
前記半導体動作層を形成する工程は、該半導体動作層の転位密度を１×１０８ｃｍ−２
以上、５×１０８ｃｍ−２以下にする転位密度制御層を形成する工程を有することを特徴
とする半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１８７６２３（Ｐ２０１１−１８７６２３Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５０４１６（Ｐ２０１０−５０４１６）
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
[ Back to top ]