半導体装置及びその製造方法
【課題】工程数を増加させることなく、エアギャップを有する半導体装置の機械的強度を向上する。
【解決手段】半導体装置に必要な導電材料、例えばビアアレイの外郭のビアを接続して環状ビア１Ｒとして絶縁膜２を囲み、エアギャップ形成時に導電材料に囲まれた絶縁膜２は残り非エアギャップ領域４となり、その他の部分は絶縁膜２が除去されてエアギャップ領域３となる。
【解決手段】半導体装置に必要な導電材料、例えばビアアレイの外郭のビアを接続して環状ビア１Ｒとして絶縁膜２を囲み、エアギャップ形成時に導電材料に囲まれた絶縁膜２は残り非エアギャップ領域４となり、その他の部分は絶縁膜２が除去されてエアギャップ領域３となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高速化には、配線遅延を抑制することが重要である。配線遅延は、配線抵抗と配線間容量の積によって決定される。配線抵抗は高導電性の配線材料を用いることで低減され、配線間容量は低誘電率の層間絶縁膜を用いることで低減される。現在、配線材料として低抵抗の銅を用いられているが、配線抵抗の更なる低減には銅よりも低抵抗な材料が銀や金などの高価な金属材料しかなく、更なる配線遅延の抑制には、配線間容量をさらに低減することが鍵となる。そこで、低誘電率の絶縁膜よりもさらに誘電率を下げる方法として、エアギャップを設ける方法が提案されている。
【０００３】
しかしながら、エアギャップにより機械的強度が低下し、応力によるアルミスライドやビアの劣化、上層の崩落等を引き起こし歩留まりに影響を及ぼしている。
【０００４】
特許文献１には、エアギャップによる機械的強度の低下を補うために、補強絶縁層を形成することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２００７／０２０６８８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示の補強絶縁層の形成は、補強絶縁層形成のためのマスクパターン形成を必要とし、工程数の増加を招き、コストの増加を来していた。
【課題を解決するための手段】
【０００７】
本発明では、エアギャップとして絶縁膜を除去する領域と、絶縁膜を除去しない非エアギャップ領域とを配線やビアなどに用いられる導電材料で区分することで、工程数の増加を抑え、機械的強度も向上する。
【０００８】
すなわち、本発明の一実施形態によれば、
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第１の絶縁材料と
を有する半導体装置が提供される。
【０００９】
また、本発明の一実施形態によれば、
基板上に第１の絶縁材料からなる層を形成する工程と、
前記第１の絶縁材料からなる層に少なくとも１つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第１の絶縁材料を除いて、前記第１の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明では、形成すべき導電材料を用いてエアギャップ領域と絶縁膜を残す非エアギャップ領域とを区分しているため、工程数が増加することなく、機械的強度に優れた絶縁層を含む非エアギャップ領域を形成することができる。
【図面の簡単な説明】
【００１１】
【図１】配線パターンの平面レイアウト図である。
【図２】図１に示すビアアレイＶＡ１でのエアギャップ形成前と形成後の状態を示す平面図であり、図２（ａ１）および（ａ２）は本発明を適用していない従来構造のビアアレイを示し、図２（ｂ１）および（ｂ２）は本発明を適用したビアアレイを示す。
【図３】図１に示すビアアレイＶＡ２でのエアギャップ形成前と形成後の状態を示す平面図であり、図３（ａ）は本発明を適用していない従来構造のビアアレイのをエアギャップ形成前を示し、図３（ｂ１）および（ｂ２）は本発明を適用したビアアレイでのエアギャップ形成前と形成後の状態を示す。
【図４】図１に示すビアアレイＶＡ１を複数の環状ビアとした例を示す平面図であり、（ａ）はエアギャップ形成前、（ｂ）はエアギャップ形成後を示す。
【図５】本発明の一実施形態例に係る多層配線構造の製造工程を説明する工程断面図である。
【図６】別の実施形態例に係る配線およびダミーパターンの平面図である。
【図７】図６の領域Ｃの拡大図である。
【図８】図６のＡ−Ｂ線での断面図であり、多層配線構造を形成した例を示す。
【図９】別の実施形態例に係るパターンデータ生成の工程を説明するフローチャートである。
【図１０】図６に示すパターンの変形例を示す平面図である。
【図１１】図６に示すパターンの他の変形例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態例について説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
【００１３】
実施形態例１
図1は、本発明が適用される配線パターンの平面レイアウト図であり、Ｙ方向に延在する下層の配線とＸ方向に延在する上層の配線を同時に示している。通常、電源配線を始め、半導体チップ全域に亘り配線される信号等の配線幅は配線抵抗を小さくするために太い幅で配線され、上下の配線層間を導通させるビアはこのような太い配線においては複数個のアレイに形成されている。例えば、ビアアレイＶＡ１では６×６のビアがアレイされており、ビアアレイＶＡ２では２×２のビアがアレイされている。細い配線部では単独のビアＳＶにて接続される。
【００１４】
本実施形態例では、この複数個アレイされたビアの外郭にあるビア同士を環状につなげることによって、エアギャップ形成の際の絶縁膜除去時に、環状のビアに内包される絶縁膜が除去されず、非エアギャップ領域となり、これにより機械的強度を向上させることが可能となる。
【００１５】
図２は、図１に示すビアアレイＶＡ１でのエアギャップ形成前と形成後の状態を示す平面図である。このうち、図２（ａ１）および（ａ２）は本発明を適用していない従来構造のビアアレイを示し、図２（ｂ１）および（ｂ２）は本発明を適用したビアアレイを示す。
【００１６】
従来構造のビアアレイでは、図２（ａ２）に示すように、ビア１間の絶縁膜２は全て除去され、ビア間にもエアギャップ領域３が形成される。一方、本発明を適用したビアアレイでは、図２（ｂ１）に示すように、外郭のビア同士が接続された環状のビア１Ｒとその内側に従来と同様のビア１とが設けられており、ビア１Ｒにより絶縁膜２は分離されている。エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。
【００１７】
このように、アレイされたビアの外郭を環状にすることにより、その内部の絶縁膜はエアギャップ形成時のエッチングの影響を受けずに残すことができる。この結果、配線幅が太く、応力の大きいビア部の絶縁膜が除去されないため、製造工程と製造コストを増加させずに機械的強度の低下を抑えることができる。
【００１８】
なお、ビアをアレイに形成するのは、大きなビアと小さなビアとを同時にウエハ面内に均一に形成することが工程上困難なためであり、ビアの寸法を揃えることで、均一なビアが形成されるためである。本発明を適用する環状のビア１Ｒでは、幅は通常のビア１と同じであり、均一に通常のビア１と同時に形成することができる。
【００１９】
環状のビア１Ｒは、図１に示すビアアレイＶＡ２に対しても適用できる。すなわち、図３（ａ）に示すように、少なくとも４個のビア１が２×２のように配置されていれば、図３（ｂ１）に示すように、相互にビアを接続することで環状のビア１Ｒとすることができる。そして、図３（ｂ２）に示すように、エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。また、このようにビア自体の強度も環状とすることで補強される。
【００２０】
一方、ビアアレイＶＡ１についても、２×２に配置されるビア毎に接続して、図４（ａ）に示すように複数の環状ビアＲ１のアレイとしても良い。この場合も、図４（ｂ）に示すように、エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。
【００２１】
図５に、本実施形態例に係る半導体装置の製造方法を例示する工程断面図を示す。まず、常法に従って、配線層を多層に形成する。ここで、配線１１としては、例えば、銅配線が使用でき、このような銅配線は各層の絶縁膜１２に形成した凹部（配線溝）にバリアメタルおよびシード膜（図示しない）を形成した後、電解めっきにより銅膜を成膜し、ＣＭＰ（化学機械研磨）法により銅膜を埋め込む、いわゆる、ダマシン法で形成することができる。この時、ビアは絶縁膜１２にビアパターンとなるビアホールを形成する第１のエッチングと、配線溝を形成する第２のエッチングを連続して行う、いわゆるデュアルダマシン法で配線と同時に形成することができる。なお、ビアアレイＶＡ１およびＶＡ２については、本実施形態例に係る環状ビア１Ｒを形成しておく。絶縁膜１２には、例えば、酸化シリコン（第１の絶縁材料）を用いることができ、各配線層間にはエッチングストッパ膜および拡散防止膜として絶縁膜１２に対してエッチング選択比の得られる絶縁材料（第２の絶縁材料）からなる膜、例えば窒化シリコン膜１３が形成される（図５（ａ）参照）。また、最上層の配線層の上にも、窒化シリコン膜からなる保護層１４が形成される。また、この例では５層の配線層を形成する例を示しているが、これに限定されず、少なくとも２層の多層配線構造であればよい。
【００２２】
次に、エアギャップを形成するために絶縁膜１２を除去する。この除去に先立ち、絶縁膜１２除去用の開口部１５を形成する（図５（ｂ））。開口部１５は、エアギャップを形成する全ての絶縁膜１２を貫通して、配線１１を避けて形成される。
【００２３】
開口部１５から薬液、例えば、フッ酸を注入し、絶縁膜１２を除去してエアギャップ領域３（ここでは、層方向に見ていることからエアギャップ層とも称す。）を形成する。この時、環状ビア１Ｒに囲まれた絶縁膜１２は除去されず、非エアギャップ領域４として残る。その後、注入したフッ酸等を水洗等で洗浄・除去し、乾燥させることで、図５（ｃ）の構造が得られる。
【００２４】
ビアは、上記のようにデュアルダマシン法で配線と同時に形成する以外に、ビア高さの第１の絶縁材料からなる絶縁膜にビアホールを形成してビアを形成した後、配線形成用の第１の絶縁材料からなる絶縁膜を積層して配線とビアとを接続するようにしても良い。また、配線材料としても銅に限定されず、アルミニウムなどの他の導電材料を用いても良い。配線抵抗を低減するという観点からは銅や銅合金を用いることが好ましい。また、最上層の配線などワイヤボンディングが必要となる場合には、銅配線よりもアルミニウム配線が有利な場合がある。導電材料は目的に応じて適宜選択することができる。
【００２５】
また、環状ビア１Ｒの形状も、例示した矩形形状に限定されず、６角形や８角形等の多角形状、或いは、円状に形成しても良い。
【００２６】
また、強度的に弱い部分で近接したビアアレイが存在しない場合には、ダミーのビアアレイを形成し、本発明を適用して補強しても良い。
【００２７】
実施形態例２
実施形態例２では、別の導電層を用いて非エアギャップ領域４を形成する形態について説明する。
【００２８】
実施形態例１で説明したように、銅配線などのダマシン法で形成される配線は、ＣＭＰ法により平坦化される。この時、パターンの粗密差が大きくなると、粗な部分で絶縁膜が抉れる、いわゆる、ディッシングが発生する。そこで、このようなディッシングを抑制して研磨面の平坦性を保つために、配線パターンとは別にダミーパターンを設けることが一般に実施されている。
【００２９】
本実施形態例ではこのダミーパターンを配線素材で繋ぐことで、非エアギャップ領域４を形成する構成について説明する。
【００３０】
図６は、本実施形態例の一例を示す平面図である。配線２１の周囲には、配線２１と同材料で形成されるダミーパターン（ＣＭＰダミー２２）が配置されており、各ＣＭＰダミー２２は、配線素材の接続部２３で連結されている。ＣＭＰダミー２２および接続部２３で囲まれた領域には、絶縁膜が残って非エアギャップ領域４が形成されており、配線２１の周囲にはエアギャップ領域３が形成されている。非エアギャップ領域４を介して離間されたエアギャップ領域３は、連通路２４により相互に接続されている。図中、２５はエアギャップ領域形成時の薬液注入口となる開口部であり、開口部２５から各エアギャップ領域３は連通路２４で連絡され、絶縁膜が除去可能となっている。図７は、図６の破線で囲んだ領域Ｃの拡大図である。また、図８は、図６のＡ−Ｂ線での断面図であり、多層配線構造を形成した例を示す。
【００３１】
図９に、本実施形態例に係るパターンデータ生成のフローチャートを示す。
【００３２】
まず、常法により通常の配線２１およびＣＭＰダミー２２のパターンデータを生成する（Ｓ１）。次に、ダミーパターンを介在することなく少なくとも１本の配線を含む配線群（信号線群）をグループ化する（Ｓ２）。各配線群を少なくと１本の経路（連通路２４）で結ぶ（Ｓ３）。全ての配線群が結ばれたことを確認した後、配線群を結ぶ経路（連通路２４）を禁止領域として隣接するＣＭＰダミー２２のダミーパターン同士を繋げる配線（接続部２３）パターンを発生する（Ｓ４）。以上によりパターンデータを出力し、このパターンデータに基づいてマスクパターンを製造する。
【００３３】
その後は、このマスクパターンを用いて、実施形態例１で説明したように各配線層毎にダマシン法により配線、ＣＭＰダミー、接続部を形成し、多層配線形成後に、開口部２５から一括して絶縁膜を除去することで、図８に示す多層配線構造を得ることができる。
【００３４】
図６に示す例では、隣接するＣＭＰダミー２２間は１本の接続部２３で接続することで、矩形頂点のそれぞれに配置される４つのＣＭＰダミー２２で囲まれた領域に１つの非エアギャップ領域４が形成される例を示したが、これに限定されず、複数の接続部で接続するようにしても良い。例えば、図１０では、隣接するＣＭＰダミー２２間をそれぞれ２本の接続部２３で接続して、２つの隣接するＣＭＰダミー２２間に１つの非エアギャップ領域４が形成される例を示している。このように、２本以上の接続部２３でＣＭＰダミー２２間を接続することで、機械的強度をより向上することができる。但し、過度に接続部を増やすと、ＣＭＰダミー本来の目的を損なう場合があるため、ＣＭＰダミーとしての機能を損なわない程度に接続部を配置することが肝要である。
【００３５】
また、全てのＣＭＰダミー２２間が接続部で接続されている必要はなく、図１１に示すように、エアギャップ領域３との境界となる部分に接続部２３を配置することもできる。これにより、接続部２３で接続されたＣＭＰダミー２２ａと接続部２３で接続されていないＣＭＰダミー２２ｂとが存在することになる。このように、接続部２３を極力少なくしてＣＭＰ時の負荷の増加を軽減することができる。また、離れたＣＭＰダミー２２間を接続するダミー配線を接続部２３としてエアギャップ領域３との境界部に沿って配置して、絶縁膜を残す非エアギャップ領域４を形成しても良い。
【符号の説明】
【００３６】
１ ビア
１Ｒ 環状ビア
２ 絶縁膜
３ エアギャップ領域
４ 非エアギャップ領域
１１ 配線
１２ 絶縁膜
１３ 窒化シリコン膜
１４ 保護膜
１５ 開口部
２１ 配線
２２ ＣＭＰダミー
２３ 接続部
２４ 連通路
２５ 開口部
ＶＡ１、ＶＡ２ ビアアレイ
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高速化には、配線遅延を抑制することが重要である。配線遅延は、配線抵抗と配線間容量の積によって決定される。配線抵抗は高導電性の配線材料を用いることで低減され、配線間容量は低誘電率の層間絶縁膜を用いることで低減される。現在、配線材料として低抵抗の銅を用いられているが、配線抵抗の更なる低減には銅よりも低抵抗な材料が銀や金などの高価な金属材料しかなく、更なる配線遅延の抑制には、配線間容量をさらに低減することが鍵となる。そこで、低誘電率の絶縁膜よりもさらに誘電率を下げる方法として、エアギャップを設ける方法が提案されている。
【０００３】
しかしながら、エアギャップにより機械的強度が低下し、応力によるアルミスライドやビアの劣化、上層の崩落等を引き起こし歩留まりに影響を及ぼしている。
【０００４】
特許文献１には、エアギャップによる機械的強度の低下を補うために、補強絶縁層を形成することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２００７／０２０６８８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示の補強絶縁層の形成は、補強絶縁層形成のためのマスクパターン形成を必要とし、工程数の増加を招き、コストの増加を来していた。
【課題を解決するための手段】
【０００７】
本発明では、エアギャップとして絶縁膜を除去する領域と、絶縁膜を除去しない非エアギャップ領域とを配線やビアなどに用いられる導電材料で区分することで、工程数の増加を抑え、機械的強度も向上する。
【０００８】
すなわち、本発明の一実施形態によれば、
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第１の絶縁材料と
を有する半導体装置が提供される。
【０００９】
また、本発明の一実施形態によれば、
基板上に第１の絶縁材料からなる層を形成する工程と、
前記第１の絶縁材料からなる層に少なくとも１つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第１の絶縁材料を除いて、前記第１の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明では、形成すべき導電材料を用いてエアギャップ領域と絶縁膜を残す非エアギャップ領域とを区分しているため、工程数が増加することなく、機械的強度に優れた絶縁層を含む非エアギャップ領域を形成することができる。
【図面の簡単な説明】
【００１１】
【図１】配線パターンの平面レイアウト図である。
【図２】図１に示すビアアレイＶＡ１でのエアギャップ形成前と形成後の状態を示す平面図であり、図２（ａ１）および（ａ２）は本発明を適用していない従来構造のビアアレイを示し、図２（ｂ１）および（ｂ２）は本発明を適用したビアアレイを示す。
【図３】図１に示すビアアレイＶＡ２でのエアギャップ形成前と形成後の状態を示す平面図であり、図３（ａ）は本発明を適用していない従来構造のビアアレイのをエアギャップ形成前を示し、図３（ｂ１）および（ｂ２）は本発明を適用したビアアレイでのエアギャップ形成前と形成後の状態を示す。
【図４】図１に示すビアアレイＶＡ１を複数の環状ビアとした例を示す平面図であり、（ａ）はエアギャップ形成前、（ｂ）はエアギャップ形成後を示す。
【図５】本発明の一実施形態例に係る多層配線構造の製造工程を説明する工程断面図である。
【図６】別の実施形態例に係る配線およびダミーパターンの平面図である。
【図７】図６の領域Ｃの拡大図である。
【図８】図６のＡ−Ｂ線での断面図であり、多層配線構造を形成した例を示す。
【図９】別の実施形態例に係るパターンデータ生成の工程を説明するフローチャートである。
【図１０】図６に示すパターンの変形例を示す平面図である。
【図１１】図６に示すパターンの他の変形例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態例について説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
【００１３】
実施形態例１
図1は、本発明が適用される配線パターンの平面レイアウト図であり、Ｙ方向に延在する下層の配線とＸ方向に延在する上層の配線を同時に示している。通常、電源配線を始め、半導体チップ全域に亘り配線される信号等の配線幅は配線抵抗を小さくするために太い幅で配線され、上下の配線層間を導通させるビアはこのような太い配線においては複数個のアレイに形成されている。例えば、ビアアレイＶＡ１では６×６のビアがアレイされており、ビアアレイＶＡ２では２×２のビアがアレイされている。細い配線部では単独のビアＳＶにて接続される。
【００１４】
本実施形態例では、この複数個アレイされたビアの外郭にあるビア同士を環状につなげることによって、エアギャップ形成の際の絶縁膜除去時に、環状のビアに内包される絶縁膜が除去されず、非エアギャップ領域となり、これにより機械的強度を向上させることが可能となる。
【００１５】
図２は、図１に示すビアアレイＶＡ１でのエアギャップ形成前と形成後の状態を示す平面図である。このうち、図２（ａ１）および（ａ２）は本発明を適用していない従来構造のビアアレイを示し、図２（ｂ１）および（ｂ２）は本発明を適用したビアアレイを示す。
【００１６】
従来構造のビアアレイでは、図２（ａ２）に示すように、ビア１間の絶縁膜２は全て除去され、ビア間にもエアギャップ領域３が形成される。一方、本発明を適用したビアアレイでは、図２（ｂ１）に示すように、外郭のビア同士が接続された環状のビア１Ｒとその内側に従来と同様のビア１とが設けられており、ビア１Ｒにより絶縁膜２は分離されている。エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。
【００１７】
このように、アレイされたビアの外郭を環状にすることにより、その内部の絶縁膜はエアギャップ形成時のエッチングの影響を受けずに残すことができる。この結果、配線幅が太く、応力の大きいビア部の絶縁膜が除去されないため、製造工程と製造コストを増加させずに機械的強度の低下を抑えることができる。
【００１８】
なお、ビアをアレイに形成するのは、大きなビアと小さなビアとを同時にウエハ面内に均一に形成することが工程上困難なためであり、ビアの寸法を揃えることで、均一なビアが形成されるためである。本発明を適用する環状のビア１Ｒでは、幅は通常のビア１と同じであり、均一に通常のビア１と同時に形成することができる。
【００１９】
環状のビア１Ｒは、図１に示すビアアレイＶＡ２に対しても適用できる。すなわち、図３（ａ）に示すように、少なくとも４個のビア１が２×２のように配置されていれば、図３（ｂ１）に示すように、相互にビアを接続することで環状のビア１Ｒとすることができる。そして、図３（ｂ２）に示すように、エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。また、このようにビア自体の強度も環状とすることで補強される。
【００２０】
一方、ビアアレイＶＡ１についても、２×２に配置されるビア毎に接続して、図４（ａ）に示すように複数の環状ビアＲ１のアレイとしても良い。この場合も、図４（ｂ）に示すように、エアギャップ形成のために絶縁膜２を除去すると、ビア１Ｒの外周の絶縁膜は除去されてエアギャップ領域３となるが、ビア１Ｒの内側の絶縁膜２は除去されず、非エアギャップ領域４が形成される。
【００２１】
図５に、本実施形態例に係る半導体装置の製造方法を例示する工程断面図を示す。まず、常法に従って、配線層を多層に形成する。ここで、配線１１としては、例えば、銅配線が使用でき、このような銅配線は各層の絶縁膜１２に形成した凹部（配線溝）にバリアメタルおよびシード膜（図示しない）を形成した後、電解めっきにより銅膜を成膜し、ＣＭＰ（化学機械研磨）法により銅膜を埋め込む、いわゆる、ダマシン法で形成することができる。この時、ビアは絶縁膜１２にビアパターンとなるビアホールを形成する第１のエッチングと、配線溝を形成する第２のエッチングを連続して行う、いわゆるデュアルダマシン法で配線と同時に形成することができる。なお、ビアアレイＶＡ１およびＶＡ２については、本実施形態例に係る環状ビア１Ｒを形成しておく。絶縁膜１２には、例えば、酸化シリコン（第１の絶縁材料）を用いることができ、各配線層間にはエッチングストッパ膜および拡散防止膜として絶縁膜１２に対してエッチング選択比の得られる絶縁材料（第２の絶縁材料）からなる膜、例えば窒化シリコン膜１３が形成される（図５（ａ）参照）。また、最上層の配線層の上にも、窒化シリコン膜からなる保護層１４が形成される。また、この例では５層の配線層を形成する例を示しているが、これに限定されず、少なくとも２層の多層配線構造であればよい。
【００２２】
次に、エアギャップを形成するために絶縁膜１２を除去する。この除去に先立ち、絶縁膜１２除去用の開口部１５を形成する（図５（ｂ））。開口部１５は、エアギャップを形成する全ての絶縁膜１２を貫通して、配線１１を避けて形成される。
【００２３】
開口部１５から薬液、例えば、フッ酸を注入し、絶縁膜１２を除去してエアギャップ領域３（ここでは、層方向に見ていることからエアギャップ層とも称す。）を形成する。この時、環状ビア１Ｒに囲まれた絶縁膜１２は除去されず、非エアギャップ領域４として残る。その後、注入したフッ酸等を水洗等で洗浄・除去し、乾燥させることで、図５（ｃ）の構造が得られる。
【００２４】
ビアは、上記のようにデュアルダマシン法で配線と同時に形成する以外に、ビア高さの第１の絶縁材料からなる絶縁膜にビアホールを形成してビアを形成した後、配線形成用の第１の絶縁材料からなる絶縁膜を積層して配線とビアとを接続するようにしても良い。また、配線材料としても銅に限定されず、アルミニウムなどの他の導電材料を用いても良い。配線抵抗を低減するという観点からは銅や銅合金を用いることが好ましい。また、最上層の配線などワイヤボンディングが必要となる場合には、銅配線よりもアルミニウム配線が有利な場合がある。導電材料は目的に応じて適宜選択することができる。
【００２５】
また、環状ビア１Ｒの形状も、例示した矩形形状に限定されず、６角形や８角形等の多角形状、或いは、円状に形成しても良い。
【００２６】
また、強度的に弱い部分で近接したビアアレイが存在しない場合には、ダミーのビアアレイを形成し、本発明を適用して補強しても良い。
【００２７】
実施形態例２
実施形態例２では、別の導電層を用いて非エアギャップ領域４を形成する形態について説明する。
【００２８】
実施形態例１で説明したように、銅配線などのダマシン法で形成される配線は、ＣＭＰ法により平坦化される。この時、パターンの粗密差が大きくなると、粗な部分で絶縁膜が抉れる、いわゆる、ディッシングが発生する。そこで、このようなディッシングを抑制して研磨面の平坦性を保つために、配線パターンとは別にダミーパターンを設けることが一般に実施されている。
【００２９】
本実施形態例ではこのダミーパターンを配線素材で繋ぐことで、非エアギャップ領域４を形成する構成について説明する。
【００３０】
図６は、本実施形態例の一例を示す平面図である。配線２１の周囲には、配線２１と同材料で形成されるダミーパターン（ＣＭＰダミー２２）が配置されており、各ＣＭＰダミー２２は、配線素材の接続部２３で連結されている。ＣＭＰダミー２２および接続部２３で囲まれた領域には、絶縁膜が残って非エアギャップ領域４が形成されており、配線２１の周囲にはエアギャップ領域３が形成されている。非エアギャップ領域４を介して離間されたエアギャップ領域３は、連通路２４により相互に接続されている。図中、２５はエアギャップ領域形成時の薬液注入口となる開口部であり、開口部２５から各エアギャップ領域３は連通路２４で連絡され、絶縁膜が除去可能となっている。図７は、図６の破線で囲んだ領域Ｃの拡大図である。また、図８は、図６のＡ−Ｂ線での断面図であり、多層配線構造を形成した例を示す。
【００３１】
図９に、本実施形態例に係るパターンデータ生成のフローチャートを示す。
【００３２】
まず、常法により通常の配線２１およびＣＭＰダミー２２のパターンデータを生成する（Ｓ１）。次に、ダミーパターンを介在することなく少なくとも１本の配線を含む配線群（信号線群）をグループ化する（Ｓ２）。各配線群を少なくと１本の経路（連通路２４）で結ぶ（Ｓ３）。全ての配線群が結ばれたことを確認した後、配線群を結ぶ経路（連通路２４）を禁止領域として隣接するＣＭＰダミー２２のダミーパターン同士を繋げる配線（接続部２３）パターンを発生する（Ｓ４）。以上によりパターンデータを出力し、このパターンデータに基づいてマスクパターンを製造する。
【００３３】
その後は、このマスクパターンを用いて、実施形態例１で説明したように各配線層毎にダマシン法により配線、ＣＭＰダミー、接続部を形成し、多層配線形成後に、開口部２５から一括して絶縁膜を除去することで、図８に示す多層配線構造を得ることができる。
【００３４】
図６に示す例では、隣接するＣＭＰダミー２２間は１本の接続部２３で接続することで、矩形頂点のそれぞれに配置される４つのＣＭＰダミー２２で囲まれた領域に１つの非エアギャップ領域４が形成される例を示したが、これに限定されず、複数の接続部で接続するようにしても良い。例えば、図１０では、隣接するＣＭＰダミー２２間をそれぞれ２本の接続部２３で接続して、２つの隣接するＣＭＰダミー２２間に１つの非エアギャップ領域４が形成される例を示している。このように、２本以上の接続部２３でＣＭＰダミー２２間を接続することで、機械的強度をより向上することができる。但し、過度に接続部を増やすと、ＣＭＰダミー本来の目的を損なう場合があるため、ＣＭＰダミーとしての機能を損なわない程度に接続部を配置することが肝要である。
【００３５】
また、全てのＣＭＰダミー２２間が接続部で接続されている必要はなく、図１１に示すように、エアギャップ領域３との境界となる部分に接続部２３を配置することもできる。これにより、接続部２３で接続されたＣＭＰダミー２２ａと接続部２３で接続されていないＣＭＰダミー２２ｂとが存在することになる。このように、接続部２３を極力少なくしてＣＭＰ時の負荷の増加を軽減することができる。また、離れたＣＭＰダミー２２間を接続するダミー配線を接続部２３としてエアギャップ領域３との境界部に沿って配置して、絶縁膜を残す非エアギャップ領域４を形成しても良い。
【符号の説明】
【００３６】
１ ビア
１Ｒ 環状ビア
２ 絶縁膜
３ エアギャップ領域
４ 非エアギャップ領域
１１ 配線
１２ 絶縁膜
１３ 窒化シリコン膜
１４ 保護膜
１５ 開口部
２１ 配線
２２ ＣＭＰダミー
２３ 接続部
２４ 連通路
２５ 開口部
ＶＡ１、ＶＡ２ ビアアレイ
【特許請求の範囲】
【請求項１】
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第１の絶縁材料と
を有する半導体装置。
【請求項２】
前記導電材料は、前記配線下に接続する環状に形成されたビアである請求項１に記載の半導体装置。
【請求項３】
前記環状に形成されたビアは、単独で形成されるビアと同サイズの相当するビアの少なくとも４つを接続して形成される請求項２に記載の半導体装置。
【請求項４】
前記環状に形成されたビアと、該環状に形成されたビアの内周部に少なくとも１つの独立したビアとを有する請求項２又は３に記載の半導体装置。
【請求項５】
前記配線は、ダマシン法で形成される配線であり、前記配線と平面方向にエアギャップを介してＣＭＰダミーとなる前記配線と同材料のダミーパターンを有し、前記第１の絶縁材料は少なくとも２つのダミーパターンを前記配線と同材料の接続部で接続した領域内に配置される請求項１に記載の半導体装置。
【請求項６】
前記接続部は隣接するダミーパターン間にそれぞれ１本ずつ配置され、矩形頂点のそれぞれに配置される４つのダミーパターンと前記接続部により囲まれる領域内に前記第１の絶縁材料が配置される請求項５に記載の半導体装置。
【請求項７】
前記接続部は隣接するダミーパターン間にそれぞれ少なくとも２本配置され、２つの隣接するダミーパターンと前記接続部により囲まれる領域内に前記第１の絶縁材料が配置される請求項５に記載の半導体装置。
【請求項８】
平面方向に１つ又は複数の配線を含む配線群を複数有し、各配線群は前記ダミーパターンにより離間されており、少なくとも２つの隣接する配線群を囲むエアギャップが前記ダミーパターン間で連通路により連通している請求項５乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記配線は、少なくとも２層の多層配線構造を有し、各層のエアギャップは層厚方向に前記第１の絶縁材料とは異なる第２の絶縁材料の層で分離されている請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
基板上に第１の絶縁材料からなる層を形成する工程と、
前記第１の絶縁材料からなる層に少なくとも１つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第１の絶縁材料を除いて、前記第１の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法。
【請求項１１】
前記凹部は、配線に接続するビアを形成するビアホールであり、少なくとも１つの環状のビアホールを含む請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記凹部は、配線に接続するビアを形成するビアホールと前記配線を形成する配線溝とを含み、前記環状の凹部が前記ビアホールの少なくとも１つである請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記ビアホールと配線溝がデュアルダマシン法で形成される請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記環状のビアホールの内周領域に独立したビアホールを含む請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記凹部は、配線を形成する配線溝と、ＣＭＰダミーとなるダミーパターン用凹部と、ダミーパターン間を連結する接続部用凹部を含む請求項１０に記載の半導体装置の製造方法。
【請求項１６】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する１本の溝である請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する少なくとも２本の溝である請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記凹部を形成するためのデータを、
配線パターンとダミーパターンを含むデータを生成する工程と、
ダミーパターンを介在することなく１つ又は複数の配線を含む配線群にグループ化する工程と、
各配線群を結ぶ経路を設定する工程と、
前記経路を禁止領域として、前記ダミーパターン間を接続する接続部パターンを生成する工程と、
を備えるデータ生成工程により生成する請求項１５乃至１７のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記凹部の形成された絶縁膜上に導電材料を成膜した後、化学機械研磨法により平坦化して、前記凹部に導電材料を埋設する工程を有する請求項１５乃至１８のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記第１の絶縁材料からなる層と、該第１の絶縁材料とは異なる第２の絶縁材料からなる層と、前記第１の絶縁材料からなる層に形成された配線を含む少なくとも２層の多層配線構造を形成する工程と、
各層の前記第１の絶縁材料からなる層を露出する開口部を形成する工程と、
前記開口部を介して各層の前記第１の絶縁材料を一括して除去する工程と
を備える請求項１０乃至１９のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第１の絶縁材料と
を有する半導体装置。
【請求項２】
前記導電材料は、前記配線下に接続する環状に形成されたビアである請求項１に記載の半導体装置。
【請求項３】
前記環状に形成されたビアは、単独で形成されるビアと同サイズの相当するビアの少なくとも４つを接続して形成される請求項２に記載の半導体装置。
【請求項４】
前記環状に形成されたビアと、該環状に形成されたビアの内周部に少なくとも１つの独立したビアとを有する請求項２又は３に記載の半導体装置。
【請求項５】
前記配線は、ダマシン法で形成される配線であり、前記配線と平面方向にエアギャップを介してＣＭＰダミーとなる前記配線と同材料のダミーパターンを有し、前記第１の絶縁材料は少なくとも２つのダミーパターンを前記配線と同材料の接続部で接続した領域内に配置される請求項１に記載の半導体装置。
【請求項６】
前記接続部は隣接するダミーパターン間にそれぞれ１本ずつ配置され、矩形頂点のそれぞれに配置される４つのダミーパターンと前記接続部により囲まれる領域内に前記第１の絶縁材料が配置される請求項５に記載の半導体装置。
【請求項７】
前記接続部は隣接するダミーパターン間にそれぞれ少なくとも２本配置され、２つの隣接するダミーパターンと前記接続部により囲まれる領域内に前記第１の絶縁材料が配置される請求項５に記載の半導体装置。
【請求項８】
平面方向に１つ又は複数の配線を含む配線群を複数有し、各配線群は前記ダミーパターンにより離間されており、少なくとも２つの隣接する配線群を囲むエアギャップが前記ダミーパターン間で連通路により連通している請求項５乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記配線は、少なくとも２層の多層配線構造を有し、各層のエアギャップは層厚方向に前記第１の絶縁材料とは異なる第２の絶縁材料の層で分離されている請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
基板上に第１の絶縁材料からなる層を形成する工程と、
前記第１の絶縁材料からなる層に少なくとも１つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第１の絶縁材料を除いて、前記第１の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法。
【請求項１１】
前記凹部は、配線に接続するビアを形成するビアホールであり、少なくとも１つの環状のビアホールを含む請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記凹部は、配線に接続するビアを形成するビアホールと前記配線を形成する配線溝とを含み、前記環状の凹部が前記ビアホールの少なくとも１つである請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記ビアホールと配線溝がデュアルダマシン法で形成される請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記環状のビアホールの内周領域に独立したビアホールを含む請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記凹部は、配線を形成する配線溝と、ＣＭＰダミーとなるダミーパターン用凹部と、ダミーパターン間を連結する接続部用凹部を含む請求項１０に記載の半導体装置の製造方法。
【請求項１６】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する１本の溝である請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する少なくとも２本の溝である請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記凹部を形成するためのデータを、
配線パターンとダミーパターンを含むデータを生成する工程と、
ダミーパターンを介在することなく１つ又は複数の配線を含む配線群にグループ化する工程と、
各配線群を結ぶ経路を設定する工程と、
前記経路を禁止領域として、前記ダミーパターン間を接続する接続部パターンを生成する工程と、
を備えるデータ生成工程により生成する請求項１５乃至１７のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記凹部の形成された絶縁膜上に導電材料を成膜した後、化学機械研磨法により平坦化して、前記凹部に導電材料を埋設する工程を有する請求項１５乃至１８のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記第１の絶縁材料からなる層と、該第１の絶縁材料とは異なる第２の絶縁材料からなる層と、前記第１の絶縁材料からなる層に形成された配線を含む少なくとも２層の多層配線構造を形成する工程と、
各層の前記第１の絶縁材料からなる層を露出する開口部を形成する工程と、
前記開口部を介して各層の前記第１の絶縁材料を一括して除去する工程と
を備える請求項１０乃至１９のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−１０５９８６（Ｐ２０１３−１０５９８６Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２５０６６８（Ｐ２０１１−２５０６６８）
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]