半導体装置
【課題】フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限できるようにする。
【解決手段】制御ＩＣ１１ａ〜１１ｃには、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する抵抗１７ａ〜１７ｃをそれぞれ内蔵し、トランジスタ１６ａ〜１６ｃがそれぞれ導通した時に流れる電流を抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに導くことにより、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する。
【解決手段】制御ＩＣ１１ａ〜１１ｃには、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する抵抗１７ａ〜１７ｃをそれぞれ内蔵し、トランジスタ１６ａ〜１６ｃがそれぞれ導通した時に流れる電流を抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに導くことにより、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、センサにて検出された信号を制御ＩＣ内で判断し、その判断結果を抵抗を介してフォトカプラに出力する方法に適用して好適なものである。
【背景技術】
【０００２】
センサにて検出された信号を制御ＩＣ内で判断し、その判断結果をフォトカプラに出力する場合、フォトカプラの一次側に流れる電流を制限するため、回路基板上に実装された抵抗を介してフォトカプラに出力する方法がある。
図６は、従来の半導体装置の概略構成を示すブロック図である。
図６において、制御ＩＣ４１ａ〜４１ｃには、外部のパワートランジスタをそれぞれ駆動するトランジスタ駆動回路１２ａ〜１２ｃ、外部アラームをそれぞれ検出し、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる外部アラーム検出回路１３ａ〜１３ｃ、センサ１ａ〜１ｃにてそれぞれ検出された信号レベルを定電圧とそれぞれ比較するオペアンプ１４ａ〜１４ｃ、定電圧をそれぞれ発生する定電圧源１５ａ〜１５ｃ、オペアンプ１４ａ〜１４ｃの出力を増幅するトランジスタ１６ａ〜１６ｃがそれぞれ設けられている。
【０００３】
そして、制御ＩＣ４１ａ〜４１ｃには、トランジスタ駆動回路１２ａ〜１２ｃの出力端子にそれぞれ接続された外部端子Ｔ１、オペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ接続された外部端子Ｔ２、トランジスタ駆動回路１２ａ〜１２ｃの電源端子にそれぞれ接続された外部端子Ｔ３、トランジスタ１６ａ〜１６ｃのコレクタ側にそれぞれ接続された外部端子Ｔ４、トランジスタ１６ａ〜１６ｃのエミッタ側にそれぞれ接続された外部端子Ｔ５が設けられている。なお、外部端子Ｔ１〜Ｔ５は、制御ＩＣ４１ａ〜４１ｃを封入する半導体パッケージに形成することができる。
【０００４】
また、フォトカプラ２１ａ〜２１ｃには、発光ダイオードなどの発光素子２２ａ〜２２ｃおよびフォトトランジスタなどの受光素子２３ａ〜２３ｃが設けられている。
ここで、オペアンプ１４ａ〜１４ｃの非反転入力端子はセンサ１ａ〜１ｃにそれぞれ接続され、オペアンプ１４ａ〜１４ｃの反転入力端子は定電圧源１５ａ〜１５ｃにそれぞれ接続されている。
【０００５】
また、オペアンプ１４ａ〜１４ｃの出力端子はトランジスタ１６ａ〜１６ｃのベースにそれぞれ接続され、トランジスタ１６ａ〜１６ｃのコレクタは外部アラーム検出回路１３ａ〜１３ｃの入力端子にそれぞれ接続されている。また、制御ＩＣ４１ａ〜４１ｃの外部端子Ｔ５、Ｔ４間には、電源２４ａ〜２４ｃ、発光素子２２ａ〜２２ｃおよび抵抗４２ａ〜４２ｃがそれぞれ順次直列接続されている。
【０００６】
そして、パワーモジュールの異常や動作状態はセンサ１ａ〜１ｃにてそれぞれ検出され、センサ１ａ〜１ｃにて検出された信号はオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力される。そして、センサ１ａ〜１ｃにて検出された信号がオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力されると、その信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ１６ａ〜１６ｃのベースにそれぞれ入力される。
【０００７】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が、定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗４２ａ〜４２ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
また、抵抗４２ａ〜４２ｃの後段の電位は、外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗４２ａ〜４２ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【０００８】
図７は、図６の半導体装置の並列接続時の概略構成を示すブロック図である。
図７において、制御ＩＣ４１ａ〜４１ｃが電源２４ａに並列接続される場合、制御ＩＣ４１ａ〜４１ｃの外部端子Ｔ５、Ｔ４間には、電源２４ａ、発光素子２２ａおよび抵抗４２ａが順次共通に直列接続される。
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗４２ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
【０００９】
また、抵抗４２ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗４２ａの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
また、例えば、特許文献１には、過電流保護部は、電力変換部の所定の位置に具備されている電流検出用抵抗の両端の電圧を検出し、電力変換部を流れる電流が、あるレベルを超過した場合には、制御部に信号を送り、制御部は電力変換部を制御することで、電力変換部に過大な電流が流れることを防止する方法が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−２８９７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の半導体装置では、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流をそれぞれ制限するため抵抗４２ａ〜４２ｃが回路基板上に実装されているため、実装スペースが大きくなるという問題があった。
また、抵抗４２ａ〜４２ｃを回路基板上に実装すると、抵抗４２ａ〜４２ｃに使用されている銀や銅などの金属が使用環境下において腐食し、信頼性が低下する一方で、耐腐食性のある抵抗４２ａ〜４２ｃを用いると、コストアップを招くという問題があった。
そこで、本発明の目的は、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
上述した課題を解決するために、請求項１記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１３】
また、請求項２記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、前記抵抗に接続された第１の外部端子と、前記第１半導体チップおよび前記第２半導体チップが実装された実装基板と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１４】
また、請求項３記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１５】
また、請求項４記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、前記第１半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、判定回路から出力される電流を制限する抵抗を半導体チップに形成することにより、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができ、接続選択回路によって、抵抗を経由した信号を選択して外部端子に導くことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示すブロック図である。
【図２】図１の半導体装置の並列接続時の概略構成を示すブロック図である。
【図３】本発明の第２実施形態に係る半導体装置の概略構成を示すブロック図である。
【図４】図３の半導体装置の並列接続時の概略構成を示すブロック図である。
【図５】図３の接続選択回路１８ａの構成例を示す回路図である。
【図６】従来の半導体装置の概略構成を示すブロック図である。
【図７】図６の半導体装置の並列接続時の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示すブロック図である。
図１において、制御ＩＣ１１ａ〜１１ｃには、図６の制御ＩＣ４１ａ〜４１ｃの構成に加え、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する抵抗１７ａ〜１７ｃがそれぞれ内蔵されている。なお、抵抗１７ａ〜１７ｃは、制御ＩＣ１１ａ〜１１ｃが封入された半導体パッケージ内に内蔵し、その半導体パッケージをＩＰＭ（インテリジェントパワーモジュール）の実装基板に実装するようにしてもよい。あるいは、抵抗１７ａ〜１７ｃは、制御ＩＣ１１ａ〜１１ｃが搭載された半導体チップ上に形成し、その半導体チップをＩＰＭの実装基板に実装するようにしてもよい。
【００１９】
あるいは、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを別個の半導体チップ上に形成し、それらの半導体チップをＩＰＭの実装基板に実装するようにしてもよい。あるいは、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを別個の半導体チップ上に形成し、それらの半導体チップを同一の半導体パッケージに封入してから、ＩＰＭの実装基板に実装するようにしてもよい。
なお、ポリシリコンなどの材料を用いて半導体チップ上に抵抗１７ａ〜１７ｃを形成することにより、銀や銅などの金属を用いた抵抗よりも小型化を図ることが可能となるとともに、耐腐食性を向上させることができる。
【００２０】
また、制御ＩＣ１１ａ〜１１ｃには、図６の外部端子Ｔ１〜Ｔ５の他に、抵抗１７ａ〜１７ｃにそれぞれ接続された外部端子Ｔ６が設けられている。なお、外部端子Ｔ１〜Ｔ６としては、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを半導体チップ上に形成する場合、半導体チップ上に形成されたパッド電極を用いることができる。また、外部端子Ｔ１〜Ｔ６は、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを半導体パッケージに封入する場合、半導体パッケージに形成されたリード端子やバンプ電極を用いることができる。
【００２１】
ここで、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ５、Ｔ６間には、電源２４ａ〜２４ｃおよび発光素子２２ａ〜２２ｃがそれぞれ順次直列接続されている。
そして、パワーモジュールの異常や動作状態はセンサ１ａ〜１ｃにてそれぞれ検出され、センサ１ａ〜１ｃにて検出された信号はオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力される。そして、センサ１ａ〜１ｃにて検出された信号がオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力されると、その信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ１６ａ〜１６ｃのベースにそれぞれ入力される。
【００２２】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
【００２３】
また、抵抗１７ａ〜１７ｃの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａ〜１７ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
これにより、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限するため抵抗１７ａ〜１７ｃを回路基板上に実装することなく、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができる。
【００２４】
図２は、図１の半導体装置の並列接続時の概略構成を示すブロック図である。
図２において、制御ＩＣ１１ａ〜１１ｃが電源２４ａに並列接続される場合、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ５と、制御ＩＣ１１ａの外部端子Ｔ６間には、電源２４ａおよび発光素子２２ａがそれぞれ順次直列接続される。また、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ４は共通接続される。
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗１７ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
【００２５】
また、抵抗１７ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａの後段の電位が規定値に達すると、外部アラーム検出路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
これにより、制御ＩＣ１１ａ〜１１ｃに抵抗１７ａ〜１７ｃをそれぞれ内蔵した場合においても、制御ＩＣ１１ａ〜１１ｃは、制御ＩＣ１１ａの抵抗１７ａを共用することができ、制御ＩＣ１１ａ〜１１ｃが電源２４ａ〜２４ｃに並列接続された場合においても、フォトカプラ２１ａの一次側に流れる電流を制限するための抵抗値を最適化することができる。
【００２６】
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示すブロック図である。
図３において、制御ＩＣ３１ａ〜３１ｃには、図１の制御ＩＣ１１ａ〜１１ｃの構成に加え、接続選択回路１８ａ〜１８ｃがそれぞれ内蔵されている。この接続選択回路１８ａ〜１８ｃは、トランジスタ１６ａ〜１６ｃのコレクタからの信号または抵抗１７ａ〜１７ｃを経由した信号のいずれか一方を選択して、外部端子Ｔ６に導くことができる。
そして、制御ＩＣ３１ａ〜３１ｃがフォトカプラ２１ａ〜２１ｃにそれぞれ接続される場合、接続選択回路１８ａ〜１８ｃは、抵抗１７ａ〜１７ｃを経由した信号を選択して外部端子Ｔ６に導くことができる。
【００２７】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
また、抵抗１７ａ〜１７ｃの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａ〜１７ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【００２８】
図４は、図３の半導体装置の並列接続時の概略構成を示すブロック図である。
図４において、制御ＩＣ３１ａ〜３１ｃが電源２４ａに並列接続される場合、制御ＩＣ３１ａ〜３１ｃの外部端子Ｔ５、Ｔ６間には、電源２４ａおよび発光素子２２ａが順次共通に直列接続される。また、制御ＩＣ１１ａ〜１１ｃが電源２４ａに並列接続される場合、接続選択回路１８ａ〜１８ｃは、抵抗１７ａ〜１７ｃを経由した信号をそれぞれ選択して制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ６にそれぞれ導くことができる。
【００２９】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗１７ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
また、抵抗１７ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【００３０】
これにより、制御ＩＣ３１ａ〜３１ｃに抵抗１７ａ〜１７ｃをそれぞれ内蔵した場合においても、制御ＩＣ３１ａ〜３１ｃは、図１の外部端子Ｔ４を設けることなく、制御ＩＣ１１ａの抵抗１７ａを共用することが可能となる。このため、制御ＩＣ１１ａ〜１１ｃが電源２４ａ〜２４ｃに並列接続された場合においても、フォトカプラ２１ａの一次側に流れる電流を制限するための抵抗値を最適化することが可能となるとともに、制御ＩＣ３１ａ〜３１ｃの外部端子の個数を削減することができる。
【００３１】
図５は、図３の接続選択回路１８ａの構成例を示す回路図である。
図５において、電界効果トランジスタ４１、４２のゲートにはＥＰＲＯＭ４３の出力端子が接続され、電界効果トランジスタ４１、４２のドレインは外部端子Ｔ６に接続されている。また、電界効果トランジスタ４１のソースは抵抗１７ａを介して図４のトランジスタ１６ａのコレクタに接続され、電界効果トランジスタ４２のソースは図４のトランジスタ１６ａのコレクタに直接接続されている。
【００３２】
そして、トランジスタ１６ａのコレクタからの信号を接続選択回路１８ａに選択させる場合、ＥＰＲＯＭ４３には、電界効果トランジスタ４１をオフ、電界効果トランジスタ４２をオンさせるデータを書き込むことができる。一方、抵抗１７ａを経由した信号を接続選択回路１８ａに選択させる場合、ＥＰＲＯＭ４３には、電界効果トランジスタ４１をオン、電界効果トランジスタ４２をオフさせるデータを書き込むことができる。
他の接続選択回路１８ｂ、１８ｃも同様の構成をとることができる。
【符号の説明】
【００３３】
１ａ〜１ｃ センサ
１１ａ〜１１ｃ、３１ａ〜３１ｃ 制御ＩＣ
１２ａ〜１２ｃ トランジスタ駆動回路
１３ａ〜１３ｃ 外部アラーム検出回路
１４ａ〜１４ｃ オペアンプ
１５ａ〜１５ｃ 定電圧源
１６ａ〜１６ｃ トランジスタ
１７ａ〜１７ｃ、４４ 抵抗
１８ａ〜１８ｃ 接続選択回路
２１ａ〜２１ｃ フォトカプラ
２２ａ〜２２ｃ 発光素子
２３ａ〜２３ｃ 受光素子
２４ａ〜２４ｃ 電源
４１、４２ 電界効果トランジスタ
４３ ＥＰＲＯＭ
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、センサにて検出された信号を制御ＩＣ内で判断し、その判断結果を抵抗を介してフォトカプラに出力する方法に適用して好適なものである。
【背景技術】
【０００２】
センサにて検出された信号を制御ＩＣ内で判断し、その判断結果をフォトカプラに出力する場合、フォトカプラの一次側に流れる電流を制限するため、回路基板上に実装された抵抗を介してフォトカプラに出力する方法がある。
図６は、従来の半導体装置の概略構成を示すブロック図である。
図６において、制御ＩＣ４１ａ〜４１ｃには、外部のパワートランジスタをそれぞれ駆動するトランジスタ駆動回路１２ａ〜１２ｃ、外部アラームをそれぞれ検出し、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる外部アラーム検出回路１３ａ〜１３ｃ、センサ１ａ〜１ｃにてそれぞれ検出された信号レベルを定電圧とそれぞれ比較するオペアンプ１４ａ〜１４ｃ、定電圧をそれぞれ発生する定電圧源１５ａ〜１５ｃ、オペアンプ１４ａ〜１４ｃの出力を増幅するトランジスタ１６ａ〜１６ｃがそれぞれ設けられている。
【０００３】
そして、制御ＩＣ４１ａ〜４１ｃには、トランジスタ駆動回路１２ａ〜１２ｃの出力端子にそれぞれ接続された外部端子Ｔ１、オペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ接続された外部端子Ｔ２、トランジスタ駆動回路１２ａ〜１２ｃの電源端子にそれぞれ接続された外部端子Ｔ３、トランジスタ１６ａ〜１６ｃのコレクタ側にそれぞれ接続された外部端子Ｔ４、トランジスタ１６ａ〜１６ｃのエミッタ側にそれぞれ接続された外部端子Ｔ５が設けられている。なお、外部端子Ｔ１〜Ｔ５は、制御ＩＣ４１ａ〜４１ｃを封入する半導体パッケージに形成することができる。
【０００４】
また、フォトカプラ２１ａ〜２１ｃには、発光ダイオードなどの発光素子２２ａ〜２２ｃおよびフォトトランジスタなどの受光素子２３ａ〜２３ｃが設けられている。
ここで、オペアンプ１４ａ〜１４ｃの非反転入力端子はセンサ１ａ〜１ｃにそれぞれ接続され、オペアンプ１４ａ〜１４ｃの反転入力端子は定電圧源１５ａ〜１５ｃにそれぞれ接続されている。
【０００５】
また、オペアンプ１４ａ〜１４ｃの出力端子はトランジスタ１６ａ〜１６ｃのベースにそれぞれ接続され、トランジスタ１６ａ〜１６ｃのコレクタは外部アラーム検出回路１３ａ〜１３ｃの入力端子にそれぞれ接続されている。また、制御ＩＣ４１ａ〜４１ｃの外部端子Ｔ５、Ｔ４間には、電源２４ａ〜２４ｃ、発光素子２２ａ〜２２ｃおよび抵抗４２ａ〜４２ｃがそれぞれ順次直列接続されている。
【０００６】
そして、パワーモジュールの異常や動作状態はセンサ１ａ〜１ｃにてそれぞれ検出され、センサ１ａ〜１ｃにて検出された信号はオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力される。そして、センサ１ａ〜１ｃにて検出された信号がオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力されると、その信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ１６ａ〜１６ｃのベースにそれぞれ入力される。
【０００７】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が、定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗４２ａ〜４２ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
また、抵抗４２ａ〜４２ｃの後段の電位は、外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗４２ａ〜４２ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【０００８】
図７は、図６の半導体装置の並列接続時の概略構成を示すブロック図である。
図７において、制御ＩＣ４１ａ〜４１ｃが電源２４ａに並列接続される場合、制御ＩＣ４１ａ〜４１ｃの外部端子Ｔ５、Ｔ４間には、電源２４ａ、発光素子２２ａおよび抵抗４２ａが順次共通に直列接続される。
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗４２ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
【０００９】
また、抵抗４２ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗４２ａの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
また、例えば、特許文献１には、過電流保護部は、電力変換部の所定の位置に具備されている電流検出用抵抗の両端の電圧を検出し、電力変換部を流れる電流が、あるレベルを超過した場合には、制御部に信号を送り、制御部は電力変換部を制御することで、電力変換部に過大な電流が流れることを防止する方法が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−２８９７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の半導体装置では、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流をそれぞれ制限するため抵抗４２ａ〜４２ｃが回路基板上に実装されているため、実装スペースが大きくなるという問題があった。
また、抵抗４２ａ〜４２ｃを回路基板上に実装すると、抵抗４２ａ〜４２ｃに使用されている銀や銅などの金属が使用環境下において腐食し、信頼性が低下する一方で、耐腐食性のある抵抗４２ａ〜４２ｃを用いると、コストアップを招くという問題があった。
そこで、本発明の目的は、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
上述した課題を解決するために、請求項１記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１３】
また、請求項２記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、前記抵抗に接続された第１の外部端子と、前記第１半導体チップおよび前記第２半導体チップが実装された実装基板と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１４】
また、請求項３記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【００１５】
また、請求項４記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、前記第１半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、前記抵抗に接続された第１の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、判定回路から出力される電流を制限する抵抗を半導体チップに形成することにより、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができ、接続選択回路によって、抵抗を経由した信号を選択して外部端子に導くことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示すブロック図である。
【図２】図１の半導体装置の並列接続時の概略構成を示すブロック図である。
【図３】本発明の第２実施形態に係る半導体装置の概略構成を示すブロック図である。
【図４】図３の半導体装置の並列接続時の概略構成を示すブロック図である。
【図５】図３の接続選択回路１８ａの構成例を示す回路図である。
【図６】従来の半導体装置の概略構成を示すブロック図である。
【図７】図６の半導体装置の並列接続時の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示すブロック図である。
図１において、制御ＩＣ１１ａ〜１１ｃには、図６の制御ＩＣ４１ａ〜４１ｃの構成に加え、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限する抵抗１７ａ〜１７ｃがそれぞれ内蔵されている。なお、抵抗１７ａ〜１７ｃは、制御ＩＣ１１ａ〜１１ｃが封入された半導体パッケージ内に内蔵し、その半導体パッケージをＩＰＭ（インテリジェントパワーモジュール）の実装基板に実装するようにしてもよい。あるいは、抵抗１７ａ〜１７ｃは、制御ＩＣ１１ａ〜１１ｃが搭載された半導体チップ上に形成し、その半導体チップをＩＰＭの実装基板に実装するようにしてもよい。
【００１９】
あるいは、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを別個の半導体チップ上に形成し、それらの半導体チップをＩＰＭの実装基板に実装するようにしてもよい。あるいは、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを別個の半導体チップ上に形成し、それらの半導体チップを同一の半導体パッケージに封入してから、ＩＰＭの実装基板に実装するようにしてもよい。
なお、ポリシリコンなどの材料を用いて半導体チップ上に抵抗１７ａ〜１７ｃを形成することにより、銀や銅などの金属を用いた抵抗よりも小型化を図ることが可能となるとともに、耐腐食性を向上させることができる。
【００２０】
また、制御ＩＣ１１ａ〜１１ｃには、図６の外部端子Ｔ１〜Ｔ５の他に、抵抗１７ａ〜１７ｃにそれぞれ接続された外部端子Ｔ６が設けられている。なお、外部端子Ｔ１〜Ｔ６としては、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを半導体チップ上に形成する場合、半導体チップ上に形成されたパッド電極を用いることができる。また、外部端子Ｔ１〜Ｔ６は、制御ＩＣ１１ａ〜１１ｃおよび抵抗１７ａ〜１７ｃを半導体パッケージに封入する場合、半導体パッケージに形成されたリード端子やバンプ電極を用いることができる。
【００２１】
ここで、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ５、Ｔ６間には、電源２４ａ〜２４ｃおよび発光素子２２ａ〜２２ｃがそれぞれ順次直列接続されている。
そして、パワーモジュールの異常や動作状態はセンサ１ａ〜１ｃにてそれぞれ検出され、センサ１ａ〜１ｃにて検出された信号はオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力される。そして、センサ１ａ〜１ｃにて検出された信号がオペアンプ１４ａ〜１４ｃの非反転入力端子にそれぞれ入力されると、その信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ１６ａ〜１６ｃのベースにそれぞれ入力される。
【００２２】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
【００２３】
また、抵抗１７ａ〜１７ｃの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａ〜１７ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
これにより、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限するため抵抗１７ａ〜１７ｃを回路基板上に実装することなく、フォトカプラ２１ａ〜２１ｃの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができる。
【００２４】
図２は、図１の半導体装置の並列接続時の概略構成を示すブロック図である。
図２において、制御ＩＣ１１ａ〜１１ｃが電源２４ａに並列接続される場合、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ５と、制御ＩＣ１１ａの外部端子Ｔ６間には、電源２４ａおよび発光素子２２ａがそれぞれ順次直列接続される。また、制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ４は共通接続される。
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗１７ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
【００２５】
また、抵抗１７ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａの後段の電位が規定値に達すると、外部アラーム検出路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
これにより、制御ＩＣ１１ａ〜１１ｃに抵抗１７ａ〜１７ｃをそれぞれ内蔵した場合においても、制御ＩＣ１１ａ〜１１ｃは、制御ＩＣ１１ａの抵抗１７ａを共用することができ、制御ＩＣ１１ａ〜１１ｃが電源２４ａ〜２４ｃに並列接続された場合においても、フォトカプラ２１ａの一次側に流れる電流を制限するための抵抗値を最適化することができる。
【００２６】
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示すブロック図である。
図３において、制御ＩＣ３１ａ〜３１ｃには、図１の制御ＩＣ１１ａ〜１１ｃの構成に加え、接続選択回路１８ａ〜１８ｃがそれぞれ内蔵されている。この接続選択回路１８ａ〜１８ｃは、トランジスタ１６ａ〜１６ｃのコレクタからの信号または抵抗１７ａ〜１７ｃを経由した信号のいずれか一方を選択して、外部端子Ｔ６に導くことができる。
そして、制御ＩＣ３１ａ〜３１ｃがフォトカプラ２１ａ〜２１ｃにそれぞれ接続される場合、接続選択回路１８ａ〜１８ｃは、抵抗１７ａ〜１７ｃを経由した信号を選択して外部端子Ｔ６に導くことができる。
【００２７】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号が定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、トランジスタ１６ａ〜１６ｃがそれぞれ導通し、抵抗１７ａ〜１７ｃをそれぞれ介して発光素子２２ａ〜２２ｃに電流が流れる。そして、発光素子２２ａ〜２２ｃにそれぞれ電流が流れると、発光素子２２ａ〜２２ｃが発光し、その光が受光素子２３ａ〜２３ｃにてそれぞれ受光されることで、受光素子２３ａ〜２３ｃがそれぞれ導通する。
また、抵抗１７ａ〜１７ｃの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａ〜１７ｃの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【００２８】
図４は、図３の半導体装置の並列接続時の概略構成を示すブロック図である。
図４において、制御ＩＣ３１ａ〜３１ｃが電源２４ａに並列接続される場合、制御ＩＣ３１ａ〜３１ｃの外部端子Ｔ５、Ｔ６間には、電源２４ａおよび発光素子２２ａが順次共通に直列接続される。また、制御ＩＣ１１ａ〜１１ｃが電源２４ａに並列接続される場合、接続選択回路１８ａ〜１８ｃは、抵抗１７ａ〜１７ｃを経由した信号をそれぞれ選択して制御ＩＣ１１ａ〜１１ｃの外部端子Ｔ６にそれぞれ導くことができる。
【００２９】
そして、センサ１ａ〜１ｃにてそれぞれ検出された信号のいずれかが定電圧源１５ａ〜１５ｃにてそれぞれ発生された定電圧を超えると、そのセンサ１ａ〜１ｃに対応したいずれかのトランジスタ１６ａ〜１６ｃが導通し、抵抗１７ａを介して発光素子２２ａに電流が流れる。そして、発光素子２２ａに電流が流れると、発光素子２２ａが発光し、その光が受光素子２３ａにて受光されることで、受光素子２３ａが導通する。
また、抵抗１７ａの後段の電位は外部アラーム検出回路１３ａ〜１３ｃにてそれぞれモニタされる。そして、抵抗１７ａの後段の電位が規定値に達すると、外部アラーム検出回路１３ａ〜１３ｃは、トランジスタ駆動回路１２ａ〜１２ｃの動作をそれぞれ停止させる。
【００３０】
これにより、制御ＩＣ３１ａ〜３１ｃに抵抗１７ａ〜１７ｃをそれぞれ内蔵した場合においても、制御ＩＣ３１ａ〜３１ｃは、図１の外部端子Ｔ４を設けることなく、制御ＩＣ１１ａの抵抗１７ａを共用することが可能となる。このため、制御ＩＣ１１ａ〜１１ｃが電源２４ａ〜２４ｃに並列接続された場合においても、フォトカプラ２１ａの一次側に流れる電流を制限するための抵抗値を最適化することが可能となるとともに、制御ＩＣ３１ａ〜３１ｃの外部端子の個数を削減することができる。
【００３１】
図５は、図３の接続選択回路１８ａの構成例を示す回路図である。
図５において、電界効果トランジスタ４１、４２のゲートにはＥＰＲＯＭ４３の出力端子が接続され、電界効果トランジスタ４１、４２のドレインは外部端子Ｔ６に接続されている。また、電界効果トランジスタ４１のソースは抵抗１７ａを介して図４のトランジスタ１６ａのコレクタに接続され、電界効果トランジスタ４２のソースは図４のトランジスタ１６ａのコレクタに直接接続されている。
【００３２】
そして、トランジスタ１６ａのコレクタからの信号を接続選択回路１８ａに選択させる場合、ＥＰＲＯＭ４３には、電界効果トランジスタ４１をオフ、電界効果トランジスタ４２をオンさせるデータを書き込むことができる。一方、抵抗１７ａを経由した信号を接続選択回路１８ａに選択させる場合、ＥＰＲＯＭ４３には、電界効果トランジスタ４１をオン、電界効果トランジスタ４２をオフさせるデータを書き込むことができる。
他の接続選択回路１８ｂ、１８ｃも同様の構成をとることができる。
【符号の説明】
【００３３】
１ａ〜１ｃ センサ
１１ａ〜１１ｃ、３１ａ〜３１ｃ 制御ＩＣ
１２ａ〜１２ｃ トランジスタ駆動回路
１３ａ〜１３ｃ 外部アラーム検出回路
１４ａ〜１４ｃ オペアンプ
１５ａ〜１５ｃ 定電圧源
１６ａ〜１６ｃ トランジスタ
１７ａ〜１７ｃ、４４ 抵抗
１８ａ〜１８ｃ 接続選択回路
２１ａ〜２１ｃ フォトカプラ
２２ａ〜２２ｃ 発光素子
２３ａ〜２３ｃ 受光素子
２４ａ〜２４ｃ 電源
４１、４２ 電界効果トランジスタ
４３ ＥＰＲＯＭ
【特許請求の範囲】
【請求項１】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、
前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項２】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、
前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、
前記抵抗に接続された第１の外部端子と、
前記第１半導体チップおよび前記第２半導体チップが実装された実装基板と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項３】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、
前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項４】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、
前記第１半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項１】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、
前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項２】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、
前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、
前記抵抗に接続された第１の外部端子と、
前記第１半導体チップおよび前記第２半導体チップが実装された実装基板と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項３】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、
前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【請求項４】
センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第１半導体チップと、
前記第１半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第２半導体チップと、
前記抵抗に接続された第１の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−４２５１７（Ｐ２０１３−４２５１７Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１２−２１３４１２（Ｐ２０１２−２１３４１２）
【出願日】平成２４年９月２７日（２０１２．９．２７）
【分割の表示】特願２００７−３２２３２７（Ｐ２００７−３２２３２７）の分割
【原出願日】平成１９年１２月１３日（２００７．１２．１３）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２４年９月２７日（２０１２．９．２７）
【分割の表示】特願２００７−３２２３２７（Ｐ２００７−３２２３２７）の分割
【原出願日】平成１９年１２月１３日（２００７．１２．１３）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]