固体撮像素子の検査方法、検査装置、及び固体撮像素子
【課題】露光期間中に設定すべき基板電圧の最適値を短時間にかつ容易に検出すること。
【解決手段】基板電圧（クリップ電圧Ｖｃ）を初期値に設定し、各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で固体撮像素子を駆動して撮像動作を行わせる。固体撮像素子から出力される画像データを複数のエリアＡ１〜Ａｍに分割し、各エリアＡｎ（ｎ＝１〜ｍ）について画素信号の平均値ＡＶｎを算出する。平均値ＡＶｎの最小値Ｖｍｉｎを求め、この最小値Ｖｍｉｎが所定の規格範囲内（Ｌｍｉｎ〜Ｌｍａｘ）に入るように基板電圧を変化させて、基板電圧の最適値を求める。
【解決手段】基板電圧（クリップ電圧Ｖｃ）を初期値に設定し、各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で固体撮像素子を駆動して撮像動作を行わせる。固体撮像素子から出力される画像データを複数のエリアＡ１〜Ａｍに分割し、各エリアＡｎ（ｎ＝１〜ｍ）について画素信号の平均値ＡＶｎを算出する。平均値ＡＶｎの最小値Ｖｍｉｎを求め、この最小値Ｖｍｉｎが所定の規格範囲内（Ｌｍｉｎ〜Ｌｍａｘ）に入るように基板電圧を変化させて、基板電圧の最適値を求める。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型オーバーフロードレインを備えた固体撮像素子の検査方法、検査装置、及びその固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサ等の固体撮像素子では、撮像領域に被写体光が入射されると、画素ごとに設けられたフォトダイオード（ＰＤ）により光電変換が行われ、各ＰＤに信号電荷が蓄積される。被写体光が高輝度の場合には、光電変換により生成された信号電荷がＰＤの飽和レベル（飽和信号電荷量）を超えて隣接画素へ漏れ出る、いわゆるブルーミングが発生することがある。
【０００３】
このブルーミングを防止するために、各ＰＤ下には、飽和レベルを超える余剰電荷を基板に流し込むことを可能とする縦型オーバーフロードレイン（ＶＯＤ）構造が形成されている。ＶＯＤは、ＰＤの電荷蓄積部と基板との間の電位障壁（オーバーフローバリア：ＯＦＢ）のレベルを制御可能とするものであり、このＯＦＢのレベルは、基板への印加電圧（基板電圧）によって制御される。基板電圧を上げるとＯＦＢのレベルが下がる。露光期間中（電荷蓄積時）には、ＯＦＢのレベルを、ＰＤに隣接して形成される読み出しゲート（ＴＧ）の電位障壁より低くするように基板電圧を設定することで、ＰＤから溢れた余剰電荷は、隣接画素へ漏れ出ることなく、基板へ排出される（例えば、特許文献１参照）。
【特許文献１】特開２００３−３０９７６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、各ＰＤの飽和レベルは、製造プロセスに起因してばらつく。このばらつきは、主に、ＴＧの電位障壁のばらつきに依存する。ＯＦＢのレベルが不適切であると、均一であるべき画像にムラ（これを飽和ムラという）が生じるといった問題がある。この飽和ムラの程度は、個々の固体撮像素子ごとに異なるため、固体撮像素子ごとに個別に最適な基板電圧の設定を行う必要がある。
【０００５】
本発明は、上記課題を鑑みてなされたものであって、露光期間中に設定すべき基板電圧の最適値を短時間にかつ容易に検出することができる固体撮像素子の検査方法、検査装置、及びその固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の固体撮像素子の検査方法は、入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査方法において、前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする。
【０００７】
なお、前記フォトダイオードは、２次元マトリクス状に配列されていることが好ましい。また、前記フォトダイオードの垂直列ごとに配され、読み出しゲートを介して前記フォトダイオードから読み出された信号電荷を垂直方向に転送する垂直転送部と、前記各垂直転送部の出力端に共通に接続され、前記各垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の出力端に配され、前記信号電荷を電圧信号に変換する出力部と、を備えたことが好ましい。
【０００８】
また、前記フォトダイオードは、ｐウェル層内に形成され信号電荷として電子を蓄積するｎ型層と、前記ｎ型層と前記ｐウェル層との間のｐｎ接合部とによって構成され、前記縦型オーバーフロードレインは、前記ｐウェル層の前記ｎ型層下の部分と、前記ｐウェル層下のｎ型シリコン基板とによって構成されており、前記ｎ型シリコン基板に前記基板電圧が印加されることが好ましい。
【０００９】
また、前記エリアは、２０画素×２０画素のサイズであることが好ましい。
【００１０】
また、本発明の固体撮像素子は、前記いずれかの検査方法により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする。
【００１１】
また、本発明の固体撮像素子の検査装置は、入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査装置において、前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする。
【００１２】
また、本発明の固体撮像素子は、前記検査装置により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、固体撮像素子から取得した画像データを複数のエリアに分割し、各エリアについて画素信号の平均値を算出し、算出した平均値の最小値が所定の規格範囲内に入るように基板電圧を変化させて基板電圧の最適値を検出する。このように、エリア分割を行うことにより、基板電圧の最適値を短時間にかつ容易に検出することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、インターライン転送方式のＣＣＤイメージセンサ１０を示す。２次元マトリクス状に配置され、光電変換により入射光を信号電荷に変換して蓄積する複数のフォトダイオード（ＰＤ）１１と、ＰＤ１１の垂直列ごとに配され、読み出しゲート（ＴＧ）１２を介してＰＤ１１から読み出された信号電荷を垂直方向に転送する複数の垂直転送部（ＶＣＣＤ）１３とによって撮像領域１４が構成されている。
【００１５】
ＶＣＣＤ１３は、複数の垂直転送電極を備え、垂直転送電極に印加される垂直転送パルスφＶ１〜φＶ４によって４相駆動される。これらの垂直転送電極のうち、第１及び第３の垂直転送パルスφＶ１，φＶ３が印加される転送電極は、ＴＧ１２のゲート電極を兼ねている。ＶＣＣＤ１３に読み出された信号電荷は、１水平走査期間の周期で水平転送部（ＨＣＣＤ）１５に転送される。ＨＣＣＤ１５は、各ＶＣＣＤ１３の出力端に共通に接続されており、ＶＣＣＤ１３から転送された１走査線分の信号電荷を水平方向に転送する。ＨＣＣＤ１５は、複数の水平転送電極を備え、水平転送電極に印加される水平転送パルスφＨ１，φＨ２によって２相駆動される。
【００１６】
ＨＣＣＤ１５の出力端には、フローティングディフュージョンアンプからなる出力部１６が配されている。この出力部１６は、ＨＣＣＤ１５の出力端へ転送されてきた信号電荷を検出して電圧信号（画素信号）に変換して時系列的に出力を行う。
【００１７】
上記の各部は、ｎ型半導体基板（ｎ型シリコン基板）２０をベースとしてこの表層に形成されたｐウェル層２１（図２参照）内に構成されている。ｎ型半導体基板２０には、基板電圧Ｖｓｕｂが印加される。基板電圧Ｖｓｕｂは、ＰＤ１１下に構成されるＶＯＤの電位障壁（ＯＦＢ）のレベルを規定する。つまり、基板電圧Ｖｓｕｂを制御することにより、ＰＤ１１に蓄積された信号電荷のうち所望量をｎ型半導体基板２０に排出することができる。なお、基板電圧Ｖｓｕｂは、露光期間前には、ＯＦＢのレベルを下げ、ＰＤ１１内の全ての電荷をｎ型半導体基板２０に排出（リセット）するように高電圧に設定され、露光期間中（電荷蓄積時）には、ＯＦＢのレベルを所定のクリップレベルまで上げ、各ＰＤ１１の飽和レベルをクリップしてほぼ一定とするように設定される。
【００１８】
ＣＣＤイメージセンサ１０には、上記の垂直転送パルスφＶ１〜φＶ４、水平転送パルスφＨ１，φＨ２、基板電圧Ｖｓｕｂの他、出力部１６の信号電荷をリセットするためのリセットパルスや、電源電圧、接地電圧なども入力される。
【００１９】
図２は、図１のＩ−Ｉ線に沿う断面構造を示す。ｎ型半導体基板２０の表層には、ｐウェル層２１が形成されており、ｐウェル層２１内には、ｎ型層からなり、信号電荷として電子を蓄積する電荷蓄積部２２が形成されている。電荷蓄積部２２は、遮光膜２３に形成された開口２３ａ下にほぼ層状に広がっており、一端は、ｐウェル層２１の表面に達している。
【００２０】
電荷蓄積部２２とその下のｐウェル層２１との界面のｐｎ接合部とがＰＤ１１を構成している。ｐウェル層２１は、電荷蓄積部２２下において薄く形成されており、この薄部２１ａにＯＦＢが生じる。このＯＦＢのレベルは、ｎ型半導体基板２０に印加される基板電圧Ｖｓｕｂによって変化する。このように、電荷蓄積部２２下の薄部２１ａとその下のｎ型半導体基板２０とにより、ＶＯＤ構造が構成されている。
【００２１】
開口２３ａ下のｐウェル層２１の表層には、ｐ型不純物が高濃度に注入されたｐ＋層２４が形成されている。ｐ＋層２４は、暗電流の発生を抑制する。また、遮光膜２３下のｐウェル層２１の表層には、ｎ型半導体層からなる垂直転送チャネル２５が形成されており、垂直転送チャネル２５は、ｐウェル層２１を介して電荷蓄積部２２と離間している。この離間部分及び垂直転送チャネル２５の上方には、全面に形成されたゲート絶縁膜２６を介して、垂直転送電極２７が形成されている。
【００２２】
垂直転送チャネル２５は、垂直転送電極２７とによって、前述のＶＣＣＤ１３を構成している。また、垂直転送チャネル２５と電荷蓄積部２２との離間部分は、その上方に延在し、ゲート電極を兼ねた垂直転送電極２７とによって、前述のＴＧ１２を構成している。電荷蓄積部２２に蓄積された信号電荷は、垂直転送電極２７に高電圧の読み出しパルスが印加されると上記離間部分を介して垂直転送チャネル２５に移送され、その後、垂直転送電極２７に印加される垂直転送パルスに応動して転送チャネル２５内を移動する。
【００２３】
電荷蓄積部２２のＴＧ１２と反対側の端部は、遮光膜２３下に延設されたｐ＋層２４の延設部分２４ａを介して隣接画素の垂直転送チャネル２５と離間されている。この延設部分２４ａは、チャネルストッパとして機能している。
【００２４】
遮光膜２３は、層間絶縁膜２８を介して、垂直転送電極２７上を覆っており、ＰＤ１１のみに光を入射させるように開口２３ａが形成されている。そして、遮光膜２３上及び開口２３ａを覆うように平坦化層が形成され、さらに平坦化層上には、カラーフィルタやマイクロレンズなどが形成されているが、これらの図示及び説明は省略する。
【００２５】
図３は、図２のII−II′−II″線に沿う電位分布を示す。基板電圧Ｖｓｕｂを変化させることにより、前述の薄部２１ａに生じるＯＦＢのレベルを変化させることができる。符号３０は、露光期間前に、ＯＦＢのレベルを低下させ、電荷蓄積部２２の蓄積電荷を全てｎ型半導体基板２０に排出するように、基板電圧Ｖｓｕｂを設定した場合の電位分布を示す。また、符号３１は、露光期間中に、電荷蓄積部２２の飽和レベルを所定のクリップレベルでクリップするように基板電圧Ｖｓｕｂを設定した場合の電位分布を示す。
【００２６】
次に、図４に示すフローチャートに沿って、露光期間中に設定すべき基板電圧Ｖｓｕｂ（以下、これをクリップ電圧Ｖｃと称す。）の最適値を短時間に検出することができるＣＣＤイメージセンサ１０の検査方法を説明する。
【００２７】
ＣＣＤイメージセンサ１０は、ウェーハあるいはパッケージ化された形態とする。図５に示すように、ＣＣＤイメージセンサ１０の検査を行う検査装置２は、ＣＣＤイメージセンサ１０の撮像領域１４に均一な光（例えば、白色光）を照射する光源３と、電気的な信号の授受をＣＣＤイメージセンサ１０の入出力端子に対して行う半導体テスタ４とからなる。なお、光源３は、各ＰＤ１１の蓄積電荷量が飽和レベルに達するのに十分な高輝度の光を照射する。
【００２８】
まず、半導体テスタ４は、ループ回数をカウントするためのパラメータＮの初期設定（Ｎ＝１）を行う（ステップＳ１）。次いで、クリップ電圧Ｖｃを所定の初期値に設定したうえで（ステップＳ１）、ＣＣＤイメージセンサ１０を駆動して撮像動作を行わせ（ステップＳ２）、ＣＣＤイメージセンサ１０から出力される１画面分の画素信号からなる画像データを取得する（ステップＳ４）。なお、ＣＣＤイメージセンサ１０の撮像領域１４が有効画素領域とオプティカルブラック（ＯＢ）領域とから構成されている場合には、有効画素領域からの画素信号のみを用いて画像データとする。
【００２９】
次いで、図６に示すように、取得した画像データをｍ個のエリアＡ１〜Ａｍに均等に分割する（ステップＳ５）。そして、各エリアＡｎ（ｎ＝１〜ｍ）について、画素信号の平均値ＶＡｎ（ｎ＝１〜ｍ）を算出する（ステップＳ６）。なお、各エリアＡｎは、処理時間の関係から、２０画素×２０画素のサイズとすることが好ましい。
【００３０】
次いで、平均値ＶＡｎの最小値を保存するための変数Ｖｍｉｎに初期値（平均値ＶＡｎより十分に大きな値）を与え、初期化を行う（ステップＳ７）。また、エリアＡ１〜Ａ１６を順次選択するためのパラメータｎの初期設定（ｎ＝１）を行う（ステップＳ８）。そして、エリアＡｎの平均値ＶＡｎとＶｍｉｎとの比較を行う（ステップＳ９）。ＶＡｎ＜Ｖｍｉｎの場合（Ｙｅｓ判定）には、ＶｍｉｎにＶＡｎの値を代入する（ステップＳ１０）。一方、ＶＡｎ≧Ｖｍｉｎの場合（Ｎｏ判定）には、ステップＳ１０は実行せず、次のステップＳ１１に移行する。
【００３１】
ステップＳ９の処理は、各平均値ＶＡｎについて順に行われる。つまり、ステップＳ１１にて、ｎ＝ｍであるかを判定し、ｎがｍに達していなければ（ステップＳ１１のＮｏ判定）、ｎを１だけインクリメントして（ステップＳ１２）、ステップＳ９に戻る。ｎ＝ｍとなり、ステップＳ１１をパスした段階でのＶｍｉｎが平均値ＶＡｎの最小値となる。
【００３２】
次いで、Ｖｍｉｎを最大規格値Ｌｍａｘと比較する（ステップＳ１３）。Ｖｍｉｎ＞Ｌｍａｘの場合（Ｙｅｓ判定）には、クリップ電圧Ｖｃをステップ電圧ΔＶだけインクリメントする（ステップＳ１４）。ループ回数Ｎが最大値Ｎｍａｘに達していない場合（ステップＳ１５のＮｏ判定）には、ループ回数Ｎを１だけインクリメントして（ステップＳ１６）、ステップＳ３に戻り、新たに設定されたクリップ電圧Ｖｃのもとで同様の処理を繰り返す。
【００３３】
一方、ステップＳ１３にてＶｍｉｎ≦Ｌｍａｘの場合（Ｎｏ判定）には、次いで、Ｖｍｉｎを最小規格値Ｌｍｉｎと比較する（ステップＳ１７）。Ｖｍｉｎ＜Ｌｍｉｎの場合（Ｙｅｓ判定）には、クリップ電圧Ｖｃをステップ電圧ΔＶだけデクリメントする（ステップＳ１８）。この後、同様に、ループ回数Ｎが最大値Ｎｍａｘに達していない場合（ステップＳ１５のＮｏ判定）には、ループ回数Ｎを１だけインクリメントして（ステップＳ１６）、ステップＳ３に戻り、新たに設定されたクリップ電圧Ｖｃのもとで同様の処理を繰り返す。
【００３４】
そして、ステップＳ１７にてＶｍｉｎ≧Ｌｍｉｎと判定された場合（Ｎｏ判定）には、Ｖｍｉｎは、ＬｍｉｎからＬｍａｘの規格範囲内であり、このとき設定しているクリップ電圧Ｖｃを検出値として記録する（ステップＳ１９）。これ以降の検査では、検出されたクリップ電圧Ｖｃを使用してＣＣＤイメージセンサ１０の駆動を行う。
【００３５】
このように、本発明では、画像データを複数のエリアに分割したうえで、各エリアについて画素信号の平均値を算出し、算出されたエリアごとの平均値の最小値に基づいて処理を行うので、適切かつ短時間にクリップ電圧Ｖｃ（露光期間中の基板電圧Ｖｓｕｂ）の最適値を求めることができる。
【図面の簡単な説明】
【００３６】
【図１】ＣＣＤイメージセンサの構成を示す平面図である。
【図２】図１のＩ−Ｉ線に沿う断面図である。
【図３】図２のII−II′−II″線に沿う電位分布を示す図である。
【図４】ＣＣＤイメージセンサの検査方法を説明するフローチャートである。
【図５】検査装置の構成を示す模式図である。
【図６】画像データの分割例を示す図である。
【符号の説明】
【００３７】
２ 検査装置
３ 光源
４ 半導体テスタ
１０ ＣＣＤイメージセンサ
１１ フォトダイオード
１２ 読み出しゲート
１３ 垂直転送部
１４ 撮像領域
１５ 水平転送部
１６ 出力部
２０ ｎ型半導体基板
２１ ｐウェル層
２１ａ 薄部
２２ 電荷蓄積部
２３ 遮光膜
２３ａ 開口
２４ ｐ＋層
２４ａ 延設部分
２５ 垂直転送チャネル
２６ ゲート絶縁膜
２７ 垂直転送電極
２８ 層間絶縁膜
【技術分野】
【０００１】
本発明は、縦型オーバーフロードレインを備えた固体撮像素子の検査方法、検査装置、及びその固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサ等の固体撮像素子では、撮像領域に被写体光が入射されると、画素ごとに設けられたフォトダイオード（ＰＤ）により光電変換が行われ、各ＰＤに信号電荷が蓄積される。被写体光が高輝度の場合には、光電変換により生成された信号電荷がＰＤの飽和レベル（飽和信号電荷量）を超えて隣接画素へ漏れ出る、いわゆるブルーミングが発生することがある。
【０００３】
このブルーミングを防止するために、各ＰＤ下には、飽和レベルを超える余剰電荷を基板に流し込むことを可能とする縦型オーバーフロードレイン（ＶＯＤ）構造が形成されている。ＶＯＤは、ＰＤの電荷蓄積部と基板との間の電位障壁（オーバーフローバリア：ＯＦＢ）のレベルを制御可能とするものであり、このＯＦＢのレベルは、基板への印加電圧（基板電圧）によって制御される。基板電圧を上げるとＯＦＢのレベルが下がる。露光期間中（電荷蓄積時）には、ＯＦＢのレベルを、ＰＤに隣接して形成される読み出しゲート（ＴＧ）の電位障壁より低くするように基板電圧を設定することで、ＰＤから溢れた余剰電荷は、隣接画素へ漏れ出ることなく、基板へ排出される（例えば、特許文献１参照）。
【特許文献１】特開２００３−３０９７６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、各ＰＤの飽和レベルは、製造プロセスに起因してばらつく。このばらつきは、主に、ＴＧの電位障壁のばらつきに依存する。ＯＦＢのレベルが不適切であると、均一であるべき画像にムラ（これを飽和ムラという）が生じるといった問題がある。この飽和ムラの程度は、個々の固体撮像素子ごとに異なるため、固体撮像素子ごとに個別に最適な基板電圧の設定を行う必要がある。
【０００５】
本発明は、上記課題を鑑みてなされたものであって、露光期間中に設定すべき基板電圧の最適値を短時間にかつ容易に検出することができる固体撮像素子の検査方法、検査装置、及びその固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の固体撮像素子の検査方法は、入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査方法において、前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする。
【０００７】
なお、前記フォトダイオードは、２次元マトリクス状に配列されていることが好ましい。また、前記フォトダイオードの垂直列ごとに配され、読み出しゲートを介して前記フォトダイオードから読み出された信号電荷を垂直方向に転送する垂直転送部と、前記各垂直転送部の出力端に共通に接続され、前記各垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の出力端に配され、前記信号電荷を電圧信号に変換する出力部と、を備えたことが好ましい。
【０００８】
また、前記フォトダイオードは、ｐウェル層内に形成され信号電荷として電子を蓄積するｎ型層と、前記ｎ型層と前記ｐウェル層との間のｐｎ接合部とによって構成され、前記縦型オーバーフロードレインは、前記ｐウェル層の前記ｎ型層下の部分と、前記ｐウェル層下のｎ型シリコン基板とによって構成されており、前記ｎ型シリコン基板に前記基板電圧が印加されることが好ましい。
【０００９】
また、前記エリアは、２０画素×２０画素のサイズであることが好ましい。
【００１０】
また、本発明の固体撮像素子は、前記いずれかの検査方法により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする。
【００１１】
また、本発明の固体撮像素子の検査装置は、入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査装置において、前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする。
【００１２】
また、本発明の固体撮像素子は、前記検査装置により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、固体撮像素子から取得した画像データを複数のエリアに分割し、各エリアについて画素信号の平均値を算出し、算出した平均値の最小値が所定の規格範囲内に入るように基板電圧を変化させて基板電圧の最適値を検出する。このように、エリア分割を行うことにより、基板電圧の最適値を短時間にかつ容易に検出することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、インターライン転送方式のＣＣＤイメージセンサ１０を示す。２次元マトリクス状に配置され、光電変換により入射光を信号電荷に変換して蓄積する複数のフォトダイオード（ＰＤ）１１と、ＰＤ１１の垂直列ごとに配され、読み出しゲート（ＴＧ）１２を介してＰＤ１１から読み出された信号電荷を垂直方向に転送する複数の垂直転送部（ＶＣＣＤ）１３とによって撮像領域１４が構成されている。
【００１５】
ＶＣＣＤ１３は、複数の垂直転送電極を備え、垂直転送電極に印加される垂直転送パルスφＶ１〜φＶ４によって４相駆動される。これらの垂直転送電極のうち、第１及び第３の垂直転送パルスφＶ１，φＶ３が印加される転送電極は、ＴＧ１２のゲート電極を兼ねている。ＶＣＣＤ１３に読み出された信号電荷は、１水平走査期間の周期で水平転送部（ＨＣＣＤ）１５に転送される。ＨＣＣＤ１５は、各ＶＣＣＤ１３の出力端に共通に接続されており、ＶＣＣＤ１３から転送された１走査線分の信号電荷を水平方向に転送する。ＨＣＣＤ１５は、複数の水平転送電極を備え、水平転送電極に印加される水平転送パルスφＨ１，φＨ２によって２相駆動される。
【００１６】
ＨＣＣＤ１５の出力端には、フローティングディフュージョンアンプからなる出力部１６が配されている。この出力部１６は、ＨＣＣＤ１５の出力端へ転送されてきた信号電荷を検出して電圧信号（画素信号）に変換して時系列的に出力を行う。
【００１７】
上記の各部は、ｎ型半導体基板（ｎ型シリコン基板）２０をベースとしてこの表層に形成されたｐウェル層２１（図２参照）内に構成されている。ｎ型半導体基板２０には、基板電圧Ｖｓｕｂが印加される。基板電圧Ｖｓｕｂは、ＰＤ１１下に構成されるＶＯＤの電位障壁（ＯＦＢ）のレベルを規定する。つまり、基板電圧Ｖｓｕｂを制御することにより、ＰＤ１１に蓄積された信号電荷のうち所望量をｎ型半導体基板２０に排出することができる。なお、基板電圧Ｖｓｕｂは、露光期間前には、ＯＦＢのレベルを下げ、ＰＤ１１内の全ての電荷をｎ型半導体基板２０に排出（リセット）するように高電圧に設定され、露光期間中（電荷蓄積時）には、ＯＦＢのレベルを所定のクリップレベルまで上げ、各ＰＤ１１の飽和レベルをクリップしてほぼ一定とするように設定される。
【００１８】
ＣＣＤイメージセンサ１０には、上記の垂直転送パルスφＶ１〜φＶ４、水平転送パルスφＨ１，φＨ２、基板電圧Ｖｓｕｂの他、出力部１６の信号電荷をリセットするためのリセットパルスや、電源電圧、接地電圧なども入力される。
【００１９】
図２は、図１のＩ−Ｉ線に沿う断面構造を示す。ｎ型半導体基板２０の表層には、ｐウェル層２１が形成されており、ｐウェル層２１内には、ｎ型層からなり、信号電荷として電子を蓄積する電荷蓄積部２２が形成されている。電荷蓄積部２２は、遮光膜２３に形成された開口２３ａ下にほぼ層状に広がっており、一端は、ｐウェル層２１の表面に達している。
【００２０】
電荷蓄積部２２とその下のｐウェル層２１との界面のｐｎ接合部とがＰＤ１１を構成している。ｐウェル層２１は、電荷蓄積部２２下において薄く形成されており、この薄部２１ａにＯＦＢが生じる。このＯＦＢのレベルは、ｎ型半導体基板２０に印加される基板電圧Ｖｓｕｂによって変化する。このように、電荷蓄積部２２下の薄部２１ａとその下のｎ型半導体基板２０とにより、ＶＯＤ構造が構成されている。
【００２１】
開口２３ａ下のｐウェル層２１の表層には、ｐ型不純物が高濃度に注入されたｐ＋層２４が形成されている。ｐ＋層２４は、暗電流の発生を抑制する。また、遮光膜２３下のｐウェル層２１の表層には、ｎ型半導体層からなる垂直転送チャネル２５が形成されており、垂直転送チャネル２５は、ｐウェル層２１を介して電荷蓄積部２２と離間している。この離間部分及び垂直転送チャネル２５の上方には、全面に形成されたゲート絶縁膜２６を介して、垂直転送電極２７が形成されている。
【００２２】
垂直転送チャネル２５は、垂直転送電極２７とによって、前述のＶＣＣＤ１３を構成している。また、垂直転送チャネル２５と電荷蓄積部２２との離間部分は、その上方に延在し、ゲート電極を兼ねた垂直転送電極２７とによって、前述のＴＧ１２を構成している。電荷蓄積部２２に蓄積された信号電荷は、垂直転送電極２７に高電圧の読み出しパルスが印加されると上記離間部分を介して垂直転送チャネル２５に移送され、その後、垂直転送電極２７に印加される垂直転送パルスに応動して転送チャネル２５内を移動する。
【００２３】
電荷蓄積部２２のＴＧ１２と反対側の端部は、遮光膜２３下に延設されたｐ＋層２４の延設部分２４ａを介して隣接画素の垂直転送チャネル２５と離間されている。この延設部分２４ａは、チャネルストッパとして機能している。
【００２４】
遮光膜２３は、層間絶縁膜２８を介して、垂直転送電極２７上を覆っており、ＰＤ１１のみに光を入射させるように開口２３ａが形成されている。そして、遮光膜２３上及び開口２３ａを覆うように平坦化層が形成され、さらに平坦化層上には、カラーフィルタやマイクロレンズなどが形成されているが、これらの図示及び説明は省略する。
【００２５】
図３は、図２のII−II′−II″線に沿う電位分布を示す。基板電圧Ｖｓｕｂを変化させることにより、前述の薄部２１ａに生じるＯＦＢのレベルを変化させることができる。符号３０は、露光期間前に、ＯＦＢのレベルを低下させ、電荷蓄積部２２の蓄積電荷を全てｎ型半導体基板２０に排出するように、基板電圧Ｖｓｕｂを設定した場合の電位分布を示す。また、符号３１は、露光期間中に、電荷蓄積部２２の飽和レベルを所定のクリップレベルでクリップするように基板電圧Ｖｓｕｂを設定した場合の電位分布を示す。
【００２６】
次に、図４に示すフローチャートに沿って、露光期間中に設定すべき基板電圧Ｖｓｕｂ（以下、これをクリップ電圧Ｖｃと称す。）の最適値を短時間に検出することができるＣＣＤイメージセンサ１０の検査方法を説明する。
【００２７】
ＣＣＤイメージセンサ１０は、ウェーハあるいはパッケージ化された形態とする。図５に示すように、ＣＣＤイメージセンサ１０の検査を行う検査装置２は、ＣＣＤイメージセンサ１０の撮像領域１４に均一な光（例えば、白色光）を照射する光源３と、電気的な信号の授受をＣＣＤイメージセンサ１０の入出力端子に対して行う半導体テスタ４とからなる。なお、光源３は、各ＰＤ１１の蓄積電荷量が飽和レベルに達するのに十分な高輝度の光を照射する。
【００２８】
まず、半導体テスタ４は、ループ回数をカウントするためのパラメータＮの初期設定（Ｎ＝１）を行う（ステップＳ１）。次いで、クリップ電圧Ｖｃを所定の初期値に設定したうえで（ステップＳ１）、ＣＣＤイメージセンサ１０を駆動して撮像動作を行わせ（ステップＳ２）、ＣＣＤイメージセンサ１０から出力される１画面分の画素信号からなる画像データを取得する（ステップＳ４）。なお、ＣＣＤイメージセンサ１０の撮像領域１４が有効画素領域とオプティカルブラック（ＯＢ）領域とから構成されている場合には、有効画素領域からの画素信号のみを用いて画像データとする。
【００２９】
次いで、図６に示すように、取得した画像データをｍ個のエリアＡ１〜Ａｍに均等に分割する（ステップＳ５）。そして、各エリアＡｎ（ｎ＝１〜ｍ）について、画素信号の平均値ＶＡｎ（ｎ＝１〜ｍ）を算出する（ステップＳ６）。なお、各エリアＡｎは、処理時間の関係から、２０画素×２０画素のサイズとすることが好ましい。
【００３０】
次いで、平均値ＶＡｎの最小値を保存するための変数Ｖｍｉｎに初期値（平均値ＶＡｎより十分に大きな値）を与え、初期化を行う（ステップＳ７）。また、エリアＡ１〜Ａ１６を順次選択するためのパラメータｎの初期設定（ｎ＝１）を行う（ステップＳ８）。そして、エリアＡｎの平均値ＶＡｎとＶｍｉｎとの比較を行う（ステップＳ９）。ＶＡｎ＜Ｖｍｉｎの場合（Ｙｅｓ判定）には、ＶｍｉｎにＶＡｎの値を代入する（ステップＳ１０）。一方、ＶＡｎ≧Ｖｍｉｎの場合（Ｎｏ判定）には、ステップＳ１０は実行せず、次のステップＳ１１に移行する。
【００３１】
ステップＳ９の処理は、各平均値ＶＡｎについて順に行われる。つまり、ステップＳ１１にて、ｎ＝ｍであるかを判定し、ｎがｍに達していなければ（ステップＳ１１のＮｏ判定）、ｎを１だけインクリメントして（ステップＳ１２）、ステップＳ９に戻る。ｎ＝ｍとなり、ステップＳ１１をパスした段階でのＶｍｉｎが平均値ＶＡｎの最小値となる。
【００３２】
次いで、Ｖｍｉｎを最大規格値Ｌｍａｘと比較する（ステップＳ１３）。Ｖｍｉｎ＞Ｌｍａｘの場合（Ｙｅｓ判定）には、クリップ電圧Ｖｃをステップ電圧ΔＶだけインクリメントする（ステップＳ１４）。ループ回数Ｎが最大値Ｎｍａｘに達していない場合（ステップＳ１５のＮｏ判定）には、ループ回数Ｎを１だけインクリメントして（ステップＳ１６）、ステップＳ３に戻り、新たに設定されたクリップ電圧Ｖｃのもとで同様の処理を繰り返す。
【００３３】
一方、ステップＳ１３にてＶｍｉｎ≦Ｌｍａｘの場合（Ｎｏ判定）には、次いで、Ｖｍｉｎを最小規格値Ｌｍｉｎと比較する（ステップＳ１７）。Ｖｍｉｎ＜Ｌｍｉｎの場合（Ｙｅｓ判定）には、クリップ電圧Ｖｃをステップ電圧ΔＶだけデクリメントする（ステップＳ１８）。この後、同様に、ループ回数Ｎが最大値Ｎｍａｘに達していない場合（ステップＳ１５のＮｏ判定）には、ループ回数Ｎを１だけインクリメントして（ステップＳ１６）、ステップＳ３に戻り、新たに設定されたクリップ電圧Ｖｃのもとで同様の処理を繰り返す。
【００３４】
そして、ステップＳ１７にてＶｍｉｎ≧Ｌｍｉｎと判定された場合（Ｎｏ判定）には、Ｖｍｉｎは、ＬｍｉｎからＬｍａｘの規格範囲内であり、このとき設定しているクリップ電圧Ｖｃを検出値として記録する（ステップＳ１９）。これ以降の検査では、検出されたクリップ電圧Ｖｃを使用してＣＣＤイメージセンサ１０の駆動を行う。
【００３５】
このように、本発明では、画像データを複数のエリアに分割したうえで、各エリアについて画素信号の平均値を算出し、算出されたエリアごとの平均値の最小値に基づいて処理を行うので、適切かつ短時間にクリップ電圧Ｖｃ（露光期間中の基板電圧Ｖｓｕｂ）の最適値を求めることができる。
【図面の簡単な説明】
【００３６】
【図１】ＣＣＤイメージセンサの構成を示す平面図である。
【図２】図１のＩ−Ｉ線に沿う断面図である。
【図３】図２のII−II′−II″線に沿う電位分布を示す図である。
【図４】ＣＣＤイメージセンサの検査方法を説明するフローチャートである。
【図５】検査装置の構成を示す模式図である。
【図６】画像データの分割例を示す図である。
【符号の説明】
【００３７】
２ 検査装置
３ 光源
４ 半導体テスタ
１０ ＣＣＤイメージセンサ
１１ フォトダイオード
１２ 読み出しゲート
１３ 垂直転送部
１４ 撮像領域
１５ 水平転送部
１６ 出力部
２０ ｎ型半導体基板
２１ ｐウェル層
２１ａ 薄部
２２ 電荷蓄積部
２３ 遮光膜
２３ａ 開口
２４ ｐ＋層
２４ａ 延設部分
２５ 垂直転送チャネル
２６ ゲート絶縁膜
２７ 垂直転送電極
２８ 層間絶縁膜
【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査方法において、
前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする固体撮像素子の検査方法。
【請求項２】
前記フォトダイオードは、２次元マトリクス状に配列されていることを特徴とする請求項１記載の固体撮像素子の検査方法。
【請求項３】
前記フォトダイオードの垂直列ごとに配され、読み出しゲートを介して前記フォトダイオードから読み出された信号電荷を垂直方向に転送する垂直転送部と、前記各垂直転送部の出力端に共通に接続され、前記各垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の出力端に配され、前記信号電荷を電圧信号に変換する出力部と、を備えたことを特徴とする請求項２記載の固体撮像素子の検査方法。
【請求項４】
前記フォトダイオードは、ｐウェル層内に形成され信号電荷として電子を蓄積するｎ型層と、前記ｎ型層と前記ｐウェル層との間のｐｎ接合部とによって構成され、前記縦型オーバーフロードレインは、前記ｐウェル層の前記ｎ型層下の部分と、前記ｐウェル層下のｎ型シリコン基板とによって構成されており、前記ｎ型シリコン基板に前記基板電圧が印加されることを特徴とする請求項１から３いずれか１項記載の固体撮像素子の検査方法。
【請求項５】
前記エリアは、２０画素×２０画素のサイズであることを特徴とする請求項１から４いずれか１項記載の固体撮像素子の検査方法。
【請求項６】
請求項１から５いずれか１項記載の検査方法により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする固体撮像素子。
【請求項７】
入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査装置において、
前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする固体撮像素子の検査装置。
【請求項８】
請求項７項記載の検査装置により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする固体撮像素子。
【請求項１】
入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査方法において、
前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする固体撮像素子の検査方法。
【請求項２】
前記フォトダイオードは、２次元マトリクス状に配列されていることを特徴とする請求項１記載の固体撮像素子の検査方法。
【請求項３】
前記フォトダイオードの垂直列ごとに配され、読み出しゲートを介して前記フォトダイオードから読み出された信号電荷を垂直方向に転送する垂直転送部と、前記各垂直転送部の出力端に共通に接続され、前記各垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の出力端に配され、前記信号電荷を電圧信号に変換する出力部と、を備えたことを特徴とする請求項２記載の固体撮像素子の検査方法。
【請求項４】
前記フォトダイオードは、ｐウェル層内に形成され信号電荷として電子を蓄積するｎ型層と、前記ｎ型層と前記ｐウェル層との間のｐｎ接合部とによって構成され、前記縦型オーバーフロードレインは、前記ｐウェル層の前記ｎ型層下の部分と、前記ｐウェル層下のｎ型シリコン基板とによって構成されており、前記ｎ型シリコン基板に前記基板電圧が印加されることを特徴とする請求項１から３いずれか１項記載の固体撮像素子の検査方法。
【請求項５】
前記エリアは、２０画素×２０画素のサイズであることを特徴とする請求項１から４いずれか１項記載の固体撮像素子の検査方法。
【請求項６】
請求項１から５いずれか１項記載の検査方法により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする固体撮像素子。
【請求項７】
入射光を信号電荷に変換して蓄積する複数のフォトダイオードと、前記各フォトダイオード下に形成され、基板電圧に応じた前記フォトダイオードの余剰電荷を基板側へ排出し、前記フォトダイオードの飽和信号電荷量を制御する縦型オーバーフロードレインとを備えた固体撮像素子の検査装置において、
前記各フォトダイオードの蓄積電荷量が飽和信号電荷量に達するのに十分な輝度の光を照射した状態で前記固体撮像素子を駆動して撮像動作を行わせ、前記固体撮像素子から出力される１画面分の画素信号からなる画像データを複数のエリアに分割し、前記各エリアについて画素信号の平均値を算出し、前記平均値の最小値が所定の規格範囲内に入るように前記基板電圧を変化させて前記基板電圧の最適値を検出することを特徴とする固体撮像素子の検査装置。
【請求項８】
請求項７項記載の検査装置により前記基板電圧の最適値が検出され、前記最適値の設定が行われたことを特徴とする固体撮像素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−１２４２５２（Ｐ２００８−１２４２５２Ａ）
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願番号】特願２００６−３０６６０４（Ｐ２００６−３０６６０４）
【出願日】平成１８年１１月１３日（２００６．１１．１３）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願日】平成１８年１１月１３日（２００６．１１．１３）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]