電源制御方法および電源制御装置
【課題】スイッチング電源における低損失を実現するとともに、パルス電流による高調波ノイズの発生およびラッシュ電流の発生を抑止することが可能な電源制御方法および電源制御装置を提供することを目的とする。
【解決手段】入力電圧をスイッチング制御して出力電圧を得る電源制御方法または宣言制御装置であって、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行う構成とした。
【解決手段】入力電圧をスイッチング制御して出力電圧を得る電源制御方法または宣言制御装置であって、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行う構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、スイッチング電源を用いた電源制御方法および電源制御装置に関するものである。
【背景技術】
【０００２】
近年、省エネルギーと環境への配慮を両立する照明機器として発光ダイオード（以下、「ＬＥＤ」という）を用いた照明機器が注目を集めている。ＬＥＤは電流を流すことにより発光し、その明るさは電流値に比例するため、現在のＬＥＤ照明機器はＬＥＤの輝度、すなわち電流値を制御するため、ＬＥＤを制御する機能部を含め全て直流で制御される。また、ＬＥＤ照明機器以外にも様々な家庭用電化製品が直流により制御される。
【０００３】
一般的に、商用交流電源から直流電圧を得るための手法の一つとして、パルス幅変調型のスイッチング電源を用いた電源制御装置を用いることが知られている。パルス幅変調型のスイッチング電源を用いた電源制御装置の一例を図９に示す。図９の電源制御装置１００は商用交流電源に接続されるノイズ防止用のノイズフィルタ１０１、ノイズフィルタ１０１の出力を整流する整流回路１０２、整流回路１０２で整流された脈流を平滑化する平滑回路１０５、および平滑回路１０５の出力電圧を所定電圧に変換するスイッチング電源１０３（以下、「ＳＷ電源１０３」という）を備えている。
【０００４】
図１０は、ＳＷ電源１０３の概略構成を示す図である。ＳＷ電源１０３は、パワーＭＯＳＦＥＴからなるスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部１３０（以下、「ＳＷ制御部１３０」という）からなる。ＳＷ電源１０３では、平滑回路１０５にて平滑化された入力電圧を、ＳＷ素子６による高速スイッチングで高周波のパルスにしてトランス７に送る。そして、整流ダイオード８で整流を行い、平滑コンデンサ９で平滑化して出力電圧を得る。
【０００５】
また、ＳＷ制御部１３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ制御を行う制御部であり、出力電圧検出回路３２１、比較器３７１、異常検出器３４１、ＳＷ素子駆動回路３５１、発振器３６０および三角波生成部３６１からなる。ＳＷ制御部１３０では、発振器３６０にて生成された方形波が、三角波生成部３６１によって対称の三角波にされ、比較器３７１の一端に入力される。また、比較器３７１のもう一端には、出力電圧検出回路３２１にて検出された出力電圧が入力される。そして、図１０に示すように比較器３７１にて三角波と出力電圧が比較され、三角波が出力電圧より大きい期間のみＳＷ素子６がＯＮとなる駆動信号が出力される。ＳＷ素子駆動回路３５１は、駆動信号に基づいて、ＳＷ素子６の駆動を行う。
【０００６】
このような構成により、ＳＷ電源１０３からの出力電圧が上昇すると、三角波が出力電圧より大きい期間が短くなり、ＳＷ素子６のＯＮ時間が短くなる。このように制御されるＳＷ素子６のＯＮ状態およびＯＦＦ状態のデューティー比により、出力電圧が調整される。また、異常検出器３４１によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器３４１からＳＷ素子駆動回路３５１に停止信号が送られ、ＳＷ素子６の動作が停止される。
【０００７】
続いて、図９の電源制御装置１００における動作波形図を図１１に示す。まず、商用交流電源から出力される交流電圧は、ノイズフィルタ１０１によってノイズが除去され整流回路１０２によって全波整流される。図１１（ａ）は整流回路１０２で整流された後の入力電圧波形を示す。そして、整流回路１０２で整流された脈流は、平滑回路１０５にて平滑化され、図１１（ｂ）に示される電圧波形となる。また、この場合、平滑回路１０５の一次側（商用交流電源側）に流れる電流波形は図１１（ｃ）に示すように、高いピーク値を有する短いパルス波となる。ここで、図１１（ｃ）に示すようなパルス波は、高調波を多量に含んでいるため、電源ラインを通って外部に流れると、ノイズによる障害を引き起こす原因になる。また、平均的には省電力であるにも関わらず、高いピーク電力を保証するための発電・給電・配電設備が必要となるといった問題もある。このような問題を解決するために、電源の力率を改善し、高調波の発生を抑制する力率改善回路（ＰＦＣ）を採用することが提案されている。
【０００８】
また、電源制御装置１００に電源を投入した際には、空の状態である平滑回路１０５の大容量の平滑コンデンサを充電するため、図１１（ｄ）に示すような大きな電流、いわゆるラッシュ電流が流れる。このようなラッシュ電流が発生することにより、ヒューズの溶断や、電源電圧の不安定化およびそれに伴う機器への影響が考えられる。このような影響を防ぐために、ラッシュ電流の大きさに耐える部材を用いることも可能であるが、このような部材を採用することで、無駄なコストが発生し、ヒューズに関しては定常使用時の異常に対して機能しなくなる可能性があるなどの欠点がある。
【０００９】
そこで、ラッシュ電流の発生を防ぐために、様々な方法が考えられている。特許文献１には、その一例として、平滑コンデンサとは別に、容量の大きいバンク用の平滑コンデンサと、当該コンデンサを充電するための充電用抵抗などを備えた平滑コンデンサバンク回路を備えることで、ラッシュ電流の発生を防ぐ構成が開示されている。また、特許文献１に記載される手法以外に、平滑回路１０５における平滑コンデンサの容量を小さくすることや、平滑回路１０５自体をなくすことも考えられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−３２２５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ここで、力率改善回路は昇圧型の定電圧電源であるため、高調波を含むパルス波の問題を解決するために力率改善回路を採用するということは、すなわちもう一つ余計な電源の設置が必要ということになり、電源制御装置のコストの増加と効率の低下ならびに大型化を招くことになってしまう。
【００１２】
また、ラッシュ電流を抑止するために、特許文献１に記載されるように平滑コンデンサバンク回路を別途備えた場合も、部品点数が増加することにより、製品コストの増加および大型化を招いてしまうといった問題がある。また、平滑コンデンサの容量を小さくしたり、平滑回路１０５自体をなくす場合、整流回路１０２で整流された脈流に応じてＳＷ電源１０３での処理を行うと、入力電流波形は、図１１（ｅ）に示されるように二つのピークを備えた波形となる。この場合も、図１１（ｃ）に示される電流波形の場合と同様に、高調波によるノイズや、ピーク保証の問題がある。また、平滑回路１０５をなくした場合にも、ＳＷ電源１０３における平滑コンデンサ９を充電するために、ラッシュ電流が発生する可能性がある。
【００１３】
さらに、ＳＷ電源１０３を用いる場合には、シリーズ電源を用いる場合に比べ一般的に損失が少ないが、ＳＷ素子６がＯＮからＯＦＦへまたはその逆へ移行する過渡期には、比較的大きな損失が生じることがある。この損失は、ＳＷ素子６がＯＮまたはＯＦＦのときにトランス７を共振させることにより低減することが可能であるが、パルス幅変調方式を用いる場合には、トランス７の共振制御を行う処理が煩雑になるといった問題がある。
【００１４】
本発明は上記の課題を鑑みてなされたものであり、スイッチング電源の低損失を容易に実現可能とするとともにパルス電流による高調波ノイズの発生およびラッシュ電流の発生を抑止することが可能な電源制御方法および電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するため、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行うことを特徴とする、電源制御方法が提供される。
【００１６】
また、上記電源制御方法は、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づき、スイッチング素子のパルス数を制御するものであってもよい。
【００１７】
また、上記電源制御方法は、分割された区画ごとに所定の周波数を設定し、所定の周波数のクロック信号を生成して、パルス数をカウントし、所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づいて、スイッチング素子のパルス数を制御するものであってもよい。
【００１８】
また、スイッチング素子のパルス数を制御することは、スイッチング素子のパルス周波数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて基準値を設定し、基準値とカウント値とを比較して、パルス周波数を求めてもよい。
【００１９】
また、スイッチング素子のパルス数を制御することは、所定の時間あたりのスイッチング素子のパルス回数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定時間あたりのパルス回数を求めてもよい。
【００２０】
また、入力電圧は交流電圧であり、所定の時間幅は、交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められてもよい。
【００２１】
さらに、上記電源制御方法におけるスイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われてもよい。
【００２２】
また、本発明により、入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、スイッチング電源は、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置が提供される。
【００２３】
また、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法が提供される。
【００２４】
さらに、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法が提供される。
【発明の効果】
【００２５】
本発明の電源制御方法および電源制御装置には、次のような効果がある。
１．パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることにより、発電・給電・配電設備に必要な電流容量が少なくてすむ。また、発電所の発電容量や送電設備などは、ピーク電流値に合わせて設備を用意する必要があるため、ピーク電流値が少なければ少ないほど実際に必要とする電流容量などが少なくてすみ、結果としてこれら社会インフラに要する費用が少なくてすむ。
２．電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。
３．力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。
４．電源投入時のＳＷ素子のＯＮ時間を制御することにより、ラッシュ電流の発生を防ぐことができる。
５．ＳＷ素子のＯＮ時間を計測し、この情報を元に、整流回路から出力される脈流を複数の区画に分割し、区画ごとにＯＮ時間制御を行う場合に比べ、論理規模を小規模に抑えることができる。
６．パルス数変調方式を採用することにより、トランスの共振を制御しやすくなり、結果としてＳＷ素子による損失の低減を容易に実現可能とする。
【図面の簡単な説明】
【００２６】
【図１】本発明の第一実施形態における電源制御装置の概略を示すブロック図である。
【図２】図１のスイッチング電源の構成を示す図である。
【図３】制御信号生成部における処理の流れを示すフローチャートである。
【図４】図１の電源制御装置における動作波形を示す図である。
【図５】基準値設定部における処理の流れを示すフローチャートである。
【図６】基準値設定部の処理を説明するための動作波形図である。
【図７】本発明の第二実施形態におけるスイッチング電源の構成を示す図である。
【図８】本発明の第三実施形態におけるスイッチング電源の構成を示す図である。
【図９】従来技術における電源制御装置の概略を示すブロック図である。
【図１０】従来技術におけるスイッチング電源の構成を示す図である。
【図１１】従来技術の電源制御装置における動作波形を示す図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照しながら本発明の実施形態に係る電源制御装置について説明する。
【００２８】
図１は、本発明の第一実施形態に係る電源制御装置１０の概略構成を示すブロック図である。電源制御装置１０は、ノイズフィルタ１、整流回路２、およびスイッチング電源３（以下、「ＳＷ電源３」という）を備える。本実施形態のＳＷ電源３は、力率改善回路も平滑回路も通さずに、整流回路２から直に入力される脈流電圧に基づいて出力電圧を得るものである。また、電源制御装置１０は、商用交流電源に接続してあるが、本発明の電源制御装置１０は、商用交流電源以外にも使用することができる。
【００２９】
ノイズフィルタ１は、ＳＷ電源３から発生するノイズが外部に放射或いは伝搬しないようにするとともに、外部からのノイズの影響を受けないようにするためのものである。整流回路２は、整流ダイオードを備え、ノイズフィルタ１からの出力に対し、全波整流を行うものである。
【００３０】
続いて、図２を参照して、本実施形態のＳＷ電源３の構成について説明する。本実施形態のＳＷ電源３は、パルス数変調方式（以下、「ＰＮＭ（Pulse Number Modulation）方式」という）を用いたスイッチング電源である。ＰＮＭ方式では、パルス幅変調方式と異なり、スイッチング素子を駆動する駆動信号のパルス幅を一定とし、所定の時間あたりのパルス数を可変とすることによって、スイッチング素子の出力電流を制御する。
【００３１】
ＳＷ電源３は、パワーＭＯＦＥＴなどのスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部３０（以下、「ＳＷ制御部３０」という）からなる。ＳＷ電源３では、整流回路２にて整流された脈流電圧が、スイッチング素子６による高速スイッチングで高周波のパルスにしてトランス７に送られる。そして、整流ダイオード８にて整流が行われ、平滑コンデンサ９で平滑化されて直流の出力電圧が得られる。ＳＷ制御部３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ回数制御を行う制御部であり、制御信号生成部３１、出力電圧検出回路３２、パルス数制御部３３、異常検出器３４およびＳＷ素子駆動部３５からなる。尚、本実施形態におけるＳＷ制御部３０の各部の処理は、論理規模の小さなＦＰＧＡ（Field-Programmable Gate Array）やゲートアレイを用いて容易に実現することができる。
【００３２】
制御信号生成部３１は、出力電圧検出回路３２にて検出される出力電圧と比較される制御信号を生成するものであり、時間計測部３１１、クロック制御部３１２、およびＤ／Ａコンバータ３１３からなる。時間計測部３１１は、タイマーおよび記憶部（図示せず）を有し、整流回路２によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅ＷＬとして計測し、記憶／更新する。また、時間計測部３１１では、記憶されたパルス幅ＷＬをｎ分割し、分割された時間Ｔｎごとに、ステージカウンタＣＮＴ（０〜ｎ−１）を設定する。
【００３３】
クロック制御部３１２は、Ｄ／Ａコンバータ３１３におけるクロック周波数を制御する制御部である。クロック制御部３１２では、一波の脈流に対して、時間計測部３１１において設定されるステージカウンタＣＮＴごとに異なるクロック周波数ｆを設定する。Ｄ／Ａコンバータ３１３は、例えば４ビットの抵抗ラダーを備えるデジタル−アナログコンバータであり、クロック制御部３１２により設定されるクロック周波数に応じて制御信号を出力する。具体的には、Ｄ／Ａコンバータ３１３は、カウンタと抵抗ラダーとによって構成することができる。この場合、カウンタをクロック制御部３１２からのクロック周波数ｆでカウントアップ／ダウンさせ、抵抗ラダーによってカウンタ出力値に対応する電圧レベルを生成する。この構成によれば、クロック制御部３１２のクロック周波数ｆを調整することによって、所望の立ち下り（または立ち上がり）波形を有する制御信号を生成することができる。
【００３４】
本実施形態におけるＳＷ電源３は、ＳＷ制御部３０により、整流回路２によって整流された脈流の一波ごとに所定の電圧レベルを超えたパルス幅ＷＬを測定し、夫々の一波を幅方向にｎ個に分割して、夫々の区画の電圧の立ち上がり部分で急峻な電流増加が発生しないように電流値を次第に立ち上げ（漸増させ）、その区画の電圧の立ち下り部分で電圧の低下に伴い電流が急激に増加しないように電流値を次第に落とし（漸減させ）、この漸増と漸減の制御を一波ごとに繰り返して、急峻な電流増加を抑止し、高調波の少ない電流波形を得るようにするものである。特に、本実施形態では、制御信号生成部３１にて出力電圧と比較される制御信号を区画ごとに生成し、パルス数制御部３３において区画ごとにパルス数の制御を行うことにより、上記のような電流波形を得る構成となっている。
【００３５】
制御信号生成部３１における具体的な処理について、図３のフローチャートおよび図４の動作波形を参照して説明する。尚、図３および図４では、一波の脈流を幅方向に４分割した場合を例にとって説明する。本処理では、まず、整流回路２にて整流された脈流の電圧レベルが検出され、所定の検出レベルとの比較が行われる（Ｓ１）。ここで、所定の検出レベルとは、ＳＷ電源３の動作下限電圧値である。そして、図４（ａ）に示すように、時間計測部３１１において、脈流電圧が検出レベルより大きくなった時（Ｓ１：ＹＥＳ）から小さくなった時（Ｓ８、Ｓ９：ＮＯ）まで（すなわち脈流電圧が、ＳＷ電源３の動作下限値を超えて動作可能となってから、動作下限値以下となって不動作になるまで）の時間幅をパルス幅ＷＬとして測定し（図４（ｂ））、記憶する（Ｓ１０）。また、記憶されたパルス幅ＷＬを４分割し、各区画のＴｎを求める（Ｓ１１）。また、電源投入時は、波形が安定していない場合があるので、２以上の脈流の経過後にパルス幅を測定してＷＬとする。
【００３６】
また、パルス幅ＷＬの計測と平行して、分割された区画ごとに制御信号が生成され、パルス数制御部３３に出力される。詳しくは、整流された脈流電圧の電圧値が検出レベルよりも大きい場合（Ｓ１：ＹＥＳ）、時間計測部３１１のタイマーがスタートされる（Ｓ２）。そして、クロック制御部３１２において、ステージカウンタＣＮＴの値が０に設定され、変数ＴがＴｎに設定される（Ｓ３）。ここで、時間Ｔｎは、時間計測部３１１で、前の処理において測定されたパルス幅ＷＬ（すなわちひとつ前の脈流のパルス幅）を４分割して求められたものである。
【００３７】
続いて、Ｄ／Ａコンバータ３１３のクロック周波数ｆがステージカウンタＣＮＴ（この場合は０）に対応する値（ｆ０）に設定される（Ｓ４）。ここで、本実施形態では、立ち上がり部分での急峻な電流増加が発生しないよう、ステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）が設定される。具体的には、ＳＷ素子６を駆動するパルスの数は、Ｄ／Ａコンバータ３１３から出力される三角波の幅、すなわち傾斜によって制御される（図４（ｅ）〜（ｈ））。より詳しくは、パルス数制御部３３では、三角波の傾斜が急になるほどＳＷ素子６を駆動するパルスの数が減るように、また、傾斜が緩やかになるほどパルスの数が増えるように、駆動信号の周波数が設定される。また、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜は、クロック周波数ｆを高くすることに伴い急になる。そのため、立ち上がり時のステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）を高く設定することにより、ＳＷ素子６を駆動するパルスの数を減らすことができ、電流値を抑えることが可能となる。尚、パルス数制御部３３の具体的な処理については、後ほど詳述する。
【００３８】
続いて、時間Ｔが経過したか否かが判断される（Ｓ５）。時間Ｔが経過していない場合は（Ｓ５：ＮＯ）、経過するまで待機する。この間、Ｄ／Ａコンバータ３１３はクロック周波数ｆ０にて動作される。一方、時間Ｔが経過した場合は（Ｓ５：ＹＥＳ）、ステージカウンタＣＮＴに１が加算され、時間ＴにＴｎが加算される（Ｓ６）。そして、ステージカウンタＣＮＴが４より小さいか否かが判断される（Ｓ７）。ここで、ステージカウンタＣＮＴが４より小さい場合（Ｓ７：ＹＥＳ）、Ｓ９にて、脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ９：ＹＥＳ）、Ｓ４の処理へ戻る。そして、Ｓ４では、Ｄ／Ａコンバータ３１３のクロック周波数が、ステージカウンタＣＮＴ（この場合１）に対応する値（ｆ１）に設定される。このように、ステージカウンタＣＮＴが分割数（４）以上となるか（Ｓ７：ＮＯ）、脈流電圧が検出レベル以下になる（Ｓ９：ＮＯ）まで、Ｓ４からＳ６の処理が繰り返され、各区画における周波数が設定される。
【００３９】
また、ステージカウンタＣＮＴが４以上となった場合（Ｓ７：ＮＯ）、Ｓ８にて、Ｓ９と同様に脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ８：ＹＥＳ）は、検出レベル以下になるまで待機する。そして、Ｓ８にて脈流電圧が検出レベル以下であると判断された場合（Ｓ８：ＮＯ）、およびＳ９にて同様の判断がされた場合（Ｓ９：ＮＯ）は、その時のタイマーの値を脈流のパルス幅ＷＬとして記憶する（Ｓ１０）。その後、新たに記憶したパルス幅ＷＬを４分割して、時間Ｔｎを更新する（Ｓ１１）。そして、タイマーをリセットし（Ｓ１２）、Ｓ１の処理に戻り、次の脈流に対して同様の処理を行う。
【００４０】
図４（ｃ）および（ｅ）〜（ｈ）に、脈流を４分割したときの各ステージカウンタＣＮＴ（０〜３）におけるＤ／Ａコンバータ３１３の出力波形を示す。ここで、図４（ｅ）〜（ｈ）は、図４（ｃ）に示される波形の拡大図である。図４（ｃ）に示されるように、Ｄ／Ａコンバータ３１３からは、区画ごとに傾斜の異なる三角波が出力される。また、各区画における三角波の繰り返し周波数は、例えば低い場合には１００ｋＨｚ程度、高い場合には１ＭＨｚ程度に設定される。図４に示されるように、ステージカウンタＣＮＴ＝０の場合（図４（ｅ））とステージカウンタＣＮＴ＝３（図４（ｈ））の場合には、クロック制御部３１２にて比較的高いクロック周波数を設定することで、傾斜の急な三角波形が出力される。一方、中間のステージカウンタＣＮＴ＝１の場合（図４（ｆ））とステージカウンタＣＮＴ＝２（図４（ｇ）の場合には、クロック制御部３１２にて比較的低いクロック周波数を設定することで、傾斜のゆるやかな三角波形が出力される。
【００４１】
このようにして生成されたＤ／Ａコンバータ３１３の出力波形（図４（ｃ））は、制御信号としてパルス数制御部３３に入力される。パルス数制御部３３では、この制御信号および出力電圧検出回路３２で検出された出力電圧に基づいて、ＳＷ素子６を駆動する所定の時間あたりのパルス数を制御する。図２に示すように、パルス数制御部３３は、基準値設定部３３１、基準発振器３３２、カウンタ３３３および比較器３３４からなる。尚、ＰＮＭ方式には、駆動信号におけるパルス間の時間幅（すなわち繰り返し周波数）を可変とする「周波数可変方式」と、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする「回数可変方式」とがあるが、本実施形態では、「周波数可変方式」を用いた場合について説明する。
【００４２】
基準値設定部３３１は、駆動信号のパルス数を得る際の基準となる基準値を設定し、比較器３３４の一端に入力する。また、基準発振器３３２は、所定の周波数のクロック信号を発振し、カウンタ３３３は基準発振器３３２から出力されるクロック信号のパルス数をカウントする。カウンタ３３３によるカウント値は、比較器３３４の一端に入力される。そして、比較器３３４では、入力される基準値とカウント値とを比較して、両者が同じ値となった時点で、ＳＷ素子駆動部３５に対して目的の周波数となったことを通知し、カウント値をリセットする。ＳＷ素子駆動部３５では、比較器３３４からの通知があった時点でＯＮとなるような周波数の駆動信号を生成し、ＳＷ素子６を駆動する。また、異常検出器３４によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器３４からＳＷ素子駆動部３５に停止信号が送られ、ＳＷ素子６の動作が停止される。
【００４３】
このように、基準値を任意に設定することで、駆動信号の周波数を所望の周波数に設定することができ、結果としてＳＷ素子６の出力電流を目的の値となるよう制御することができる。例として、基準発振器３３２より２５ＭＨｚのクロック信号が発振される場合、基準値を２５に設定すると、駆動信号の周波数は１ＭＨｚとなる。また、基準値を２５０に設定すると、駆動信号の周波数は１００ｋＨｚとなる。このように、基準値を高く設定するほど駆動信号の周波数は低くなり、ＳＷ素子６を駆動するパルス数の数が少なくなる。
【００４４】
続いて、基準値設定部３３１における基準値の設定処理の流れについて、図５のフローチャートおよび図６の動作波形に基づいて説明する。本処理ではまず、Ｄ／Ａコンバータ３１３から出力される制御信号の開始点ＳＰであるか否かが判断される（Ｓ１０１）。本実施形態では、ＳＷ素子６の制御の起点となる開始点ＳＰの位置は、変動することなく一義的に定められる。詳しくは、図４（ｅ）〜（ｈ）および図６（ａ）に示されるように、Ｄ／Ａコンバータ３１３から出力される三角波の立ち下がり位置が開始点ＳＰとされる。このように開始点ＳＰを一義的に定めることで、デジタル処理を行う場合にも、容易に開始位置を特定することが可能となり、処理の煩雑化を防ぐことができる。また、駆動信号を生成するために必要なのは、開始点ＳＰから三角波の降りきった終了点までの波形であるため、終了点から次の開始点までの波形はどのようなものであってもよい。このような構成とすることで、脈流間のＯＦＦ期間を容易に設定することができる。
【００４５】
そして、開始点ＳＰでない場合は（Ｓ１０１：ＮＯ）、開始点ＳＰとなるまで待機する。一方、開始点ＳＰとなった場合は（Ｓ１０１：ＹＥＳ）、クロック信号のパルス数のカウントをスタートする（Ｓ１０２）。ここで、基準値設定部３３１は、図６（ｂ）に示される所定の周波数のクロック信号を発振する発振器を備えており（図示せず）、Ｓ１０２では、この発振器から出力されるクロック信号のパルス数のカウントをスタートする。尚、基準値設定部３３１にて発振器を備えずに、基準発振器３３２のクロック信号をカウンタ３３３共用してカウントする構成としてもよい。
【００４６】
続いて、Ｓ１０３にて、出力電圧と制御信号とが比較される（図６（ａ））。そして、出力電圧が制御信号以下の場合は（Ｓ１０３：ＮＯ）、パルス数のカウントを継続する。一方、出力電圧が制御信号よりも高くなった場合は（Ｓ１０３：ＹＥＳ）、パルス数のカウントをストップし、カウントしたパルス数を記憶する（Ｓ１０４）。ここでは、制御信号が出力電圧より高い間、すなわち図６（ｃ）に示されるカウント信号がＯＮの間（Ｔ０）、クロック信号のパルス数がカウントされる。尚、本実施形態においては、ＳＷ素子６の１回のＯＮ／ＯＦＦ動作に対して出力電圧と制御信号とを比較する必要はなく、複数回のＯＮ／ＯＦＦ動作が行われる所定の区間における出力電圧と制御信号との比較を行えばよい。
【００４７】
続いて、今回カウントしたパルス数と前回カウントしたパルス数との比較を行う（Ｓ１０５）。そして、今回カウントしたパルス数が前回カウントしたパルス数より多い場合は（Ｓ１０５：ＹＥＳ）、出力電圧が低下したと判断し、パルス数を増やすよう基準値が設定される。具体的には、駆動信号の周波数を高くするために、基準値が低減される（Ｓ１０６）。一方、今回カウントしたパルス数が前回カウントしたパルス数より少ない場合は（Ｓ１０５：ＮＯ）、出力電圧が上がったと判断し、パルス数を減らすよう基準値が設定される。具体的には、駆動信号の周波数を低くするために、基準値が増加される（Ｓ１０７）。また、このときカウントしたパルス数の増減が大きい場合には、基準値の増減も大きくなるよう制御することも可能である。
【００４８】
図４に戻って、本実施形態におけるＳＷ素子６の駆動信号について説明する。図４（ｄ）は、ＳＷ素子６を駆動するための信号波形であり、図４（ｉ）は、図４（ｄ）の波形の拡大図である。上述したように、ステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、Ｄ／Ａコンバータ３１３から出力される三角波（制御信号）の傾斜が急であるため、基準値設定部３３１にて基準値が高く設定される。これにより、図４（ｉ）に示されるようにステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、低い周波数でＳＷ素子６が駆動され、出力電流値も低くなる。
【００４９】
一方、中間のステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、Ｄ／Ａコンバータ３１３から出力される三角波（制御信号）の傾斜が緩やかであるため、基準値設定部３３１にて基準値が低く設定される。これにより、図４（ｉ）に示されるようにステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、高い周波数でＳＷ素子６が駆動され、出力電流値も高くなる。このようにＳＷ素子６を駆動制御することにより、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができる。
【００５０】
このように、上記実施形態では、区画ごとに所定の波形を有する制御信号を生成して、出力電圧との比較を行ってパルス数の制御を行うことにより、パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることが可能となる。また、電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。さらに、力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。さらに、電源の投入時にはＳＷ素子６のＯＮ時間が最初は短く徐々に長くなるよう制御することにより、ラッシュ電流の発生も防ぐことができる。
【００５１】
また、脈流を分割して区画ごとにＳＷ素子６を制御する方法としては、ＳＷ電源１０３の動作に制限を設けない状態の時のＳＷ素子のＯＮ時間を計測し、この情報を元にステージカウンタ値ごとにパルス数制御を行うことも可能である。しかしながら、この場合、ＯＮ時間を計測するために、高速なクロックが必要となる。また、計測したクロック数を割り算する際には論理規模が大幅に増加してしまう。これに対し、上記実施形態のようにＳＷ電源３を構成することで、高速なクロック数を必要とせず、論理規模を小さく抑えることができる。
【００５２】
また、本実施形態のＳＷ電源３は、力率改善回路の代わりとして用いることも可能である。ここで、力率改善回路は一般に昇圧しかできないのに対し、本実施形態のＳＷ電源３は、降圧も可能である点においてより有用である。さらに、本実施形態のＳＷ電源３をＬＥＤ照明器具の電源制御装置に用いた場合には、位相制御方式の既存の白熱電球対応の調光装置に接続することで、ＬＥＤ照明具の発光輝度を制御（調光）することも可能となる。
【００５３】
さらに、パルス幅変調方式を用いる場合に比べ、トランスの共振を制御しやすくなり、結果としてＳＷ素子の過渡期における損失の低減が容易に実現可能となる。また、上記のようにカウンタを用いてパルス数を制御することで、内部のデジタル処理を容易に行うことが可能となる。
【００５４】
続いて、本発明の第二実施形態における電源制御装置について説明する。本実施形態における電源制御装置は、第一実施形態における電源制御装置１０と略同じ構成を有しており、パルス数制御部３３Ａにおいて、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする「回数可変方式」を用いる点においてのみ、第一実施形態と異なる。そのため、第一実施形態と同様の構成についての説明は省略し、異なる点についてのみ説明する。
【００５５】
図７は、本実施形態の電源制御装置におけるＳＷ電源３Ａを示す図である。図７に示されるように、ＳＷ電源３Ａは、パルス数制御部３３Ａにおいて、基準値設定部３３１に替えてアップダウンカウンタ３３５を備える以外は、第一実施形態におけるＳＷ電源３と同じ構成を有している。アップダウンカウンタ３３５は、駆動信号におけるパルスの繰り返し回数を設定するものであり、予め初期値が設定されている。そして、ＳＷ電源３Ａの動作が開始されると、初期値に対してアップカウントまたはダウンカウントを行い、得られたカウント値（以下、「ＵＤカウント値」という）を比較器３３４の一端に入力する。また、第一実施形態と同様に、基準発振器３３２は、所定の周波数のクロック信号を発振し、カウンタ３３３は、基準発振器３３２から出力されるクロック信号のパルス数をカウントして、比較器３３４の一端にカウント値（以下、「Ｐカウント値」という）を入力する。
【００５６】
比較器３３４では、ＵＤカウント値とＰカウント値を比較し、両者が同じ値となった時点で、ＳＷ素子駆動部３５に対して目的の繰り返し回数となったことを通知して、カウント値をリセットする。ＳＷ素子駆動部３５は、通知に基づいて目的の回数だけＯＮ／ＯＦＦを繰り返すＳＷ素子６の駆動信号を生成し、ＳＷ素子６を駆動する。これにより、アップダウンカウンタ３３５に対してアップカウントまたはダウンカウントを指示することで、駆動信号におけるパルスの回数を所望の値に設定することができ、結果としてＳＷ素子６の出力電流を制御できる。
【００５７】
また、アップダウンカウンタ３３５に対するアップカウントまたはダウンカウント指示は、第一実施形態における基準値の設定と同様に、Ｄ／Ａコンバータ３１３からの制御信号および出力電圧検出回路３２にて検出された出力電圧に基づいて行われる。具体的には、まず、制御信号と出力電圧とを比較し、カウント信号がＯＮの間（図６（ｃ））クロック信号のパルス数をカウントする。そして、カウントしたパルス数が前回カウントしたパルス数より多い場合は、出力電圧が低下したと判断し、パルス数を増やすようアップダウンカウンタ３３５に対してアップカウントが指示される。一方、パルス数が前回カウントしたパルス数より少ない場合は、出力電圧が上がったと判断し、パルス数を減らすようアップダウンカウンタ３３５に対してダウンカウントが指示される。また、このときカウントしたパルス数の増減が大きい場合には、複数回アップカウント／ダウンカウントするように制御することも可能である。
【００５８】
この場合も、ステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜が急であるため、ＵＤカウント値が低くなるようダウンカウントが指示される。これにより、ＳＷ素子６を駆動する駆動信号のパルス数が少なくなり、出力電流の値も低くなる。一方、中間のステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜が緩やかであるため、ＵＤカウント値が高くなるようアップカウントが指示される。これにより、ＳＷ素子６を駆動する駆動信号のパルス数が多くなり、出力電流の値が高くなる。このように、回数可変方式によってＳＷ素子６を駆動するパルス数を制御した場合も、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができ、第一実施形態と同様の効果と得ることができる。
【００５９】
続いて、本発明の第三実施形態における電源制御装置について説明する。本実施形態の電源制御装置は、第一および第二実施形態における電源制御装置に対し、ＳＷ電源３ＢにおけるＳＷ制御部３０Ｂの構成が異なる。具体的には、第一および第二実施形態においては、制御信号生成部３１において、脈流を複数に分割した区画ごとに傾斜の異なる三角波からなる制御信号を生成する構成となっていたが、本実施形態では、制御信号生成部を備えず、パルス数制御部３３Ｂにおける基準発振器３３２の周波数を区画ごとに制御する構成となっている。尚、その他の構成については、第一実施形態と同様であるため、異なる構成についてのみ説明する。
【００６０】
以下、図８を参照して、本実施形態のＳＷ制御部３０Ｂについて説明する。図８は、本実施形態の電源制御装置におけるＳＷ電源３Ｂを示す図である。図８に示されるように、ＳＷ電源３ＢのＳＷ制御部３０Ｂは、発振器３６０、三角波生成部３６１、出力電圧検出回路３２、時間計測部３１１Ｂ、クロック制御部３１２Ｂ、パルス数制御部３３Ｂ、ＳＷ素子駆動部３５、および異常検出器３４からなる。
【００６１】
発振器３６０は、所定の周波数の方形波を発振し、三角波生成部３６１は発振器３６０から出力される方形波を同じ傾斜を有する対称の三角波にしてパルス数制御部３３Ｂの基準値設定部３３１に入力する。また、出力電圧検出回路３２１は、出力電圧を検出して基準値設定部３３１に入力する。そして、基準値設定部３３１では、第一実施形態と同様に、図５のフローチャートで示される処理が行われ、出力電圧に応じた基準値が設定され、比較器３３４に入力される。この場合の基準値は、出力電圧にのみ対応するものであり、第一実施形態のように、区画ごとに制御されるものではない。
【００６２】
また、時間計測部３１１Ｂは、第一実施形態における時間計測部３１１と同様に、タイマーおよび記憶部（図示せず）を有し、整流回路２によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅ＷＬとして計測し、記憶／更新する。また、記憶されたパルス幅ＷＬをｎ分割し、分割された時間Ｔｎごとに、ステージカウンタＣＮＴ（０〜ｎ−１）を設定する。クロック制御部３１２Ｂは、基準発振器３３２におけるクロック信号の周波数を制御する制御部であり、一波の脈流に対して、時間計測部３１１Ｂにおいて設定されるステージカウンタＣＮＴごとに異なる周波数ｆを設定する。詳しくは、まず、立ち上がり部分での急峻な電流増加が発生しないよう、最初のステージカウンタＣＮＴに対応する周波数を低く設定する。そして、中間のステージカウンタＣＮＴに対応する周波数は高く設定して、最後のステージカウンタＣＮＴに対応する周波数は低く設定する。
【００６３】
基準発振器３３２は、クロック制御部３１２Ｂにより設定される周波数でクロック信号を発振する。そして、カウンタ３３３は、基準発振器３３２から出力されるクロック信号のパルス数をカウントし、比較器３３４の一端にカウント値を入力する。比較器３３４では、基準値とカウント値を比較して、カウント値が基準値と同じになった時点を検知して、ＳＷ素子駆動部３５に対して目的の周波数となったことを通知し、カウント値をリセットする。ＳＷ素子駆動部３５では、比較器３３４からの通知があった時にＳＷ素子６がＯＮとなるような駆動信号を生成し、ＳＷ素子６を駆動する。
【００６４】
この場合も、最初と最後のステージカウンタＣＮＴでは、基準発振器３３２から出力されるクロック信号の周波数は低く設定されるため、基準値との比較により、図４（ｉ）に示されるように周波数の低い駆動信号となる。一方、中間のステージカウンタＣＮＴの場合は、基準発振器３３２から出力されるクロック信号の周波数が高く設定されるため、基準値との比較により、図４（ｉ）に示されるように周波数の高い駆動信号となる。この場合も、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができる。
【００６５】
このように、基準値と比較されるクロック信号の周波数を区画ごとに可変とすることでも、第一実施形態のように制御信号における三角波の傾斜を区画ごとに可変とする場合と同様に、出力電流波形を制御することが可能となり、第一実施形態と同様の効果を得ることができる。尚、上記は「周波数可変方式」を用いた場合について説明したが、第三実施形態において「回数可変方式」を用いる構成とすることも可能である。
【００６６】
以上が本発明の例示的な実施形態の説明である。本発明の実施形態の具体的態様は、上記に説明したものに限定されず、特許請求の範囲の記載により表現された技術的思想の範囲内で任意に変更することができる。例えば、上記実施形態においては、脈流を４分割した場合について説明したが、これに限定されるものではなく、任意の数に分割することが可能である。ただし、デジタル処理を行う場合には２ｎに分割することが実用的である。また、各区画における周波数の設定は、上記実施形態に限定されるものでもなく、任意の値に設定することで、種々の電流波形を得ることが可能となる。
【００６７】
また、上記実施形態では、脈流を複数に分割して区画分けを行った場合におけるパルス数制御について説明したが、本発明のパルス数の制御方法は、区画分けを行わない場合においても適用可能である。
【００６８】
さらに、上記実施形態は、電源制御装置に商用交流電源が接続された場合について説明されているが、本発明はこれに限定されるものではなく、直流電源が接続された場合でも同様の処理を行うことが可能である。この場合、予め所定の時間幅ＷＬ’を定め、このＷＬ’を複数に分割して区画分けを行う。そして、第一、第二実施形態のように区画ごとに傾斜の異なる三角波を有する制御信号を生成する、または第三実施形態のように区画ごとに基準発振器３３２の周波数の設定を行うことで、ＳＷ素子６を駆動するパルス数を制御することができる。この場合は、立ち上がり部分での急峻な電流増加が発生しないよう、最初の動作開始区画に対してのみパルス数を減らし、それ以降については、通常の処理を行えばよい。このようにＳＷ素子６を制御することにより、直流動作の場合においてもラッシュ電流の発生を抑止することが可能となる。尚、直流動作の場合には、ステージカウンタＣＮＴを用いた手法以外の処理を行う構成とすることも可能である。
【符号の説明】
【００６９】
１ ノイズフィルタ
２ 整流回路
３ スイッチング電源
６ スイッチング素子
７ トランス
８ 整流ダイオード
９ 平滑コンデンサ
１０ 電源制御装置
３０ スイッチング制御部
３１ 制御信号生成部
３２ 出力電圧検出回路
３３ パルス数制御部
３４ 異常検出器
３５ スイッチング素子駆動部
３１１ 時間計測部
３１２ クロック制御部
３１３ Ｄ／Ａコンバータ
３３１ 基準値設定部
３３２ 基準発振器
３３３ カウンタ
３３４ 比較器
３３５ アップダウンカウンタ
【技術分野】
【０００１】
本願発明は、スイッチング電源を用いた電源制御方法および電源制御装置に関するものである。
【背景技術】
【０００２】
近年、省エネルギーと環境への配慮を両立する照明機器として発光ダイオード（以下、「ＬＥＤ」という）を用いた照明機器が注目を集めている。ＬＥＤは電流を流すことにより発光し、その明るさは電流値に比例するため、現在のＬＥＤ照明機器はＬＥＤの輝度、すなわち電流値を制御するため、ＬＥＤを制御する機能部を含め全て直流で制御される。また、ＬＥＤ照明機器以外にも様々な家庭用電化製品が直流により制御される。
【０００３】
一般的に、商用交流電源から直流電圧を得るための手法の一つとして、パルス幅変調型のスイッチング電源を用いた電源制御装置を用いることが知られている。パルス幅変調型のスイッチング電源を用いた電源制御装置の一例を図９に示す。図９の電源制御装置１００は商用交流電源に接続されるノイズ防止用のノイズフィルタ１０１、ノイズフィルタ１０１の出力を整流する整流回路１０２、整流回路１０２で整流された脈流を平滑化する平滑回路１０５、および平滑回路１０５の出力電圧を所定電圧に変換するスイッチング電源１０３（以下、「ＳＷ電源１０３」という）を備えている。
【０００４】
図１０は、ＳＷ電源１０３の概略構成を示す図である。ＳＷ電源１０３は、パワーＭＯＳＦＥＴからなるスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部１３０（以下、「ＳＷ制御部１３０」という）からなる。ＳＷ電源１０３では、平滑回路１０５にて平滑化された入力電圧を、ＳＷ素子６による高速スイッチングで高周波のパルスにしてトランス７に送る。そして、整流ダイオード８で整流を行い、平滑コンデンサ９で平滑化して出力電圧を得る。
【０００５】
また、ＳＷ制御部１３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ制御を行う制御部であり、出力電圧検出回路３２１、比較器３７１、異常検出器３４１、ＳＷ素子駆動回路３５１、発振器３６０および三角波生成部３６１からなる。ＳＷ制御部１３０では、発振器３６０にて生成された方形波が、三角波生成部３６１によって対称の三角波にされ、比較器３７１の一端に入力される。また、比較器３７１のもう一端には、出力電圧検出回路３２１にて検出された出力電圧が入力される。そして、図１０に示すように比較器３７１にて三角波と出力電圧が比較され、三角波が出力電圧より大きい期間のみＳＷ素子６がＯＮとなる駆動信号が出力される。ＳＷ素子駆動回路３５１は、駆動信号に基づいて、ＳＷ素子６の駆動を行う。
【０００６】
このような構成により、ＳＷ電源１０３からの出力電圧が上昇すると、三角波が出力電圧より大きい期間が短くなり、ＳＷ素子６のＯＮ時間が短くなる。このように制御されるＳＷ素子６のＯＮ状態およびＯＦＦ状態のデューティー比により、出力電圧が調整される。また、異常検出器３４１によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器３４１からＳＷ素子駆動回路３５１に停止信号が送られ、ＳＷ素子６の動作が停止される。
【０００７】
続いて、図９の電源制御装置１００における動作波形図を図１１に示す。まず、商用交流電源から出力される交流電圧は、ノイズフィルタ１０１によってノイズが除去され整流回路１０２によって全波整流される。図１１（ａ）は整流回路１０２で整流された後の入力電圧波形を示す。そして、整流回路１０２で整流された脈流は、平滑回路１０５にて平滑化され、図１１（ｂ）に示される電圧波形となる。また、この場合、平滑回路１０５の一次側（商用交流電源側）に流れる電流波形は図１１（ｃ）に示すように、高いピーク値を有する短いパルス波となる。ここで、図１１（ｃ）に示すようなパルス波は、高調波を多量に含んでいるため、電源ラインを通って外部に流れると、ノイズによる障害を引き起こす原因になる。また、平均的には省電力であるにも関わらず、高いピーク電力を保証するための発電・給電・配電設備が必要となるといった問題もある。このような問題を解決するために、電源の力率を改善し、高調波の発生を抑制する力率改善回路（ＰＦＣ）を採用することが提案されている。
【０００８】
また、電源制御装置１００に電源を投入した際には、空の状態である平滑回路１０５の大容量の平滑コンデンサを充電するため、図１１（ｄ）に示すような大きな電流、いわゆるラッシュ電流が流れる。このようなラッシュ電流が発生することにより、ヒューズの溶断や、電源電圧の不安定化およびそれに伴う機器への影響が考えられる。このような影響を防ぐために、ラッシュ電流の大きさに耐える部材を用いることも可能であるが、このような部材を採用することで、無駄なコストが発生し、ヒューズに関しては定常使用時の異常に対して機能しなくなる可能性があるなどの欠点がある。
【０００９】
そこで、ラッシュ電流の発生を防ぐために、様々な方法が考えられている。特許文献１には、その一例として、平滑コンデンサとは別に、容量の大きいバンク用の平滑コンデンサと、当該コンデンサを充電するための充電用抵抗などを備えた平滑コンデンサバンク回路を備えることで、ラッシュ電流の発生を防ぐ構成が開示されている。また、特許文献１に記載される手法以外に、平滑回路１０５における平滑コンデンサの容量を小さくすることや、平滑回路１０５自体をなくすことも考えられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−３２２５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ここで、力率改善回路は昇圧型の定電圧電源であるため、高調波を含むパルス波の問題を解決するために力率改善回路を採用するということは、すなわちもう一つ余計な電源の設置が必要ということになり、電源制御装置のコストの増加と効率の低下ならびに大型化を招くことになってしまう。
【００１２】
また、ラッシュ電流を抑止するために、特許文献１に記載されるように平滑コンデンサバンク回路を別途備えた場合も、部品点数が増加することにより、製品コストの増加および大型化を招いてしまうといった問題がある。また、平滑コンデンサの容量を小さくしたり、平滑回路１０５自体をなくす場合、整流回路１０２で整流された脈流に応じてＳＷ電源１０３での処理を行うと、入力電流波形は、図１１（ｅ）に示されるように二つのピークを備えた波形となる。この場合も、図１１（ｃ）に示される電流波形の場合と同様に、高調波によるノイズや、ピーク保証の問題がある。また、平滑回路１０５をなくした場合にも、ＳＷ電源１０３における平滑コンデンサ９を充電するために、ラッシュ電流が発生する可能性がある。
【００１３】
さらに、ＳＷ電源１０３を用いる場合には、シリーズ電源を用いる場合に比べ一般的に損失が少ないが、ＳＷ素子６がＯＮからＯＦＦへまたはその逆へ移行する過渡期には、比較的大きな損失が生じることがある。この損失は、ＳＷ素子６がＯＮまたはＯＦＦのときにトランス７を共振させることにより低減することが可能であるが、パルス幅変調方式を用いる場合には、トランス７の共振制御を行う処理が煩雑になるといった問題がある。
【００１４】
本発明は上記の課題を鑑みてなされたものであり、スイッチング電源の低損失を容易に実現可能とするとともにパルス電流による高調波ノイズの発生およびラッシュ電流の発生を抑止することが可能な電源制御方法および電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するため、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行うことを特徴とする、電源制御方法が提供される。
【００１６】
また、上記電源制御方法は、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づき、スイッチング素子のパルス数を制御するものであってもよい。
【００１７】
また、上記電源制御方法は、分割された区画ごとに所定の周波数を設定し、所定の周波数のクロック信号を生成して、パルス数をカウントし、所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づいて、スイッチング素子のパルス数を制御するものであってもよい。
【００１８】
また、スイッチング素子のパルス数を制御することは、スイッチング素子のパルス周波数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて基準値を設定し、基準値とカウント値とを比較して、パルス周波数を求めてもよい。
【００１９】
また、スイッチング素子のパルス数を制御することは、所定の時間あたりのスイッチング素子のパルス回数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定時間あたりのパルス回数を求めてもよい。
【００２０】
また、入力電圧は交流電圧であり、所定の時間幅は、交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められてもよい。
【００２１】
さらに、上記電源制御方法におけるスイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われてもよい。
【００２２】
また、本発明により、入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、スイッチング電源は、入力電圧における所定の時間幅を２以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置が提供される。
【００２３】
また、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法が提供される。
【００２４】
さらに、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法が提供される。
【発明の効果】
【００２５】
本発明の電源制御方法および電源制御装置には、次のような効果がある。
１．パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることにより、発電・給電・配電設備に必要な電流容量が少なくてすむ。また、発電所の発電容量や送電設備などは、ピーク電流値に合わせて設備を用意する必要があるため、ピーク電流値が少なければ少ないほど実際に必要とする電流容量などが少なくてすみ、結果としてこれら社会インフラに要する費用が少なくてすむ。
２．電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。
３．力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。
４．電源投入時のＳＷ素子のＯＮ時間を制御することにより、ラッシュ電流の発生を防ぐことができる。
５．ＳＷ素子のＯＮ時間を計測し、この情報を元に、整流回路から出力される脈流を複数の区画に分割し、区画ごとにＯＮ時間制御を行う場合に比べ、論理規模を小規模に抑えることができる。
６．パルス数変調方式を採用することにより、トランスの共振を制御しやすくなり、結果としてＳＷ素子による損失の低減を容易に実現可能とする。
【図面の簡単な説明】
【００２６】
【図１】本発明の第一実施形態における電源制御装置の概略を示すブロック図である。
【図２】図１のスイッチング電源の構成を示す図である。
【図３】制御信号生成部における処理の流れを示すフローチャートである。
【図４】図１の電源制御装置における動作波形を示す図である。
【図５】基準値設定部における処理の流れを示すフローチャートである。
【図６】基準値設定部の処理を説明するための動作波形図である。
【図７】本発明の第二実施形態におけるスイッチング電源の構成を示す図である。
【図８】本発明の第三実施形態におけるスイッチング電源の構成を示す図である。
【図９】従来技術における電源制御装置の概略を示すブロック図である。
【図１０】従来技術におけるスイッチング電源の構成を示す図である。
【図１１】従来技術の電源制御装置における動作波形を示す図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照しながら本発明の実施形態に係る電源制御装置について説明する。
【００２８】
図１は、本発明の第一実施形態に係る電源制御装置１０の概略構成を示すブロック図である。電源制御装置１０は、ノイズフィルタ１、整流回路２、およびスイッチング電源３（以下、「ＳＷ電源３」という）を備える。本実施形態のＳＷ電源３は、力率改善回路も平滑回路も通さずに、整流回路２から直に入力される脈流電圧に基づいて出力電圧を得るものである。また、電源制御装置１０は、商用交流電源に接続してあるが、本発明の電源制御装置１０は、商用交流電源以外にも使用することができる。
【００２９】
ノイズフィルタ１は、ＳＷ電源３から発生するノイズが外部に放射或いは伝搬しないようにするとともに、外部からのノイズの影響を受けないようにするためのものである。整流回路２は、整流ダイオードを備え、ノイズフィルタ１からの出力に対し、全波整流を行うものである。
【００３０】
続いて、図２を参照して、本実施形態のＳＷ電源３の構成について説明する。本実施形態のＳＷ電源３は、パルス数変調方式（以下、「ＰＮＭ（Pulse Number Modulation）方式」という）を用いたスイッチング電源である。ＰＮＭ方式では、パルス幅変調方式と異なり、スイッチング素子を駆動する駆動信号のパルス幅を一定とし、所定の時間あたりのパルス数を可変とすることによって、スイッチング素子の出力電流を制御する。
【００３１】
ＳＷ電源３は、パワーＭＯＦＥＴなどのスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部３０（以下、「ＳＷ制御部３０」という）からなる。ＳＷ電源３では、整流回路２にて整流された脈流電圧が、スイッチング素子６による高速スイッチングで高周波のパルスにしてトランス７に送られる。そして、整流ダイオード８にて整流が行われ、平滑コンデンサ９で平滑化されて直流の出力電圧が得られる。ＳＷ制御部３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ回数制御を行う制御部であり、制御信号生成部３１、出力電圧検出回路３２、パルス数制御部３３、異常検出器３４およびＳＷ素子駆動部３５からなる。尚、本実施形態におけるＳＷ制御部３０の各部の処理は、論理規模の小さなＦＰＧＡ（Field-Programmable Gate Array）やゲートアレイを用いて容易に実現することができる。
【００３２】
制御信号生成部３１は、出力電圧検出回路３２にて検出される出力電圧と比較される制御信号を生成するものであり、時間計測部３１１、クロック制御部３１２、およびＤ／Ａコンバータ３１３からなる。時間計測部３１１は、タイマーおよび記憶部（図示せず）を有し、整流回路２によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅ＷＬとして計測し、記憶／更新する。また、時間計測部３１１では、記憶されたパルス幅ＷＬをｎ分割し、分割された時間Ｔｎごとに、ステージカウンタＣＮＴ（０〜ｎ−１）を設定する。
【００３３】
クロック制御部３１２は、Ｄ／Ａコンバータ３１３におけるクロック周波数を制御する制御部である。クロック制御部３１２では、一波の脈流に対して、時間計測部３１１において設定されるステージカウンタＣＮＴごとに異なるクロック周波数ｆを設定する。Ｄ／Ａコンバータ３１３は、例えば４ビットの抵抗ラダーを備えるデジタル−アナログコンバータであり、クロック制御部３１２により設定されるクロック周波数に応じて制御信号を出力する。具体的には、Ｄ／Ａコンバータ３１３は、カウンタと抵抗ラダーとによって構成することができる。この場合、カウンタをクロック制御部３１２からのクロック周波数ｆでカウントアップ／ダウンさせ、抵抗ラダーによってカウンタ出力値に対応する電圧レベルを生成する。この構成によれば、クロック制御部３１２のクロック周波数ｆを調整することによって、所望の立ち下り（または立ち上がり）波形を有する制御信号を生成することができる。
【００３４】
本実施形態におけるＳＷ電源３は、ＳＷ制御部３０により、整流回路２によって整流された脈流の一波ごとに所定の電圧レベルを超えたパルス幅ＷＬを測定し、夫々の一波を幅方向にｎ個に分割して、夫々の区画の電圧の立ち上がり部分で急峻な電流増加が発生しないように電流値を次第に立ち上げ（漸増させ）、その区画の電圧の立ち下り部分で電圧の低下に伴い電流が急激に増加しないように電流値を次第に落とし（漸減させ）、この漸増と漸減の制御を一波ごとに繰り返して、急峻な電流増加を抑止し、高調波の少ない電流波形を得るようにするものである。特に、本実施形態では、制御信号生成部３１にて出力電圧と比較される制御信号を区画ごとに生成し、パルス数制御部３３において区画ごとにパルス数の制御を行うことにより、上記のような電流波形を得る構成となっている。
【００３５】
制御信号生成部３１における具体的な処理について、図３のフローチャートおよび図４の動作波形を参照して説明する。尚、図３および図４では、一波の脈流を幅方向に４分割した場合を例にとって説明する。本処理では、まず、整流回路２にて整流された脈流の電圧レベルが検出され、所定の検出レベルとの比較が行われる（Ｓ１）。ここで、所定の検出レベルとは、ＳＷ電源３の動作下限電圧値である。そして、図４（ａ）に示すように、時間計測部３１１において、脈流電圧が検出レベルより大きくなった時（Ｓ１：ＹＥＳ）から小さくなった時（Ｓ８、Ｓ９：ＮＯ）まで（すなわち脈流電圧が、ＳＷ電源３の動作下限値を超えて動作可能となってから、動作下限値以下となって不動作になるまで）の時間幅をパルス幅ＷＬとして測定し（図４（ｂ））、記憶する（Ｓ１０）。また、記憶されたパルス幅ＷＬを４分割し、各区画のＴｎを求める（Ｓ１１）。また、電源投入時は、波形が安定していない場合があるので、２以上の脈流の経過後にパルス幅を測定してＷＬとする。
【００３６】
また、パルス幅ＷＬの計測と平行して、分割された区画ごとに制御信号が生成され、パルス数制御部３３に出力される。詳しくは、整流された脈流電圧の電圧値が検出レベルよりも大きい場合（Ｓ１：ＹＥＳ）、時間計測部３１１のタイマーがスタートされる（Ｓ２）。そして、クロック制御部３１２において、ステージカウンタＣＮＴの値が０に設定され、変数ＴがＴｎに設定される（Ｓ３）。ここで、時間Ｔｎは、時間計測部３１１で、前の処理において測定されたパルス幅ＷＬ（すなわちひとつ前の脈流のパルス幅）を４分割して求められたものである。
【００３７】
続いて、Ｄ／Ａコンバータ３１３のクロック周波数ｆがステージカウンタＣＮＴ（この場合は０）に対応する値（ｆ０）に設定される（Ｓ４）。ここで、本実施形態では、立ち上がり部分での急峻な電流増加が発生しないよう、ステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）が設定される。具体的には、ＳＷ素子６を駆動するパルスの数は、Ｄ／Ａコンバータ３１３から出力される三角波の幅、すなわち傾斜によって制御される（図４（ｅ）〜（ｈ））。より詳しくは、パルス数制御部３３では、三角波の傾斜が急になるほどＳＷ素子６を駆動するパルスの数が減るように、また、傾斜が緩やかになるほどパルスの数が増えるように、駆動信号の周波数が設定される。また、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜は、クロック周波数ｆを高くすることに伴い急になる。そのため、立ち上がり時のステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）を高く設定することにより、ＳＷ素子６を駆動するパルスの数を減らすことができ、電流値を抑えることが可能となる。尚、パルス数制御部３３の具体的な処理については、後ほど詳述する。
【００３８】
続いて、時間Ｔが経過したか否かが判断される（Ｓ５）。時間Ｔが経過していない場合は（Ｓ５：ＮＯ）、経過するまで待機する。この間、Ｄ／Ａコンバータ３１３はクロック周波数ｆ０にて動作される。一方、時間Ｔが経過した場合は（Ｓ５：ＹＥＳ）、ステージカウンタＣＮＴに１が加算され、時間ＴにＴｎが加算される（Ｓ６）。そして、ステージカウンタＣＮＴが４より小さいか否かが判断される（Ｓ７）。ここで、ステージカウンタＣＮＴが４より小さい場合（Ｓ７：ＹＥＳ）、Ｓ９にて、脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ９：ＹＥＳ）、Ｓ４の処理へ戻る。そして、Ｓ４では、Ｄ／Ａコンバータ３１３のクロック周波数が、ステージカウンタＣＮＴ（この場合１）に対応する値（ｆ１）に設定される。このように、ステージカウンタＣＮＴが分割数（４）以上となるか（Ｓ７：ＮＯ）、脈流電圧が検出レベル以下になる（Ｓ９：ＮＯ）まで、Ｓ４からＳ６の処理が繰り返され、各区画における周波数が設定される。
【００３９】
また、ステージカウンタＣＮＴが４以上となった場合（Ｓ７：ＮＯ）、Ｓ８にて、Ｓ９と同様に脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ８：ＹＥＳ）は、検出レベル以下になるまで待機する。そして、Ｓ８にて脈流電圧が検出レベル以下であると判断された場合（Ｓ８：ＮＯ）、およびＳ９にて同様の判断がされた場合（Ｓ９：ＮＯ）は、その時のタイマーの値を脈流のパルス幅ＷＬとして記憶する（Ｓ１０）。その後、新たに記憶したパルス幅ＷＬを４分割して、時間Ｔｎを更新する（Ｓ１１）。そして、タイマーをリセットし（Ｓ１２）、Ｓ１の処理に戻り、次の脈流に対して同様の処理を行う。
【００４０】
図４（ｃ）および（ｅ）〜（ｈ）に、脈流を４分割したときの各ステージカウンタＣＮＴ（０〜３）におけるＤ／Ａコンバータ３１３の出力波形を示す。ここで、図４（ｅ）〜（ｈ）は、図４（ｃ）に示される波形の拡大図である。図４（ｃ）に示されるように、Ｄ／Ａコンバータ３１３からは、区画ごとに傾斜の異なる三角波が出力される。また、各区画における三角波の繰り返し周波数は、例えば低い場合には１００ｋＨｚ程度、高い場合には１ＭＨｚ程度に設定される。図４に示されるように、ステージカウンタＣＮＴ＝０の場合（図４（ｅ））とステージカウンタＣＮＴ＝３（図４（ｈ））の場合には、クロック制御部３１２にて比較的高いクロック周波数を設定することで、傾斜の急な三角波形が出力される。一方、中間のステージカウンタＣＮＴ＝１の場合（図４（ｆ））とステージカウンタＣＮＴ＝２（図４（ｇ）の場合には、クロック制御部３１２にて比較的低いクロック周波数を設定することで、傾斜のゆるやかな三角波形が出力される。
【００４１】
このようにして生成されたＤ／Ａコンバータ３１３の出力波形（図４（ｃ））は、制御信号としてパルス数制御部３３に入力される。パルス数制御部３３では、この制御信号および出力電圧検出回路３２で検出された出力電圧に基づいて、ＳＷ素子６を駆動する所定の時間あたりのパルス数を制御する。図２に示すように、パルス数制御部３３は、基準値設定部３３１、基準発振器３３２、カウンタ３３３および比較器３３４からなる。尚、ＰＮＭ方式には、駆動信号におけるパルス間の時間幅（すなわち繰り返し周波数）を可変とする「周波数可変方式」と、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする「回数可変方式」とがあるが、本実施形態では、「周波数可変方式」を用いた場合について説明する。
【００４２】
基準値設定部３３１は、駆動信号のパルス数を得る際の基準となる基準値を設定し、比較器３３４の一端に入力する。また、基準発振器３３２は、所定の周波数のクロック信号を発振し、カウンタ３３３は基準発振器３３２から出力されるクロック信号のパルス数をカウントする。カウンタ３３３によるカウント値は、比較器３３４の一端に入力される。そして、比較器３３４では、入力される基準値とカウント値とを比較して、両者が同じ値となった時点で、ＳＷ素子駆動部３５に対して目的の周波数となったことを通知し、カウント値をリセットする。ＳＷ素子駆動部３５では、比較器３３４からの通知があった時点でＯＮとなるような周波数の駆動信号を生成し、ＳＷ素子６を駆動する。また、異常検出器３４によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器３４からＳＷ素子駆動部３５に停止信号が送られ、ＳＷ素子６の動作が停止される。
【００４３】
このように、基準値を任意に設定することで、駆動信号の周波数を所望の周波数に設定することができ、結果としてＳＷ素子６の出力電流を目的の値となるよう制御することができる。例として、基準発振器３３２より２５ＭＨｚのクロック信号が発振される場合、基準値を２５に設定すると、駆動信号の周波数は１ＭＨｚとなる。また、基準値を２５０に設定すると、駆動信号の周波数は１００ｋＨｚとなる。このように、基準値を高く設定するほど駆動信号の周波数は低くなり、ＳＷ素子６を駆動するパルス数の数が少なくなる。
【００４４】
続いて、基準値設定部３３１における基準値の設定処理の流れについて、図５のフローチャートおよび図６の動作波形に基づいて説明する。本処理ではまず、Ｄ／Ａコンバータ３１３から出力される制御信号の開始点ＳＰであるか否かが判断される（Ｓ１０１）。本実施形態では、ＳＷ素子６の制御の起点となる開始点ＳＰの位置は、変動することなく一義的に定められる。詳しくは、図４（ｅ）〜（ｈ）および図６（ａ）に示されるように、Ｄ／Ａコンバータ３１３から出力される三角波の立ち下がり位置が開始点ＳＰとされる。このように開始点ＳＰを一義的に定めることで、デジタル処理を行う場合にも、容易に開始位置を特定することが可能となり、処理の煩雑化を防ぐことができる。また、駆動信号を生成するために必要なのは、開始点ＳＰから三角波の降りきった終了点までの波形であるため、終了点から次の開始点までの波形はどのようなものであってもよい。このような構成とすることで、脈流間のＯＦＦ期間を容易に設定することができる。
【００４５】
そして、開始点ＳＰでない場合は（Ｓ１０１：ＮＯ）、開始点ＳＰとなるまで待機する。一方、開始点ＳＰとなった場合は（Ｓ１０１：ＹＥＳ）、クロック信号のパルス数のカウントをスタートする（Ｓ１０２）。ここで、基準値設定部３３１は、図６（ｂ）に示される所定の周波数のクロック信号を発振する発振器を備えており（図示せず）、Ｓ１０２では、この発振器から出力されるクロック信号のパルス数のカウントをスタートする。尚、基準値設定部３３１にて発振器を備えずに、基準発振器３３２のクロック信号をカウンタ３３３共用してカウントする構成としてもよい。
【００４６】
続いて、Ｓ１０３にて、出力電圧と制御信号とが比較される（図６（ａ））。そして、出力電圧が制御信号以下の場合は（Ｓ１０３：ＮＯ）、パルス数のカウントを継続する。一方、出力電圧が制御信号よりも高くなった場合は（Ｓ１０３：ＹＥＳ）、パルス数のカウントをストップし、カウントしたパルス数を記憶する（Ｓ１０４）。ここでは、制御信号が出力電圧より高い間、すなわち図６（ｃ）に示されるカウント信号がＯＮの間（Ｔ０）、クロック信号のパルス数がカウントされる。尚、本実施形態においては、ＳＷ素子６の１回のＯＮ／ＯＦＦ動作に対して出力電圧と制御信号とを比較する必要はなく、複数回のＯＮ／ＯＦＦ動作が行われる所定の区間における出力電圧と制御信号との比較を行えばよい。
【００４７】
続いて、今回カウントしたパルス数と前回カウントしたパルス数との比較を行う（Ｓ１０５）。そして、今回カウントしたパルス数が前回カウントしたパルス数より多い場合は（Ｓ１０５：ＹＥＳ）、出力電圧が低下したと判断し、パルス数を増やすよう基準値が設定される。具体的には、駆動信号の周波数を高くするために、基準値が低減される（Ｓ１０６）。一方、今回カウントしたパルス数が前回カウントしたパルス数より少ない場合は（Ｓ１０５：ＮＯ）、出力電圧が上がったと判断し、パルス数を減らすよう基準値が設定される。具体的には、駆動信号の周波数を低くするために、基準値が増加される（Ｓ１０７）。また、このときカウントしたパルス数の増減が大きい場合には、基準値の増減も大きくなるよう制御することも可能である。
【００４８】
図４に戻って、本実施形態におけるＳＷ素子６の駆動信号について説明する。図４（ｄ）は、ＳＷ素子６を駆動するための信号波形であり、図４（ｉ）は、図４（ｄ）の波形の拡大図である。上述したように、ステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、Ｄ／Ａコンバータ３１３から出力される三角波（制御信号）の傾斜が急であるため、基準値設定部３３１にて基準値が高く設定される。これにより、図４（ｉ）に示されるようにステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、低い周波数でＳＷ素子６が駆動され、出力電流値も低くなる。
【００４９】
一方、中間のステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、Ｄ／Ａコンバータ３１３から出力される三角波（制御信号）の傾斜が緩やかであるため、基準値設定部３３１にて基準値が低く設定される。これにより、図４（ｉ）に示されるようにステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、高い周波数でＳＷ素子６が駆動され、出力電流値も高くなる。このようにＳＷ素子６を駆動制御することにより、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができる。
【００５０】
このように、上記実施形態では、区画ごとに所定の波形を有する制御信号を生成して、出力電圧との比較を行ってパルス数の制御を行うことにより、パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることが可能となる。また、電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。さらに、力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。さらに、電源の投入時にはＳＷ素子６のＯＮ時間が最初は短く徐々に長くなるよう制御することにより、ラッシュ電流の発生も防ぐことができる。
【００５１】
また、脈流を分割して区画ごとにＳＷ素子６を制御する方法としては、ＳＷ電源１０３の動作に制限を設けない状態の時のＳＷ素子のＯＮ時間を計測し、この情報を元にステージカウンタ値ごとにパルス数制御を行うことも可能である。しかしながら、この場合、ＯＮ時間を計測するために、高速なクロックが必要となる。また、計測したクロック数を割り算する際には論理規模が大幅に増加してしまう。これに対し、上記実施形態のようにＳＷ電源３を構成することで、高速なクロック数を必要とせず、論理規模を小さく抑えることができる。
【００５２】
また、本実施形態のＳＷ電源３は、力率改善回路の代わりとして用いることも可能である。ここで、力率改善回路は一般に昇圧しかできないのに対し、本実施形態のＳＷ電源３は、降圧も可能である点においてより有用である。さらに、本実施形態のＳＷ電源３をＬＥＤ照明器具の電源制御装置に用いた場合には、位相制御方式の既存の白熱電球対応の調光装置に接続することで、ＬＥＤ照明具の発光輝度を制御（調光）することも可能となる。
【００５３】
さらに、パルス幅変調方式を用いる場合に比べ、トランスの共振を制御しやすくなり、結果としてＳＷ素子の過渡期における損失の低減が容易に実現可能となる。また、上記のようにカウンタを用いてパルス数を制御することで、内部のデジタル処理を容易に行うことが可能となる。
【００５４】
続いて、本発明の第二実施形態における電源制御装置について説明する。本実施形態における電源制御装置は、第一実施形態における電源制御装置１０と略同じ構成を有しており、パルス数制御部３３Ａにおいて、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする「回数可変方式」を用いる点においてのみ、第一実施形態と異なる。そのため、第一実施形態と同様の構成についての説明は省略し、異なる点についてのみ説明する。
【００５５】
図７は、本実施形態の電源制御装置におけるＳＷ電源３Ａを示す図である。図７に示されるように、ＳＷ電源３Ａは、パルス数制御部３３Ａにおいて、基準値設定部３３１に替えてアップダウンカウンタ３３５を備える以外は、第一実施形態におけるＳＷ電源３と同じ構成を有している。アップダウンカウンタ３３５は、駆動信号におけるパルスの繰り返し回数を設定するものであり、予め初期値が設定されている。そして、ＳＷ電源３Ａの動作が開始されると、初期値に対してアップカウントまたはダウンカウントを行い、得られたカウント値（以下、「ＵＤカウント値」という）を比較器３３４の一端に入力する。また、第一実施形態と同様に、基準発振器３３２は、所定の周波数のクロック信号を発振し、カウンタ３３３は、基準発振器３３２から出力されるクロック信号のパルス数をカウントして、比較器３３４の一端にカウント値（以下、「Ｐカウント値」という）を入力する。
【００５６】
比較器３３４では、ＵＤカウント値とＰカウント値を比較し、両者が同じ値となった時点で、ＳＷ素子駆動部３５に対して目的の繰り返し回数となったことを通知して、カウント値をリセットする。ＳＷ素子駆動部３５は、通知に基づいて目的の回数だけＯＮ／ＯＦＦを繰り返すＳＷ素子６の駆動信号を生成し、ＳＷ素子６を駆動する。これにより、アップダウンカウンタ３３５に対してアップカウントまたはダウンカウントを指示することで、駆動信号におけるパルスの回数を所望の値に設定することができ、結果としてＳＷ素子６の出力電流を制御できる。
【００５７】
また、アップダウンカウンタ３３５に対するアップカウントまたはダウンカウント指示は、第一実施形態における基準値の設定と同様に、Ｄ／Ａコンバータ３１３からの制御信号および出力電圧検出回路３２にて検出された出力電圧に基づいて行われる。具体的には、まず、制御信号と出力電圧とを比較し、カウント信号がＯＮの間（図６（ｃ））クロック信号のパルス数をカウントする。そして、カウントしたパルス数が前回カウントしたパルス数より多い場合は、出力電圧が低下したと判断し、パルス数を増やすようアップダウンカウンタ３３５に対してアップカウントが指示される。一方、パルス数が前回カウントしたパルス数より少ない場合は、出力電圧が上がったと判断し、パルス数を減らすようアップダウンカウンタ３３５に対してダウンカウントが指示される。また、このときカウントしたパルス数の増減が大きい場合には、複数回アップカウント／ダウンカウントするように制御することも可能である。
【００５８】
この場合も、ステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜が急であるため、ＵＤカウント値が低くなるようダウンカウントが指示される。これにより、ＳＷ素子６を駆動する駆動信号のパルス数が少なくなり、出力電流の値も低くなる。一方、中間のステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜が緩やかであるため、ＵＤカウント値が高くなるようアップカウントが指示される。これにより、ＳＷ素子６を駆動する駆動信号のパルス数が多くなり、出力電流の値が高くなる。このように、回数可変方式によってＳＷ素子６を駆動するパルス数を制御した場合も、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができ、第一実施形態と同様の効果と得ることができる。
【００５９】
続いて、本発明の第三実施形態における電源制御装置について説明する。本実施形態の電源制御装置は、第一および第二実施形態における電源制御装置に対し、ＳＷ電源３ＢにおけるＳＷ制御部３０Ｂの構成が異なる。具体的には、第一および第二実施形態においては、制御信号生成部３１において、脈流を複数に分割した区画ごとに傾斜の異なる三角波からなる制御信号を生成する構成となっていたが、本実施形態では、制御信号生成部を備えず、パルス数制御部３３Ｂにおける基準発振器３３２の周波数を区画ごとに制御する構成となっている。尚、その他の構成については、第一実施形態と同様であるため、異なる構成についてのみ説明する。
【００６０】
以下、図８を参照して、本実施形態のＳＷ制御部３０Ｂについて説明する。図８は、本実施形態の電源制御装置におけるＳＷ電源３Ｂを示す図である。図８に示されるように、ＳＷ電源３ＢのＳＷ制御部３０Ｂは、発振器３６０、三角波生成部３６１、出力電圧検出回路３２、時間計測部３１１Ｂ、クロック制御部３１２Ｂ、パルス数制御部３３Ｂ、ＳＷ素子駆動部３５、および異常検出器３４からなる。
【００６１】
発振器３６０は、所定の周波数の方形波を発振し、三角波生成部３６１は発振器３６０から出力される方形波を同じ傾斜を有する対称の三角波にしてパルス数制御部３３Ｂの基準値設定部３３１に入力する。また、出力電圧検出回路３２１は、出力電圧を検出して基準値設定部３３１に入力する。そして、基準値設定部３３１では、第一実施形態と同様に、図５のフローチャートで示される処理が行われ、出力電圧に応じた基準値が設定され、比較器３３４に入力される。この場合の基準値は、出力電圧にのみ対応するものであり、第一実施形態のように、区画ごとに制御されるものではない。
【００６２】
また、時間計測部３１１Ｂは、第一実施形態における時間計測部３１１と同様に、タイマーおよび記憶部（図示せず）を有し、整流回路２によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅ＷＬとして計測し、記憶／更新する。また、記憶されたパルス幅ＷＬをｎ分割し、分割された時間Ｔｎごとに、ステージカウンタＣＮＴ（０〜ｎ−１）を設定する。クロック制御部３１２Ｂは、基準発振器３３２におけるクロック信号の周波数を制御する制御部であり、一波の脈流に対して、時間計測部３１１Ｂにおいて設定されるステージカウンタＣＮＴごとに異なる周波数ｆを設定する。詳しくは、まず、立ち上がり部分での急峻な電流増加が発生しないよう、最初のステージカウンタＣＮＴに対応する周波数を低く設定する。そして、中間のステージカウンタＣＮＴに対応する周波数は高く設定して、最後のステージカウンタＣＮＴに対応する周波数は低く設定する。
【００６３】
基準発振器３３２は、クロック制御部３１２Ｂにより設定される周波数でクロック信号を発振する。そして、カウンタ３３３は、基準発振器３３２から出力されるクロック信号のパルス数をカウントし、比較器３３４の一端にカウント値を入力する。比較器３３４では、基準値とカウント値を比較して、カウント値が基準値と同じになった時点を検知して、ＳＷ素子駆動部３５に対して目的の周波数となったことを通知し、カウント値をリセットする。ＳＷ素子駆動部３５では、比較器３３４からの通知があった時にＳＷ素子６がＯＮとなるような駆動信号を生成し、ＳＷ素子６を駆動する。
【００６４】
この場合も、最初と最後のステージカウンタＣＮＴでは、基準発振器３３２から出力されるクロック信号の周波数は低く設定されるため、基準値との比較により、図４（ｉ）に示されるように周波数の低い駆動信号となる。一方、中間のステージカウンタＣＮＴの場合は、基準発振器３３２から出力されるクロック信号の周波数が高く設定されるため、基準値との比較により、図４（ｉ）に示されるように周波数の高い駆動信号となる。この場合も、出力電流波形を図４（ｊ）に示すように正弦波に近い波形とすることができる。
【００６５】
このように、基準値と比較されるクロック信号の周波数を区画ごとに可変とすることでも、第一実施形態のように制御信号における三角波の傾斜を区画ごとに可変とする場合と同様に、出力電流波形を制御することが可能となり、第一実施形態と同様の効果を得ることができる。尚、上記は「周波数可変方式」を用いた場合について説明したが、第三実施形態において「回数可変方式」を用いる構成とすることも可能である。
【００６６】
以上が本発明の例示的な実施形態の説明である。本発明の実施形態の具体的態様は、上記に説明したものに限定されず、特許請求の範囲の記載により表現された技術的思想の範囲内で任意に変更することができる。例えば、上記実施形態においては、脈流を４分割した場合について説明したが、これに限定されるものではなく、任意の数に分割することが可能である。ただし、デジタル処理を行う場合には２ｎに分割することが実用的である。また、各区画における周波数の設定は、上記実施形態に限定されるものでもなく、任意の値に設定することで、種々の電流波形を得ることが可能となる。
【００６７】
また、上記実施形態では、脈流を複数に分割して区画分けを行った場合におけるパルス数制御について説明したが、本発明のパルス数の制御方法は、区画分けを行わない場合においても適用可能である。
【００６８】
さらに、上記実施形態は、電源制御装置に商用交流電源が接続された場合について説明されているが、本発明はこれに限定されるものではなく、直流電源が接続された場合でも同様の処理を行うことが可能である。この場合、予め所定の時間幅ＷＬ’を定め、このＷＬ’を複数に分割して区画分けを行う。そして、第一、第二実施形態のように区画ごとに傾斜の異なる三角波を有する制御信号を生成する、または第三実施形態のように区画ごとに基準発振器３３２の周波数の設定を行うことで、ＳＷ素子６を駆動するパルス数を制御することができる。この場合は、立ち上がり部分での急峻な電流増加が発生しないよう、最初の動作開始区画に対してのみパルス数を減らし、それ以降については、通常の処理を行えばよい。このようにＳＷ素子６を制御することにより、直流動作の場合においてもラッシュ電流の発生を抑止することが可能となる。尚、直流動作の場合には、ステージカウンタＣＮＴを用いた手法以外の処理を行う構成とすることも可能である。
【符号の説明】
【００６９】
１ ノイズフィルタ
２ 整流回路
３ スイッチング電源
６ スイッチング素子
７ トランス
８ 整流ダイオード
９ 平滑コンデンサ
１０ 電源制御装置
３０ スイッチング制御部
３１ 制御信号生成部
３２ 出力電圧検出回路
３３ パルス数制御部
３４ 異常検出器
３５ スイッチング素子駆動部
３１１ 時間計測部
３１２ クロック制御部
３１３ Ｄ／Ａコンバータ
３３１ 基準値設定部
３３２ 基準発振器
３３３ カウンタ
３３４ 比較器
３３５ アップダウンカウンタ
【特許請求の範囲】
【請求項１】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
前記入力電圧における所定の時間幅を２以上の区画に分割し、
前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行うことを特徴とする、電源制御方法。
【請求項２】
前記分割された区画ごとに所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１に記載の電源制御方法。
【請求項３】
前記分割された区画ごとに所定の周波数を設定し、
前記所定の周波数のクロック信号を生成して、パルス数をカウントし、
所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づいて、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１に記載の電源制御方法。
【請求項４】
前記スイッチング素子のパルス数を制御することは、前記スイッチング素子のパルス周波数を可変とすることを含む、請求項１から３のいずれか一項に記載の電源制御方法。
【請求項５】
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、
前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項４に記載の電源制御方法。
【請求項６】
前記スイッチング素子のパルス数を制御することは、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることを含む、請求項１から３のいずれか一項に記載の電源制御方法。
【請求項７】
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項６に記載の電源制御方法。
【請求項８】
前記入力電圧は交流電圧であり、
前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項１から７のいずれか一項に記載の電源制御方法。
【請求項９】
前記スイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われることを特徴とする、請求項１から８のいずれか一項に記載の電源制御方法。
【請求項１０】
入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、
前記スイッチング電源は、
前記入力電圧における所定の時間幅を２以上の区画に分割し、
前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置。
【請求項１１】
前記スイッチング制御部は、さらに、
前記分割された区画ごとに所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０に記載の電源制御装置。
【請求項１２】
前記スイッチング制御部は、さらに、
所定の波形を有する制御信号を生成し、
前記分割された区画ごとに所定の周波数を設定し、
前記所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０に記載の電源制御装置。
【請求項１３】
前記スイッチング制御部は、前記スイッチング素子のパルス周波数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０から１２のいずれか一項に記載の電源制御装置。
【請求項１４】
前記スイッチング制御部は、さらに、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、
前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項１３に記載の電源制御装置。
【請求項１５】
前記スイッチング制御部は、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０から１２のいずれか一項に記載の電源制御装置。
【請求項１６】
前記スイッチング制御部は、さらに、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項１５に記載の電源制御装置。
【請求項１７】
前記入力電圧は交流電圧であり、
前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項１０から１６のいずれか一項に記載の電源制御装置。
【請求項１８】
前記スイッチング制御装置は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得ることを特徴とする、請求項１０から１７のいずれか一項に記載の電源制御装置。
【請求項１９】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
所定の波形を有する制御信号を生成し、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法。
【請求項２０】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
所定の波形を有する制御信号を生成し、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法。
【請求項１】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
前記入力電圧における所定の時間幅を２以上の区画に分割し、
前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行うことを特徴とする、電源制御方法。
【請求項２】
前記分割された区画ごとに所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１に記載の電源制御方法。
【請求項３】
前記分割された区画ごとに所定の周波数を設定し、
前記所定の周波数のクロック信号を生成して、パルス数をカウントし、
所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づいて、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１に記載の電源制御方法。
【請求項４】
前記スイッチング素子のパルス数を制御することは、前記スイッチング素子のパルス周波数を可変とすることを含む、請求項１から３のいずれか一項に記載の電源制御方法。
【請求項５】
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、
前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項４に記載の電源制御方法。
【請求項６】
前記スイッチング素子のパルス数を制御することは、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることを含む、請求項１から３のいずれか一項に記載の電源制御方法。
【請求項７】
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項６に記載の電源制御方法。
【請求項８】
前記入力電圧は交流電圧であり、
前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項１から７のいずれか一項に記載の電源制御方法。
【請求項９】
前記スイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われることを特徴とする、請求項１から８のいずれか一項に記載の電源制御方法。
【請求項１０】
入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、
前記スイッチング電源は、
前記入力電圧における所定の時間幅を２以上の区画に分割し、
前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置。
【請求項１１】
前記スイッチング制御部は、さらに、
前記分割された区画ごとに所定の波形を有する制御信号を生成し、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０に記載の電源制御装置。
【請求項１２】
前記スイッチング制御部は、さらに、
所定の波形を有する制御信号を生成し、
前記分割された区画ごとに所定の周波数を設定し、
前記所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０に記載の電源制御装置。
【請求項１３】
前記スイッチング制御部は、前記スイッチング素子のパルス周波数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０から１２のいずれか一項に記載の電源制御装置。
【請求項１４】
前記スイッチング制御部は、さらに、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、
前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項１３に記載の電源制御装置。
【請求項１５】
前記スイッチング制御部は、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項１０から１２のいずれか一項に記載の電源制御装置。
【請求項１６】
前記スイッチング制御部は、さらに、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項１５に記載の電源制御装置。
【請求項１７】
前記入力電圧は交流電圧であり、
前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項１０から１６のいずれか一項に記載の電源制御装置。
【請求項１８】
前記スイッチング制御装置は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得ることを特徴とする、請求項１０から１７のいずれか一項に記載の電源制御装置。
【請求項１９】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
所定の波形を有する制御信号を生成し、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号とを比較し、
前記比較した結果および前記カウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法。
【請求項２０】
入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
所定の波形を有する制御信号を生成し、
所定の周波数のクロック信号を生成してパルス数をカウントし、
前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、
前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−２１７８５（Ｐ２０１３−２１７８５Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５１９７３（Ｐ２０１１−１５１９７３）
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（３１００１６７９５）株式会社ブリンツテクノロジー (17)
【出願人】（５０３４５５８０２）
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（３１００１６７９５）株式会社ブリンツテクノロジー (17)
【出願人】（５０３４５５８０２）
【Ｆターム（参考）】
[ Back to top ]