説明

富士電機株式会社により出願された特許

961 - 970 / 3,146


【課題】“盤外冷却仕様”のインバータ装置を対象に、盤外に露出した冷却ファンユニットを通じて筐体内の回路部に水が浸入するのを防ぐ防水構造として、接着剤,接着テープなどを使わずに防水パッキンを装着できるようにした防水構造を提供する。
【解決手段】筐体3の前部にパワー半導体素子を含む主回路部,制御回路部,および内部ファンを内蔵し、後部には前記パワー半導体素子の放熱フィン12,冷却ファンユニット9を内蔵した構成になり、かつ前記放熱フィンを盤外に突出して据付けた“盤外冷却仕様”のインバータ装置であって、筐体3の頂部に配した仕切フレーム11に冷却ファンユニット9,および筐体前部に導風カバー8を装着したものにおいて、前記導風カバー8が背壁8aを有する断面逆U字形の板金加工品になり、冷却ファンユニット9のケース前面とその前方に配した導風カバー8の背壁8aとの間にシート状の防水パッキン10を挟み込んで挟持固定。 (もっと読む)


【目的】遷移金属のアクセプタ化により形成されたp型アノード層を備える半導体装置にて、耐圧特性が劣化することなく、且つ製造工程が大幅に簡略化された半導体装置とその製造方法を提供する。
【解決手段】n型ドリフト層2の上面に、遷移金属のアクセプタ化によりp型に反転し、且つ点欠陥層40によってアクセプタ化が増進された反転増進領域43が形成されている。この反転増進領域43は、本発明の半導体装置のp型アノード層5を構成する。前記遷移金属は、例えば白金、金などである。n型ドリフト層2の下面には、n型ドリフト層2よりも高濃度のn型半導体基板1が隣接している。 (もっと読む)


【課題】保護に用いるアナログ検出信号および保護回路の自己診断と故障箇所の特定を行う。
【解決手段】CPU21は、所定のアナログ信号を出力するD/A出力部25と、電力変換器10で検出したアナログ検出信号をアナログ信号変換部26を介して入力するA/D入力部22とを備え、アナログ信号変換部26の出力は、A/D入力部22と比較器30とに接続され、比較器30は、所定値を超えるレベルのアナログ検出信号を検出したとき動作する保護回路であるゲート遮断回路32および開閉器12用の保護動作指令回路33に接続されている。D/A出力部25が出力してアナログ信号変換部26を経由したアナログ信号がどのように変化してA/D入力部22に入力されたか、D/A出力部25が出力したアナログ信号でどのように保護回路が動作したかを確認することによりアナログ信号変換部26および比較器30の自己診断と故障箇所の特定が可能になる。 (もっと読む)


【課題】残留磁束による残留磁化力によりアーマチュアが吸引部材にはりついてしまうことを抑制することができる電子膨張弁を提供すること。
【解決手段】冷媒入口と冷媒出口とが有する弁本体31と、冷媒入口よりも小径で冷媒出口に連通する小径流路341を有する弁座34と、常態においては弁座34前後における冷媒の高低圧力差及び付勢手段により弁座34に当接することで小径流路341の流入口を閉成する略円柱状のアーマチュア32と、磁力が作用する場合にアーマチュア32を吸引することにより冷媒の高低圧力差等に抗して弁座34から離隔する方向に移動させて流入口341aを開成させる吸引部3112を備え、吸引部3112がアーマチュア32を吸引する場合、吸引部3112に当接して吸引部3112とアーマチュア32との間に間隙を形成するリング部材3212を備え、付勢手段は、アーマチュア32の径方向への移動量を規制するものである。 (もっと読む)


【課題】IGBTモジュールを並列接続した構成で、VCEを検出して過電流保護(遮断)する場合、配線インダクタンスの影響で、高速で、確実な保護ができない課題がある。
【解決手段】並列接続されたIGBTモジュール内のIGBTのVCE検出用のダイオードを各IGBT毎又は複数個に対して1個の割合で接続し、過電流時いずれかのVCEが上昇した場合には並列接続された全てのIGBTのゲート信号を強制遮断する。 (もっと読む)


【課題】量産性を低下させることなく、ニーズに応じて出力電圧、電流を変更することが可能な高効率の薄膜太陽電池等を提供する。
【解決手段】単位太陽電池が基板を共通にして複数個形成され、1つの単位太陽電池の第1電極層の延長部が、隣接単位太陽電池の第2電極層の延長部と、基板を貫通する1つ以上の第1貫通孔h1を通じ、単位太陽電池の第3電極層1gと絶縁された導体により接続されることで直列接続構造が形成される薄膜太陽電池10において、他面側加工部の屈曲構造を形成するための加減速領域あるいは屈曲構造を構成する加工線P3の交点部分が、第1電極層に半導体層1fの形成前に局所的に電気的に分離されている領域に配置されている。 (もっと読む)


【課題】被加工物を高速かつ高精度に加工することができるレーザ加工方法及びレーザ加工装置を提供する。
【解決手段】被加工物100を載置する加工ステージ1と、被加工物100にレーザ光を照射するレーザ光照射手段2と、レーザ光を被加工物100上の所定のラインに沿って走査させるレーザ光走査手段と、レーザ光の走査ラインに沿って、該ライン上の非加工部分を覆うように配設される複数のマスク6と、1つのラインの加工が終了して次の加工ラインに沿って前記レーザ光の走査ラインが変更されるとき、該走査ラインに整合するように前記マスクを移動させるマスク移動手段4,5とを備えるレーザ加工装置を用いて、被加工物を所定パターンにレーザ加工する。 (もっと読む)


【課題】論理的なリング型ネットワークを構成するシステムにおいて、ノード間のタイマ値の同期を容易且つ的確に行なう。
【解決手段】各ノードでのタイマラッチ指示メッセージの受信タイミングにおけるタイマ値と各ノードのノード構成情報とを収集しこれを利用してマスタ及びスレーブ間の伝送遅延時間を演算しノード構成情報と共に記憶しておく。スレーブノードは、通知されるマスタタイマ値と伝送遅延時間との和を自ノードのタイマ値として更新設定してマスタノードとの同期化を図る。マスタノードは、ループバック状態のノードが異常状態の復旧を検出したとき、このノードによる切り離しノードを含む各ノードのノード構成情報を収集し、このノード構成情報が記憶領域のノード構成情報と一致するとき記憶領域の伝送遅延時間を利用してノード間におけるタイマ値の同期化を図る(ステップS41〜S48)。 (もっと読む)


【課題】電気特性と熱特性の相互の影響を反映した電気-熱連携解析を短い計算時間で実行し、正確な解析結果を得る半導体装置のシミュレーション方法及び装置を提供する。
【解決手段】まず電気特性解析を実行する(ステップS1)。次に電流特性とチップ損失特性の平均化を実行する(ステップS2)。そしてモジュールの3次元形状モデルを作成し、第1の平均化式により得た平均化した電流値を3次元形状モデルの端面に設定してジュール損失解析を実行する(ステップS3)。そして上記ジュール損失解析と第2の平均化式で算出したチップ損失の平均値とを用いて発熱量が等しく時間ステップの長い熱解析特性データを得る(ステップS4)。温度変化が一定値以上に達した時点で電気特性解析のジャンクション温度を再設定し(ステップS5)、以降、電気特性解析から平均化、熱解析までの解析フローを繰り返して装置動作時の温度特性を得る(ステップS11〜S15)。 (もっと読む)


【課題】筐体要素の少なくとも一方が、互いに交差する方向に沿って延在した2つの壁部を有するものにおいて、組み立て作業の煩雑化を招来することなく、防水性を確保する。
【解決手段】互いに交差する方向に沿って延在したベース側基準壁部11及びコンジットフレーム部12を有したベース部材10とカバー部材20とを備えた筐体1において、ベース部材10とカバー部材20との間には、側壁部23の延在端面をベース側基準壁部11の内表面に接合させる際に互いに当接係合してカバー部材20の側壁部23を弾性的に変形させることによりコンジットフレーム部12の周壁に設けたコンジットガスケット部31aから側壁部23を離隔した状態に維持し、かつ側壁部23の延在端面をベース側基準壁部11の内表面に接合させた場合には当接係合状態を解除してコンジットガスケット部31bに対する側壁部23の接合を許容する接合補助手段40を設けた。 (もっと読む)


961 - 970 / 3,146