【課題】モジュール化された、相互作用しないやり方で、単一の半導体ウェハにともに接近して実装され、十分に分離された、最適化されたトランジスタまたは他のデバイスの任意の集合の作製を可能にする。
【解決手段】
一群の半導体デバイスが、エピタキシャル層を含まない基板に形成される。一実施例では、この一群は、５ＶのＣＭＯＳペア、１２ＶのＣＭＯＳペア、５ＶのＮＰＮ、５ＶのＰＮＰ、いくつかの形状の横型トレンチＭＯＳＦＥＴ、および３０Ｖ横型Ｎ−チャネルＤＭＯＳを含む。これらのデバイスの各々は、横方向かつ縦方向の双方において極めて小型であり、基板の他のすべてのデバイスから十分に分離され得る。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅を行うために、増幅集積回路素子や、Ｊ−ＦＥＴが用いられている。増幅集積回路素子は、回路定数によりゲイン（Ｇａｉｎ：利得）を適宜選択でき、一般的にはＪ−ＦＥＴを用いた場合と比較してゲインが高い利点があるが、回路構成が複雑でありコストも高い問題がある。一方、Ｊ−ＦＥＴのみでは出力が十分に増幅されず、ゲインが低い問題がある。
【解決手段】Ｊ−ＦＥＴとバイポーラトランジスタを１チップに集積化し、Ｊ−ＦＥＴのソース領域とバイポーラトランジスタのベース領域を接続し、Ｊ−ＦＥＴのドレイン領域とバイポーラトランジスタのコレクタ領域を接続したディスクリート素子を提供する。これにより、高入力インピーダンスで低出力インピーダンスのＥＣＭ用増幅素子を実現できる。 （もっと読む）

【課題】放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器を提供する。
【解決手段】バイポーラトランジスタ素子のエミッタ電極４にバンプ８が備えられて近距離接地されており、これらを複数個組み合わせて１つの構成単位としてのユニットセル７を形成することにより放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器が実現する。 （もっと読む）

【課題】高いスイッチング速度を有するバイポーラトランジスタが形成された半導体装置であって、且つ小型で安価な半導体装置を提供する。
【解決手段】半導体基板１の表層部において、絶縁分離された領域内に、Ｐ型第１不純物領域４と、Ｐ型第１不純物領域４内に形成されるＮ型第１不純物領域３と、Ｐ型第１不純物領域４に隣接して形成されるＮ型第２不純物領域５と、Ｐ型第１不純物領域４に隣接して形成されるＰ型第２不純物領域６とを有する半導体装置１０であって、Ｎ型第１不純物領域３をエミッタとし、Ｐ型第１不純物領域４をベースとし、Ｎ型第２不純物領域５をコレクタとするＮＰＮ型バイポーラトランジスタＴｒ１が構成され、Ｐ型第２不純物領域６に接続する複数個の電極から選択される第１電極Ｃ６ａと第２電極Ｃ６ｂにより、Ｐ型第２不純物領域６が抵抗Ｒ０として用いられる。 （もっと読む）

【課題】ヘテロバイポーラトランジスタの単一セル内での動作が均一化され、信号増幅用として用いた場合に、その利得の低下および電力効率の低下を防止し、トランジスタ素子としての特性劣化および破壊をなくすことができる半導体装置を提供する。
【解決手段】単一のヘテロバイポーラトランジスタに複数存在するベース１、２を配線５により短絡して実効Ｖｂｅを共通化することにより、ヘテロバイポーラトランジスタの単一セル内に発生する熱的な粗密によるコラプス現象を完全に抑制する。 （もっと読む）

【課題】増幅器としての高周波特性を損ねることなく、バイポーラトランジスタの過電流による熱的な粗密を緩和することができ、半導体素子の破壊を小規模な回路構成で防ぐことができる半導体装置を提供する。
【解決手段】複数のＨＢＴを並列接続した高出力トランジスタの各ベースごとにバイアス電流の印加を制御し、また、エミッタ数が、ベースの数ｎに対して２の（ｎ−１）乗倍で増大するマルチエミッタ素子を使うことにより、２進数により表せる値で各ベースごとのバイアス電流の印加を制御し、また、非常に大きな構造を有する方向性結合器の代わりに、高出力トランジスタのエミッタをマルチエミッタ構造にし、そのエミッタの一つの電流をモニタする。 （もっと読む）

【課題】静電気などの過電圧から保護し、かつ、素子の微細化、チップ縮小化を図ることができる半導体装置及びその製造方法を提供すること。
【解決手段】第２導電型半導体基板１０１の所定の深さに形成された第１導電型埋め込みコレクタ層１０３と、第２導電型半導体基板１０１の第１導電型埋め込みコレクタ層１０３上に形成された第２導電型ベース領域１０４と、ベース領域１０４上に形成された第１導電型エミッタ領域１０８と、ベース領域１０４及びエミッタ領域１０８を内方し、かつ、埋め込みコレクタ層１０３に電気的に接続するように形成された第１導電型コレクタ引き出し層１１２と、コレクタ引き出し層１１２の少なくともエミッタ領域側の側面を覆うように形成された絶縁膜１１１を備えた半導体装置を提供することにより、上記課題を解決する。 （もっと読む）

【課題】トランジスタのターンオフ時間を短くするため、トランジスタが組み込まれる外部回路で抵抗とダイオードを組み込むと、その抵抗やダイオードを組み込むスペースやその配線が回路基板などに確保される必要があり、電子機器の小形化の妨げになると共に、部品増および組立工数増などによるコストアップの原因になっている。
【解決手段】半導体基板に形成されるトランジスタのベース領域２と同時に形成されるダイオードのアノード領域４と、トランジスタのエミッタ領域３と同時に形成されるダイオードのカソード領域５とでダイオードを形成すると共に、導電体層６の一端とダイオードのアノード領域５が接続され、他の一端とダイオードのカソード領域４とが接続されている。トランジスタのベース領域２とカソード電極９との間に抵抗とダイオードを並列に接続することで、トランジスタのターンオフ時間を早くする。 （もっと読む）

【課題】容量を自由に調整することができ、さらなる高周波領域での要求に耐えうるバイポーラトランジスタを提供する。
【解決手段】本発明のバイポーラトランジスタは、半導体基板と、前記半導体基板内に形成されたトランジスタ動作領域と、前記半導体基板表面を覆うように形成された絶縁膜と、前記トランジスタ動作領域から前記絶縁膜を貫通し、コレクタ、ベース、エミッタのうちの少なくとも２つにそれぞれ接続され、前記絶縁膜上まで引き出された第１および第２の引出配線と、前記第１および第２の引出配線にそれぞれ接続されるボンディング用の第１および第２のパッドと、前記第１および第２のパッドにそれぞれ接続された第１および第２の容量調整用配線とを備え、第１および第２の容量調整用配線が互いに異なる層で構成される。 （もっと読む）