【課題】配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びに表示装置を提供する。
【解決手段】第１導電層と、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層とを備えた薄膜トランジスタアレイ。 （もっと読む）

【課題】物理的な版を必要とせず、微細な導電パターンを形成でき、パターン変更に対して柔軟に対応できる配線の形成方法を提供する。
【解決手段】本発明では、基板上に、エネルギー付与によって臨界表面張力が変化する材料を含有する濡れ性変化層を形成する工程と、前記濡れ性変化層に選択的にレーザ光を照射して、前記濡れ性変化層の臨界表面張力が高くなるように変化させた高表面エネルギー領域部を前記濡れ性変化層に形成する工程と、前記高表面エネルギー領域部に導電性インクを塗布し、前記高表面エネルギー領域部上に配線を形成する工程と、を有し、前記濡れ性変化層と前記高表面エネルギー領域部とには段差がなく、前記配線は前記高表面エネルギー領域部上に形成されていることを特徴とする配線の形成方法が提供される。 （もっと読む）

【課題】接続孔部分における電気的特性のばらつきを低減することにより、半導体装置の信頼性および製造歩留まりを向上させることのできる技術を提供する。
【解決手段】成膜装置のドライクリーニング処理用のチャンバ５７に備わるウエハステージ５７ａ上に半導体ウエハＳＷを置いた後、還元ガスを供給して半導体ウエハＳＷの主面上をドライクリーニング処理し、続いて１８０℃に維持されたシャワーヘッド５７ｃにより半導体ウエハＳＷを１００から１５０℃の第１の温度で熱処理する。次いで半導体ウエハＳＷをチャンバ５７から熱処理用のチャンバへ真空搬送した後、そのチャンバ５７において１５０から４００℃の第２の温度で半導体ウエハＳＷを熱処理することにより、半導体ウエハＳＷの主面上に残留する生成物を除去する。 （もっと読む）

【課題】チップあたりの端子数の増大に伴って、フリップチップ実装が種々の形態で実施されている。しかし、バンプピッチの微細化およびバンプの鉛フリー化によって、エレクトロマイグレーション耐性の確保がますます重要となっている。
【解決手段】本願の発明は、フリップチップ型の半導体集積回路装置において、チップの第１の主面上に形成された多数のＵＢＭパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているものである。 （もっと読む）

【課題】ラインエッジ粗さを低減させて特徴をエッチングする
【解決手段】ラインエッジ粗さを低減させて層内に特徴を形成するための方法が提供される。層の上に、フォトレジスト層が形成される。フォトレジスト層は、フォトレジスト側壁をともなうフォトレジスト特徴を形成するために、パターン形成される。複数のサイクルを実施することによって、フォトレジスト特徴の側壁の上に、厚さ１００ｎｍ未満の側壁層が形成される。各サイクルは、単分子層から２０ｎｍまでの厚さを有する層をフォトレジスト層上に堆積させることを含む。フォトレジスト特徴を通して、層内に特徴がエッチングされる。フォトレジスト層および側壁層は、剥ぎ取られる。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置の設計フローは、プラグＰＧに接続された配線Ｍ１を含むチップレイアウトを設計するステップと、設計されたチップレイアウトにおけるプラグＰＧに対する配線Ｍ１のマージンを、プラグＰＧに対する配線Ｍ１のリセス量に応じて修正するステップとを有している。この修正ステップは、テストウエハに試験用プラグとそれに３次元的に接続された試験用配線とを含むテストパターンを形成するサブステップと、試験用配線の配線幅および配線密度と試験用プラグに対する試験用配線のリセス量との相関を調べるサブステップを有している。更に、得られた相関に基づいてプラグＰＧに対する配線Ｍ１のリセス量を予測するサブステップと、予測されたリセス量に応じてプラグＰＧに対する配線Ｍ１のマージンを修正するサブステップを有している。 （もっと読む）

【課題】配線倒れを防止することが可能な半導体装置の製造方法を提供する。
【解決手段】一の実施形態による半導体装置の製造方法では、半導体基板上に、第１の絶縁膜、第２の絶縁膜、および犠牲膜を順に形成し、前記犠牲膜と前記第２の絶縁膜から複数の芯材を形成する。さらに、前記方法では、各々の前記芯材の側面に、前記芯材に接する第１側面と、前記第１側面の反対側に位置する第２側面とを有する第１配線と、前記芯材に接する第３側面と、前記第３側面の反対側に位置する第４側面とを有する第２配線を形成する。さらに、前記方法では、前記第１および第２配線の形成後に、前記第２の絶縁膜が残存するように前記犠牲膜を除去する。 （もっと読む）

【課題】高い歩留まりを実現できる半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、基板１１上の絶縁層１３に形成された第１の凹部１４および第１の凹部１４よりも幅が狭い第２の凹部１５に、基板１１を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜２１を形成する工程を備えている。また、前記半導体装置の製造方法は、第１の銅膜２１上に、不純物濃度が第１の銅膜２１よりも高い第２の銅膜２２を、第１の銅膜２１の形成時よりも流動性が小さい状態で形成する工程を備えている。 （もっと読む）

【課題】微細なパターン、例えば、線幅が５０μｍよりも小さいパターンであっても高い精度でパターンを形成することができるパターン形成方法を提供する。
【解決手段】微細なパターンのパターン形成方法であって、基板上に形成された、親疎水性変換機能を有する第１の膜において、パターンが形成されるパターン形成領域を親疎水性に変化させる工程と、パターン形成領域に第２の膜を形成し、第２の膜が乾燥してパターンを形成する工程とを有する。第２の膜は、厚さが０．１μｍになったときの粘度が３ｍＰａ・ｓ以下である。 （もっと読む）

【課題】半導体記憶装置において誤動作が生じる蓋然性を低減する。
【解決手段】積層配置されるメモリセルアレイ（例えば、酸化物半導体材料を用いて構成されているトランジスタを含むメモリセルアレイ）と周辺回路（例えば、半導体基板を用いて構成されているトランジスタを含む周辺回路）の間に遮蔽層を配置する。これにより、当該メモリセルアレイと当該周辺回路の間に生じる放射ノイズを遮蔽することが可能となる。よって、半導体記憶装置において誤動作が生じる蓋然性を低減することが可能となる。 （もっと読む）

【課題】低い誘電率、向上したエッチング抵抗性、優れたバリアパフォーマンスを具備する誘電バリアを形成する方法を提供する。
【解決手段】前駆物質を処理チャンバへ流すことと、前記前駆物質が、有機ケイ素化合物と炭化水素化合物の混合物を備えており、かつ、前記炭化水素化合物が、エチレン、プロピン、または、これらの組合わせを備え、前記半導体基板上に炭素−炭素結合を有する炭化ケイ素ベースの誘電バリア膜を形成するために、前記処理チャンバ内において前記前駆物質の低密度プラズマを生成することと、前記前駆物質中の前記炭素−炭素結合の少なくとも一部が、前記低密度プラズマ内に生き残り、かつ、前記誘電バリア膜内に存在し、制御された量の窒素を導入することにより、前記誘電バリア膜から炭素−炭素二重結合（Ｃ＝Ｃ）、および／または、炭素−炭素三重結合（Ｃ≡Ｃ）を除去することと、を備える方法。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線技術を提供する。
【解決手段】第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも１層以上の絶縁膜であり、第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、第一の絶縁膜と金属との界面及び第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】隣接するＳＯＩ領域とバルクシリコン領域とが短絡することを防止する。
【解決手段】一つの活性領域内にＳＯＩ領域およびバルクシリコン領域が隣接する半導体装置において、それぞれの領域の境界にダミーゲート電極８を形成することにより、ＢＯＸ膜４上のＳＯＩ膜５の端部のひさし状の部分の下部の窪みにポリシリコン膜などの残渣が残ることを防ぐ。また、前記ダミーゲート電極８を形成することにより、それぞれの領域に形成されたシリサイド層１４同士が接触することを防ぐ。 （もっと読む）

【課題】大型化に適した薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法を提供する。
【解決手段】フレキシブルな樹脂基板６０に形成された薄膜トランジスタ２００であって、周面の一部又は全部が導電性材料２０により覆われたワイヤー１０と、前記導電性材料を覆う絶縁膜３０と、該絶縁膜を介して前記導電性材料上に形成された薄膜半導体４０と、が一体的に構成されたゲート・チャネル一体形成部５０を有し、該ゲート・チャネル一体形成部が前記樹脂基板の表面上又は内部の所定位置に設けられ、前記薄膜半導体の両側に第１及び第２の電極７０、８０が接続されて形成されたことを特徴とする。 （もっと読む）

【課題】Ｃｕ配線内における空孔の集中を抑制することでＣｕ配線内でのボイドの形成を抑え、例えば２層間配線系におけるビア接続部等における、いわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される半導体装置の製造方法を提供する。
【解決手段】ダマシン配線構造を有する半導体装置の製造方法において、配線形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法が提供される。 （もっと読む）

【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層の溝に埋め込まれた電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設ける。チャネル形成領域は、サイドウォールを側壁に有するゲート電極層と重なる位置に形成される。溝は、深い領域と浅い領域を有し、サイドウォールは、浅い領域と重なり、配線との接続は、深い領域と重なる。 （もっと読む）