信号処理装置、アンテナ装置、及び、復調装置
【課題】アンテナから受信機筐体まで離れていても給電線を引回す必要が無く、ノイズ等の耐環境性を良好に維持できる信号処理装置を提供する。
【解決手段】複数アンテナ２に近傍配置され、受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えた第一処理部３と、前記第一処理部３と離隔して配置され、前記第二通信処理部７と、前記受信デジタル信号を処理する第二信号処理部８を備えた第二処理部４とを備え、各通信処理部の少なくとも一方に同期クロック信号を生成するクロック信号源９２を備えるとともに、他方に一方からの送信信号に基づいて同期クロック信号を再生するクロック再生部９１を備え、各処理部の少なくとも一部が各同期クロック信号に基づいて作動するように構成されている。
【解決手段】複数アンテナ２に近傍配置され、受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えた第一処理部３と、前記第一処理部３と離隔して配置され、前記第二通信処理部７と、前記受信デジタル信号を処理する第二信号処理部８を備えた第二処理部４とを備え、各通信処理部の少なくとも一方に同期クロック信号を生成するクロック信号源９２を備えるとともに、他方に一方からの送信信号に基づいて同期クロック信号を再生するクロック再生部９１を備え、各処理部の少なくとも一部が各同期クロック信号に基づいて作動するように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアンテナで複数系統の放送波を受信する信号処理装置、アンテナ装置、及び、復調装置に関する。
【背景技術】
【０００２】
このような信号処理装置として、従来、ＡＭ，ＦＭ，デジタルＴＶの三種類の放送波を受信する車載用受信装置１００では、図１に示すように、アンテナ１１０、１２０、１３０からの受信信号を夫々同軸ケーブル等の高周波給電線２００を介して受信機筐体３００に入力し、受信機筐体３００に設けた系統毎に異なる専用の信号処理回路３１０、３２０、３３０、つまり、周波数変換部３１１、３２１、３３１、バンドパスフィルタ３１２、３２２、３３２、Ａ／Ｄコンバータ３１３、３２３、３３３、復調処理部３１４、３２４、３３４により夫々復調していた。
【特許文献１】特開２０００−３２４００３号公報
【特許文献２】特開平１０−２５７４６７号公報
【特許文献３】特開２００２−２６７５８号公報
【特許文献４】特開平５−１８３４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した従来の信号処理装置では、複数のアンテナから受信機筐体に各別に高周波給電線を配する必要があり、車内での広い配線スペースが要求されるばかりでなく、取り付け工程も煩雑になるという問題があり、また、アンテナから受信機筐体までの距離が離れている場合には、高周波給電線が長く引き回されるため、車両から発生する特有のパルスノイズや高周波ノイズの影響を受け易いという問題があった。
【０００４】
そこで、アンテナ近傍に受信した放送信号に対応する信号処理装置を設けることも考えられるが、一般にアンテナ近傍は温度等の環境の影響を受け易く回路動作の信頼性を確保することが容易ではない。
【０００５】
本発明の目的は、上述した従来の問題点に鑑み、複数のアンテナから受信機筐体までの距離が離れている場合であっても複数の長い高周波給電線を引き回す必要が無く、また、ノイズや温度等の耐環境性を良好に保つことのできる信号処理装置、アンテナ装置、及び、復調装置を提供する点にある。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明による信号処理装置の特徴構成は、複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、前記第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第一処理部及び第二処理部の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている点にある。
【０００７】
上述の構成によれば、複数のアンテナと第一処理部との間が短い高周波給電線で接続され、第一信号処理部で複数の通信系統の受信信号が多重化されたデジタル信号に変換され、そのようなデジタル信号が第一通信処理部を介して第二処理部にシリアル通信により伝送されるようになる。このように多重化されたデジタル信号を伝送するためのケーブルは一本で済み、しかも同軸ケーブルのような太いケーブルではないため、実装もフレキシブルに行なうことができるのである。また、シリアル通信する際に第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備え、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を設けることにより、双方にクロック信号源を備えた場合に問題となるクロック周波数のズレによる誤動作の問題も適正に解消されるようになる。
【０００８】
つまり、第一通信処理部と第二通信処理部の双方にクロック信号源を備えた場合には、双方の環境温度が異なるような場合にクロック信号源の温度特性により同期クロック信号の周波数にズレが発生して、データの送受信が正常に行なわれなくなる虞があるが、上述の構成によれば、一方に設けられたクロック信号源から出力される同期クロック信号に基づいて双方が作動するため、十分な信頼性が確保されるようになるのである。
【発明の効果】
【０００９】
以上説明した通り、本発明によれば、複数のアンテナから受信機筐体までの距離が離れている場合であっても複数の長い高周波給電線を引き回す必要が無く、また、ノイズや温度等の耐環境性を良好に保つことのできる信号処理装置、アンテナ装置、及び、復調装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００１０】
以下、本発明による信号処理装置、アンテナ装置、及び、復調装置を車両に適用した実施形態について説明する。
【００１１】
信号処理装置１は、図２に示すように、複数のアンテナ２（２１〜２ｎ）の近傍に配置され、各アンテナ２からの受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えたアンテナ装置としての第一処理部３と、前記第一処理部３と離隔して配置され、前記第一通信処理部５との間でシリアル通信する前記第二通信処理部７と、前記第二通信処理部７を介して前記第一処理部３から送信された受信デジタル信号を処理する第二信号処理部８を備えた復調装置としての第二処理部４とを備えて構成される。
【００１２】
なお、本実施形態では、前記複数のアンテナ２は、デジタルＴＶの放送波を受信する２系統のアンテナ２１、２２と、ＡＭ放送波を受信するアンテナ２３と、ＦＭ放送波を受信するアンテナ２４とを備えて構成されている。
【００１３】
前記第一処理部３は、例えば、自動車のリアガラスの上部両端部近傍に設けられているアンテナ２の近傍である前記リアガラスの上部中央部近傍に設けられており、前記アンテナ２と同軸ケーブル等で接続されている。また、前記第二処理部４は、例えば、車室内のダッシュボードの近傍に設けられており、前記第一処理部３とシリアルデータ伝送ケーブルで接続されている。
【００１４】
前記第一信号処理部５は、信号系統の異なる複数のアンテナ２（２１〜２４）で受信され、所定の処理が施された受信信号をデジタル信号に変換するＡ／Ｄ変換部５１（５１１〜５１ｎ）と、前記Ａ／Ｄ変換部５１によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部５２（５２１〜５２ｎ）を備え、それらが同期クロック信号に同期して作動するように構成されている。さらに、前記第一信号処理部５は、高周波増幅部５３（５３１〜５３ｎ）と、周波数変換部５４（５４１〜５４ｎ）と、バンドバスフィルタ５５（５５１〜５５ｎ）と、ローパスフィルタ５６（５６１〜５６ｎ）または直交変換手段５７（５７１〜５７ｎ）とを備えて構成されている。
【００１５】
詳述すると、前記高周波増幅部５３は、前記アンテナ２で受信された受信信号を増幅し、前記周波数変換部５４は増幅された受信信号にダウンコンバート等の周波数変換を施し、前記バンドパスフィルタ５５は周波数変換された受信信号のうち所望の周波数成分を通過させ、前記Ａ／Ｄ変換部５１は入力された受信信号をアナログからデジタルに変換する。
【００１６】
前記Ａ／Ｄ変換部５１よりデジタルに変換された出力された受信デジタル信号のうち、前記デジタルＴＶからの受信デジタル信号は、高調波を除去する前記ローパスフィルタ５６を介して前記多重化処理部５２に入力する。
【００１７】
一方、前記ＦＭ放送及び前記ＡＭ放送からの受信デジタル信号は、前記直交変換手段５７を介して前記多重化処理部５２に入力する。
【００１８】
前記直交変換手段５７は、図３（ａ）に示すように、入力してきた受信デジタル信号の周波数と同じ周波数の信号を発生させる発振回路５７１と、前記発振回路５７１の出力信号を９０度シフトさせる移相器５７２と、前記受信デジタル信号と前記発振回路５７１の出力信号とを乗積して直交信号のＩ成分を出力する混合器５７３と、前記受信デジタル信号と前記移相器５７２の出力信号とを乗積して、直交信号のＱ成分を出力する混合器５７４と、前記ローパスフィルタ５６（５６１及び５６２）とを備えて構成されており、前記混合器５７３、５７４から出力された受信デジタル信号の直交成分のＩ成分とＱ成分は、夫々ローパスフィルタ５６（５６１及び５６２）を介して前記多重化処理部５２に入力する。
【００１９】
前記多重化処理部５２は、前記第一通信処理部６を介して前記第二処理部７から送信される所定の制御信号の受信をトリガとして、各アンテナ２（２１〜２４）に対応する前記受信デジタル信号が割り付けられた送信フレームを多重化処理して前記第一通信処理部６に出力する。ここで、制御信号の受信をトリガとしてとは、前記多重化処理部５２が、後述するクロック再生部９１（９１Ａ）が前記第二処理部７からの制御信号に基づいて再生した同期クロック信号の立ち上がりによって作動することである。
【００２０】
前記多重化処理部５２について詳述すると、前記多重化処理部５２は、各アンテナ２（２１〜２４）に対応する前記受信デジタル信号を、１６ビットの送信フレームが２５６フレームよりなる転送ブロックの所定の送信フレームに割り付ける。
【００２１】
例えば、図４（ａ）に示すように、前記転送ブロックの最初の送信フレームと２番目の送信フレームには、所定のビット（最初の送信フレームには０ｘａ０ａ１ａ２ａ３、２番目の送信フレームには０ｘｂ０ｂ１ｂ２ｂ３）よりなるヘッダデータが格納される。
【００２２】
また、前記転送ブロックの３番目から１９４番目までの送信フレームには、デジタルＴＶの受信デジタル信号が格納される。デジタルＴＶの受信信号は、例えば車両のフロントガラス上部近傍とリアガラス上部近傍に設けられている２個のアンテナ２にて受信されることから２チャンネルで構成されている。
【００２３】
各チャンネルのデータは１２ビットずつ１２８個に分割されて、前記転送ブロックに１２ビットずつ交互に格納される。具体的には、前記デジタルＴＶの受信デジタル信号のうち第一チャンネルの先頭の１２ビットのデータは、前記転送ブロックの３番目の送信フレームに割り付けられ、第二チャンネルの先頭の１２ビットのデータのうち４ビットのデータが、前記転送ブロックの３番目の送信フレームの残り４ビットに割り付けられる。そして、第二チャンネルの先頭の１２ビットのデータのうち残りの８ビットのデータが、前記転送ブロックの４番目の送信フレームに割り付けられる。以下同様にして、各チャンネルのデータは、１９４番目の送信フレームまで割り付けられる。
【００２４】
また、前記転送ブロックの１９５番目から２２６番目までの送信フレームには、ＦＭ放送の受信デジタル信号が格納される。ＦＭ放送の受信デジタル信号のデータは１２ビットずつ８個に分割されて、前記転送ブロックにＩ成分のデータとＱ成分のデータが１２ビットずつ交互に格納される。具体的には、前記ＦＭ放送の受信デジタル信号のうちＩ成分の先頭の１２ビットのデータは、前記転送ブロックの１９５番目の送信フレームに割り付けられ、前記ＦＭ放送の受信デジタル信号のうちＱ成分の先頭の１２ビットのデータは、前記転送ブロックの１９６番目の送信フレームに割り付けられる。以下同様にして、各チャンネルのデータは、２２６番目の送信フレームまで割り付けられる。
【００２５】
また、前記転送ブロックの２２７番目から２３４番目までの送信フレームには、ＡＭ放送の受信デジタル信号が、ＦＭ放送と同様にして前記転送ブロックにＩ成分のデータとＱ成分のデータが１２ビットずつ交互に格納される。
【００２６】
また、前記転送ブロックの２３５番目から２５６番目までの送信フレームにはダミーデータが格納される。例えば、前記多重化処理部５２は、前記信号処理装置１に設けられているランダムデータ格納メモリに記憶されているランダムデータ群から何れかのランダムデータを読み出して、または、記憶されているランダムデータを順番に読み出して、前記転送ブロックの２３５番目から２５６番目までの送信フレームに格納する。
【００２７】
前記第一通信処理部６は、データ送信部６１と、データ受信部６２と、クロック再生部９１（９１Ａ）とを備えて構成されており、前記第二通信処理部７は、データ送信部７１と、データ受信部７２と、クロック再生部９１（９１Ｂ）と、クロック信号源９２とを備えて構成されている。
【００２８】
なお、前記第一処理部３の少なくとも一部は前記クロック再生部９１から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４の少なくとも一部は前記クロック再生部９１または前記クロック信号源９２から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動する。
【００２９】
具体的には、前記第一処理部３のＡ／Ｄ変換部５１、ローパスフィルタ５６、直交変換部５７、多重化処理部５２、データ送信部６１、及びデータ受信部６２は、前記クロック再生部９１Ａから出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４のデータ受信部７２は、前記クロック再生部９１Ｂから出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４のデータ送信部７１は、前記クロック信号源９２から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動する。
【００３０】
なお、前記クロック再生部９１及び前記クロック信号源９２については後述する。
【００３１】
前記データ送信部６１、７１は、入力データを一時的に格納しておくバッファメモリと、前記バッファメモリに格納されたデータをパラレルデータからシリアルデータに変換するパラレルシリアル変換回路とを備えて構成されている。
【００３２】
そして、前記データ送信部６１は、前記多重化処理部５２において多重化処理された受信デジタル信号を、前記転送ブロックの最初の送信フレームから順番に、前記データ受信部７２へシリアル送信するように構成されており、前記データ送信部７１は、後述する前記第二信号処理部８から出力された利得制御データを、前記データ受信部６２へシリアル送信するように構成されている。
【００３３】
なお、前記データ送信部６１、７１は夫々、２個のバッファメモリを備えた構成であってもよい。このような構成の場合は、前記多重化処理部５２または前記第二信号処理部８から最初に入力してきたデータを第一のバッファメモリに格納して前記データ受信部６２、７２へ送信する。前記第一のバッファメモリに格納されたデータの送信中に前記多重化処理部５２または前記第二信号処理部８からデータが入力してきた場合は第二のバッファメモリに格納しておく。そして、データの送信が完了すると前記第二のバッファメモリに格納しておいたデータを前記データ受信部６２、７２へ送信する。前記第二のバッファメモリに格納されたデータの送信中に前記多重化処理部５２または前記第二信号処理部８から入力してきたデータを今度は第一のバッファメモリに格納しておく。以下、送信に使用されていない方のバッファメモリへの格納を繰り返す。以上の構成とすることで、データがバッファメモリに格納されるために必要な待ち時間を少なくできる。
【００３４】
前記データ受信部６２、７２は、入力データをシリアルデータからパラレルデータに変換するシリアルパラレル変換回路と、前記シリアルパラレル変換回路で変換されたパラレルデータを一時的に格納しておくバッファメモリとを備えて構成されている。そして、前記データ受信部７２は、前記データ送信部６１からの多重化処理された受信デジタル信号を前記第二信号処理部８へ出力するように構成されており、前記データ受信部６２は、前記データ送信部７１からの利得制御データを前記高周波増幅部５３等へ出力するように構成されている。
【００３５】
前記第二信号処理部８は、デジタルシグナルプロセッサ及びその周辺回路で構成され、図２に示すように、前記第二通信処理部７で受信された受信デジタル信号を前記信号系統毎の受信デジタル信号に分離する分離処理部８１と、分離された各受信デジタル信号を復調して出力する復調部８２を備えて構成されており、前記分離処理部８１が同期クロック信号に同期して作動するように構成されている。
【００３６】
前記分離処理部８１は、前記多重化処理部５２において多重化処理された受信デジタル信号のデータ、つまり、２５６の送信フレームよりなる前記転送ブロックに割り付けられているデータを、前記多重化処理部５２と逆の処理を行なうことで、前記第一処理部３において受信されたときと同一種類の信号系統毎に分離させて、前記復調部８２に出力するように構成されている。
【００３７】
前記復調部８２は、図３（ｂ）に示すように、利得制御部８２１と、制御部８２２と、前記分離処理部８１からの受信デジタル信号を復調して後段のチューナ等へ出力する復調処理部８２３とを備えて構成されている。
【００３８】
前記利得制御部８２１は、入力してきた各受信デジタル信号が所定レベルとなるように利得を調整する。
【００３９】
詳述すると、前記利得制御部８２１は、前記各受信デジタル信号が予め設定された目標レベルに維持されるように、前記高周波増幅部５３等の利得を調整するフィードバック制御部として機能する。
【００４０】
例えば、前記利得制御部８２１において前記各受信デジタル信号と前記目標レベルを比較して偏差が大きいときには、前記利得制御部８２１は、当該偏差に基づいた利得制御信号としてのＰＷＭ信号を出力し、出力されたＰＷＭ信号は利得制御データに変換された上で前記データ送信部７１と前記データ受信部６２を介して前記高周波増幅部５３等に送信され、偏差が小さくなるように前記高周波増幅部５３等の利得が可変制御される。
【００４１】
上述のように、本実施形態では、前記利得制御部８２１は、利得制御信号としてのＰＷＭ信号を出力するように構成されている。前記復調部８２は前記制御部８２２を備えており、前記制御部８２２は、前記利得制御部８２１から出力された物理レベルのＰＷＭ信号を論理レベルの前記利得制御データに変換して前記データ送信部７１に出力するように構成されている。そして、前記データ送信部７１と前記データ受信部７２を介してデータ解析部３１に入力した前記利得制御データは、前記データ解析部３１にて物理レベルの制御電圧に変換されて前記高周波増幅部５３等に出力される。
【００４２】
前記制御部８２２におけるＰＷＭ信号から利得制御データへの変換は、例えば、前記制御部８２２がカウンタを備えて構成されており、前記ＰＷＭ信号のパルス幅をカウンタによってカウントして、カウント値を利得制御データとして出力することによって行なわれる。
【００４３】
また、前記データ解析部３１における利得制御データから制御電圧への変換は、例えば、前記データ解析部３１がパルス幅変調回路とローパスフィルタを備えて構成されており、受け取った前記利得制御データをパルス幅変調によりＰＷＭ信号に変換して、変換したＰＷＭ信号をローパスフィルタに通すことによって行なわれる。
【００４４】
以下、前記クロック再生部９１と前記クロック信号源９２について詳述する。前記信号処理装置１は、図２に示すように、前記第一通信処理部６と第二通信処理部７のうち少なくとも一方が、他方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１を備えるとともに、前記クロック再生部９１により再生された同期クロック信号に基づいて受信処理するように構成されている。
【００４５】
また、前記信号処理装置１は、前記第一通信処理部６と第二通信処理部７のうち何れか一方に同期クロック信号を生成するクロック信号源９２を備え、一方の通信処理部（例えば前記第二通信処理部７）が前記クロック信号源９２から出力される同期クロックに基づいて信号を他方（例えば前記第一通信処理部６）に送信するとともに、他方に前記クロック再生部９１を備え、他方の通信処理部が前記クロック再生部９１により再生された同期クロック信号に基づいて信号を一方に送信するように構成されている。
【００４６】
前記クロック信号源９２は、前記信号処理装置１の動作の基準となる周波数を作る発振器で構成されており、前記発振器としては、例えば、水晶やセラミック発振子を用いた水晶発振器やセラミック発振器がある。また、前記クロック信号源９２として、前記水晶発振器（または前記セラミック発振器）とコイルやコンデンサで構築した共振回路を用いる自励発振器とを組み合わせた回路を用いた構成であってもよい。
【００４７】
前記クロック再生部９１は、装置の起動時に前記通信処理部により受信される同期用トレーニング信号（以下、「擬似信号」と記す。）に基づいて前記同期クロック信号を再生する図５に示すようなＰＬＬ回路９１１を備えて構成されている。
【００４８】
ここで、前記擬似信号は、例えば、前記ヘッダデータが送信フレームの最初に格納され、送信フレームの残りには、ＰＲＢＳ(Pseudo Random Binary Sequence)等による擬似雑音データ等の同期クロックを再生するために必要な所定のデータが格納されている信号であり、前記データ送信部６１、７１が、前記受信デジタル信号や前記利得制御データを送信する前に、前記データ受信部６２、７２に対して所定回数連続して送信される信号である。
【００４９】
本実施形態における前記ＰＬＬ回路９１１は、図５に示すように、一または複数（本実施形態では二個）の位相検波器９１２と、前記位相検波器９１２から送られてきた電圧レベルの増加または減少に基づいて周波数が変化する発振器である電圧制御発振器９１３と、前記電圧制御発振器９１３からのクロック信号を分周させる一または複数の周波数分周器９１４とを備えて構成されている。なお、前記周波数分周器９１４は、各位相検波器９１２の前段に設けられており、位相検波器９１２毎に異なる分周率の周波数分周器９１４（本実施形態では分周率は１／Ｍと１／Ｎ（Ｎ＞Ｍ））が備えられている。
【００５０】
前記位相検波器９１２は、前記通信処理部（前記データ送信部６１または前記データ送信部７１）から送信されてきた擬似信号と前記電圧制御発振器９１３から出力された同期クロック信号との位相差を検出して、前記擬似信号に対する前記同期クロック信号の位相の遅れまたは進みに基づいて、前記電圧制御発振器９１３に送る電圧レベルを増加または減少させる。つまり、当該位相差が一致するように前記電圧制御発振器９１３がフィードバック制御される。
【００５１】
前記ＰＬＬ回路９１１は、さらに、間隔検出回路９１５と、セレクタ回路９１６とを備えて構成されている。
【００５２】
前記間隔検出回路９１５は、前記通信処理部（前記データ送信部６１または前記データ送信部７１）から所定回数連続して送信されてくる前記擬似信号のヘッダデータを読み取って、前記ヘッダデータが送られてくる間隔を算出する。そして、算出した間隔が所定時間範囲内であるか否かによって、前記セレクタ回路９１６に異なる信号を送る。ここで、前記所定時間範囲は、前記クロック信号源９２によって生成される同期クロック信号の周波数と前記擬似信号のデータ長によって決定される。
【００５３】
具体的には、前記間隔検出回路９１５は、算出した間隔が所定時間範囲内である場合には、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていないと判断して、通常使用する（図５の場合は、分周比が大きい周波数分周器９１４Ａを前段に備えている）位相検波器９１２Ａからの入力を前記セレクタ回路９１６に選択させるような信号を、前記セレクタ回路９１６に送信する。
【００５４】
一方、前記間隔検出回路９１５は、算出された間隔が所定時間範囲外である場合に、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていると判断して、より分周率が小さい周波数分周器９１４Ｂを前段に備えている位相検波器９１２Ｂからの入力を前記セレクタ回路９１６に選択させるような信号を、前記セレクタ回路９１６に送信する。
【００５５】
つまり、前記ＰＬＬ回路９１１は、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていると判断される場合は、前記位相検波器９１２に入力する周波数変化幅の比率を前記周波数分周器９１４の分周率を切り替えて可変させる、換言すると周波数引き込み範囲を広げることで、ズレを是正するように構成されている。
【００５６】
なお、前記間隔検出回路９１５は、連続して送られてくる擬似信号のヘッダデータの間隔を算出する構成について説明したが、間隔算出の基準とするデータは前記ヘッダデータに限らない。例えば、前記転送ブロックの所定の送信フレームに所定のダミーデータを入れておき、前記間隔検出回路９１５は当該所定のダミーデータを検出する構成であってもよい。
【００５７】
上述の構成によれば、前記クロック再生部９１は、装置の起動時に通信処理部より受信される擬似信号に基づいて同期クロック信号を再生するので、装置が起動してから最初に送受信される受信デジタル信号や利得制御データ等のデータの同期を確実にとることができる。また、ＰＬＬ回路を用いることによって発振器の材料の特性や発振器に用いられている回路素子の温度特性等による影響を低減することができる。
【００５８】
前記信号処理装置１は、前記第一信号処理部５と第二信号処理部７の何れかが前記クロック信号源９２からの同期クロックに基づいて作動するとともに、他方が前記クロック再生部９１からのクロック信号に基づいて作動するように構成されている。
【００５９】
本実施形態では、図２に示すように、前記第一通信処理部６に前記クロック再生部９１Ａを備え、前記第二通信処理部７に前記クロック信号源９２と前記クロック再生部９１Ａとは別のクロック再生部９１Ｂとを備えている構成について説明する。
【００６０】
つまり、データ送受信のための通信ラインは、前記データ送信部６１から前記データ受信部７２へデータを送信するためのシリアルライン６１Ｌと、前記データ送信部７１から前記データ受信部６２へデータを送信するためのシリアルライン６２Ｌの２本の通信ラインで構成されており、前記データ送信部６１は前記クロック再生部９１Ａにおいて再生された同期クロック信号に基づいて前記データ受信部６２に信号を送信し、前記データ送信部７１は前記クロック信号源９２において生成された同期クロックに基づいて前記データ受信部６２に信号を送信し、前記データ受信部６２は前記クロック再生部９１Ａにおいて再生された同期クロック信号に基づいて前記データ送信部７１からの信号を受信し、前記データ受信部７２は前記クロック再生部９１Ｂにおいて再生された同期クロック信号に基づいて前記データ送信部６１からの信号を受信するように構成されている。
【００６１】
以下、詳述する。本実施形態において、前記データ送信部６１、７１及び前記データ受信部６２、７２により行なわれるシリアルデータの送受信は、同期式全二重シリアル通信により行なわれている。
【００６２】
つまり、図４（ｂ）に示すように、１個の送信フレーム（つまり、１６ビットのデータ）に、各１ビットのスタートビット（ローレベル）とストップビット（ハイレベル）が付加された１８ビットのデータが、フレーム数つまり２５６回連続する単位ブロックデータとして送信される。前記データ受信部６２、７２は再生された同期クロックに基づいて受信した単位ブロックデータからスタートビット及びストップビットを基準にフレームの区切りを検出するように構成されている。
【００６３】
アンテナ２近傍に設けられている第一処理部３は、車室内に設けられていることが多い第二処理部４に比べて、温度特性の影響を受けやすい。よって、本実施形態のように、信号処理装置１における全ての同期クロック信号の基準となる同期クロック信号を生成するクロック信号源９２を温度特性の影響を受け難い第二処理部４に備えることで、信号処理装置１全体として温度特性の影響を受け難くなり、同期クロック信号の周波数のズレの発生を低減することができる。
【００６４】
以下、同期クロック信号の生成と再生について、図６に示すフローチャートに基づいて説明する。
【００６５】
信号処理装置１が組み込まれたシステムのスイッチ（例えば、車載オーディオの電源スイッチ）がオンされると（Ｓ１）、第二処理部４のクロック信号源９２がクロック動作、つまり所定の周波数の同期クロック信号の生成を開始する（Ｓ２）。
【００６６】
クロック再生部９１Ａにおいて同期クロック信号が再生されていない初期は（Ｓ３）、データ送信部７１がデータ受信部７２に対して擬似信号を連続して所定回数送信し（Ｓ４）、前記クロック再生部９１Ａは、前記データ受信部７２が受け取った擬似信号に基づいて同期クロック信号を再生する（Ｓ５）。
【００６７】
前記クロック再生部９１Ａにおいて同期クロック信号が再生された後は（Ｓ３）、第一処理部３の少なくとも一部（本実施形態では、Ａ／Ｄ変換部５１、ローパスフィルタ５６、多重化処理部５２、データ送信部６１、及びデータ受信部６２）が、再生された同期クロック信号に基づいて作動する（Ｓ６）。
【００６８】
以上説明したとおり、前記アンテナ装置（第一処理部）３は、複数のアンテナ２の近傍に配置され、各アンテナ２からの受信信号をデジタル信号に変換するＡ／Ｄ変換部５１と、前記Ａ／Ｄ変換部５１によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部５２を有する第一信号処理部５と、外部設置された第二通信処理部７との間でシリアル通信する第一通信処理部６を備え、前記第一通信処理部６に前記第二通信処理部７から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１Ａを備え、前記クロック再生部９１Ａにより再生された同期クロック信号に基づいて送受信処理するように構成されている。
【００６９】
また、前記復調装置（第二処理部）４は、アンテナ装置３との間でシリアル通信する第二通信処理部７と、前記第二通信処理部７を介して前記アンテナ装置３から送信された多重受信デジタル信号を信号系統毎の受信デジタル信号に分離する分離処理部８１と、分離された各受信デジタル信号を復調する復調部８２を備え、前記第二通信処理部７に同期クロック信号を生成するクロック信号源９２と、前記アンテナ装置３から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１Ｂを備え、前記第二通信処理部７は前記クロック信号源９２により生成された同期クロック信号に基づいて信号を送信処理するとともに、前記クロック再生部９１Ｂにより再生された同期クロックに基づいて信号を受信処理するように構成されている。
【００７０】
また、前記信号処理装置１は、複数のアンテナ２の近傍に配置され、各アンテナ２からの受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えた第一処理部３と、前記第一処理部３と離隔して配置され、前記第一通信処理部６との間でシリアル通信する前記第二通信処理部７と、前記第二通信処理部７を介して前記第一処理部３から送信された受信デジタル信号を処理する第二信号処理部８を備えた第二処理部４とを備え、前記第一通信処理部６と第二通信処理部７のうち少なくとも一方に同期クロック信号を生成するクロック信号源９２を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１を備え、前記第一処理部３及び第二処理部４の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている。
【００７１】
以下、別実施形態について説明する。上述の実施形態では、第一通信処理部６にクロック再生部９１Ａを備え、第二通信処理部７にクロック信号源９２と前記クロック再生部９１Ａとは別のクロック再生部９１Ｂとを備えた構成について説明したが、前記クロック信号源９２が、上述の実施形態とは逆の通信処理部に備えられた構成であってもよい。
【００７２】
例えば、図７に破線で示すように、前記第一通信処理部６に前記クロック信号源９２と前記クロック再生部９１Ａとを備え、前記第二通信処理部７に前記クロック再生部９１Ｂを備えた構成であってもよい。
【００７３】
上述の実施形態では、第二通信処理部７にクロック信号源９２と第一通信処理部７に備えられたクロック再生部９１Ａとは別のクロック再生部９１Ｂとを備え、データ送信部７１及び分離処理部８１は前記クロック信号源９２から送信された信号に基づいて作動し、データ受信部７２は前記クロック再生部９１Ｂから送信された信号に基づいて作動する構成について説明したが、図８に破線で示すように、前記第二通信処理部７に前記クロック信号源９２のみを設けて、前記データ受信部７２も前記クロック信号源９２から送信された信号に基づいて作動する構成であってもよい。
【００７４】
上述の実施形態では、複数のアンテナ２に対して単体の第一処理部３が設けられている構成について説明したが、複数のアンテナ２に対して複数の第一処理部３が設けられている構成であってもよい。
【００７５】
つまり、図９に示すように、アンテナ２の近傍に配置され、所定の処理が施された前記アンテナ２からの受信信号をデジタル信号に変換するＡ／Ｄ変換部５６Ａと、第二通信処理部７との間でシリアル通信する第三通信処理部６Ａと、クロック再生部９１を備えた第三処理部３Ａをさらに備え、前記第三処理部３Ａは、前記第三通信処理部６Ａを介して第二処理部４から送信される所定の制御信号をトリガとして、所定のタイミングで多重化処理部５２に受信デジタル信号を送信する構成であってもよい。
【００７６】
このような構成は、例えば、車両のフロント部分にアンテナ２の一方が取り付けられ、リア部分にアンテナ２の他方が取り付けられている場合に用いられ、図９ではフロントとリアの何れかの処理部（第一処理部３）のみに多重化処理部５２が備えられ、他方の処理部（第三処理部３Ａ）から出力された受信デジタル信号は、第一処理部３の多重化処理部５２において多重化処理されるように構成されている。
【００７７】
なお、この場合、図９に破線で示すように、第三処理部３Ａから第一処理部３の多重化処理部５２へ出力される受信デジタル信号を一時格納して適切なタイミングで出力するためのバッファメモリを備えた送信処理部５７を第三処理部３Ａに備えた構成であってもよい。
【００７８】
図９に示す構成では、第三通信処理部６Ａと第二通信処理部７との間で、所定の制御信号がシリアル通信されているために、シリアルライン６３Ｌが余分に必要であるが、所定の制御信号によるフィードバック制御を行なわない場合、または、前記フィードバック制御をＡ／Ｄ変換部５１Ａから出力された信号にフィードバックさせて行なう（つまり第三処理部３Ａ内でフィードバック制御を行なう）場合は、例えば、図１０に示すように、第三処理部３Ａのクロック再生部９１は、第一処理部３のクロック再生部９１からの制御信号によって同期クロック信号を再生するような構成であってもよい。
【００７９】
なお、図９及び図１０において、第三処理部３Ａは単一のアンテナ２から受信信号を入力しているが、複数のアンテナ２から受信信号を入力する構成であってもよい。また、処理部の数は二個または三個に限るものではなく、例えば、信号処理装置１は、前記第三処理部３Ａ以外にも、単一または複数のアンテナ２から受信信号を入力する第四処理部等が備えられた構成であってもよい。さらに、第三処理部３Ａが多重化処理部まで備えている構成や、第三処理部３Ａは高周波増幅部のみを備えており、それより後段部分（つまり周波数変換部以降）は第一処理部３に備えられている構成であってもよい。
【００８０】
上述の実施形態では、データ送信部６１、７１及びデータ受信部６２、７２により行なわれるシリアルデータの送受信は、同期式全二重シリアル通信により行なわれる構成について説明したが、本発明は同期式全二重シリアル通信に適用されるものに限るものではない。例えば、前記データ送信部６１から前記データ受信部７２へのデータ送信に使用されているシリアルライン６１Ｌと、前記データ送信部７１から前記データ受信部６２へのデータ送信に使用されているシリアルライン６２Ｌを共用することで、シリアルデータの送受信が半二重通信により行なわれる構成であってもよい。さらに、各フレームのスタートビットに基づいてフレーム同期を取って受信する調歩式全二重シリアル通信等にも採用できる。
【００８１】
上述の実施形態では、利得制御部８２１が出力した物理レベルの信号を制御部８２２が論理レベルの信号に変換して第一処理部３に出力する構成について説明したが、第二処理部４において物理レベルの信号を出力する端子が使用可能である場合等は、物理レベルの信号を論理レベルの信号に変換することなく、前記第一処理部３に出力する構成であってもよい。
【００８２】
上述の実施形態では、第一信号処理部５は直交変換手段５７を備えており、入力してきたＦＭ放送及びＡＭ放送の受信デジタル信号をＩ成分とＱ成分に分割して出力する構成について説明したが、前記第一信号処理部５は前記直交変換手段５７を備えていない構成であってもよい。
【００８３】
この場合は、ＦＭ放送及びＡＭ放送の受信デジタル信号もローパスフィルタ５６のみを介して多重化処理部５２に入力することとなる。
【００８４】
尚、上述の実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等は適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【００８５】
【図１】従来の信号処理装置のブロック構成図
【図２】本発明に係る信号処理装置のブロック構成図
【図３】（ａ）は、直交変換手段を示し、（ｂ）は、復調部を示すブロック構成図
【図４】（ａ）は、転送ブロックの構成を示し、（ｂ）は、送信フレームの送信を示した説明図
【図５】ＰＬＬ回路の説明図
【図６】同期クロック信号の生成と再生について説明するフローチャート
【図７】第一通信処理部と第二通信処理部でクロック信号源とクロック再生部を入れ替えた構成の信号処理装置のブロック構成図
【図８】第二通信処理部にクロック再生部を備えていない構成の信号処理装置のブロック構成図
【図９】第三処理部を設けた構成の信号処理装置のブロック構成図
【図１０】第三処理部を設けた構成であり第二処理部から制御データを受け取らない信号処理装置のブロック構成図
【符号の説明】
【００８６】
１：信号処理装置
３：第一処理部
３Ａ：第三処理部
４：第二処理部
５：第一信号処理部
５１：Ａ／Ｄ変換部
５２：多重化処理部
６：第一通信処理部
７：第二通信処理部
８：第二信号処理部
８１：分離処理部
８２：復調部
９１：クロック再生部
９１１：ＰＬＬ回路
９２：クロック信号源
【技術分野】
【０００１】
本発明は、複数のアンテナで複数系統の放送波を受信する信号処理装置、アンテナ装置、及び、復調装置に関する。
【背景技術】
【０００２】
このような信号処理装置として、従来、ＡＭ，ＦＭ，デジタルＴＶの三種類の放送波を受信する車載用受信装置１００では、図１に示すように、アンテナ１１０、１２０、１３０からの受信信号を夫々同軸ケーブル等の高周波給電線２００を介して受信機筐体３００に入力し、受信機筐体３００に設けた系統毎に異なる専用の信号処理回路３１０、３２０、３３０、つまり、周波数変換部３１１、３２１、３３１、バンドパスフィルタ３１２、３２２、３３２、Ａ／Ｄコンバータ３１３、３２３、３３３、復調処理部３１４、３２４、３３４により夫々復調していた。
【特許文献１】特開２０００−３２４００３号公報
【特許文献２】特開平１０−２５７４６７号公報
【特許文献３】特開２００２−２６７５８号公報
【特許文献４】特開平５−１８３４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した従来の信号処理装置では、複数のアンテナから受信機筐体に各別に高周波給電線を配する必要があり、車内での広い配線スペースが要求されるばかりでなく、取り付け工程も煩雑になるという問題があり、また、アンテナから受信機筐体までの距離が離れている場合には、高周波給電線が長く引き回されるため、車両から発生する特有のパルスノイズや高周波ノイズの影響を受け易いという問題があった。
【０００４】
そこで、アンテナ近傍に受信した放送信号に対応する信号処理装置を設けることも考えられるが、一般にアンテナ近傍は温度等の環境の影響を受け易く回路動作の信頼性を確保することが容易ではない。
【０００５】
本発明の目的は、上述した従来の問題点に鑑み、複数のアンテナから受信機筐体までの距離が離れている場合であっても複数の長い高周波給電線を引き回す必要が無く、また、ノイズや温度等の耐環境性を良好に保つことのできる信号処理装置、アンテナ装置、及び、復調装置を提供する点にある。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明による信号処理装置の特徴構成は、複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、前記第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第一処理部及び第二処理部の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている点にある。
【０００７】
上述の構成によれば、複数のアンテナと第一処理部との間が短い高周波給電線で接続され、第一信号処理部で複数の通信系統の受信信号が多重化されたデジタル信号に変換され、そのようなデジタル信号が第一通信処理部を介して第二処理部にシリアル通信により伝送されるようになる。このように多重化されたデジタル信号を伝送するためのケーブルは一本で済み、しかも同軸ケーブルのような太いケーブルではないため、実装もフレキシブルに行なうことができるのである。また、シリアル通信する際に第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備え、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を設けることにより、双方にクロック信号源を備えた場合に問題となるクロック周波数のズレによる誤動作の問題も適正に解消されるようになる。
【０００８】
つまり、第一通信処理部と第二通信処理部の双方にクロック信号源を備えた場合には、双方の環境温度が異なるような場合にクロック信号源の温度特性により同期クロック信号の周波数にズレが発生して、データの送受信が正常に行なわれなくなる虞があるが、上述の構成によれば、一方に設けられたクロック信号源から出力される同期クロック信号に基づいて双方が作動するため、十分な信頼性が確保されるようになるのである。
【発明の効果】
【０００９】
以上説明した通り、本発明によれば、複数のアンテナから受信機筐体までの距離が離れている場合であっても複数の長い高周波給電線を引き回す必要が無く、また、ノイズや温度等の耐環境性を良好に保つことのできる信号処理装置、アンテナ装置、及び、復調装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００１０】
以下、本発明による信号処理装置、アンテナ装置、及び、復調装置を車両に適用した実施形態について説明する。
【００１１】
信号処理装置１は、図２に示すように、複数のアンテナ２（２１〜２ｎ）の近傍に配置され、各アンテナ２からの受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えたアンテナ装置としての第一処理部３と、前記第一処理部３と離隔して配置され、前記第一通信処理部５との間でシリアル通信する前記第二通信処理部７と、前記第二通信処理部７を介して前記第一処理部３から送信された受信デジタル信号を処理する第二信号処理部８を備えた復調装置としての第二処理部４とを備えて構成される。
【００１２】
なお、本実施形態では、前記複数のアンテナ２は、デジタルＴＶの放送波を受信する２系統のアンテナ２１、２２と、ＡＭ放送波を受信するアンテナ２３と、ＦＭ放送波を受信するアンテナ２４とを備えて構成されている。
【００１３】
前記第一処理部３は、例えば、自動車のリアガラスの上部両端部近傍に設けられているアンテナ２の近傍である前記リアガラスの上部中央部近傍に設けられており、前記アンテナ２と同軸ケーブル等で接続されている。また、前記第二処理部４は、例えば、車室内のダッシュボードの近傍に設けられており、前記第一処理部３とシリアルデータ伝送ケーブルで接続されている。
【００１４】
前記第一信号処理部５は、信号系統の異なる複数のアンテナ２（２１〜２４）で受信され、所定の処理が施された受信信号をデジタル信号に変換するＡ／Ｄ変換部５１（５１１〜５１ｎ）と、前記Ａ／Ｄ変換部５１によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部５２（５２１〜５２ｎ）を備え、それらが同期クロック信号に同期して作動するように構成されている。さらに、前記第一信号処理部５は、高周波増幅部５３（５３１〜５３ｎ）と、周波数変換部５４（５４１〜５４ｎ）と、バンドバスフィルタ５５（５５１〜５５ｎ）と、ローパスフィルタ５６（５６１〜５６ｎ）または直交変換手段５７（５７１〜５７ｎ）とを備えて構成されている。
【００１５】
詳述すると、前記高周波増幅部５３は、前記アンテナ２で受信された受信信号を増幅し、前記周波数変換部５４は増幅された受信信号にダウンコンバート等の周波数変換を施し、前記バンドパスフィルタ５５は周波数変換された受信信号のうち所望の周波数成分を通過させ、前記Ａ／Ｄ変換部５１は入力された受信信号をアナログからデジタルに変換する。
【００１６】
前記Ａ／Ｄ変換部５１よりデジタルに変換された出力された受信デジタル信号のうち、前記デジタルＴＶからの受信デジタル信号は、高調波を除去する前記ローパスフィルタ５６を介して前記多重化処理部５２に入力する。
【００１７】
一方、前記ＦＭ放送及び前記ＡＭ放送からの受信デジタル信号は、前記直交変換手段５７を介して前記多重化処理部５２に入力する。
【００１８】
前記直交変換手段５７は、図３（ａ）に示すように、入力してきた受信デジタル信号の周波数と同じ周波数の信号を発生させる発振回路５７１と、前記発振回路５７１の出力信号を９０度シフトさせる移相器５７２と、前記受信デジタル信号と前記発振回路５７１の出力信号とを乗積して直交信号のＩ成分を出力する混合器５７３と、前記受信デジタル信号と前記移相器５７２の出力信号とを乗積して、直交信号のＱ成分を出力する混合器５７４と、前記ローパスフィルタ５６（５６１及び５６２）とを備えて構成されており、前記混合器５７３、５７４から出力された受信デジタル信号の直交成分のＩ成分とＱ成分は、夫々ローパスフィルタ５６（５６１及び５６２）を介して前記多重化処理部５２に入力する。
【００１９】
前記多重化処理部５２は、前記第一通信処理部６を介して前記第二処理部７から送信される所定の制御信号の受信をトリガとして、各アンテナ２（２１〜２４）に対応する前記受信デジタル信号が割り付けられた送信フレームを多重化処理して前記第一通信処理部６に出力する。ここで、制御信号の受信をトリガとしてとは、前記多重化処理部５２が、後述するクロック再生部９１（９１Ａ）が前記第二処理部７からの制御信号に基づいて再生した同期クロック信号の立ち上がりによって作動することである。
【００２０】
前記多重化処理部５２について詳述すると、前記多重化処理部５２は、各アンテナ２（２１〜２４）に対応する前記受信デジタル信号を、１６ビットの送信フレームが２５６フレームよりなる転送ブロックの所定の送信フレームに割り付ける。
【００２１】
例えば、図４（ａ）に示すように、前記転送ブロックの最初の送信フレームと２番目の送信フレームには、所定のビット（最初の送信フレームには０ｘａ０ａ１ａ２ａ３、２番目の送信フレームには０ｘｂ０ｂ１ｂ２ｂ３）よりなるヘッダデータが格納される。
【００２２】
また、前記転送ブロックの３番目から１９４番目までの送信フレームには、デジタルＴＶの受信デジタル信号が格納される。デジタルＴＶの受信信号は、例えば車両のフロントガラス上部近傍とリアガラス上部近傍に設けられている２個のアンテナ２にて受信されることから２チャンネルで構成されている。
【００２３】
各チャンネルのデータは１２ビットずつ１２８個に分割されて、前記転送ブロックに１２ビットずつ交互に格納される。具体的には、前記デジタルＴＶの受信デジタル信号のうち第一チャンネルの先頭の１２ビットのデータは、前記転送ブロックの３番目の送信フレームに割り付けられ、第二チャンネルの先頭の１２ビットのデータのうち４ビットのデータが、前記転送ブロックの３番目の送信フレームの残り４ビットに割り付けられる。そして、第二チャンネルの先頭の１２ビットのデータのうち残りの８ビットのデータが、前記転送ブロックの４番目の送信フレームに割り付けられる。以下同様にして、各チャンネルのデータは、１９４番目の送信フレームまで割り付けられる。
【００２４】
また、前記転送ブロックの１９５番目から２２６番目までの送信フレームには、ＦＭ放送の受信デジタル信号が格納される。ＦＭ放送の受信デジタル信号のデータは１２ビットずつ８個に分割されて、前記転送ブロックにＩ成分のデータとＱ成分のデータが１２ビットずつ交互に格納される。具体的には、前記ＦＭ放送の受信デジタル信号のうちＩ成分の先頭の１２ビットのデータは、前記転送ブロックの１９５番目の送信フレームに割り付けられ、前記ＦＭ放送の受信デジタル信号のうちＱ成分の先頭の１２ビットのデータは、前記転送ブロックの１９６番目の送信フレームに割り付けられる。以下同様にして、各チャンネルのデータは、２２６番目の送信フレームまで割り付けられる。
【００２５】
また、前記転送ブロックの２２７番目から２３４番目までの送信フレームには、ＡＭ放送の受信デジタル信号が、ＦＭ放送と同様にして前記転送ブロックにＩ成分のデータとＱ成分のデータが１２ビットずつ交互に格納される。
【００２６】
また、前記転送ブロックの２３５番目から２５６番目までの送信フレームにはダミーデータが格納される。例えば、前記多重化処理部５２は、前記信号処理装置１に設けられているランダムデータ格納メモリに記憶されているランダムデータ群から何れかのランダムデータを読み出して、または、記憶されているランダムデータを順番に読み出して、前記転送ブロックの２３５番目から２５６番目までの送信フレームに格納する。
【００２７】
前記第一通信処理部６は、データ送信部６１と、データ受信部６２と、クロック再生部９１（９１Ａ）とを備えて構成されており、前記第二通信処理部７は、データ送信部７１と、データ受信部７２と、クロック再生部９１（９１Ｂ）と、クロック信号源９２とを備えて構成されている。
【００２８】
なお、前記第一処理部３の少なくとも一部は前記クロック再生部９１から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４の少なくとも一部は前記クロック再生部９１または前記クロック信号源９２から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動する。
【００２９】
具体的には、前記第一処理部３のＡ／Ｄ変換部５１、ローパスフィルタ５６、直交変換部５７、多重化処理部５２、データ送信部６１、及びデータ受信部６２は、前記クロック再生部９１Ａから出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４のデータ受信部７２は、前記クロック再生部９１Ｂから出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動し、前記第二処理部４のデータ送信部７１は、前記クロック信号源９２から出力される同期クロック信号の立ち上がりまたは立ち下がりに基づいて作動する。
【００３０】
なお、前記クロック再生部９１及び前記クロック信号源９２については後述する。
【００３１】
前記データ送信部６１、７１は、入力データを一時的に格納しておくバッファメモリと、前記バッファメモリに格納されたデータをパラレルデータからシリアルデータに変換するパラレルシリアル変換回路とを備えて構成されている。
【００３２】
そして、前記データ送信部６１は、前記多重化処理部５２において多重化処理された受信デジタル信号を、前記転送ブロックの最初の送信フレームから順番に、前記データ受信部７２へシリアル送信するように構成されており、前記データ送信部７１は、後述する前記第二信号処理部８から出力された利得制御データを、前記データ受信部６２へシリアル送信するように構成されている。
【００３３】
なお、前記データ送信部６１、７１は夫々、２個のバッファメモリを備えた構成であってもよい。このような構成の場合は、前記多重化処理部５２または前記第二信号処理部８から最初に入力してきたデータを第一のバッファメモリに格納して前記データ受信部６２、７２へ送信する。前記第一のバッファメモリに格納されたデータの送信中に前記多重化処理部５２または前記第二信号処理部８からデータが入力してきた場合は第二のバッファメモリに格納しておく。そして、データの送信が完了すると前記第二のバッファメモリに格納しておいたデータを前記データ受信部６２、７２へ送信する。前記第二のバッファメモリに格納されたデータの送信中に前記多重化処理部５２または前記第二信号処理部８から入力してきたデータを今度は第一のバッファメモリに格納しておく。以下、送信に使用されていない方のバッファメモリへの格納を繰り返す。以上の構成とすることで、データがバッファメモリに格納されるために必要な待ち時間を少なくできる。
【００３４】
前記データ受信部６２、７２は、入力データをシリアルデータからパラレルデータに変換するシリアルパラレル変換回路と、前記シリアルパラレル変換回路で変換されたパラレルデータを一時的に格納しておくバッファメモリとを備えて構成されている。そして、前記データ受信部７２は、前記データ送信部６１からの多重化処理された受信デジタル信号を前記第二信号処理部８へ出力するように構成されており、前記データ受信部６２は、前記データ送信部７１からの利得制御データを前記高周波増幅部５３等へ出力するように構成されている。
【００３５】
前記第二信号処理部８は、デジタルシグナルプロセッサ及びその周辺回路で構成され、図２に示すように、前記第二通信処理部７で受信された受信デジタル信号を前記信号系統毎の受信デジタル信号に分離する分離処理部８１と、分離された各受信デジタル信号を復調して出力する復調部８２を備えて構成されており、前記分離処理部８１が同期クロック信号に同期して作動するように構成されている。
【００３６】
前記分離処理部８１は、前記多重化処理部５２において多重化処理された受信デジタル信号のデータ、つまり、２５６の送信フレームよりなる前記転送ブロックに割り付けられているデータを、前記多重化処理部５２と逆の処理を行なうことで、前記第一処理部３において受信されたときと同一種類の信号系統毎に分離させて、前記復調部８２に出力するように構成されている。
【００３７】
前記復調部８２は、図３（ｂ）に示すように、利得制御部８２１と、制御部８２２と、前記分離処理部８１からの受信デジタル信号を復調して後段のチューナ等へ出力する復調処理部８２３とを備えて構成されている。
【００３８】
前記利得制御部８２１は、入力してきた各受信デジタル信号が所定レベルとなるように利得を調整する。
【００３９】
詳述すると、前記利得制御部８２１は、前記各受信デジタル信号が予め設定された目標レベルに維持されるように、前記高周波増幅部５３等の利得を調整するフィードバック制御部として機能する。
【００４０】
例えば、前記利得制御部８２１において前記各受信デジタル信号と前記目標レベルを比較して偏差が大きいときには、前記利得制御部８２１は、当該偏差に基づいた利得制御信号としてのＰＷＭ信号を出力し、出力されたＰＷＭ信号は利得制御データに変換された上で前記データ送信部７１と前記データ受信部６２を介して前記高周波増幅部５３等に送信され、偏差が小さくなるように前記高周波増幅部５３等の利得が可変制御される。
【００４１】
上述のように、本実施形態では、前記利得制御部８２１は、利得制御信号としてのＰＷＭ信号を出力するように構成されている。前記復調部８２は前記制御部８２２を備えており、前記制御部８２２は、前記利得制御部８２１から出力された物理レベルのＰＷＭ信号を論理レベルの前記利得制御データに変換して前記データ送信部７１に出力するように構成されている。そして、前記データ送信部７１と前記データ受信部７２を介してデータ解析部３１に入力した前記利得制御データは、前記データ解析部３１にて物理レベルの制御電圧に変換されて前記高周波増幅部５３等に出力される。
【００４２】
前記制御部８２２におけるＰＷＭ信号から利得制御データへの変換は、例えば、前記制御部８２２がカウンタを備えて構成されており、前記ＰＷＭ信号のパルス幅をカウンタによってカウントして、カウント値を利得制御データとして出力することによって行なわれる。
【００４３】
また、前記データ解析部３１における利得制御データから制御電圧への変換は、例えば、前記データ解析部３１がパルス幅変調回路とローパスフィルタを備えて構成されており、受け取った前記利得制御データをパルス幅変調によりＰＷＭ信号に変換して、変換したＰＷＭ信号をローパスフィルタに通すことによって行なわれる。
【００４４】
以下、前記クロック再生部９１と前記クロック信号源９２について詳述する。前記信号処理装置１は、図２に示すように、前記第一通信処理部６と第二通信処理部７のうち少なくとも一方が、他方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１を備えるとともに、前記クロック再生部９１により再生された同期クロック信号に基づいて受信処理するように構成されている。
【００４５】
また、前記信号処理装置１は、前記第一通信処理部６と第二通信処理部７のうち何れか一方に同期クロック信号を生成するクロック信号源９２を備え、一方の通信処理部（例えば前記第二通信処理部７）が前記クロック信号源９２から出力される同期クロックに基づいて信号を他方（例えば前記第一通信処理部６）に送信するとともに、他方に前記クロック再生部９１を備え、他方の通信処理部が前記クロック再生部９１により再生された同期クロック信号に基づいて信号を一方に送信するように構成されている。
【００４６】
前記クロック信号源９２は、前記信号処理装置１の動作の基準となる周波数を作る発振器で構成されており、前記発振器としては、例えば、水晶やセラミック発振子を用いた水晶発振器やセラミック発振器がある。また、前記クロック信号源９２として、前記水晶発振器（または前記セラミック発振器）とコイルやコンデンサで構築した共振回路を用いる自励発振器とを組み合わせた回路を用いた構成であってもよい。
【００４７】
前記クロック再生部９１は、装置の起動時に前記通信処理部により受信される同期用トレーニング信号（以下、「擬似信号」と記す。）に基づいて前記同期クロック信号を再生する図５に示すようなＰＬＬ回路９１１を備えて構成されている。
【００４８】
ここで、前記擬似信号は、例えば、前記ヘッダデータが送信フレームの最初に格納され、送信フレームの残りには、ＰＲＢＳ(Pseudo Random Binary Sequence)等による擬似雑音データ等の同期クロックを再生するために必要な所定のデータが格納されている信号であり、前記データ送信部６１、７１が、前記受信デジタル信号や前記利得制御データを送信する前に、前記データ受信部６２、７２に対して所定回数連続して送信される信号である。
【００４９】
本実施形態における前記ＰＬＬ回路９１１は、図５に示すように、一または複数（本実施形態では二個）の位相検波器９１２と、前記位相検波器９１２から送られてきた電圧レベルの増加または減少に基づいて周波数が変化する発振器である電圧制御発振器９１３と、前記電圧制御発振器９１３からのクロック信号を分周させる一または複数の周波数分周器９１４とを備えて構成されている。なお、前記周波数分周器９１４は、各位相検波器９１２の前段に設けられており、位相検波器９１２毎に異なる分周率の周波数分周器９１４（本実施形態では分周率は１／Ｍと１／Ｎ（Ｎ＞Ｍ））が備えられている。
【００５０】
前記位相検波器９１２は、前記通信処理部（前記データ送信部６１または前記データ送信部７１）から送信されてきた擬似信号と前記電圧制御発振器９１３から出力された同期クロック信号との位相差を検出して、前記擬似信号に対する前記同期クロック信号の位相の遅れまたは進みに基づいて、前記電圧制御発振器９１３に送る電圧レベルを増加または減少させる。つまり、当該位相差が一致するように前記電圧制御発振器９１３がフィードバック制御される。
【００５１】
前記ＰＬＬ回路９１１は、さらに、間隔検出回路９１５と、セレクタ回路９１６とを備えて構成されている。
【００５２】
前記間隔検出回路９１５は、前記通信処理部（前記データ送信部６１または前記データ送信部７１）から所定回数連続して送信されてくる前記擬似信号のヘッダデータを読み取って、前記ヘッダデータが送られてくる間隔を算出する。そして、算出した間隔が所定時間範囲内であるか否かによって、前記セレクタ回路９１６に異なる信号を送る。ここで、前記所定時間範囲は、前記クロック信号源９２によって生成される同期クロック信号の周波数と前記擬似信号のデータ長によって決定される。
【００５３】
具体的には、前記間隔検出回路９１５は、算出した間隔が所定時間範囲内である場合には、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていないと判断して、通常使用する（図５の場合は、分周比が大きい周波数分周器９１４Ａを前段に備えている）位相検波器９１２Ａからの入力を前記セレクタ回路９１６に選択させるような信号を、前記セレクタ回路９１６に送信する。
【００５４】
一方、前記間隔検出回路９１５は、算出された間隔が所定時間範囲外である場合に、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていると判断して、より分周率が小さい周波数分周器９１４Ｂを前段に備えている位相検波器９１２Ｂからの入力を前記セレクタ回路９１６に選択させるような信号を、前記セレクタ回路９１６に送信する。
【００５５】
つまり、前記ＰＬＬ回路９１１は、前記クロック再生部９１によって再生される同期クロック信号と前記クロック信号源９２によって生成される同期クロック信号の周波数にズレが生じていると判断される場合は、前記位相検波器９１２に入力する周波数変化幅の比率を前記周波数分周器９１４の分周率を切り替えて可変させる、換言すると周波数引き込み範囲を広げることで、ズレを是正するように構成されている。
【００５６】
なお、前記間隔検出回路９１５は、連続して送られてくる擬似信号のヘッダデータの間隔を算出する構成について説明したが、間隔算出の基準とするデータは前記ヘッダデータに限らない。例えば、前記転送ブロックの所定の送信フレームに所定のダミーデータを入れておき、前記間隔検出回路９１５は当該所定のダミーデータを検出する構成であってもよい。
【００５７】
上述の構成によれば、前記クロック再生部９１は、装置の起動時に通信処理部より受信される擬似信号に基づいて同期クロック信号を再生するので、装置が起動してから最初に送受信される受信デジタル信号や利得制御データ等のデータの同期を確実にとることができる。また、ＰＬＬ回路を用いることによって発振器の材料の特性や発振器に用いられている回路素子の温度特性等による影響を低減することができる。
【００５８】
前記信号処理装置１は、前記第一信号処理部５と第二信号処理部７の何れかが前記クロック信号源９２からの同期クロックに基づいて作動するとともに、他方が前記クロック再生部９１からのクロック信号に基づいて作動するように構成されている。
【００５９】
本実施形態では、図２に示すように、前記第一通信処理部６に前記クロック再生部９１Ａを備え、前記第二通信処理部７に前記クロック信号源９２と前記クロック再生部９１Ａとは別のクロック再生部９１Ｂとを備えている構成について説明する。
【００６０】
つまり、データ送受信のための通信ラインは、前記データ送信部６１から前記データ受信部７２へデータを送信するためのシリアルライン６１Ｌと、前記データ送信部７１から前記データ受信部６２へデータを送信するためのシリアルライン６２Ｌの２本の通信ラインで構成されており、前記データ送信部６１は前記クロック再生部９１Ａにおいて再生された同期クロック信号に基づいて前記データ受信部６２に信号を送信し、前記データ送信部７１は前記クロック信号源９２において生成された同期クロックに基づいて前記データ受信部６２に信号を送信し、前記データ受信部６２は前記クロック再生部９１Ａにおいて再生された同期クロック信号に基づいて前記データ送信部７１からの信号を受信し、前記データ受信部７２は前記クロック再生部９１Ｂにおいて再生された同期クロック信号に基づいて前記データ送信部６１からの信号を受信するように構成されている。
【００６１】
以下、詳述する。本実施形態において、前記データ送信部６１、７１及び前記データ受信部６２、７２により行なわれるシリアルデータの送受信は、同期式全二重シリアル通信により行なわれている。
【００６２】
つまり、図４（ｂ）に示すように、１個の送信フレーム（つまり、１６ビットのデータ）に、各１ビットのスタートビット（ローレベル）とストップビット（ハイレベル）が付加された１８ビットのデータが、フレーム数つまり２５６回連続する単位ブロックデータとして送信される。前記データ受信部６２、７２は再生された同期クロックに基づいて受信した単位ブロックデータからスタートビット及びストップビットを基準にフレームの区切りを検出するように構成されている。
【００６３】
アンテナ２近傍に設けられている第一処理部３は、車室内に設けられていることが多い第二処理部４に比べて、温度特性の影響を受けやすい。よって、本実施形態のように、信号処理装置１における全ての同期クロック信号の基準となる同期クロック信号を生成するクロック信号源９２を温度特性の影響を受け難い第二処理部４に備えることで、信号処理装置１全体として温度特性の影響を受け難くなり、同期クロック信号の周波数のズレの発生を低減することができる。
【００６４】
以下、同期クロック信号の生成と再生について、図６に示すフローチャートに基づいて説明する。
【００６５】
信号処理装置１が組み込まれたシステムのスイッチ（例えば、車載オーディオの電源スイッチ）がオンされると（Ｓ１）、第二処理部４のクロック信号源９２がクロック動作、つまり所定の周波数の同期クロック信号の生成を開始する（Ｓ２）。
【００６６】
クロック再生部９１Ａにおいて同期クロック信号が再生されていない初期は（Ｓ３）、データ送信部７１がデータ受信部７２に対して擬似信号を連続して所定回数送信し（Ｓ４）、前記クロック再生部９１Ａは、前記データ受信部７２が受け取った擬似信号に基づいて同期クロック信号を再生する（Ｓ５）。
【００６７】
前記クロック再生部９１Ａにおいて同期クロック信号が再生された後は（Ｓ３）、第一処理部３の少なくとも一部（本実施形態では、Ａ／Ｄ変換部５１、ローパスフィルタ５６、多重化処理部５２、データ送信部６１、及びデータ受信部６２）が、再生された同期クロック信号に基づいて作動する（Ｓ６）。
【００６８】
以上説明したとおり、前記アンテナ装置（第一処理部）３は、複数のアンテナ２の近傍に配置され、各アンテナ２からの受信信号をデジタル信号に変換するＡ／Ｄ変換部５１と、前記Ａ／Ｄ変換部５１によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部５２を有する第一信号処理部５と、外部設置された第二通信処理部７との間でシリアル通信する第一通信処理部６を備え、前記第一通信処理部６に前記第二通信処理部７から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１Ａを備え、前記クロック再生部９１Ａにより再生された同期クロック信号に基づいて送受信処理するように構成されている。
【００６９】
また、前記復調装置（第二処理部）４は、アンテナ装置３との間でシリアル通信する第二通信処理部７と、前記第二通信処理部７を介して前記アンテナ装置３から送信された多重受信デジタル信号を信号系統毎の受信デジタル信号に分離する分離処理部８１と、分離された各受信デジタル信号を復調する復調部８２を備え、前記第二通信処理部７に同期クロック信号を生成するクロック信号源９２と、前記アンテナ装置３から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１Ｂを備え、前記第二通信処理部７は前記クロック信号源９２により生成された同期クロック信号に基づいて信号を送信処理するとともに、前記クロック再生部９１Ｂにより再生された同期クロックに基づいて信号を受信処理するように構成されている。
【００７０】
また、前記信号処理装置１は、複数のアンテナ２の近傍に配置され、各アンテナ２からの受信信号を多重化した受信デジタル信号を生成する第一信号処理部５と、第二通信処理部７との間でシリアル通信する第一通信処理部６を備えた第一処理部３と、前記第一処理部３と離隔して配置され、前記第一通信処理部６との間でシリアル通信する前記第二通信処理部７と、前記第二通信処理部７を介して前記第一処理部３から送信された受信デジタル信号を処理する第二信号処理部８を備えた第二処理部４とを備え、前記第一通信処理部６と第二通信処理部７のうち少なくとも一方に同期クロック信号を生成するクロック信号源９２を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部９１を備え、前記第一処理部３及び第二処理部４の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている。
【００７１】
以下、別実施形態について説明する。上述の実施形態では、第一通信処理部６にクロック再生部９１Ａを備え、第二通信処理部７にクロック信号源９２と前記クロック再生部９１Ａとは別のクロック再生部９１Ｂとを備えた構成について説明したが、前記クロック信号源９２が、上述の実施形態とは逆の通信処理部に備えられた構成であってもよい。
【００７２】
例えば、図７に破線で示すように、前記第一通信処理部６に前記クロック信号源９２と前記クロック再生部９１Ａとを備え、前記第二通信処理部７に前記クロック再生部９１Ｂを備えた構成であってもよい。
【００７３】
上述の実施形態では、第二通信処理部７にクロック信号源９２と第一通信処理部７に備えられたクロック再生部９１Ａとは別のクロック再生部９１Ｂとを備え、データ送信部７１及び分離処理部８１は前記クロック信号源９２から送信された信号に基づいて作動し、データ受信部７２は前記クロック再生部９１Ｂから送信された信号に基づいて作動する構成について説明したが、図８に破線で示すように、前記第二通信処理部７に前記クロック信号源９２のみを設けて、前記データ受信部７２も前記クロック信号源９２から送信された信号に基づいて作動する構成であってもよい。
【００７４】
上述の実施形態では、複数のアンテナ２に対して単体の第一処理部３が設けられている構成について説明したが、複数のアンテナ２に対して複数の第一処理部３が設けられている構成であってもよい。
【００７５】
つまり、図９に示すように、アンテナ２の近傍に配置され、所定の処理が施された前記アンテナ２からの受信信号をデジタル信号に変換するＡ／Ｄ変換部５６Ａと、第二通信処理部７との間でシリアル通信する第三通信処理部６Ａと、クロック再生部９１を備えた第三処理部３Ａをさらに備え、前記第三処理部３Ａは、前記第三通信処理部６Ａを介して第二処理部４から送信される所定の制御信号をトリガとして、所定のタイミングで多重化処理部５２に受信デジタル信号を送信する構成であってもよい。
【００７６】
このような構成は、例えば、車両のフロント部分にアンテナ２の一方が取り付けられ、リア部分にアンテナ２の他方が取り付けられている場合に用いられ、図９ではフロントとリアの何れかの処理部（第一処理部３）のみに多重化処理部５２が備えられ、他方の処理部（第三処理部３Ａ）から出力された受信デジタル信号は、第一処理部３の多重化処理部５２において多重化処理されるように構成されている。
【００７７】
なお、この場合、図９に破線で示すように、第三処理部３Ａから第一処理部３の多重化処理部５２へ出力される受信デジタル信号を一時格納して適切なタイミングで出力するためのバッファメモリを備えた送信処理部５７を第三処理部３Ａに備えた構成であってもよい。
【００７８】
図９に示す構成では、第三通信処理部６Ａと第二通信処理部７との間で、所定の制御信号がシリアル通信されているために、シリアルライン６３Ｌが余分に必要であるが、所定の制御信号によるフィードバック制御を行なわない場合、または、前記フィードバック制御をＡ／Ｄ変換部５１Ａから出力された信号にフィードバックさせて行なう（つまり第三処理部３Ａ内でフィードバック制御を行なう）場合は、例えば、図１０に示すように、第三処理部３Ａのクロック再生部９１は、第一処理部３のクロック再生部９１からの制御信号によって同期クロック信号を再生するような構成であってもよい。
【００７９】
なお、図９及び図１０において、第三処理部３Ａは単一のアンテナ２から受信信号を入力しているが、複数のアンテナ２から受信信号を入力する構成であってもよい。また、処理部の数は二個または三個に限るものではなく、例えば、信号処理装置１は、前記第三処理部３Ａ以外にも、単一または複数のアンテナ２から受信信号を入力する第四処理部等が備えられた構成であってもよい。さらに、第三処理部３Ａが多重化処理部まで備えている構成や、第三処理部３Ａは高周波増幅部のみを備えており、それより後段部分（つまり周波数変換部以降）は第一処理部３に備えられている構成であってもよい。
【００８０】
上述の実施形態では、データ送信部６１、７１及びデータ受信部６２、７２により行なわれるシリアルデータの送受信は、同期式全二重シリアル通信により行なわれる構成について説明したが、本発明は同期式全二重シリアル通信に適用されるものに限るものではない。例えば、前記データ送信部６１から前記データ受信部７２へのデータ送信に使用されているシリアルライン６１Ｌと、前記データ送信部７１から前記データ受信部６２へのデータ送信に使用されているシリアルライン６２Ｌを共用することで、シリアルデータの送受信が半二重通信により行なわれる構成であってもよい。さらに、各フレームのスタートビットに基づいてフレーム同期を取って受信する調歩式全二重シリアル通信等にも採用できる。
【００８１】
上述の実施形態では、利得制御部８２１が出力した物理レベルの信号を制御部８２２が論理レベルの信号に変換して第一処理部３に出力する構成について説明したが、第二処理部４において物理レベルの信号を出力する端子が使用可能である場合等は、物理レベルの信号を論理レベルの信号に変換することなく、前記第一処理部３に出力する構成であってもよい。
【００８２】
上述の実施形態では、第一信号処理部５は直交変換手段５７を備えており、入力してきたＦＭ放送及びＡＭ放送の受信デジタル信号をＩ成分とＱ成分に分割して出力する構成について説明したが、前記第一信号処理部５は前記直交変換手段５７を備えていない構成であってもよい。
【００８３】
この場合は、ＦＭ放送及びＡＭ放送の受信デジタル信号もローパスフィルタ５６のみを介して多重化処理部５２に入力することとなる。
【００８４】
尚、上述の実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等は適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【００８５】
【図１】従来の信号処理装置のブロック構成図
【図２】本発明に係る信号処理装置のブロック構成図
【図３】（ａ）は、直交変換手段を示し、（ｂ）は、復調部を示すブロック構成図
【図４】（ａ）は、転送ブロックの構成を示し、（ｂ）は、送信フレームの送信を示した説明図
【図５】ＰＬＬ回路の説明図
【図６】同期クロック信号の生成と再生について説明するフローチャート
【図７】第一通信処理部と第二通信処理部でクロック信号源とクロック再生部を入れ替えた構成の信号処理装置のブロック構成図
【図８】第二通信処理部にクロック再生部を備えていない構成の信号処理装置のブロック構成図
【図９】第三処理部を設けた構成の信号処理装置のブロック構成図
【図１０】第三処理部を設けた構成であり第二処理部から制御データを受け取らない信号処理装置のブロック構成図
【符号の説明】
【００８６】
１：信号処理装置
３：第一処理部
３Ａ：第三処理部
４：第二処理部
５：第一信号処理部
５１：Ａ／Ｄ変換部
５２：多重化処理部
６：第一通信処理部
７：第二通信処理部
８：第二信号処理部
８１：分離処理部
８２：復調部
９１：クロック再生部
９１１：ＰＬＬ回路
９２：クロック信号源
【特許請求の範囲】
【請求項１】
複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、
前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、
前記第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第一処理部及び第二処理部の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている信号処理装置。
【請求項２】
複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、
前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、
前記第一通信処理部と第二通信処理部のうち少なくとも一方が、他方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備えるとともに、前記クロック再生部により再生された同期クロック信号に基づいて受信処理するように構成されている信号処理装置。
【請求項３】
前記第一通信処理部と第二通信処理部のうち何れか一方に同期クロック信号を生成するクロック信号源を備え、一方の通信処理部が前記クロック信号源から出力される同期クロック信号に基づいて信号を他方に送信するとともに、
他方に前記クロック再生部を備え、他方の通信処理部が前記クロック再生部により再生された同期クロック信号に基づいて信号を一方に送信するように構成されている請求項２記載の信号処理装置。
【請求項４】
前記第二通信処理部に前記クロック信号源を備え、前記第一通信処理部に前記クロック再生部を備えている請求項３記載の信号処理装置。
【請求項５】
前記第一信号処理部は、信号系統の異なる複数のアンテナで受信され、所定の処理が施された受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部を備え、それらが同期クロック信号に同期して作動するように構成され、
前記第二信号処理部は、前記第二通信処理部で受信された受信デジタル信号を前記信号系統毎の受信デジタル信号に分離する分離処理部と、分離された各受信デジタル信号を復調する復調部を備え、前記分離処理部が同期クロック信号に同期して作動するように構成され、
前記第一信号処理部と第二信号処理部の何れかが前記クロック信号源からの同期クロックに基づいて作動するとともに、他方が前記クロック再生部からの同期クロック信号に基づいて作動するように構成されている請求項３記載の信号処理装置。
【請求項６】
前記クロック再生部は、装置の起動時に前記通信処理部により受信される同期用トレーニング信号に基づいて前記同期クロック信号を再生するＰＬＬ回路を備えて構成されている請求項２から５の何れかに記載の信号処理装置。
【請求項７】
前記多重化処理部は、前記第一通信処理部を介して前記第二処理部から送信される所定の制御信号の受信をトリガとして、各アンテナに対応する受信デジタル信号が割り付けられた送信フレームを多重化処理して前記第一通信処理部に出力する請求項２から６の何れかに記載の信号処理装置。
【請求項８】
アンテナの近傍に配置され、所定の処理が施された前記アンテナからの受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記第二通信処理部との間でシリアル通信する第三通信処理部と、前記クロック再生部を備えた第三処理部をさらに備え、
前記第三処理部は、前記第三通信処理部を介して前記第二処理部から送信される前記制御信号をトリガとして、所定のタイミングで前記多重化処理部に受信デジタル信号を送信するように構成されている請求項７記載の信号処理装置。
【請求項９】
複数のアンテナの近傍に配置され、各アンテナからの受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部を有する第一信号処理部と、外部設置された第二通信処理部との間でシリアル通信する第一通信処理部を備え、
前記第一通信処理部に前記第二通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記クロック再生部により再生された同期クロック信号に基づいて送受信処理するように構成されているアンテナ装置。
【請求項１０】
アンテナ装置との間でシリアル通信する第二通信処理部と、前記第二通信処理部を介して前記アンテナ装置から送信された多重受信デジタル信号を信号系統毎の受信デジタル信号に分離する分離処理部と、分離された各受信デジタル信号を復調する復調部を備え、
前記第二通信処理部に同期クロック信号を生成するクロック信号源と、前記アンテナ装置から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第二通信処理部は前記クロック信号源により生成された同期クロック信号に基づいて信号を送信処理するとともに、前記クロック再生部により再生された同期クロック信号に基づいて信号を受信処理する復調装置。
【請求項１】
複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、
前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、
前記第一通信処理部と第二通信処理部のうち少なくとも一方に同期クロック信号を生成するクロック信号源を備えるとともに、他方に一方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第一処理部及び第二処理部の少なくとも一部が夫々の同期クロック信号に基づいて作動するように構成されている信号処理装置。
【請求項２】
複数のアンテナの近傍に配置され、各アンテナからの受信信号を多重化した受信デジタル信号を生成する第一信号処理部と、第二通信処理部との間でシリアル通信する第一通信処理部を備えた第一処理部と、
前記第一処理部と離隔して配置され、前記第一通信処理部との間でシリアル通信する前記第二通信処理部と、前記第二通信処理部を介して前記第一処理部から送信された受信デジタル信号を処理する第二信号処理部を備えた第二処理部とを備え、
前記第一通信処理部と第二通信処理部のうち少なくとも一方が、他方の通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備えるとともに、前記クロック再生部により再生された同期クロック信号に基づいて受信処理するように構成されている信号処理装置。
【請求項３】
前記第一通信処理部と第二通信処理部のうち何れか一方に同期クロック信号を生成するクロック信号源を備え、一方の通信処理部が前記クロック信号源から出力される同期クロック信号に基づいて信号を他方に送信するとともに、
他方に前記クロック再生部を備え、他方の通信処理部が前記クロック再生部により再生された同期クロック信号に基づいて信号を一方に送信するように構成されている請求項２記載の信号処理装置。
【請求項４】
前記第二通信処理部に前記クロック信号源を備え、前記第一通信処理部に前記クロック再生部を備えている請求項３記載の信号処理装置。
【請求項５】
前記第一信号処理部は、信号系統の異なる複数のアンテナで受信され、所定の処理が施された受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部を備え、それらが同期クロック信号に同期して作動するように構成され、
前記第二信号処理部は、前記第二通信処理部で受信された受信デジタル信号を前記信号系統毎の受信デジタル信号に分離する分離処理部と、分離された各受信デジタル信号を復調する復調部を備え、前記分離処理部が同期クロック信号に同期して作動するように構成され、
前記第一信号処理部と第二信号処理部の何れかが前記クロック信号源からの同期クロックに基づいて作動するとともに、他方が前記クロック再生部からの同期クロック信号に基づいて作動するように構成されている請求項３記載の信号処理装置。
【請求項６】
前記クロック再生部は、装置の起動時に前記通信処理部により受信される同期用トレーニング信号に基づいて前記同期クロック信号を再生するＰＬＬ回路を備えて構成されている請求項２から５の何れかに記載の信号処理装置。
【請求項７】
前記多重化処理部は、前記第一通信処理部を介して前記第二処理部から送信される所定の制御信号の受信をトリガとして、各アンテナに対応する受信デジタル信号が割り付けられた送信フレームを多重化処理して前記第一通信処理部に出力する請求項２から６の何れかに記載の信号処理装置。
【請求項８】
アンテナの近傍に配置され、所定の処理が施された前記アンテナからの受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記第二通信処理部との間でシリアル通信する第三通信処理部と、前記クロック再生部を備えた第三処理部をさらに備え、
前記第三処理部は、前記第三通信処理部を介して前記第二処理部から送信される前記制御信号をトリガとして、所定のタイミングで前記多重化処理部に受信デジタル信号を送信するように構成されている請求項７記載の信号処理装置。
【請求項９】
複数のアンテナの近傍に配置され、各アンテナからの受信信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換された受信デジタル信号を多重化する多重化処理部を有する第一信号処理部と、外部設置された第二通信処理部との間でシリアル通信する第一通信処理部を備え、
前記第一通信処理部に前記第二通信処理部から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記クロック再生部により再生された同期クロック信号に基づいて送受信処理するように構成されているアンテナ装置。
【請求項１０】
アンテナ装置との間でシリアル通信する第二通信処理部と、前記第二通信処理部を介して前記アンテナ装置から送信された多重受信デジタル信号を信号系統毎の受信デジタル信号に分離する分離処理部と、分離された各受信デジタル信号を復調する復調部を備え、
前記第二通信処理部に同期クロック信号を生成するクロック信号源と、前記アンテナ装置から送信された信号に基づいて同期クロック信号を再生するクロック再生部を備え、前記第二通信処理部は前記クロック信号源により生成された同期クロック信号に基づいて信号を送信処理するとともに、前記クロック再生部により再生された同期クロック信号に基づいて信号を受信処理する復調装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−２６３３３８（Ｐ２００８−２６３３３８Ａ）
【公開日】平成２０年１０月３０日（２００８．１０．３０）
【国際特許分類】
【出願番号】特願２００７−１０３５４０（Ｐ２００７−１０３５４０）
【出願日】平成１９年４月１１日（２００７．４．１１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
【公開日】平成２０年１０月３０日（２００８．１０．３０）
【国際特許分類】
【出願日】平成１９年４月１１日（２００７．４．１１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
[ Back to top ]