電流駆動型装置及び表示装置
【課題】列制御回路が配置される領域において、配線および回路面積の小型化を図る。
【解決手段】基板上に、ＥＬ素子と画素回路とを備えた画素がマトリクス状に配置された表示領域６と、画素回路を列ごとに制御する列制御回路３７と、を備える。ＥＬ素子は、基板に対して下層の画素電極と上層の透明電極との間に設けられ、画素電極は画素回路に電気的に接続され、透明電極はコンタクトホールを介して共通配線に電気的に接続される。コンタクトホール２と共通配線は表示領域の周囲を囲んで配置され、列制御回路はコンタクトホールと表示領域の間と、表示領域に対してコンタクトホールの外側とに分割されて配置される。
【解決手段】基板上に、ＥＬ素子と画素回路とを備えた画素がマトリクス状に配置された表示領域６と、画素回路を列ごとに制御する列制御回路３７と、を備える。ＥＬ素子は、基板に対して下層の画素電極と上層の透明電極との間に設けられ、画素電極は画素回路に電気的に接続され、透明電極はコンタクトホールを介して共通配線に電気的に接続される。コンタクトホール２と共通配線は表示領域の周囲を囲んで配置され、列制御回路はコンタクトホールと表示領域の間と、表示領域に対してコンタクトホールの外側とに分割されて配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素が複数個配置された領域を有する電流駆動型装置、表示装置およびカメラに係わる。そして本発明は、電流を注入して発光するエレクトロルミネッセンス素子(以後EL素子と言う)を用いた表示装置に好適に用いられるものである。
【背景技術】
【０００２】
近年、エレクトロルミネッセンス（EL）素子を用いた表示装置がCRTやLCDに替わる表示装置として注目されている。その中でも素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子の応用開発が活発に行われている。そして、周辺回路を含んだ有機ELディスプレイでは表示領域に限らず、周辺回路においても薄膜トランジスタ（TFT）が用いられている。
【０００３】
周辺回路又は信号処理回路内のＴＦＴは、通常、ポリシリコンTFTが用いられている。ポリシリコンTFTは低温結晶化技術により製造され、高性能・低価格の周辺駆動回路ＴＦＴの製造に用いられるものである。現在実用化されている代表的な結晶化技術はエキシマレーザを用いた低温結晶化法であり、エキシマレーザを用いることにより良質なシリコン結晶薄膜を低融点ガラス上に形成することが可能になる（特許文献１参照）。
【０００４】
ところで、有機ＥＬを用いた表示装置は、水分または酸素などが有機ＥＬ素子に侵入することによって発光しないエリア（ダークスポット）の発生や、輝度の劣化の問題がある。よって水分または酸素の侵入を抑えるための封止技術が求められる。
【０００５】
例えば特許文献２に開示されているように、有機ＥＬ素子上に所定の空隙を置いて配置される封止板と、この封止板を封止用接着剤を用いて基板上に固定し、かつ表示領域を密閉する技術が知られている。
このような構造において封止能力を高め、水分透過量を減らす方法として、封止用接着剤の幅を太くすることでＥＬ素子への外気の進入を防ぐ構造も採用される。しかし、この場合には基板エッジから封止用接着剤外周までは、信頼性の観点から一定のマージンを確保する必要がある。また、表示領域は封止用接着剤の内側に配置されるので、パネル外形を同一のまま、封止能力を高めるために封止用接着剤の幅を太くすると、当然ながら額縁面積は大きくなり、表示領域の面積が低減してしまう。
【０００６】
図５に従来の表示装置例の概略図を示す。図５の表示装置はＥＬ素子および画素回路がマトリクス状に配置される表示領域６と、ＥＬ素子の出力に接続された透明電極と共通電位線を接続させるコンタクトホール２と、を有する。また、映像信号や制御信号、電力が外部より供給される外部接続端子５と、封止基板を固着させる接着領域４と、を有する。また、画素回路にデータ信号を出力する列制御回路３７は表示領域６に対してコンタクトホール２の外側に配置される。また、画素行ごとに走査線に走査信号を出力する走査線駆動回路３と、サンプリング信号を生成して列制御回路３７に出力するシフトレジスタ１０と、入力された制御信号を表示パネル内の動作電圧レベルに変換して出力する入力回路９と、を有する。また、画素回路に電力を供給する電力供給線１とを有し、共通電位線と電力供給線１は外部接続端子５と接続される。なお、外部接続端子５に接続される配線は省略している。
【特許文献１】特開平０９−０８２６４１号公報
【特許文献２】特開平１１−０７４０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、表示パネルには軽量化とコンパクト化の要求により、狭額縁化が求められている。
【０００８】
本発明の目的は、回路および配線の配置の工夫により表示装置の狭額縁化を実現する表示装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の電流駆動型装置は基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素がマトリクス状に配置された領域と、前記素子制御回路を列ごとに制御する列制御回路と、を備えた電流駆動型装置において、
前記電流駆動型素子は、前記基板に対して下層の第１電極と上層の第２電極との間に設けられ、前記第１電極は前記素子制御回路に電気的に接続され、
前記第２電極はコンタクトホールを介して共通配線に電気的に接続され、
前記コンタクトホールと前記共通配線は前記領域の周囲を囲んで配置され、
前記列制御回路は、前記コンタクトホールと前記領域の間と、前記領域に対して前記コンタクトホールの外側とに分割されて配置されることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、列制御回路が配置される領域において、配線および回路面積の小型化が可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の電流駆動型装置において、電流駆動型素子は下層の第１電極と上層の第２電極との間に設けられる機能素子であればよく、発光素子、発熱素子（抵抗素子）等が挙げられる。特に電流駆動型素子として、有機ＥＬ素子に代表されるＥＬ素子（電流駆動型発光素子となる）が好適に用いられる。
【００１２】
電流駆動型発光素子とスイッチ素子とを組み合わせた構成要素をマトリクス状に配して表示装置を構成することができる。
【００１３】
画像情報を示す表示装置はスキャナとして感光体と組み合わせて光プリンタ、複写機等の画像記録装置を構成することができる。また、平面型テレビ、デジタルカメラ，デジタルビデオカメラ等に用いられるビューア、携帯電話機の表示部等に用いることができる。
素子制御回路は上記電流駆動型素子に流す電流を制御する回路であり、最も簡単な構成は１つのトランジスタである。後述する実施形態においては、素子制御回路は電流駆動型素子に電流を流すトランジスタの制御電極（ゲート等）に予め流す電流値をプログラミングする回路構成となっている。そして、電流駆動型素子に電流を流すトランジスタと、その制御電極（ゲート等）に電流を書き込むためのトランジスタとを含んでいる。
【００１４】
電流駆動型素子に流れる電流は、コンタクトホールを通って共通配線に流れる。また、電流駆動型素子に流れる電流は共通配線からコンタクトホールを通って電流駆動型素子に流入する場合もある。
【００１５】
次に、本発明の構成による作用について表示装置を例にとって説明する。以下に説明する構成及び作用は表示領域の発光素子を除き他の装置にも適用される。
【００１６】
図５に示すように、表示領域６の上辺の外側には列制御回路３７と、列制御回路３７に信号を出力するシフトレジスタ１０が配される。列制御回路３７を表示領域に対して、コンタクトホール２の外側に配置すると、列制御回路３７が配置される側において、表示領域６と列制御回路３７の間の距離が大きくなり、表示装置の広額縁化を招いてしまうことになる。
【００１７】
そこで、列制御回路を、コンタクトホールと表示領域の間と、表示領域に対してコンタクトホールの外側とに分割することで、表示装置の広額縁化を抑制する。
【００１８】
なお、列制御回路３７の処理速度の速い回路構成部がコンタクトホール２と表示領域６の間に配置されると、透明電極との間に生じる寄生容量のため、列制御回路３７の動作速度が低減してしまうことなる。そこで、列制御回路のうち、高い動作速度が要求される回路を表示領域に対してコンタクトホールの外側に配置し、比較的動作速度の高速性が要求されない回路を表示領域とコンタクトホールの間に配置することが望ましい。
【００１９】
本発明を実施するための最良の形態は、有機ＥＬ素子に代表されるＥＬ素子を用いたアクティブマトリクス型表示装置に適用される。以下、本発明に係わるアクティブマトリクス型表示装置の実施形態について図面を用いて説明する。
【００２０】
（実施形態１）
図１は本発明による表示装置の第１実施形態の概略レイアウト図を示している。
【００２１】
図１の表示装置は、有機ＥＬ素子等のＥＬ素子と、薄膜トランジスタ（ＴＦＴ）を含む画素回路（素子制御回路となる）とからなる画素（構成要素となる）が、マトリクス状に配置される表示領域６を有する。また、ＥＬ素子の出力に接続された透明電極と共通電位線（共通配線となる）を接続させるコンタクトホール２と、映像信号や制御信号、電力が外部より供給される外部接続端子５と、封止基板を固着させる接着領域４を有する。画素回路にデータ信号を出力する列制御回路３７は、コンタクトホール２を挟んで分割して配置される。
【００２２】
また、図１の表示装置は、走査線に走査信号を出力する走査線駆動回路３と、サンプリング信号を生成して列制御回路に出力するシフトレジスタ１０と、入力された制御信号を表示パネル内の動作電圧レベルに変換して出力する入力回路９と、を有する。また、画素回路に電力を供給する電力供給線１を有し、共通電位線と電力供給線１は外部接続端子５と接続される。なお、外部接続端子５に接続される配線は省略している。
【００２３】
図６は図１中のＡ−Ａ’線に沿った断面図である。画素回路の駆動ＴＦＴ（後述する、図４のトランジスタＭ２４）の出力に、基板に対して下層の第１電極となる画素電極２２が接続される。画素電極２２の上に順に有機ＥＬ層２３、透明導電材からなる上層の第２電極となる透明電極２４、パッシベーション膜２５が設けられる。画素電極は画素ごとに分離して設けられ、透明電極２４は各画素に対して共通に設けられる。透明電極２４はコンタクトホール２と画素電極２２と同じ材料で形成されたメタル層２９を介して共通電位線２１に接続される。電力供給線１と各画素回路とは、まず画素行の各画素回路のトランジスタＭ２１（図４に図示）のソースが画素行ごとに設けられた電力線に接続される。そして、この電力線が図１の領域６とコンタクトホール２との間に設けられた電力供給線１に接続されることで電力供給線１と各画素回路との接続される。ここでは、電力線と電力供給線１とは、はしご状に接続され、電力供給線１は「コ」の字状になっている。
【００２４】
また表示領域６と共通電位線２１の間の領域には、電力供給線１と平坦化絶縁膜２８と素子分離膜２６が形成される。列制御回路を構成するトランジスタはポリシリコンTFTを用いることができる。図１において列制御回路が設けられる側では、電力供給線１が設けられている領域に列制御回路を構成するトランジスタが配置される。
【００２５】
図２に列制御回路の一構成例を示す。図中、Ｍ１〜Ｍ４，Ｍ６〜Ｍ１０，Ｍ１２はｎ型ＴＦＴ、Ｍ５，Ｍ１２はｐ型ＴＦＴ、Ｃ１〜Ｃ４は容量、ＳＰａ，ＳＰｂはサンプリング信号、Ｖｃｃは電源、Ｐ１〜Ｐ６は列制御信号である。なお、各トランジスタのゲートサイズ（幅：Ｗ、長さ：Ｌ）は、トランジスタＭ１とトランジスタＭ７との間、トランジスタＭ２とトラジスタＭ８との間、及びトランジスタＭ３とトランジスタＭ９との間で等しくなっている。また、ゲートサイズ（幅：Ｗ、長さ：Ｌ）はトランジスタＭ４とトランジスタＭ１０との間、トランジスタＭ５とトランジスタＭ１１との間、及びトランジスタＭ６とトランジスタＭ１２との間でも等しくなっている。また、容量値は、容量Ｃ１と容量Ｃ３との間、容量Ｃ２と容量Ｃ４との間で等しくなっている。
【００２６】
図２の回路動作のタイミングチャートを図３に示す。また、図３は、２行分の映像信号にかかる動作を示したものである。図３において、Ｍ３／ＧはトランジスタＭ３のゲート、Ｍ９／ＧはトランジスタＭ９のゲートを示す。
（時刻ｔ１直前）
サンプリング信号ＳＰａはＬ（ＬＯＷ）レベル、サンプリング信号ＳＰｂはＬレベルである。また、列制御信号Ｐ１はＬレベル、列制御信号Ｐ２はＬレベル、列制御信号Ｐ３はＨ（ＨＩＧＨ）レベル、列制御信号Ｐ４はＬレベル、列制御信号Ｐ５はＨレベル、列制御信号Ｐ６はＬレベル、である。
【００２７】
従って、各トランジスタは、トランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ４がオフ、トランジスタＭ６がオンとなる。また、トランジスタＭ７がオフ、トランジスタＭ８がオフ、トランジスタＭ１０がオン、トランジスタＭ１２がオフとなる。この時、トランジスタＭ３とトランジスタＭ９はそれぞれのゲートに付随する容量に充電された保持電圧Ｖａ１、Ｖｂ１によって電流駆動され、トランジスタＭ３のドレイン電流Ｉａ１が電流信号Ｉｄａｔａとして出力される。トランジスタＭ９のドレイン電流はトランジスタＭ１１のドレイン端子とトランジスタＭ１１のゲート端子に供給され、一定値になる。
（時刻ｔ１）
サンプリング信号ＳＰａはＨレベル、列制御信号Ｐ２はＨレベル、列制御信号Ｐ３はＬレベル、列制御信号Ｐ５はＬレベル、列制御信号Ｐ６はＨレベルに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。
【００２８】
従って、各トランジスタは、トランジスタＭ１がオン、トランジスタＭ２がオフ、トランジスタＭ４がオン、トランジスタＭ６がオフとなる。また、トランジスタＭ７がオフ、トランジスタＭ８がオフ、トランジスタＭ１０がオフ、トランジスタＭ１２がオン、となる。この時、トランジスタＭ９のゲート電圧のＶｂ１によって駆動されたトランジスタＭ９のドレイン電流Ｉｂ１がトランジスタＭ３のドレイン電流Ｉａ１に代わって電流信号Ｉｄａｔａとして出力されるようになる。電流信号Ｉｄａｔａは画像表示部の列長を通過し、各列の多数の画素回路に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならない。そのため、有効電流供給遷移Ｉａ１→Ｉｂ１に時間を要する。時刻ｔ２になる前に列制御信号Ｐ１はＨレベルになり、トランジスタＭ２はオンとなり、この時点から時刻ｔ２までの短時間において、トランジスタＭ３のゲート端子はトランジスタＭ５によって充電される。
（時刻ｔ２）
列制御信号Ｐ２はＬレベルとなり、トランジスタＭ４がオフとなるため、トランジスタＭ３のゲート端子のトランジスタＭ５による充電動作が停止し、トランジスタＭ３のゲート端子は自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（時刻ｔ３）
サンプリング信号ＳＰａはＬレベルとなり、トランジスタＭ１がオフとなる。時刻ｔ４になる前に列制御信号Ｐ１はＬレベルとなり、トランジスタＭ２はオフとなって、この時点でトランジスタＭ３の自己放電動作が終了する。この時点から時刻ｔ４までの期間、トランジスタＭ２及びトランジスタＭ４はともにオフとなり、トランジスタＭ３のドレイン電流は急速にＬレベルに変化する。そのため、ドレイン−ゲート容量などによって、トランジスタＭ３のゲート端子は図３に示すように多少電圧降下を生じる。
（時刻ｔ４）
列制御信号Ｐ２はＨレベルで、トランジスタＭ４はオンとなるため、再びトランジスタＭ３のドレイン電流は上昇し、トランジスタＭ３のゲート電位は再び上昇してほぼ元の状態（Ｖｒｓａ）に戻る。この時点でトランジスタＭ３のゲート端子は自身の閾値電圧Ｖｔｈ近傍であるので、トランジスタＭ３のドレイン電流はほとんど０である。
（〜時刻ｔ７）
時刻ｔ４〜ｔ７の期間中、各列に対応するサンプリング信号ＳＰａが発生する。サンプリング信号ＳＰｂは発生しない。時刻ｔ５〜ｔ６において、該当する画素列のサンプリング信号が発生して自身の閾値電圧Ｖｔｈ近傍に保持されているトランジスタＭ３のゲート電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ１により遷移電圧ΔＶ１変化させる。ΔＶ１は下式で概略示される。
【００２９】
ΔＶ１＝ｄ１×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））
尚、Ｃ（Ｍ３）はトランジスタＭ３のゲート端子の入力容量を示す。
【００３０】
該当するサンプリング信号ＳＰａがＬに変化すると、トランジスタＭ１はオフとなり、トランジスタＭ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再びトランジスタＭ３のゲート電圧は保持状態となる。
（時刻ｔ７）
サンプリング信号ＳＰｂはＨレベル、列制御信号Ｐ２はＬレベル、列制御信号Ｐ３はＨレベル、列制御信号Ｐ５はＨレベル、列制御信号Ｐ６はＬレベルに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。従って、各トランジスタは、トランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ４がオフ、トランジスタＭ６がオンとなる。また、トランジスタＭ７がオン、トランジスタＭ８がオフ、トランジスタＭ１０がオン、トランジスタＭ１２がオフとなる。この時、トランジスタＭ３のゲート電圧のＶａ２によって駆動されたトランジスタＭ３のドレイン電流Ｉａ２がトランジスタＭ９のドレイン電流Ｉｂ１に代わって電流信号Ｉｄａｔａとして出力されるようになる。映像電流データＩｄａｔａは画像表示部の列長を通過し、各列の多数の画素回路に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ｉｂ１→Ｉａ２に時間を要する。時刻ｔ８になる前に列制御信号Ｐ４はＨレベルになり、トランジスタＭ８はオンとなり、この時点から時刻ｔ８までの短時間において、トランジスタＭ９のゲート端子はトランジスタＭ１１によって充電される。
（時刻ｔ８）
列制御信号Ｐ５はＬレベルとなり、トランジスタＭ１０がオフとなるため、トランジスタＭ９のゲート端子のトランジスタＭ１１による充電動作が停止し、トランジスタＭ９のゲート端子は自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（時刻ｔ９）
サンプリング信号ＳＰｂはＬレベルとなり、トランジスタＭ７がオフとなる。時刻ｔ１０になる前に列制御信号Ｐ４はＬレベルとなり、トランジスタＭ８はオフとなって、この時点でトランジスタＭ９の自己放電動作が終了する。この時点から時刻ｔ１０までの期間、トランジスタＭ８及びトランジスタＭ１０はともにオフとなり、トランジスタＭ９のドレイン電流は急速にＬレベルに変化する。そのため、ドレイン−ゲート容量などによって、トランジスタＭ９のゲート端子は図３に示すように多少電圧降下を生じる。
（時刻ｔ１０）
列制御信号Ｐ５はＨレベルで、トランジスタＭ１０はオンとなるため、再びトランジスタＭ９のドレイン電流は上昇し、トランジスタＭ９のゲート端子は再び上昇してほぼ元の状態（Ｖｒｓｂ）に戻る。この時点でトランジスタＭ９のゲート端子は自身の閾値電圧Ｖｔｈ近傍であるので、トランジスタＭ９のドレイン電流はほとんど０である。
（〜時刻ｔ１３）
時刻ｔ１０〜ｔ１３の期間中、各列に対応するサンプリング信号ＳＰｂが発生する。サンプリング信号ＳＰａは発生しない。時刻ｔ１１〜ｔ１２で、該当する画素列のサンプリング信号が発生して自身の閾値電圧Ｖｔｈ近傍に保持されているトランジスタＭ９のゲート電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ２により遷移電圧ΔＶ２変化させる。ΔＶ２は下式で概略示される。
【００３１】
ΔＶ２＝ｄ２×Ｃ３／（Ｃ３＋Ｃ４＋Ｃ（Ｍ９））
尚、Ｃ（Ｍ９）はトランジスタＭ９のゲート端子の入力容量を示す。
【００３２】
該当するサンプリング信号ＳＰｂがＬに変化すると、トランジスタＭ７はオフとなり、トランジスタＭ７の寄生容量動作によって多少電圧降下したＶｂ２に変化して再びトランジスタＭ９のゲート電圧は保持状態となる。また、時刻ｔ１３直前に、映像信号ＶｉｄｅｏはブランキングレベルＶＢＬに戻る。
【００３３】
以降、時刻ｔ１３が新たな時刻ｔ１として、時刻ｔ１〜ｔ１２の動作を繰り返す。
【００３４】
図２の回路においては、容量Ｃ２及びＣ４は、トランジスタＭ３及びトランジスタＭ９のゲート入力容量（チャネル容量）のみで実現しても良く、この場合、容量Ｃ２及びＣ４は付設しなくても良い。また、図３において、列制御信号Ｐ１及びＰ２の変化タイミングは、時刻ｔ１、ｔ３として、サンプリング信号ＳＰａと等しくしても良い。また、列制御信号Ｐ４及びＰ５の変化タイミングは、時刻ｔ８、ｔ１１としてサンプリング信号ＳＰｂと等しくしても良い。図２において、列制御信号Ｐ２、トランジスタＭ４、トランジスタＭ５及び列制御信号Ｐ５、トランジスタＭ１０、トランジスタＭ１１はバイアス回路及び充電回路を構成する。そして、トランジスタＭ３のドレイン端子及びトランジスタＭ９のドレイン端子のバイアス回路及びトランジスタＭ３のゲート端子及びトランジスタＭ９のゲート端子の充電回路となる。しかし、バイアス回路及び充電回路は無くてもかまわない。
【００３５】
図４に分割した列制御回路の配置方法を示す。図４は図２中のGmaの列制御回路を用いており、トランジスタの番号や容量の番号およびサンプリング信号ＳＰa等の制御信号は図２に対応している。図４に示した回路図は、電圧電流変換回路４１とスイッチ４２で構成される列制御回路Gmaと画素回路とからなる。
【００３６】
図４に示した画素回路について説明する。列制御信号Ｐ２１及びＰ２２が走査信号であり、データ信号として電流データＩｄａｔａが入力される。ＴＦＴ（トランジスタＭ２４）のドレイン端子にＥＬ素子の陽極が接続される。トランジスタＭ２１、トランジスタＭ２２、トランジスタＭ２４がＰ型ＴＦＴであり、トランジスタＭ２３がＮ型ＴＦＴである。
【００３７】
以下に画素回路の動作について説明する。
【００３８】
Ｉｄａｔａが入力される時、走査信号Ｐ２１はＨＩＧＨレベルの信号が、走査信号Ｐ２２にはＬＯＷレベルの信号が入力され、トランジスタＭ２２、Ｍ２３がＯＮ、トランジスタＭ２４はＯＦＦである。このときトランジスタＭ２４は導通状態でないため、ＥＬ素子には電流が流れない。ＩｄａｔａによりトランジスタＭ２１の電流駆動能力に応じた電圧が、トランジスタＭ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ２１に生じる。
【００３９】
ＥＬ素子に電流を供給する時は、走査信号Ｐ２１はＬＯＷレベルの信号、走査信号Ｐ２２はＨＩＧＨレベルの信号を入力する。このときトランジスタＭ２４がＯＮ、トランジスタＭ２２、Ｍ２３がＯＦＦとなる。トランジスタＭ２４が導通状態であるため、Ｃ２１に生じた電圧により、トランジスタＭ２１の電流駆動能力に応じた電流がＥＬ素子に供給され、その供給された電流に応じた輝度でＥＬ素子が発光する。
【００４０】
次に分割した列制御回路の配置方法について説明する。図２および図３を用いて列制御回路の動作を説明したように電圧電流変換回路４１は回路動作の高速性が要求され、一方、スイッチ４２については比較的動作速度の高速性は要求されない。すなわち、水平走査期間（例えばｔ１〜ｔ７又はｔ７〜ｔ１３）において、電圧電流変換回路４１は、水平走査期間よりも小さいパルス幅の信号ＳＰａ、Ｐ１、Ｐ２により制御され高速性が要求される。一方、スイッチ４２は水平走査期間と同じパルス幅の信号Ｐ３により制御され比較的動作速度の高速性は要求されない。
【００４１】
図１および図５において、コンタクトホール２で囲まれた領域は透明電極との間に生じる寄生容量が大きい領域である。そこで高い動作速度が要求される電圧電流変換回路４１を表示領域６に対してコンタクトホール２の外側の領域４４に配置し、高い動作速度は要求されないスイッチ４２をコンタクトホール２と表示領域６の間の領域４５に配置する。
【００４２】
分割した列制御回路を以上のように配置することによって、回路の動作速度を低減させずに回路領域および配線領域を低面積化することが可能となり、表示装置の列制御回路が配置される辺において、狭額縁化が可能となる。
【００４３】
なお、本実施形態の表示装置において図２および図４で示した回路構成を一例として挙げたが、この回路構成に限定されるものではない。
【００４４】
また、上記の説明において、各画素のEL素子の発光設定方式を電流設定方式としたが、それに限定されず、例えば、電圧設定方式でも良い。
また本実施形態において、電流の制御を行う画素回路を構成するトランジスタを介してＥＬ素子に電流を流し、共通電位線を介して電流を流出するものとした。しかし、共通電位線からＥＬ素子に電流を流し、その電流を制御を行う画素回路を構成するトランジスタを介して電流を流してもよい。例えば、図４の画素回路において、トランジスタＭ２１はここではＰＭＯＳトランジスタを用いている。しかし、トランジスタＭ２１としてＮＭＯＳトランジスタを用い、ＥＬ素子の陰極側をトランジスタＭ２４に接続し、陽極側を電位ＶＣＣとされた共通電位線に接続し、トランジスタＭ２１を接地された電力供給線に接続してもよい。
【００４５】
また、上記の各実施形態の表示装置は、トップエミッション型のＥＬ表示装置であるが、画素回路が形成された透明基板側から光を取り出すボトムエミッション型のＥＬ表示装置でも適用可能である。この場合、基板に対して下層の第１電極となる画素電極は透明電極が用いられる。上層の第２電極は透明電極であってもよいが、反射光を用いる場合にはアルミ等の金属の電極が用いられる。
【００４６】
本発明の表示装置ではEL素子を用いた例を挙げたが、これに限るものではなく、本発明が適用できるならば、他の表示装置であってもよい。
【００４７】
（実施形態２）
上述した各実施形態の表示装置は情報表示装置を構成できる。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報表示装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。ＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【００４８】
以下本発明の好適な実施形態として、上述した実施形態１に記載の表示装置を用いたデジタルカメラについて説明する。
【００４９】
図７はデジタルスチルカメラの一例のブロック図である。図中、１２９はシステム全体、１２３は被写体を撮像する撮影部、１２４は映像信号処理回路、１２５は表示パネル、１２６はメモリ、１２７はＣＰＵ、１２８は操作部を示す。撮像部１２３で撮影した映像または、メモリ１２６に記録された映像を、映像信号処理回路１２４で信号処理し、表示パネル１２５で見ることができる。ＣＰＵ１２７では、操作部１２８からの入力によって、撮影部１２３、メモリ１２６、映像信号処理回路１２４などを制御して、状況に適した撮影、記録、再生、表示を行う。
【産業上の利用可能性】
【００５０】
本発明の電流駆動型装置は電流駆動型素子としては例えば有機ＥＬ素子に代表されるＥＬ素子（電流駆動型発光素子となる）を用いることができ、これらを用いて表示装置を構成することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の表示装置を説明する図である。
【図２】列制御回路の回路図例である。
【図３】図２の列制御回路の動作を説明するタイミングチャートである。
【図４】本発明の分割した列制御回路の配置方法を説明する回路図例である。
【図５】従来例の表示装置を説明する図である。
【図６】図１中のＡ−Ａ’線に沿った断面図である。
【図７】デジタルスチルカメラの一例のブロック図である。
【符号の説明】
【００５２】
１ 電力供給線
２ コンタクトホール
３ 走査線駆動回路
４ 接着領域
５ 外部接続端子
６ 表示領域
９ 入力回路
１０ シフトレジスタ
３７、Gma 列制御回路
４１ 電圧電流変換回路
４２ スイッチ
４３ 画素回路
４４ 表示領域に対してコンタクトホールの外側の領域
４５ コンタクトホールと表示領域の間の領域
【技術分野】
【０００１】
本発明は、基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素が複数個配置された領域を有する電流駆動型装置、表示装置およびカメラに係わる。そして本発明は、電流を注入して発光するエレクトロルミネッセンス素子(以後EL素子と言う)を用いた表示装置に好適に用いられるものである。
【背景技術】
【０００２】
近年、エレクトロルミネッセンス（EL）素子を用いた表示装置がCRTやLCDに替わる表示装置として注目されている。その中でも素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子の応用開発が活発に行われている。そして、周辺回路を含んだ有機ELディスプレイでは表示領域に限らず、周辺回路においても薄膜トランジスタ（TFT）が用いられている。
【０００３】
周辺回路又は信号処理回路内のＴＦＴは、通常、ポリシリコンTFTが用いられている。ポリシリコンTFTは低温結晶化技術により製造され、高性能・低価格の周辺駆動回路ＴＦＴの製造に用いられるものである。現在実用化されている代表的な結晶化技術はエキシマレーザを用いた低温結晶化法であり、エキシマレーザを用いることにより良質なシリコン結晶薄膜を低融点ガラス上に形成することが可能になる（特許文献１参照）。
【０００４】
ところで、有機ＥＬを用いた表示装置は、水分または酸素などが有機ＥＬ素子に侵入することによって発光しないエリア（ダークスポット）の発生や、輝度の劣化の問題がある。よって水分または酸素の侵入を抑えるための封止技術が求められる。
【０００５】
例えば特許文献２に開示されているように、有機ＥＬ素子上に所定の空隙を置いて配置される封止板と、この封止板を封止用接着剤を用いて基板上に固定し、かつ表示領域を密閉する技術が知られている。
このような構造において封止能力を高め、水分透過量を減らす方法として、封止用接着剤の幅を太くすることでＥＬ素子への外気の進入を防ぐ構造も採用される。しかし、この場合には基板エッジから封止用接着剤外周までは、信頼性の観点から一定のマージンを確保する必要がある。また、表示領域は封止用接着剤の内側に配置されるので、パネル外形を同一のまま、封止能力を高めるために封止用接着剤の幅を太くすると、当然ながら額縁面積は大きくなり、表示領域の面積が低減してしまう。
【０００６】
図５に従来の表示装置例の概略図を示す。図５の表示装置はＥＬ素子および画素回路がマトリクス状に配置される表示領域６と、ＥＬ素子の出力に接続された透明電極と共通電位線を接続させるコンタクトホール２と、を有する。また、映像信号や制御信号、電力が外部より供給される外部接続端子５と、封止基板を固着させる接着領域４と、を有する。また、画素回路にデータ信号を出力する列制御回路３７は表示領域６に対してコンタクトホール２の外側に配置される。また、画素行ごとに走査線に走査信号を出力する走査線駆動回路３と、サンプリング信号を生成して列制御回路３７に出力するシフトレジスタ１０と、入力された制御信号を表示パネル内の動作電圧レベルに変換して出力する入力回路９と、を有する。また、画素回路に電力を供給する電力供給線１とを有し、共通電位線と電力供給線１は外部接続端子５と接続される。なお、外部接続端子５に接続される配線は省略している。
【特許文献１】特開平０９−０８２６４１号公報
【特許文献２】特開平１１−０７４０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、表示パネルには軽量化とコンパクト化の要求により、狭額縁化が求められている。
【０００８】
本発明の目的は、回路および配線の配置の工夫により表示装置の狭額縁化を実現する表示装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の電流駆動型装置は基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素がマトリクス状に配置された領域と、前記素子制御回路を列ごとに制御する列制御回路と、を備えた電流駆動型装置において、
前記電流駆動型素子は、前記基板に対して下層の第１電極と上層の第２電極との間に設けられ、前記第１電極は前記素子制御回路に電気的に接続され、
前記第２電極はコンタクトホールを介して共通配線に電気的に接続され、
前記コンタクトホールと前記共通配線は前記領域の周囲を囲んで配置され、
前記列制御回路は、前記コンタクトホールと前記領域の間と、前記領域に対して前記コンタクトホールの外側とに分割されて配置されることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、列制御回路が配置される領域において、配線および回路面積の小型化が可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の電流駆動型装置において、電流駆動型素子は下層の第１電極と上層の第２電極との間に設けられる機能素子であればよく、発光素子、発熱素子（抵抗素子）等が挙げられる。特に電流駆動型素子として、有機ＥＬ素子に代表されるＥＬ素子（電流駆動型発光素子となる）が好適に用いられる。
【００１２】
電流駆動型発光素子とスイッチ素子とを組み合わせた構成要素をマトリクス状に配して表示装置を構成することができる。
【００１３】
画像情報を示す表示装置はスキャナとして感光体と組み合わせて光プリンタ、複写機等の画像記録装置を構成することができる。また、平面型テレビ、デジタルカメラ，デジタルビデオカメラ等に用いられるビューア、携帯電話機の表示部等に用いることができる。
素子制御回路は上記電流駆動型素子に流す電流を制御する回路であり、最も簡単な構成は１つのトランジスタである。後述する実施形態においては、素子制御回路は電流駆動型素子に電流を流すトランジスタの制御電極（ゲート等）に予め流す電流値をプログラミングする回路構成となっている。そして、電流駆動型素子に電流を流すトランジスタと、その制御電極（ゲート等）に電流を書き込むためのトランジスタとを含んでいる。
【００１４】
電流駆動型素子に流れる電流は、コンタクトホールを通って共通配線に流れる。また、電流駆動型素子に流れる電流は共通配線からコンタクトホールを通って電流駆動型素子に流入する場合もある。
【００１５】
次に、本発明の構成による作用について表示装置を例にとって説明する。以下に説明する構成及び作用は表示領域の発光素子を除き他の装置にも適用される。
【００１６】
図５に示すように、表示領域６の上辺の外側には列制御回路３７と、列制御回路３７に信号を出力するシフトレジスタ１０が配される。列制御回路３７を表示領域に対して、コンタクトホール２の外側に配置すると、列制御回路３７が配置される側において、表示領域６と列制御回路３７の間の距離が大きくなり、表示装置の広額縁化を招いてしまうことになる。
【００１７】
そこで、列制御回路を、コンタクトホールと表示領域の間と、表示領域に対してコンタクトホールの外側とに分割することで、表示装置の広額縁化を抑制する。
【００１８】
なお、列制御回路３７の処理速度の速い回路構成部がコンタクトホール２と表示領域６の間に配置されると、透明電極との間に生じる寄生容量のため、列制御回路３７の動作速度が低減してしまうことなる。そこで、列制御回路のうち、高い動作速度が要求される回路を表示領域に対してコンタクトホールの外側に配置し、比較的動作速度の高速性が要求されない回路を表示領域とコンタクトホールの間に配置することが望ましい。
【００１９】
本発明を実施するための最良の形態は、有機ＥＬ素子に代表されるＥＬ素子を用いたアクティブマトリクス型表示装置に適用される。以下、本発明に係わるアクティブマトリクス型表示装置の実施形態について図面を用いて説明する。
【００２０】
（実施形態１）
図１は本発明による表示装置の第１実施形態の概略レイアウト図を示している。
【００２１】
図１の表示装置は、有機ＥＬ素子等のＥＬ素子と、薄膜トランジスタ（ＴＦＴ）を含む画素回路（素子制御回路となる）とからなる画素（構成要素となる）が、マトリクス状に配置される表示領域６を有する。また、ＥＬ素子の出力に接続された透明電極と共通電位線（共通配線となる）を接続させるコンタクトホール２と、映像信号や制御信号、電力が外部より供給される外部接続端子５と、封止基板を固着させる接着領域４を有する。画素回路にデータ信号を出力する列制御回路３７は、コンタクトホール２を挟んで分割して配置される。
【００２２】
また、図１の表示装置は、走査線に走査信号を出力する走査線駆動回路３と、サンプリング信号を生成して列制御回路に出力するシフトレジスタ１０と、入力された制御信号を表示パネル内の動作電圧レベルに変換して出力する入力回路９と、を有する。また、画素回路に電力を供給する電力供給線１を有し、共通電位線と電力供給線１は外部接続端子５と接続される。なお、外部接続端子５に接続される配線は省略している。
【００２３】
図６は図１中のＡ−Ａ’線に沿った断面図である。画素回路の駆動ＴＦＴ（後述する、図４のトランジスタＭ２４）の出力に、基板に対して下層の第１電極となる画素電極２２が接続される。画素電極２２の上に順に有機ＥＬ層２３、透明導電材からなる上層の第２電極となる透明電極２４、パッシベーション膜２５が設けられる。画素電極は画素ごとに分離して設けられ、透明電極２４は各画素に対して共通に設けられる。透明電極２４はコンタクトホール２と画素電極２２と同じ材料で形成されたメタル層２９を介して共通電位線２１に接続される。電力供給線１と各画素回路とは、まず画素行の各画素回路のトランジスタＭ２１（図４に図示）のソースが画素行ごとに設けられた電力線に接続される。そして、この電力線が図１の領域６とコンタクトホール２との間に設けられた電力供給線１に接続されることで電力供給線１と各画素回路との接続される。ここでは、電力線と電力供給線１とは、はしご状に接続され、電力供給線１は「コ」の字状になっている。
【００２４】
また表示領域６と共通電位線２１の間の領域には、電力供給線１と平坦化絶縁膜２８と素子分離膜２６が形成される。列制御回路を構成するトランジスタはポリシリコンTFTを用いることができる。図１において列制御回路が設けられる側では、電力供給線１が設けられている領域に列制御回路を構成するトランジスタが配置される。
【００２５】
図２に列制御回路の一構成例を示す。図中、Ｍ１〜Ｍ４，Ｍ６〜Ｍ１０，Ｍ１２はｎ型ＴＦＴ、Ｍ５，Ｍ１２はｐ型ＴＦＴ、Ｃ１〜Ｃ４は容量、ＳＰａ，ＳＰｂはサンプリング信号、Ｖｃｃは電源、Ｐ１〜Ｐ６は列制御信号である。なお、各トランジスタのゲートサイズ（幅：Ｗ、長さ：Ｌ）は、トランジスタＭ１とトランジスタＭ７との間、トランジスタＭ２とトラジスタＭ８との間、及びトランジスタＭ３とトランジスタＭ９との間で等しくなっている。また、ゲートサイズ（幅：Ｗ、長さ：Ｌ）はトランジスタＭ４とトランジスタＭ１０との間、トランジスタＭ５とトランジスタＭ１１との間、及びトランジスタＭ６とトランジスタＭ１２との間でも等しくなっている。また、容量値は、容量Ｃ１と容量Ｃ３との間、容量Ｃ２と容量Ｃ４との間で等しくなっている。
【００２６】
図２の回路動作のタイミングチャートを図３に示す。また、図３は、２行分の映像信号にかかる動作を示したものである。図３において、Ｍ３／ＧはトランジスタＭ３のゲート、Ｍ９／ＧはトランジスタＭ９のゲートを示す。
（時刻ｔ１直前）
サンプリング信号ＳＰａはＬ（ＬＯＷ）レベル、サンプリング信号ＳＰｂはＬレベルである。また、列制御信号Ｐ１はＬレベル、列制御信号Ｐ２はＬレベル、列制御信号Ｐ３はＨ（ＨＩＧＨ）レベル、列制御信号Ｐ４はＬレベル、列制御信号Ｐ５はＨレベル、列制御信号Ｐ６はＬレベル、である。
【００２７】
従って、各トランジスタは、トランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ４がオフ、トランジスタＭ６がオンとなる。また、トランジスタＭ７がオフ、トランジスタＭ８がオフ、トランジスタＭ１０がオン、トランジスタＭ１２がオフとなる。この時、トランジスタＭ３とトランジスタＭ９はそれぞれのゲートに付随する容量に充電された保持電圧Ｖａ１、Ｖｂ１によって電流駆動され、トランジスタＭ３のドレイン電流Ｉａ１が電流信号Ｉｄａｔａとして出力される。トランジスタＭ９のドレイン電流はトランジスタＭ１１のドレイン端子とトランジスタＭ１１のゲート端子に供給され、一定値になる。
（時刻ｔ１）
サンプリング信号ＳＰａはＨレベル、列制御信号Ｐ２はＨレベル、列制御信号Ｐ３はＬレベル、列制御信号Ｐ５はＬレベル、列制御信号Ｐ６はＨレベルに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。
【００２８】
従って、各トランジスタは、トランジスタＭ１がオン、トランジスタＭ２がオフ、トランジスタＭ４がオン、トランジスタＭ６がオフとなる。また、トランジスタＭ７がオフ、トランジスタＭ８がオフ、トランジスタＭ１０がオフ、トランジスタＭ１２がオン、となる。この時、トランジスタＭ９のゲート電圧のＶｂ１によって駆動されたトランジスタＭ９のドレイン電流Ｉｂ１がトランジスタＭ３のドレイン電流Ｉａ１に代わって電流信号Ｉｄａｔａとして出力されるようになる。電流信号Ｉｄａｔａは画像表示部の列長を通過し、各列の多数の画素回路に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならない。そのため、有効電流供給遷移Ｉａ１→Ｉｂ１に時間を要する。時刻ｔ２になる前に列制御信号Ｐ１はＨレベルになり、トランジスタＭ２はオンとなり、この時点から時刻ｔ２までの短時間において、トランジスタＭ３のゲート端子はトランジスタＭ５によって充電される。
（時刻ｔ２）
列制御信号Ｐ２はＬレベルとなり、トランジスタＭ４がオフとなるため、トランジスタＭ３のゲート端子のトランジスタＭ５による充電動作が停止し、トランジスタＭ３のゲート端子は自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（時刻ｔ３）
サンプリング信号ＳＰａはＬレベルとなり、トランジスタＭ１がオフとなる。時刻ｔ４になる前に列制御信号Ｐ１はＬレベルとなり、トランジスタＭ２はオフとなって、この時点でトランジスタＭ３の自己放電動作が終了する。この時点から時刻ｔ４までの期間、トランジスタＭ２及びトランジスタＭ４はともにオフとなり、トランジスタＭ３のドレイン電流は急速にＬレベルに変化する。そのため、ドレイン−ゲート容量などによって、トランジスタＭ３のゲート端子は図３に示すように多少電圧降下を生じる。
（時刻ｔ４）
列制御信号Ｐ２はＨレベルで、トランジスタＭ４はオンとなるため、再びトランジスタＭ３のドレイン電流は上昇し、トランジスタＭ３のゲート電位は再び上昇してほぼ元の状態（Ｖｒｓａ）に戻る。この時点でトランジスタＭ３のゲート端子は自身の閾値電圧Ｖｔｈ近傍であるので、トランジスタＭ３のドレイン電流はほとんど０である。
（〜時刻ｔ７）
時刻ｔ４〜ｔ７の期間中、各列に対応するサンプリング信号ＳＰａが発生する。サンプリング信号ＳＰｂは発生しない。時刻ｔ５〜ｔ６において、該当する画素列のサンプリング信号が発生して自身の閾値電圧Ｖｔｈ近傍に保持されているトランジスタＭ３のゲート電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ１により遷移電圧ΔＶ１変化させる。ΔＶ１は下式で概略示される。
【００２９】
ΔＶ１＝ｄ１×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））
尚、Ｃ（Ｍ３）はトランジスタＭ３のゲート端子の入力容量を示す。
【００３０】
該当するサンプリング信号ＳＰａがＬに変化すると、トランジスタＭ１はオフとなり、トランジスタＭ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再びトランジスタＭ３のゲート電圧は保持状態となる。
（時刻ｔ７）
サンプリング信号ＳＰｂはＨレベル、列制御信号Ｐ２はＬレベル、列制御信号Ｐ３はＨレベル、列制御信号Ｐ５はＨレベル、列制御信号Ｐ６はＬレベルに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。従って、各トランジスタは、トランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ４がオフ、トランジスタＭ６がオンとなる。また、トランジスタＭ７がオン、トランジスタＭ８がオフ、トランジスタＭ１０がオン、トランジスタＭ１２がオフとなる。この時、トランジスタＭ３のゲート電圧のＶａ２によって駆動されたトランジスタＭ３のドレイン電流Ｉａ２がトランジスタＭ９のドレイン電流Ｉｂ１に代わって電流信号Ｉｄａｔａとして出力されるようになる。映像電流データＩｄａｔａは画像表示部の列長を通過し、各列の多数の画素回路に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ｉｂ１→Ｉａ２に時間を要する。時刻ｔ８になる前に列制御信号Ｐ４はＨレベルになり、トランジスタＭ８はオンとなり、この時点から時刻ｔ８までの短時間において、トランジスタＭ９のゲート端子はトランジスタＭ１１によって充電される。
（時刻ｔ８）
列制御信号Ｐ５はＬレベルとなり、トランジスタＭ１０がオフとなるため、トランジスタＭ９のゲート端子のトランジスタＭ１１による充電動作が停止し、トランジスタＭ９のゲート端子は自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（時刻ｔ９）
サンプリング信号ＳＰｂはＬレベルとなり、トランジスタＭ７がオフとなる。時刻ｔ１０になる前に列制御信号Ｐ４はＬレベルとなり、トランジスタＭ８はオフとなって、この時点でトランジスタＭ９の自己放電動作が終了する。この時点から時刻ｔ１０までの期間、トランジスタＭ８及びトランジスタＭ１０はともにオフとなり、トランジスタＭ９のドレイン電流は急速にＬレベルに変化する。そのため、ドレイン−ゲート容量などによって、トランジスタＭ９のゲート端子は図３に示すように多少電圧降下を生じる。
（時刻ｔ１０）
列制御信号Ｐ５はＨレベルで、トランジスタＭ１０はオンとなるため、再びトランジスタＭ９のドレイン電流は上昇し、トランジスタＭ９のゲート端子は再び上昇してほぼ元の状態（Ｖｒｓｂ）に戻る。この時点でトランジスタＭ９のゲート端子は自身の閾値電圧Ｖｔｈ近傍であるので、トランジスタＭ９のドレイン電流はほとんど０である。
（〜時刻ｔ１３）
時刻ｔ１０〜ｔ１３の期間中、各列に対応するサンプリング信号ＳＰｂが発生する。サンプリング信号ＳＰａは発生しない。時刻ｔ１１〜ｔ１２で、該当する画素列のサンプリング信号が発生して自身の閾値電圧Ｖｔｈ近傍に保持されているトランジスタＭ９のゲート電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ２により遷移電圧ΔＶ２変化させる。ΔＶ２は下式で概略示される。
【００３１】
ΔＶ２＝ｄ２×Ｃ３／（Ｃ３＋Ｃ４＋Ｃ（Ｍ９））
尚、Ｃ（Ｍ９）はトランジスタＭ９のゲート端子の入力容量を示す。
【００３２】
該当するサンプリング信号ＳＰｂがＬに変化すると、トランジスタＭ７はオフとなり、トランジスタＭ７の寄生容量動作によって多少電圧降下したＶｂ２に変化して再びトランジスタＭ９のゲート電圧は保持状態となる。また、時刻ｔ１３直前に、映像信号ＶｉｄｅｏはブランキングレベルＶＢＬに戻る。
【００３３】
以降、時刻ｔ１３が新たな時刻ｔ１として、時刻ｔ１〜ｔ１２の動作を繰り返す。
【００３４】
図２の回路においては、容量Ｃ２及びＣ４は、トランジスタＭ３及びトランジスタＭ９のゲート入力容量（チャネル容量）のみで実現しても良く、この場合、容量Ｃ２及びＣ４は付設しなくても良い。また、図３において、列制御信号Ｐ１及びＰ２の変化タイミングは、時刻ｔ１、ｔ３として、サンプリング信号ＳＰａと等しくしても良い。また、列制御信号Ｐ４及びＰ５の変化タイミングは、時刻ｔ８、ｔ１１としてサンプリング信号ＳＰｂと等しくしても良い。図２において、列制御信号Ｐ２、トランジスタＭ４、トランジスタＭ５及び列制御信号Ｐ５、トランジスタＭ１０、トランジスタＭ１１はバイアス回路及び充電回路を構成する。そして、トランジスタＭ３のドレイン端子及びトランジスタＭ９のドレイン端子のバイアス回路及びトランジスタＭ３のゲート端子及びトランジスタＭ９のゲート端子の充電回路となる。しかし、バイアス回路及び充電回路は無くてもかまわない。
【００３５】
図４に分割した列制御回路の配置方法を示す。図４は図２中のGmaの列制御回路を用いており、トランジスタの番号や容量の番号およびサンプリング信号ＳＰa等の制御信号は図２に対応している。図４に示した回路図は、電圧電流変換回路４１とスイッチ４２で構成される列制御回路Gmaと画素回路とからなる。
【００３６】
図４に示した画素回路について説明する。列制御信号Ｐ２１及びＰ２２が走査信号であり、データ信号として電流データＩｄａｔａが入力される。ＴＦＴ（トランジスタＭ２４）のドレイン端子にＥＬ素子の陽極が接続される。トランジスタＭ２１、トランジスタＭ２２、トランジスタＭ２４がＰ型ＴＦＴであり、トランジスタＭ２３がＮ型ＴＦＴである。
【００３７】
以下に画素回路の動作について説明する。
【００３８】
Ｉｄａｔａが入力される時、走査信号Ｐ２１はＨＩＧＨレベルの信号が、走査信号Ｐ２２にはＬＯＷレベルの信号が入力され、トランジスタＭ２２、Ｍ２３がＯＮ、トランジスタＭ２４はＯＦＦである。このときトランジスタＭ２４は導通状態でないため、ＥＬ素子には電流が流れない。ＩｄａｔａによりトランジスタＭ２１の電流駆動能力に応じた電圧が、トランジスタＭ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ２１に生じる。
【００３９】
ＥＬ素子に電流を供給する時は、走査信号Ｐ２１はＬＯＷレベルの信号、走査信号Ｐ２２はＨＩＧＨレベルの信号を入力する。このときトランジスタＭ２４がＯＮ、トランジスタＭ２２、Ｍ２３がＯＦＦとなる。トランジスタＭ２４が導通状態であるため、Ｃ２１に生じた電圧により、トランジスタＭ２１の電流駆動能力に応じた電流がＥＬ素子に供給され、その供給された電流に応じた輝度でＥＬ素子が発光する。
【００４０】
次に分割した列制御回路の配置方法について説明する。図２および図３を用いて列制御回路の動作を説明したように電圧電流変換回路４１は回路動作の高速性が要求され、一方、スイッチ４２については比較的動作速度の高速性は要求されない。すなわち、水平走査期間（例えばｔ１〜ｔ７又はｔ７〜ｔ１３）において、電圧電流変換回路４１は、水平走査期間よりも小さいパルス幅の信号ＳＰａ、Ｐ１、Ｐ２により制御され高速性が要求される。一方、スイッチ４２は水平走査期間と同じパルス幅の信号Ｐ３により制御され比較的動作速度の高速性は要求されない。
【００４１】
図１および図５において、コンタクトホール２で囲まれた領域は透明電極との間に生じる寄生容量が大きい領域である。そこで高い動作速度が要求される電圧電流変換回路４１を表示領域６に対してコンタクトホール２の外側の領域４４に配置し、高い動作速度は要求されないスイッチ４２をコンタクトホール２と表示領域６の間の領域４５に配置する。
【００４２】
分割した列制御回路を以上のように配置することによって、回路の動作速度を低減させずに回路領域および配線領域を低面積化することが可能となり、表示装置の列制御回路が配置される辺において、狭額縁化が可能となる。
【００４３】
なお、本実施形態の表示装置において図２および図４で示した回路構成を一例として挙げたが、この回路構成に限定されるものではない。
【００４４】
また、上記の説明において、各画素のEL素子の発光設定方式を電流設定方式としたが、それに限定されず、例えば、電圧設定方式でも良い。
また本実施形態において、電流の制御を行う画素回路を構成するトランジスタを介してＥＬ素子に電流を流し、共通電位線を介して電流を流出するものとした。しかし、共通電位線からＥＬ素子に電流を流し、その電流を制御を行う画素回路を構成するトランジスタを介して電流を流してもよい。例えば、図４の画素回路において、トランジスタＭ２１はここではＰＭＯＳトランジスタを用いている。しかし、トランジスタＭ２１としてＮＭＯＳトランジスタを用い、ＥＬ素子の陰極側をトランジスタＭ２４に接続し、陽極側を電位ＶＣＣとされた共通電位線に接続し、トランジスタＭ２１を接地された電力供給線に接続してもよい。
【００４５】
また、上記の各実施形態の表示装置は、トップエミッション型のＥＬ表示装置であるが、画素回路が形成された透明基板側から光を取り出すボトムエミッション型のＥＬ表示装置でも適用可能である。この場合、基板に対して下層の第１電極となる画素電極は透明電極が用いられる。上層の第２電極は透明電極であってもよいが、反射光を用いる場合にはアルミ等の金属の電極が用いられる。
【００４６】
本発明の表示装置ではEL素子を用いた例を挙げたが、これに限るものではなく、本発明が適用できるならば、他の表示装置であってもよい。
【００４７】
（実施形態２）
上述した各実施形態の表示装置は情報表示装置を構成できる。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報表示装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。ＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【００４８】
以下本発明の好適な実施形態として、上述した実施形態１に記載の表示装置を用いたデジタルカメラについて説明する。
【００４９】
図７はデジタルスチルカメラの一例のブロック図である。図中、１２９はシステム全体、１２３は被写体を撮像する撮影部、１２４は映像信号処理回路、１２５は表示パネル、１２６はメモリ、１２７はＣＰＵ、１２８は操作部を示す。撮像部１２３で撮影した映像または、メモリ１２６に記録された映像を、映像信号処理回路１２４で信号処理し、表示パネル１２５で見ることができる。ＣＰＵ１２７では、操作部１２８からの入力によって、撮影部１２３、メモリ１２６、映像信号処理回路１２４などを制御して、状況に適した撮影、記録、再生、表示を行う。
【産業上の利用可能性】
【００５０】
本発明の電流駆動型装置は電流駆動型素子としては例えば有機ＥＬ素子に代表されるＥＬ素子（電流駆動型発光素子となる）を用いることができ、これらを用いて表示装置を構成することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の表示装置を説明する図である。
【図２】列制御回路の回路図例である。
【図３】図２の列制御回路の動作を説明するタイミングチャートである。
【図４】本発明の分割した列制御回路の配置方法を説明する回路図例である。
【図５】従来例の表示装置を説明する図である。
【図６】図１中のＡ−Ａ’線に沿った断面図である。
【図７】デジタルスチルカメラの一例のブロック図である。
【符号の説明】
【００５２】
１ 電力供給線
２ コンタクトホール
３ 走査線駆動回路
４ 接着領域
５ 外部接続端子
６ 表示領域
９ 入力回路
１０ シフトレジスタ
３７、Gma 列制御回路
４１ 電圧電流変換回路
４２ スイッチ
４３ 画素回路
４４ 表示領域に対してコンタクトホールの外側の領域
４５ コンタクトホールと表示領域の間の領域
【特許請求の範囲】
【請求項１】
基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素がマトリクス状に配置された領域と、前記素子制御回路を列ごとに制御する列制御回路と、を備えた電流駆動型装置において、
前記電流駆動型素子は、前記基板に対して下層の第１電極と上層の第２電極との間に設けられ、前記第１電極は前記素子制御回路に電気的に接続され、
前記第２電極はコンタクトホールを介して共通配線に電気的に接続され、
前記コンタクトホールと前記共通配線は前記領域の周囲を囲んで配置され、
前記列制御回路は、前記コンタクトホールと前記領域の間と、前記領域に対して前記コンタクトホールの外側とに分割されて配置されることを特徴とする電流駆動型装置。
【請求項２】
外部と電気接続するための接続端子を有し、該接続端子は少なくとも前記共通配線と接続され、前記列制御回路は、前記領域をはさんで前記接続端子の配置側と反対側の領域に配置されることを特徴とする請求項１に記載の電流駆動型装置。
【請求項３】
前記列制御回路は、電圧電流変換回路を含み、該電圧電流変換回路は前記領域に対して前記コンタクトホールの外側に配置されることを特徴とする請求項１又は請求項２に記載の電流駆動型装置。
【請求項４】
前記列制御回路は、水平走査期間より短い期間のパルスにより制御される回路を前記領域に対して前記コンタクトホールの外側に配置することを特徴とする請求項１又は２に記載の電流駆動型装置。
【請求項５】
請求項１から４のいずれか１項に記載の電流駆動型装置を用いた表示装置であって、前記電流駆動型素子は発光素子であることを特徴とする表示装置。
【請求項６】
前記発光素子は、エレクトロルミネッセンス素子であることを特徴とする請求項５に記載の表示装置。
【請求項７】
請求項５又は６に記載の表示装置と、被写体を撮像する撮像部と、前記撮像部で撮像された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記表示装置で表示してなるカメラ。
【請求項１】
基板上に、電流駆動型素子と前記電流駆動型素子に流す電流を制御する素子制御回路とを備えた構成要素がマトリクス状に配置された領域と、前記素子制御回路を列ごとに制御する列制御回路と、を備えた電流駆動型装置において、
前記電流駆動型素子は、前記基板に対して下層の第１電極と上層の第２電極との間に設けられ、前記第１電極は前記素子制御回路に電気的に接続され、
前記第２電極はコンタクトホールを介して共通配線に電気的に接続され、
前記コンタクトホールと前記共通配線は前記領域の周囲を囲んで配置され、
前記列制御回路は、前記コンタクトホールと前記領域の間と、前記領域に対して前記コンタクトホールの外側とに分割されて配置されることを特徴とする電流駆動型装置。
【請求項２】
外部と電気接続するための接続端子を有し、該接続端子は少なくとも前記共通配線と接続され、前記列制御回路は、前記領域をはさんで前記接続端子の配置側と反対側の領域に配置されることを特徴とする請求項１に記載の電流駆動型装置。
【請求項３】
前記列制御回路は、電圧電流変換回路を含み、該電圧電流変換回路は前記領域に対して前記コンタクトホールの外側に配置されることを特徴とする請求項１又は請求項２に記載の電流駆動型装置。
【請求項４】
前記列制御回路は、水平走査期間より短い期間のパルスにより制御される回路を前記領域に対して前記コンタクトホールの外側に配置することを特徴とする請求項１又は２に記載の電流駆動型装置。
【請求項５】
請求項１から４のいずれか１項に記載の電流駆動型装置を用いた表示装置であって、前記電流駆動型素子は発光素子であることを特徴とする表示装置。
【請求項６】
前記発光素子は、エレクトロルミネッセンス素子であることを特徴とする請求項５に記載の表示装置。
【請求項７】
請求項５又は６に記載の表示装置と、被写体を撮像する撮像部と、前記撮像部で撮像された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記表示装置で表示してなるカメラ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１３９９６６（Ｐ２００７−１３９９６６Ａ）
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願番号】特願２００５−３３１５９９（Ｐ２００５−３３１５９９）
【出願日】平成１７年１１月１６日（２００５．１１．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願日】平成１７年１１月１６日（２００５．１１．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]