2トランス型DCDCコンバータの磁気回路
【課題】小型軽量化及び製造コスト節減を可能とする2トランス型DCDCコンバータを提供すること。
【解決手段】コイルN1、N2、N3が巻装されたトランスT1と、コイルN4、N5、N6が巻装されたトランスT2とを複合化したトランスペアを構成するに際して、トランスT1の磁気回路を構成する第1コア101と、トランスT2の磁気回路を構成する第2コア102とが別々に採用される。一次コイルであるコイルN1、N4を構成する複合コイル111が第1コア101の中央柱部105と第2コア102の中央柱部105とにまとめて巻装される。一次コイルであるコイルN2、N5を構成する複合コイル112が第1コア101の中央柱部105と第2コア102の中央柱部105とにまとめて巻装される。
【解決手段】コイルN1、N2、N3が巻装されたトランスT1と、コイルN4、N5、N6が巻装されたトランスT2とを複合化したトランスペアを構成するに際して、トランスT1の磁気回路を構成する第1コア101と、トランスT2の磁気回路を構成する第2コア102とが別々に採用される。一次コイルであるコイルN1、N4を構成する複合コイル111が第1コア101の中央柱部105と第2コア102の中央柱部105とにまとめて巻装される。一次コイルであるコイルN2、N5を構成する複合コイル112が第1コア101の中央柱部105と第2コア102の中央柱部105とにまとめて巻装される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、2トランス型DCDCコンバータの磁気回路の改良に関する。
【背景技術】
【0002】
リアクトル動作とトランス動作とを2個のトランスにより交互に行う2トランス型DCDCコンバータが公知となっている。本出願人の出願になる下記の特許文献1、2は、この種の2トランス型DCDCコンバータの一例を提案している。この2トランス型DCDCコンバータは、入力直流電源と2つのトランスであるトランスT1、T2との間にインバータをなす第1交直変換回路を、トランスT1、T2と負荷との間に同期整流回路をなす第2交直変換回路をもつ。トランスT1は、2つの一次コイルN1、N2と一つの二次コイルN3をもち、トランスT2は、二つの一次コイルN4、N5と一つの二次コイルN6をもつ。第1交直変換回路は、主スイッチQ1と副スイッチQ2とをもち、これら主スイッチQ1と副スイッチQ2とは相補的に断続される。第2交直変換回路は、同期整流用のスイッチング素子Q3、Q4をもち、これらスイッチング素子Q3、Q4も相補的に断続される。この2トランス型DCDCコンバータは、2つのトランスT1、T2を必要とするため体格、重量が増大する懸念がある。特許文献2は、トランスT1、T2の磁路の一部を共通化して共通磁路とすることによりトランスT1、T2を一体に形成して、その体格縮小を図ることを記載している。以下、この構造を共通磁路型トランス構造と称する。なお、これらのトランスT1、T2には、高周波スイッチング電流を扱うことから、フェライト粉末コアなどが採用される。
【特許文献1】特開2005−51994号公報
【特許文献2】特開2005−51995号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
確かに、上記した共通磁路型トランス構造の共通磁路部分の断面積は、トランスT1の磁束φ1とトランスT2の磁束φ2の和(総磁束と称する)に対応する磁路断面積をもてばよいため、部品点数を減らせるとともに総磁束の最大値が小さくなるように磁束φ1、φ2の方向を定めることにより、トランスT1、T2を別々に作製するのに比較して共通磁路部分を小型軽量化できる利点をもつ。
【0004】
しかしながら、2つのトランスが構造的に一体化された共通磁路型トランス構造は、トランスT1、T2を別々に作製するのに比較してコアの体格が大きくなるため歩留まりが悪化するとす問題点があった。
【0005】
本発明は上記課題に鑑みなされたものであり、リアクトル動作とトランス動作とを2個のトランスにより交互に行う2トランス型DCDCコンバータのトランスコアの小型軽量化と製造費用低減とを両立させることをその解決すべき課題としている。
【課題を解決するための手段】
【0006】
請求項及びこの発明の開示の記載において、発明の各構成要素に付した符号は理解を容易化するためになされたものに過ぎず、対応する符号をもつ実施例の構成要素に限定されない。
【0007】
各発明は、トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルが直列接続されている2トランス型DCDCコンバータに適用される。この種の2トランス型DCDCコンバータは、たとえば上記特許文献1、2に開示されている。
【0008】
上記課題を解決する第1発明の2トランス型DC−DCコンバータは特に、前記トランスペアが、前記トランスT1のコアとして閉磁路を構成する第1コアと、前記トランスT2のコアとして第1コアに対して実質的に独立の閉磁路を構成する第2コアとを有し、前記トランスT1、T2の前記一次コイルが、1ターンごとに交互に前記第1コア及び第2コアに主として巻装されていることを特徴としている。
【0009】
言い換えると、トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、前記底板部から前記天板部に立設されて前記底板部と前記天板部とを磁気的に連結する中央柱部及び側柱部とをそれぞれ有する第1コア及び第2コアと、前記一対の中央柱部にまとめて巻回されることにより電磁的に各中央柱部に1ターンごとに交互に巻回されるコイル部分をもつ一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部は、所定ギャップを隔てて対面することを特徴としている。
【0010】
すなわち、本発明は、トランスT1のコアである第1コアと、トランスT2のコアである第2コアとの順次鎖交するようにトランスT1、T2の一次コイルを巻装する。このようにすれば、トランスT1、T2を特殊形状の専用コアとする必要がないためコア構造の簡素化と汎用品の流用とが可能となり、コストダウンを図ることができる。そのうえ、一次コイルがトランスT1、T2に磁気的に1ターンごとに交互に巻かれるため、一次コイルの小型軽量化と、そのコイル総長短縮とを実現し、コイル損失の低減も実現することができる。
【0011】
更に、トランスT1、T2の一次コイルや二次コイルの取り出しは、トランスT1、T2の間のギャップから行う他、トランスT1の柱部の間やトランスT2の柱部の間からも取り出せるため、コイル引き出し線の引き出し自由度が大幅に増大することができる。
【0012】
好適な態様において、前記トランスT1、T2の前記一次コイルのすべては、前記第1コア及び第2コアに1ターンごとに交互に巻装されている。これにより、本発明の効果を最大限に活用することができる。
【0013】
好適な態様において、前記トランスT1、T2の前記一次コイルの一部は、前記第1コア及び第2コアの少なくとも一方に2ターン以上交互に巻装されている。このようにすれば、トランスT1の一次コイルのターン数と、トランスT2の一次コイルのターン数とが異なっていても上記本発明の効果を実現することができる。
【0014】
好適な態様において、前記トランスT1は、前記一次コイルとしてコイルN1、N2を有し、前記トランスT2は、前記一次コイルとしてコイルN4、N5を有し、コイルN1、N4は、互いに直列接続されて第1コイルペアをなし、コイルN2、N5は、互いに直列接続されて第2コイルペアをなし、コイルN4の1端とコイルN5の1端とは、互いに接続されて共通端子Tecをなし、コイルN1の独立端は、第1コイルペアの独立端子Te2として入力直流電源の高電位端に接続され、コイルN2の独立端は、第2コイルペアの独立端子Te1をなし、前記インバータ回路は、前記共通端子Tecと前記入力直流電源の低電位端とを接続する主スイッチQ1と、副スイッチQ2とコンデンサC2とを直列接続して構成されて前記独立端子Te1と前記共通端子Tecとを接続して前記主スイッチQ1のオフ時に前記主スイッチQ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、前記独立端子Te1と前記入力直流電源の低電位端とを接続するコンデンサC1とを有する。
【0015】
すなわち、この発明は、既述した特許文献1、2記載の回路形式をもつ2トランス型DCDCコンバータに適用される。このようにすれば、特許文献1、2記載の回路形式をもつ2トランス型DCDCコンバータのトランスT1、T2を小型軽量化するとともに製造コストを低減することができる。
【0016】
なお、アクティブクランプ回路としては、主スイッチQ1オフ時のサージ電圧を吸収する各種公知のものを採用することができる。主スイッチQ1としては双方向通電可能なMOSトランジスタが好適である。インバータ回路の出力電流は直流電流成分を含んでいてもよく、含んでいなくてもよい。整流回路としては、同期整流回路やダイオード整流回路を用いることができ、同期整流回路をインバータ動作させて逆方向へ送電することもできる。
【0017】
好適な態様において、前記トランスT1は、前記二次コイルとしてコイルN3を有し、前記トランスT2は、前記二次コイルとしてコイルN6を有し、前記コイルN3、N6は、1ターンごとに交互に前記第1コア及び第2コアに巻装されている。このようにすれば、二次コイルも小型軽量化することができる。なお、二次コイルは磁気的に1ターン(空間的には半ターンに見える)だけを有していても良い。
【0018】
好適な態様において、前記第1コア及び第2コアは、中央柱部と、前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に1ターンごとに巻装すればよく、コイル巻装が容易となる。
【0019】
好適な態様において、前記第1コア及び第2コアは、中央柱部と、前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に1ターンごとに巻装すればよく、コイル巻装が容易となる。更に磁束漏洩を低減することができる。
【0020】
好適な態様において、前記第1コア及び第2コアは両方とも、半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている。このようにすれば、予め成形した一次コイル及び二次コイルを中央柱部にはめ込むことが出来るため、組み付けが容易となる。
【0021】
上記課題を解決する第2発明の2トランス型DCDCコンバータは特に、前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、前記一対の中央柱部にまとめて巻回された一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴としている。このようにすれば、コイルの長さを短縮できるとともにコアを小型化できるため、小型軽量化と配線損失の低減とが可能となる。
【0022】
(その他の態様)
第1コイルペア及び第2コイルペアの共通端子Tec、独立端子Te1、独立端子Te2と、コイルN3、N6の引き出し線とは、トランスT1、T2間のギャップから互いに反対向きに引き出されるのが好適である。このようにすれば、インバータ回路の部品と整流回路の部品との干渉を抑止できるとともに、コイル引き出し作業も容易となる。
【0023】
コアの磁気飽和防止のためにトランスT1、T2の閉磁路構造を磁気ギャップ付きコアにより構成することは好適である。この磁気ギャップは、好適には、2つのE形コアの互いに対向する中央柱部間や、側柱部間に形成されることが好適である。もちろん、トランスT1の磁気ギャップ長と、トランスT2の磁気ギャップ長は等しくてもよく、異なっていても良い。同じく、トランスT1のコアである第1コアの磁路断面積と、トランスT2の磁路断面積とは等しくてもよく、異なっていてもよい。
【発明を実施するための最良の形態】
【0024】
本発明の2トランス型DC−DCコンバータの好適実施形態を図面を参照して説明する。ただし、トランス動作とリアクトル動作を交互に行い、二つのトランスの一次コイルが直列接続されている2トランス型DCDCコンバータであれば、本質的に本発明は問題なく適用することができる。
【0025】
(2トランス型DCDCコンバータの動作原理)
本発明が適用される2トランス型DCDCコンバータの原理を図1に示すブロック回路図を参照して簡単に説明する。
【0026】
この2トランス型DCDCコンバータは、トランスT1、T2からなるトランスペアと、トランスペアと入力直流電源2との間に配置されるインバータ回路1と、トランスペアと負荷3との間に配置される整流回路5とからなる。インバータ回路1は入力直流電源2から直流電力を給電されて交流電流を形成する。なお、インバータ回路1は交流電力成分が重畳した直流電力を入力直流電源2から受電することもできる。トランスT1の一次コイルは、トランスT2の一次コイルと直列接続されてインバータ回路1から少なくとも交流電流成分を供給される。なお、インバータ回路1はトランスペアに交流電流成分が重畳した直流電流を供給してもよい。インバータ回路1は、ある期間(モードA期間とも言う)にトランスT1の一次電流を増大させ、トランスT2の一次電流を減少させる。また、インバータ回路1は、次の期間(モードB期間とも言う)にトランスT1の一次電流を減少させ、トランスT2の一次電流を増大させる。なお、上記増大は逆方向電流の減少と同義であり、上記減少は逆方向電流の増大と同義である。これにより、トランスT1の磁束はモードA期間に増加し、モードB期間に減少する。トランスT2の磁束はモードA期間に減少し、モードB期間に増大する。その結果、上記磁束変化に応じた二次電圧が、トランスT1、T2の二次コイルに誘起する。
【0027】
整流回路5は、トランスT2の二次電力をモードA期間に負荷3に送電し、トランスT1の二次電力をモードB期間に負荷3に送電する。したがって、トランスT1はインバータ回路1からみてモードA期間に単なるチョークコイル(リアクトル)として作動し、トランスT2はインバータ回路1からみてモードB期間に単なるチョークコイル(リアクトル)として作動する。トランスT1のリアクトル動作は、モードA期間におけるトランス動作による磁束変化を元の状態(モードA期間の最初)に復帰させる機能ももつ。トランスT2のリアクトル動作は、モードB期間におけるトランス動作による磁束変化を元の状態(モードB期間の最初)に復帰させる機能ももつ。上記動作により、トランスT1、T2は交互に直流電力を整流回路5を通じて負荷3に出力する。この種の2トランス型DCDCコンバータの回路構成と動作とは、上記特許文献などにおいて既に公知事項となっている。
【0028】
(回路例1)
上記2トランス型DC−DCコンバータの具体的な一つの回路例を図2に示す。この2トランス型DCDCコンバータは、本出願人の出願になる上記特許文献に記載されているものであり、詳細についてはこれらの特許文献を参照されたい。
【0029】
図2において、2トランス型DCDCコンバータは単方向降圧コンバータであって、高電圧の入力直流電源(高圧バッテリ)2と低電圧用の負荷3との間に配置されている。なお、DC−DCコンバータは単方向昇圧コンバータであってもよく、負荷3は直流電源であってもよい。DC−DCコンバータは、トランスT1、T2、スイッチング素子Q1、Q2、Q3、Q4、コンデンサC1、C2、C3、及び、図示しないコントローラからなる。このコントローラは、スイッチング素子Q1〜Q4をオンオフ制御するものであって、この実施例では、DC−DCコンバータの出力電圧を目標とする設定値にフィードバック制御するべくDC−DCコンバータの出力電圧を読み込み、この出力電圧と設定値との偏差に基づいてスイッチング素子Q1のオンデューティ比をPWM制御している。なお、PWM制御におけるキャリヤ周波数は通常の場合と同じく数十〜数百kHzとされるが、それによる損失増大や電磁波ノイズの問題が許す限りできるだけ高く設定されることが好ましい。スイッチング素子Q1〜Q4は、図1に示すようにMOSトランジスタとされているが、接合ダイオードとたとえばIGBTなどの他のトランジスタとを並列接続する周知の構成に置換してもよい。
【0030】
トランスT1は、一次コイル(単にコイルともいう)N1、N2と二次コイル(単にコイルともいう)N3を有する。トランスT2は、一次コイル(単にコイルともいう)N4、N5と二次コイル(単にコイルともいう)N6とを有する。入力直流電源2とトランスT1、T2との間にはインバータ回路1が、トランスT1、T2と負荷3との間には周知の同期整流回路5が配置されている。コイルN1、N4は電気的に互いに直列接続されて第1コイルペアをなし、コイルN2、N5は電気的に互いに直列接続されて第2コイルペアをなす。
【0031】
コイルN4の一端とコイルN5の一端とは互いに接続されて共通端子Tecをなす。ただし、コイルN1、N4がターンごとに交互に直列接続される場合、コイルN1の一端とコイルN5の一端とを接続して共通端子Tecを構成してもよい。コイルN1の他端をなす引き出し線A1は第1コイルペアの独立端子Te2として入力直流電源の高電位端(プラス端)に接続される。コイルN2の他端をなす引き出し線B1は第2コイルペアの独立端子Te1をなす。
【0032】
インバータ回路1は、主スイッチQ1、副スイッチQ2、コンデンサC1、C2からなる。主スイッチQ1は、独立端子Te1と入力直流電源2の低電位端(マイナス端)とを接続する。副スイッチQ2とコンデンサC2とは直列接続されて独立端子Te2と共通端子Tecとを接続するアクティブクランプ回路をなす。このアクティブクランプ回路は、主スイッチQ1のオフ時に主スイッチQ1にいままで流れていた電流をバイパスさせる回路機能をもつ。コンデンサC1は、独立端子Te2と入力直流電源2の低電位端(マイナス端)とを接続する。Dは、MOSトランジスタである主スイッチQ1、副スイッチQ2の寄生ダイオードであるが独立のダイオードを採用してもよい。上記説明したインバータ回路1は、上記特許文献1の回路構成と同じであり、これ以上の説明を省略する。
【0033】
この2トランス型DCDCコンバータの動作を説明する。図3はスイッチング素子Q1〜Q4の動作を示すタイミングチャートである。ただし、理解を簡単化するために下記の説明では、主スイッチQ1と副スイッチQ2との間のデッドタイムは無視する。スイッチQ1、Q3は同期してオンし、スイッチQ2、Q4は同期オンし、スイッチQ1、Q3とスイッチQ2、Q4とは相補動作(逆の動作)を行う。
【0034】
主スイッチQ1がオンされ、副スイッチQ2がオフされる期間であるモードA期間の動作を以下に説明する。図4はモードA期間における電流の流れを示す回路図である。
【0035】
主スイッチQ1のオン並びに副スイッチQ2のオフにより、入力直流電源2から一次コイルN1、N4を経てきた電流i1は、先行する後述のモードBにて一次コイルN5、N2を経てコンデンサC1に向かう流れから転流して、主スイッチQ1を通じて入力直流電源2の低電位端に向かう。これにより、入力電流i1は時間的に増加する。また、後述するモードBにて蓄電されて平均電圧よりも高電圧となっているコンデンサC1は、一次コイルN2、N5、主スイッチQ1を通じて入力直流電源2に電流i2を放電する。その結果、これら電流により、トランスT1、T2のコイルN1、N4、N2、N5はトランスT1、T2のコアに磁束を形成し、トランスT2のコアには直線的に増加する磁束変化が生じ、コイルN6には直流状の二次電圧が形成される。スイッチング素子(スイッチとも略称する)Q3はオンしているため、コイルN6は負荷3に電流を出力する。結局、主スイッチQ1がオンしている期間には、トランスT2において、一次コイルN4の電流増大による第一の向きへの起磁力(アンペアターン)の増加と、一次コイルN5の放電方向への電流の増加による起磁力(アンペアターン)の増加との合計である合成起磁力(アンペアターン)により、二次コイルN6に直流的な二次電圧が形成され、直流的な電流i3が出力される。これに対して、スイッチング素子Q4がオフしているため、トランスT1はチョークコイル(リアクトル)として作動するため、前回のトランス動作で変化したトランスT1の磁束量はトランス動作の初期状態まで復帰する。
【0036】
次に、主スイッチQ1がオフされ、副スイッチQ2がオンされる期間であるモードB期間の動作を以下に説明する。図5はモードB期間における電流の流れを示す回路図である。
【0037】
入力直流電源2から一次コイルN1、N4に流れる電流i1は、主スイッチQ1のオフにより減少傾向となる。一次コイルN5、N2を流れる電流i2はコンデンサC1を充電する。入力直流電源2から一次コイルN1、N4を通じてコンデンサC2に流れ込む電流もコンデンサC1を充電する。
【0038】
これにより、二次コイルN3には、一次コイルN1における電流i1の変化と、一次コイルN2における電流変化とにより、スイッチング素子Q4がオンしているため負荷3に直流的な電流を出力する。
【0039】
この時、トランスT2はチョークコイル(リアクトル)として作動するため、前回のトランス動作で変化したトランスT2の磁束量はトランス動作の初期状態まで復帰する。コンデンサC2と副スイッチQ2とは、本質的にクランプ回路として、主スイッチQ1のオフ時のサージ電圧発生を防止する。
【0040】
上記したモードA期間及びモードB期間における模式的な各部電圧波形を図6に示し、各部電流実測波形を図7〜図9に示す。
【0041】
(回路例2)
上記2トランス型DC−DCコンバータの具体的な他の一つの回路例を図10に示す。このDC−DCコンバータは、上記回路例1において、インバータ回路1の回路構成を変更したものである。なお、図10に示すトランスT1、T2のコイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、図2に示すそれと異なっているように図示されているが、図10は、図2に示すこれら直列接続形式を簡素化して記載しただけであり、この回路例2におけるコイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、図2に示す回路例1におけるそれらと同じである。なお、コイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、この実施例の特徴をなすため、後で詳細に説明する。
【0042】
図10に示すインバータ回路1は、図2に示すインバータ回路1において、副スイッチQ2とコンデンサC2との接続位置を変更した点にその特徴がある。すなわち、図10では、主スイッチQ1は、低電位側の端子である直流端子Tedc1と共通端子Tecとを接続して所定周期で断続される。副スイッチQ2は、高電位側の端子である直流端子Tedc2と共通端子Tecとを接続してスイッチQ1に対して逆タイミング(相補的に)で断続される。コンデンサC1は、直流端子Tedc1と独立端子Te1とを接続する。コンデンサC2は、直流端子Tedc2と独立端子Te2とを接続する。スイッチQ3、Q4は、同期整流回路であって、コイルN3、N6と第2側の直流端子Tedc3、Tedc4との間に設置されて交直電力変換を行う。高電圧側平滑コンデンサC3は、入力直流電源2の電流や電圧のリップルを低減する平滑コンデンサ、低電圧側平滑コンデンサC4は、低電圧電源5の電流や電圧のリップルを低減する平滑コンデンサである。スイッチQ1〜Q4の断続タイミングは図3に示される。ただし、図3ではデッドタイムの図示は省略している。
【0043】
このDC−DCコンバータの動作を以下に説明する。
【0044】
図11はスイッチQ1〜Q4の実際の断続動作を示すタイミングチャート、図12はモード1における電流の流れを示す回路図、図13はモード2における電流の流れを示す回路図、図14はモード3の電流の流れを示す回路図、図15はモード4における電流の流れを示す回路図、図16はモード5における電流の流れを示す回路図、図17はモード6の電流の流れを示す回路図である。スイッチQ1と同期してスイッチQ3がオンし、スイッチQ2と同期してスイッチQ4がオンする回路は通常の同期整流回路に過ぎないため、説明を省略する。平滑コンデンサC3、平滑コンデンサC4の機能についても周知であるため、説明を省略する。
【0045】
同期整流回路のスイッチQ3、Q4が逆の動作(相補動作とも言う)するため、トランスT1、T2は、トランス動作とチョークコイル(リアクトル)動作とを交互に行う。すなわち、スイッチQ1がオンする期間にトランスT1はインダクタンス素子として機能し、トランスT2はトランスとして機能する。ただし、更に細かく言うと、スイッチQ1がオンする期間にトランスT1のコイルN1、N2間においてトランス作用は存在する。また、スイッチQ2がオンする期間にトランスT2はインダクタンス素子として機能し、トランスT1はトランスとして機能する。ただし、更に細かく言うと、スイッチQ2がオンする期間にトランスT2のコイルN4、N5間においてトランス作用は存在する。
【0046】
上記チョークコイル動作は、その直前に行われたトランス動作時にトランスのコア内に生じた磁束状態を元の状態まで復帰させる動作である。このトランス磁束状態の復帰時に、トランス(正確にはその一次コイル)のインダクタンス成分に蓄積された磁気エネルギーは、トランス動作しているもう一方のトランスを通じて二次側に送出される他、インバータ回路1のコンデンサC1、コンデンサC2の充放電に用いられたり、入力直流電源2に回生されたりする。
【0047】
インバータ回路1の電流として、トランスペアTPの一次側の独立端子Te1からトランスペアTPへ流れ込む電流i1、独立端子Te2からトランスペアTP内に流れ込む電流i2、共通端子Tecから流れ出す電流iaを考えると都合がよい。もちろん、これらの電流は逆方向にも流れる。これらの端子間に流れる電流は、インダクタンス電流成分と電磁誘導により二次側に伝送される電流成分(トランス電流成分とも言う)との和となり、これらの端子間の電圧は、理想的にはこれらの端子間のインダクタンスの電圧降下とみなすことができる。
【0048】
電流i1がコンデンサC2を通じて供給され、電流i2がコンデンサC1を通じて供給されるため、これら電流の積分値に比例してコンデンサC1、コンデンサC2に現れる電圧降下が、これら電流i1、i2の減少乃至停止と、それによる電流ia(=電流i1+電流i2)の減少乃至停止を発生させる。電流iaはスイッチQ1又はスイッチQ2を通じて流れるため、このタイミングにてスイッチQ1又はQ2のオフを行えば、いわゆるソフトスイッチングを行うことができ、そのスイッチング損失(遷移損失)を大幅に低減することができる。
【0049】
以下、スイッチQ1、Q2の動作状態により規定される各期間(モードとも言う)の動作を順番に説明する。
【0050】
(モード1)
スイッチQ2、Q4がオフしている状態にてスイッチQ1、Q3がオンしているモード1の電流の流れを図12に示す。スイッチQ2がオフしている状態にて、t=t0にてスイッチQ1をオンさせると、トランスペアTPの共通端子Tecから流れ出す電流iaが直線的に増加していく。電流iaは、入力直流電源2からコイルN1、N4、スイッチQ1を通じて流れて入力直流電源2に還ってコンデンサC2を充電する電流i1と、コンデンサC1から出てコイルN2、N5、スイッチQ1を通じてコンデンサC1に還って、コンデンサC1を放電する電流i2との和である。スイッチQ4がオフしているため、トランスT1のコイルN1、N2はインダクタンス素子(チョークコイル)として機能し、磁気エネルギーを蓄積する。スイッチQ3がオンしているため、トランスT2はトランスとして機能し、一次コイルN4、N5に流れる電流i1、i2に比例する二次電流i4がコイルN6から出力される。電流i1はコンデンサC2を充電し、電流i2はコンデンサC1を放電する。
【0051】
(モード2)
スイッチQ2、Q4がオフしている状態にてスイッチQ1、Q3をオフした場合のモード2の電流の流れを図13に示す。t=t1にてスイッチQ1をオフさせると、トランスT1、T2のコイルに蓄積された磁気エネルギーにより生じた起電力が、スイッチQ1の接合容量Csを充電しながら電流ia(=i1+i2)を流す。これにより、スイッチQ1の端子電圧Vcが増大してゆく。
【0052】
(モード3)
次のモード3におけるスイッチQ2をオンするまでの電流の流れを図14を参照して説明する。スイッチQ1の接合容量Csや寄生容量の充電に伴って、t=t2にて共通端子Tecの電圧Vcが入力電圧Vinを超えると、スイッチQ2の寄生ダイオードD2がオンし、電流iaは共通端子Tecから入力直流電源2側に流れ、磁気エネルギーが回生され、VcはVinにクランプされる。その後、磁気エネルギーの衰退とともに、電流iaが減少していく。なお、電圧VcはスイッチQ1に印加される電圧でもある。したがって、スイッチQ2に印加される電圧Vc'はVinーVcとなる。正確には、VcがVinにダイオードの順方向電圧降下分ΔVを加えた値を超えた時点にて寄生ダイオードD2がオンする。寄生ダイオードD2の代わりに独立のダイオードを用いてもよいことはもちろんである。その後、トランスT1に蓄積された磁気エネルギーの消耗とコンデンサC2の充電とコンデンサC1の放電とが持続され、電流iaは直線的に減少する。電流iaの直線的な減少により、図11に示すように時点t3にて電流iaはほぼ0となる。
【0053】
(モード4)
この実施例ではt=t3にてスイッチQ2をオンする。もちろん、スイッチQ2のオンタイミングは、回路の時定数により規定される時点t3の近傍に設定すればよい。すなわち、この実施形態では電流iaが0となる時点t3にてスイッチQ2をオンしたが、それよりも早期のモード3の期間中にスイッチQ2をオンしてもよく、あるいはモード3が時点t3にて終了した段階でスイッチQ2をオンしてもよい。前者の場合には、なるべく時点t3近傍がスイッチング損失低減のため好適である。後者の場合では、時点t3にて電流iaはほぼ0となった後でのスイッチQ2のオンとなるため、そのスイッチング損失を0とすることができる。このモード4におけるスイッチQ1、Q3がオフしている状態にてスイッチQ2、Q4をオンした場合の電流の流れを図15を参照して説明する。スイッチQ2がオフしている状態にてt=t3にてスイッチQ2をオンさせると、トランスペアTPの共通端子Tecに流入する電流iaがいままでと逆方向に直線的に増加していく。この電流iaは、入力直流電源2からスイッチQ2、コイルN5、N2、コンデンサC1を通じて流れて、入力直流電源2に還るコンデンサC1を充電する電流i2と、コンデンサC2から出てスイッチQ2、コイルN4、N1を通じてコンデンサC2に還ることによりコンデンサC2を放電する電流i1との和である。スイッチQ3のオフによりトランスT2のコイルN4、N5はインダクタンス素子(チョークコイル)として機能する。スイッチQ4のオンにより、トランスT1は通常のトランスとして機能し、一次コイルN1、N2に流れる電流i1、i2に対応する二次電流i3がコイルN3から出力される。電流i1はコンデンサC2を放電し、電流i2はコンデンサC1を充電する。これにより、チョークコイルであるトランスT2には磁気エネルギーが蓄積される。
【0054】
(モード5)
モード5におけるスイッチQ1、Q3がオフしている状態にてスイッチQ2、Q4をオフした場合の電流の流れを図16を参照して説明する。t=t4にてスイッチQ2をオフさせると、トランスT1、T2の一次コイルに蓄積されていた磁気エネルギーにより生じた起電力が、スイッチQ2の接合容量Csを充電しながら電流ia(=i1+i2)を流す。これにより、スイッチQ1の端子電圧Vcが減少し、スイッチQ2の端子電圧Vc'が増大していく。
【0055】
(モード6)
次のモード6におけるスイッチQ1をオンするまでの電流の流れを図17を参照して説明する。t=t5にてVcが更に低下すると、スイッチQ1の寄生ダイオードD1がオンし、電流iaは入力直流電源2の負極側から共通端子Tecに流れ込む。この時、スイッチQ1の印加電圧Vcはほぼ0Vにクランプされる。なお、正確にはVcが0Vからダイオードの順方向電圧降下分ΔVを差し引いた値を下回る場合に寄生ダイオードD1がオンすること、寄生ダイオードD1の代わりに(あるいはそれに加えて)独立のダイオードを用いてもよいことはもちろんである。その後、t6=t0に達するまでこの動作が行われ、時点t6(=t0)にて次のサイクルが再度実施される。
【0056】
(各部の電圧、電流の波形)
試験により求めたDC−DCコンバータの各部電圧波形及び電流波形を図18〜図26に示す。横軸は時間軸であり、縦軸は各波形ごとにレンジが異なっている。入力電圧Vinは約70V、出力電流は5Aとした。図18〜図20はスイッチQ1のデューティ比Dが50%の時の各部波形を示し、図21〜図23はスイッチQ1のデューティ比Dが40%の時の各部波形を示し、図24〜図26はスイッチQ1のデューティ比Dが30%の時の各部波形を示す。
【0057】
図18、図21、図24において、Vq2gはスイッチQ2のゲート電圧、Vq1gはスイッチQ1のゲート電圧である。Vq2はスイッチQ2の端子電圧(主電極間電圧)であり電圧Vcに等しい。Vq1はスイッチQ1の端子電圧(主電極間電圧)であり電圧Vc'(=1−Vc)に等しい。Vq4はスイッチQ4の端子電圧、Vq3はスイッチQ3の端子電圧、Vc2はコンデンサC2の電圧、Vc1はコンデンサC1の電圧である。図19、図22、図15において、iq2はスイッチQ2の電流、iq1はスイッチQ1の電流である。図20、図23、図26において、V5は直列接続されたコイルN1、N4の端子電圧、V6は直列接続されたコイルN2、N5の端子電圧、i1はコンデンサC2の電流、i2はコンデンサC1の電流、Vn3はコイルN3の電圧、Vn6はコイルN6の電圧、i3はスイッチQ4及びコイルN3の電流、i4はスイッチQ3及びコイルN6の電流である。
【0058】
これらのタイミングチャートから、各デューティ比におけるDC−DCコンバータの入力電圧Vin、出力電圧Vout、入力電流iin、出力電流ioutの関係を抜粋して図27に示す。図27からデューティ比Dが50%から低下すると、出力電圧Voutのリップルが増大し、それにより出力電流ioutのリップルが増大することがわかる。また、図27では不明確であるが、デューティ比Dが50%から低下すると出力電圧Voutが低下した。
【0059】
(トランスペアの好適な構成)
次にこの実施形態における特徴をなすトランスT1、T2の好適な構成を図28〜図30を参照して具体的に説明する。図28はトランスペアの分解斜視図、図29はその等価回路図、図30は第1コア101の正面図を示す。
【0060】
トランスT1はコイルN1、N2、N3が巻装された第1コア101と、コイルN4、N5、N6が巻装された第2コア102とを有している。第1コア101は、同形である2つのE形コア103、104を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。第2コア102も、同形である2つのE形コア103、104を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。
【0061】
この実施形態では、第1コア101と第2コア102とは同形とされているため、第1コア101だけを図30を参照して説明する。E形コア103、104は、中央柱部105と、その両側の側柱部106、107と、横板部(本発明で言う天板部又は底板部)108とからなり、E形に形成されている。一対の中央柱部105同士をギャップgを確保しつつ対面させ、一対の側柱部106同士をギャップgを確保しつつ対面させ、一対の側柱部107同士をギャップgを確保しつつ対面させることにより、一対のE形コア103、104により第1コア101が構成される。第2コア102も同様であるため、説明を省略する。E形コア103、104は磁粉成形コアからなる。
【0062】
第1コア101の中央柱部105と第2コアの中央柱部105とには、コイルN1、N4を構成する複合コイル111がまとめて巻装されている。すなわち、複合コイル111は、電磁的に第1コア101の中央柱部105と第2コアの中央柱部105とに1ターンごとに交互に巻装されている。複合コイル111のうち第1コア101の中央柱部105に巻装された部分はコイルN1を構成し、複合コイル111のうち第2コア102の中央柱部105に巻装された部分はコイルN4を構成している。同じく、第1コア101の中央柱部105と第2コアの中央柱部105とには、コイルN2、N5を構成する複合コイル112がまとめて巻装されている。すなわち、複合コイル112は、電磁的に第1コア101の中央柱部105と第2コアの中央柱部105とに1ターンごとに交互に巻装されている。複合コイル112のうち第1コア101の中央柱部105に巻装された部分はコイルN2を構成し、複合コイル112のうち第2コア102の中央柱部105に巻装された部分はコイルN5を構成している。113は、成形銅板からなるコイルN3、N6を構成する複合コイルである。複合コイル113は、第1コア101の中央柱部105に巻装された部分からなる1ターンのコイルN3と、第2コア102の中央柱部105に巻装された部分からなる1ターンのコイルN6とからなる。コイルN1〜N6の等価回路図を図29に示す。
【0063】
このトランスペアは、汎用性が高いE形コアを用いて構成できるため製造コストを低減できるとともに、一次コイルであるコイルN1、N2、N4、N5の配線長さを短縮できる。また、引き出し線X1、X2、X3、A1、A2、B1、B2を高さ方向と直角な面内において、4方向に取り出せるため引き出し線配置自由度が高い。
【0064】
(変形態様1)
変形態様を図31に示す。図31は、第1コア101と第2コア102とを中央柱部105の磁路直角方向に切断した断面を示す。この変形態様では、図28に示すE形コア103、104の中央柱部105をそれぞれ略半円形状に形成し、一対の中央柱部105をギャップGを隔てて対面させるとこにより、一位の中央柱部105の断面が全体として略円形となるようにしたものである。ただし、図31では、中央柱部105の円筒側面と平坦な側面との間の境界線領域が面取りされている。また、側柱部106、107は、第1コア101と第2コア102は、中央柱部105の磁路直角断面における合計断面形状が略正方形となるように、その4隅に配置されている。この形状によれば、一次コイルであるコイルN1、N2、N4、N5は略円形となり、二次コイルであるコイルN3、N6はそれぞれ略半円形となるため、それらの配線長さをへらしつつ中央柱部105の必要磁路断面積を確保することができ、トランスペアを小型軽量とし、コイル損失を低減することができる。
【0065】
(変形態様2)
変形態様を図32に示す。図32は、複合コイル111のうち第1コア101の中央柱部105に巻装する部分の一部をこの第1コア101の中央柱部105に連続して複数ターン巻回した部分を設けたものである。このようにすれば、コイルN1、N4が異なるターン数である場合でもターン数差を吸収することができる。
【0066】
(変形態様3)
変形態様を図33に示す。図33は、第1コア101と第2コア102とを中央柱部105の磁路直角方向に切断した断面を示す。105は第1コア101の砲弾形の中央柱部、105’は第2コア102の砲弾形の中央柱部、109は第1コア101のC形の側柱部、109は第1コア101のC形の側柱部である。中央柱部105と中央柱部105’との長さが異なっているため、全体形状を角形ブロック状に維持しつつ、第1コア101と第2コア102との磁束量を変更することができる。
【0067】
(変形態様4)
第1コア101、第2コア102の形状は、上記に限定される必要はなく、一本の中央柱部とそれと平行な一本の側柱部とをもつC形コアを上記E形コアの代わりに用いても良い。
【0068】
(実施例効果)
上記説明したように、この実施形態では、コイルN1、N4を1ターンごとに交互に接続し、コイルN2、N5も1ターンごとに交互に接続して、トランスペアの一次コイルを構成しているため、コンパクトなトランスペアを実現することができる。ただし、コイルN1、N4のターン数が等しい、等しくないに関わらず、コイルN1が連続して巻回される複数のターンを具備したり、コイルN4が連続して巻回される複数のターンを具備してもよい。このことは、第1コイルペアの両端のターンがコイルN1のターンにより構成されてもよく、第1コイルペアの両端のターンがコイルN4のターンにより構成されてもよくことを意味する。同様に、第2コイルペアの両端のターンがコイルN2のターンにより構成されてもよく、第2コイルペアの両端のターンがコイルN5のターンにより構成されてもよいことを意味する。
【図面の簡単な説明】
【0069】
【図1】実施形態の2トランス型DCDCコンバータを示すブロック回路図である。
【図2】図1の回路例1を示す回路図である。
【図3】図1の動作を示すタイミングチャートである。
【図4】図1の回路のモードAの電流状態を示す回路図である。
【図5】図1の回路のモードBの電流状態を示す回路図である。
【図6】モードA期間及びモードB期間における模式的な各部電圧波形を示す波形図である。
【図7】各部電流実測波形を示す波形図である。
【図8】各部電流実測波形を示す波形図である。
【図9】各部電流実測波形を示す波形図である。
【図10】図1の回路例2を示す回路図である。
【図11】図10の回路動作を示すタイミングチャートである。
【図12】モード1における電流の流れを示す回路図である。
【図13】モード2における電流の流れを示す回路図である。
【図14】モード3の電流の流れを示す回路図である。
【図15】モード4における電流の流れを示す回路図である。
【図16】モード5における電流の流れを示す回路図である。
【図17】モード6の電流の流れを示す回路図である。
【図18】試験により求めたDC−DCコンバータの各部波形図である。
【図19】試験により求めたDC−DCコンバータの各部波形図である。
【図20】試験により求めたDC−DCコンバータの各部波形図である。
【図21】試験により求めたDC−DCコンバータの各部波形図である。
【図22】試験により求めたDC−DCコンバータの各部波形図である。
【図23】試験により求めたDC−DCコンバータの各部波形図である。
【図24】試験により求めたDC−DCコンバータの各部波形図である。
【図25】試験により求めたDC−DCコンバータの各部波形図である。
【図26】試験により求めたDC−DCコンバータの各部波形図である。
【図27】実測した各部波形図である。
【図28】トランスペアの分解斜視図である。
【図29】図28に示すトランスペアの等価回路図である。
【図30】第1コアの正面図である。
【図31】変形態様1を示すコア断面図である。
【図32】変形態様2を示す等価回路図である。
【図33】変形態様3を示すコア断面図である。
【符号の説明】
【0070】
C1〜C4 コンデンサ
N1〜N6 コイル
Q1〜Q4 スイッチ(スイッチング素子)
T1、T2 トランス
1 インバータ回路
2 入力直流電源
3 負荷
5 整流回路
101 第1コア
102 第2コア
103 E形コア
104 E形コア
105 中央柱部
106 側柱部
107 側柱部
111 複合コイル
112 複合コイル
113 複合コイル
【技術分野】
【0001】
本発明は、2トランス型DCDCコンバータの磁気回路の改良に関する。
【背景技術】
【0002】
リアクトル動作とトランス動作とを2個のトランスにより交互に行う2トランス型DCDCコンバータが公知となっている。本出願人の出願になる下記の特許文献1、2は、この種の2トランス型DCDCコンバータの一例を提案している。この2トランス型DCDCコンバータは、入力直流電源と2つのトランスであるトランスT1、T2との間にインバータをなす第1交直変換回路を、トランスT1、T2と負荷との間に同期整流回路をなす第2交直変換回路をもつ。トランスT1は、2つの一次コイルN1、N2と一つの二次コイルN3をもち、トランスT2は、二つの一次コイルN4、N5と一つの二次コイルN6をもつ。第1交直変換回路は、主スイッチQ1と副スイッチQ2とをもち、これら主スイッチQ1と副スイッチQ2とは相補的に断続される。第2交直変換回路は、同期整流用のスイッチング素子Q3、Q4をもち、これらスイッチング素子Q3、Q4も相補的に断続される。この2トランス型DCDCコンバータは、2つのトランスT1、T2を必要とするため体格、重量が増大する懸念がある。特許文献2は、トランスT1、T2の磁路の一部を共通化して共通磁路とすることによりトランスT1、T2を一体に形成して、その体格縮小を図ることを記載している。以下、この構造を共通磁路型トランス構造と称する。なお、これらのトランスT1、T2には、高周波スイッチング電流を扱うことから、フェライト粉末コアなどが採用される。
【特許文献1】特開2005−51994号公報
【特許文献2】特開2005−51995号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
確かに、上記した共通磁路型トランス構造の共通磁路部分の断面積は、トランスT1の磁束φ1とトランスT2の磁束φ2の和(総磁束と称する)に対応する磁路断面積をもてばよいため、部品点数を減らせるとともに総磁束の最大値が小さくなるように磁束φ1、φ2の方向を定めることにより、トランスT1、T2を別々に作製するのに比較して共通磁路部分を小型軽量化できる利点をもつ。
【0004】
しかしながら、2つのトランスが構造的に一体化された共通磁路型トランス構造は、トランスT1、T2を別々に作製するのに比較してコアの体格が大きくなるため歩留まりが悪化するとす問題点があった。
【0005】
本発明は上記課題に鑑みなされたものであり、リアクトル動作とトランス動作とを2個のトランスにより交互に行う2トランス型DCDCコンバータのトランスコアの小型軽量化と製造費用低減とを両立させることをその解決すべき課題としている。
【課題を解決するための手段】
【0006】
請求項及びこの発明の開示の記載において、発明の各構成要素に付した符号は理解を容易化するためになされたものに過ぎず、対応する符号をもつ実施例の構成要素に限定されない。
【0007】
各発明は、トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルが直列接続されている2トランス型DCDCコンバータに適用される。この種の2トランス型DCDCコンバータは、たとえば上記特許文献1、2に開示されている。
【0008】
上記課題を解決する第1発明の2トランス型DC−DCコンバータは特に、前記トランスペアが、前記トランスT1のコアとして閉磁路を構成する第1コアと、前記トランスT2のコアとして第1コアに対して実質的に独立の閉磁路を構成する第2コアとを有し、前記トランスT1、T2の前記一次コイルが、1ターンごとに交互に前記第1コア及び第2コアに主として巻装されていることを特徴としている。
【0009】
言い換えると、トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、前記底板部から前記天板部に立設されて前記底板部と前記天板部とを磁気的に連結する中央柱部及び側柱部とをそれぞれ有する第1コア及び第2コアと、前記一対の中央柱部にまとめて巻回されることにより電磁的に各中央柱部に1ターンごとに交互に巻回されるコイル部分をもつ一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部は、所定ギャップを隔てて対面することを特徴としている。
【0010】
すなわち、本発明は、トランスT1のコアである第1コアと、トランスT2のコアである第2コアとの順次鎖交するようにトランスT1、T2の一次コイルを巻装する。このようにすれば、トランスT1、T2を特殊形状の専用コアとする必要がないためコア構造の簡素化と汎用品の流用とが可能となり、コストダウンを図ることができる。そのうえ、一次コイルがトランスT1、T2に磁気的に1ターンごとに交互に巻かれるため、一次コイルの小型軽量化と、そのコイル総長短縮とを実現し、コイル損失の低減も実現することができる。
【0011】
更に、トランスT1、T2の一次コイルや二次コイルの取り出しは、トランスT1、T2の間のギャップから行う他、トランスT1の柱部の間やトランスT2の柱部の間からも取り出せるため、コイル引き出し線の引き出し自由度が大幅に増大することができる。
【0012】
好適な態様において、前記トランスT1、T2の前記一次コイルのすべては、前記第1コア及び第2コアに1ターンごとに交互に巻装されている。これにより、本発明の効果を最大限に活用することができる。
【0013】
好適な態様において、前記トランスT1、T2の前記一次コイルの一部は、前記第1コア及び第2コアの少なくとも一方に2ターン以上交互に巻装されている。このようにすれば、トランスT1の一次コイルのターン数と、トランスT2の一次コイルのターン数とが異なっていても上記本発明の効果を実現することができる。
【0014】
好適な態様において、前記トランスT1は、前記一次コイルとしてコイルN1、N2を有し、前記トランスT2は、前記一次コイルとしてコイルN4、N5を有し、コイルN1、N4は、互いに直列接続されて第1コイルペアをなし、コイルN2、N5は、互いに直列接続されて第2コイルペアをなし、コイルN4の1端とコイルN5の1端とは、互いに接続されて共通端子Tecをなし、コイルN1の独立端は、第1コイルペアの独立端子Te2として入力直流電源の高電位端に接続され、コイルN2の独立端は、第2コイルペアの独立端子Te1をなし、前記インバータ回路は、前記共通端子Tecと前記入力直流電源の低電位端とを接続する主スイッチQ1と、副スイッチQ2とコンデンサC2とを直列接続して構成されて前記独立端子Te1と前記共通端子Tecとを接続して前記主スイッチQ1のオフ時に前記主スイッチQ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、前記独立端子Te1と前記入力直流電源の低電位端とを接続するコンデンサC1とを有する。
【0015】
すなわち、この発明は、既述した特許文献1、2記載の回路形式をもつ2トランス型DCDCコンバータに適用される。このようにすれば、特許文献1、2記載の回路形式をもつ2トランス型DCDCコンバータのトランスT1、T2を小型軽量化するとともに製造コストを低減することができる。
【0016】
なお、アクティブクランプ回路としては、主スイッチQ1オフ時のサージ電圧を吸収する各種公知のものを採用することができる。主スイッチQ1としては双方向通電可能なMOSトランジスタが好適である。インバータ回路の出力電流は直流電流成分を含んでいてもよく、含んでいなくてもよい。整流回路としては、同期整流回路やダイオード整流回路を用いることができ、同期整流回路をインバータ動作させて逆方向へ送電することもできる。
【0017】
好適な態様において、前記トランスT1は、前記二次コイルとしてコイルN3を有し、前記トランスT2は、前記二次コイルとしてコイルN6を有し、前記コイルN3、N6は、1ターンごとに交互に前記第1コア及び第2コアに巻装されている。このようにすれば、二次コイルも小型軽量化することができる。なお、二次コイルは磁気的に1ターン(空間的には半ターンに見える)だけを有していても良い。
【0018】
好適な態様において、前記第1コア及び第2コアは、中央柱部と、前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に1ターンごとに巻装すればよく、コイル巻装が容易となる。
【0019】
好適な態様において、前記第1コア及び第2コアは、中央柱部と、前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に1ターンごとに巻装すればよく、コイル巻装が容易となる。更に磁束漏洩を低減することができる。
【0020】
好適な態様において、前記第1コア及び第2コアは両方とも、半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている。このようにすれば、予め成形した一次コイル及び二次コイルを中央柱部にはめ込むことが出来るため、組み付けが容易となる。
【0021】
上記課題を解決する第2発明の2トランス型DCDCコンバータは特に、前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、前記一対の中央柱部にまとめて巻回された一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴としている。このようにすれば、コイルの長さを短縮できるとともにコアを小型化できるため、小型軽量化と配線損失の低減とが可能となる。
【0022】
(その他の態様)
第1コイルペア及び第2コイルペアの共通端子Tec、独立端子Te1、独立端子Te2と、コイルN3、N6の引き出し線とは、トランスT1、T2間のギャップから互いに反対向きに引き出されるのが好適である。このようにすれば、インバータ回路の部品と整流回路の部品との干渉を抑止できるとともに、コイル引き出し作業も容易となる。
【0023】
コアの磁気飽和防止のためにトランスT1、T2の閉磁路構造を磁気ギャップ付きコアにより構成することは好適である。この磁気ギャップは、好適には、2つのE形コアの互いに対向する中央柱部間や、側柱部間に形成されることが好適である。もちろん、トランスT1の磁気ギャップ長と、トランスT2の磁気ギャップ長は等しくてもよく、異なっていても良い。同じく、トランスT1のコアである第1コアの磁路断面積と、トランスT2の磁路断面積とは等しくてもよく、異なっていてもよい。
【発明を実施するための最良の形態】
【0024】
本発明の2トランス型DC−DCコンバータの好適実施形態を図面を参照して説明する。ただし、トランス動作とリアクトル動作を交互に行い、二つのトランスの一次コイルが直列接続されている2トランス型DCDCコンバータであれば、本質的に本発明は問題なく適用することができる。
【0025】
(2トランス型DCDCコンバータの動作原理)
本発明が適用される2トランス型DCDCコンバータの原理を図1に示すブロック回路図を参照して簡単に説明する。
【0026】
この2トランス型DCDCコンバータは、トランスT1、T2からなるトランスペアと、トランスペアと入力直流電源2との間に配置されるインバータ回路1と、トランスペアと負荷3との間に配置される整流回路5とからなる。インバータ回路1は入力直流電源2から直流電力を給電されて交流電流を形成する。なお、インバータ回路1は交流電力成分が重畳した直流電力を入力直流電源2から受電することもできる。トランスT1の一次コイルは、トランスT2の一次コイルと直列接続されてインバータ回路1から少なくとも交流電流成分を供給される。なお、インバータ回路1はトランスペアに交流電流成分が重畳した直流電流を供給してもよい。インバータ回路1は、ある期間(モードA期間とも言う)にトランスT1の一次電流を増大させ、トランスT2の一次電流を減少させる。また、インバータ回路1は、次の期間(モードB期間とも言う)にトランスT1の一次電流を減少させ、トランスT2の一次電流を増大させる。なお、上記増大は逆方向電流の減少と同義であり、上記減少は逆方向電流の増大と同義である。これにより、トランスT1の磁束はモードA期間に増加し、モードB期間に減少する。トランスT2の磁束はモードA期間に減少し、モードB期間に増大する。その結果、上記磁束変化に応じた二次電圧が、トランスT1、T2の二次コイルに誘起する。
【0027】
整流回路5は、トランスT2の二次電力をモードA期間に負荷3に送電し、トランスT1の二次電力をモードB期間に負荷3に送電する。したがって、トランスT1はインバータ回路1からみてモードA期間に単なるチョークコイル(リアクトル)として作動し、トランスT2はインバータ回路1からみてモードB期間に単なるチョークコイル(リアクトル)として作動する。トランスT1のリアクトル動作は、モードA期間におけるトランス動作による磁束変化を元の状態(モードA期間の最初)に復帰させる機能ももつ。トランスT2のリアクトル動作は、モードB期間におけるトランス動作による磁束変化を元の状態(モードB期間の最初)に復帰させる機能ももつ。上記動作により、トランスT1、T2は交互に直流電力を整流回路5を通じて負荷3に出力する。この種の2トランス型DCDCコンバータの回路構成と動作とは、上記特許文献などにおいて既に公知事項となっている。
【0028】
(回路例1)
上記2トランス型DC−DCコンバータの具体的な一つの回路例を図2に示す。この2トランス型DCDCコンバータは、本出願人の出願になる上記特許文献に記載されているものであり、詳細についてはこれらの特許文献を参照されたい。
【0029】
図2において、2トランス型DCDCコンバータは単方向降圧コンバータであって、高電圧の入力直流電源(高圧バッテリ)2と低電圧用の負荷3との間に配置されている。なお、DC−DCコンバータは単方向昇圧コンバータであってもよく、負荷3は直流電源であってもよい。DC−DCコンバータは、トランスT1、T2、スイッチング素子Q1、Q2、Q3、Q4、コンデンサC1、C2、C3、及び、図示しないコントローラからなる。このコントローラは、スイッチング素子Q1〜Q4をオンオフ制御するものであって、この実施例では、DC−DCコンバータの出力電圧を目標とする設定値にフィードバック制御するべくDC−DCコンバータの出力電圧を読み込み、この出力電圧と設定値との偏差に基づいてスイッチング素子Q1のオンデューティ比をPWM制御している。なお、PWM制御におけるキャリヤ周波数は通常の場合と同じく数十〜数百kHzとされるが、それによる損失増大や電磁波ノイズの問題が許す限りできるだけ高く設定されることが好ましい。スイッチング素子Q1〜Q4は、図1に示すようにMOSトランジスタとされているが、接合ダイオードとたとえばIGBTなどの他のトランジスタとを並列接続する周知の構成に置換してもよい。
【0030】
トランスT1は、一次コイル(単にコイルともいう)N1、N2と二次コイル(単にコイルともいう)N3を有する。トランスT2は、一次コイル(単にコイルともいう)N4、N5と二次コイル(単にコイルともいう)N6とを有する。入力直流電源2とトランスT1、T2との間にはインバータ回路1が、トランスT1、T2と負荷3との間には周知の同期整流回路5が配置されている。コイルN1、N4は電気的に互いに直列接続されて第1コイルペアをなし、コイルN2、N5は電気的に互いに直列接続されて第2コイルペアをなす。
【0031】
コイルN4の一端とコイルN5の一端とは互いに接続されて共通端子Tecをなす。ただし、コイルN1、N4がターンごとに交互に直列接続される場合、コイルN1の一端とコイルN5の一端とを接続して共通端子Tecを構成してもよい。コイルN1の他端をなす引き出し線A1は第1コイルペアの独立端子Te2として入力直流電源の高電位端(プラス端)に接続される。コイルN2の他端をなす引き出し線B1は第2コイルペアの独立端子Te1をなす。
【0032】
インバータ回路1は、主スイッチQ1、副スイッチQ2、コンデンサC1、C2からなる。主スイッチQ1は、独立端子Te1と入力直流電源2の低電位端(マイナス端)とを接続する。副スイッチQ2とコンデンサC2とは直列接続されて独立端子Te2と共通端子Tecとを接続するアクティブクランプ回路をなす。このアクティブクランプ回路は、主スイッチQ1のオフ時に主スイッチQ1にいままで流れていた電流をバイパスさせる回路機能をもつ。コンデンサC1は、独立端子Te2と入力直流電源2の低電位端(マイナス端)とを接続する。Dは、MOSトランジスタである主スイッチQ1、副スイッチQ2の寄生ダイオードであるが独立のダイオードを採用してもよい。上記説明したインバータ回路1は、上記特許文献1の回路構成と同じであり、これ以上の説明を省略する。
【0033】
この2トランス型DCDCコンバータの動作を説明する。図3はスイッチング素子Q1〜Q4の動作を示すタイミングチャートである。ただし、理解を簡単化するために下記の説明では、主スイッチQ1と副スイッチQ2との間のデッドタイムは無視する。スイッチQ1、Q3は同期してオンし、スイッチQ2、Q4は同期オンし、スイッチQ1、Q3とスイッチQ2、Q4とは相補動作(逆の動作)を行う。
【0034】
主スイッチQ1がオンされ、副スイッチQ2がオフされる期間であるモードA期間の動作を以下に説明する。図4はモードA期間における電流の流れを示す回路図である。
【0035】
主スイッチQ1のオン並びに副スイッチQ2のオフにより、入力直流電源2から一次コイルN1、N4を経てきた電流i1は、先行する後述のモードBにて一次コイルN5、N2を経てコンデンサC1に向かう流れから転流して、主スイッチQ1を通じて入力直流電源2の低電位端に向かう。これにより、入力電流i1は時間的に増加する。また、後述するモードBにて蓄電されて平均電圧よりも高電圧となっているコンデンサC1は、一次コイルN2、N5、主スイッチQ1を通じて入力直流電源2に電流i2を放電する。その結果、これら電流により、トランスT1、T2のコイルN1、N4、N2、N5はトランスT1、T2のコアに磁束を形成し、トランスT2のコアには直線的に増加する磁束変化が生じ、コイルN6には直流状の二次電圧が形成される。スイッチング素子(スイッチとも略称する)Q3はオンしているため、コイルN6は負荷3に電流を出力する。結局、主スイッチQ1がオンしている期間には、トランスT2において、一次コイルN4の電流増大による第一の向きへの起磁力(アンペアターン)の増加と、一次コイルN5の放電方向への電流の増加による起磁力(アンペアターン)の増加との合計である合成起磁力(アンペアターン)により、二次コイルN6に直流的な二次電圧が形成され、直流的な電流i3が出力される。これに対して、スイッチング素子Q4がオフしているため、トランスT1はチョークコイル(リアクトル)として作動するため、前回のトランス動作で変化したトランスT1の磁束量はトランス動作の初期状態まで復帰する。
【0036】
次に、主スイッチQ1がオフされ、副スイッチQ2がオンされる期間であるモードB期間の動作を以下に説明する。図5はモードB期間における電流の流れを示す回路図である。
【0037】
入力直流電源2から一次コイルN1、N4に流れる電流i1は、主スイッチQ1のオフにより減少傾向となる。一次コイルN5、N2を流れる電流i2はコンデンサC1を充電する。入力直流電源2から一次コイルN1、N4を通じてコンデンサC2に流れ込む電流もコンデンサC1を充電する。
【0038】
これにより、二次コイルN3には、一次コイルN1における電流i1の変化と、一次コイルN2における電流変化とにより、スイッチング素子Q4がオンしているため負荷3に直流的な電流を出力する。
【0039】
この時、トランスT2はチョークコイル(リアクトル)として作動するため、前回のトランス動作で変化したトランスT2の磁束量はトランス動作の初期状態まで復帰する。コンデンサC2と副スイッチQ2とは、本質的にクランプ回路として、主スイッチQ1のオフ時のサージ電圧発生を防止する。
【0040】
上記したモードA期間及びモードB期間における模式的な各部電圧波形を図6に示し、各部電流実測波形を図7〜図9に示す。
【0041】
(回路例2)
上記2トランス型DC−DCコンバータの具体的な他の一つの回路例を図10に示す。このDC−DCコンバータは、上記回路例1において、インバータ回路1の回路構成を変更したものである。なお、図10に示すトランスT1、T2のコイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、図2に示すそれと異なっているように図示されているが、図10は、図2に示すこれら直列接続形式を簡素化して記載しただけであり、この回路例2におけるコイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、図2に示す回路例1におけるそれらと同じである。なお、コイルN1、N4の直列接続形式、並びに、コイルN2、N5の直列接続形式は、この実施例の特徴をなすため、後で詳細に説明する。
【0042】
図10に示すインバータ回路1は、図2に示すインバータ回路1において、副スイッチQ2とコンデンサC2との接続位置を変更した点にその特徴がある。すなわち、図10では、主スイッチQ1は、低電位側の端子である直流端子Tedc1と共通端子Tecとを接続して所定周期で断続される。副スイッチQ2は、高電位側の端子である直流端子Tedc2と共通端子Tecとを接続してスイッチQ1に対して逆タイミング(相補的に)で断続される。コンデンサC1は、直流端子Tedc1と独立端子Te1とを接続する。コンデンサC2は、直流端子Tedc2と独立端子Te2とを接続する。スイッチQ3、Q4は、同期整流回路であって、コイルN3、N6と第2側の直流端子Tedc3、Tedc4との間に設置されて交直電力変換を行う。高電圧側平滑コンデンサC3は、入力直流電源2の電流や電圧のリップルを低減する平滑コンデンサ、低電圧側平滑コンデンサC4は、低電圧電源5の電流や電圧のリップルを低減する平滑コンデンサである。スイッチQ1〜Q4の断続タイミングは図3に示される。ただし、図3ではデッドタイムの図示は省略している。
【0043】
このDC−DCコンバータの動作を以下に説明する。
【0044】
図11はスイッチQ1〜Q4の実際の断続動作を示すタイミングチャート、図12はモード1における電流の流れを示す回路図、図13はモード2における電流の流れを示す回路図、図14はモード3の電流の流れを示す回路図、図15はモード4における電流の流れを示す回路図、図16はモード5における電流の流れを示す回路図、図17はモード6の電流の流れを示す回路図である。スイッチQ1と同期してスイッチQ3がオンし、スイッチQ2と同期してスイッチQ4がオンする回路は通常の同期整流回路に過ぎないため、説明を省略する。平滑コンデンサC3、平滑コンデンサC4の機能についても周知であるため、説明を省略する。
【0045】
同期整流回路のスイッチQ3、Q4が逆の動作(相補動作とも言う)するため、トランスT1、T2は、トランス動作とチョークコイル(リアクトル)動作とを交互に行う。すなわち、スイッチQ1がオンする期間にトランスT1はインダクタンス素子として機能し、トランスT2はトランスとして機能する。ただし、更に細かく言うと、スイッチQ1がオンする期間にトランスT1のコイルN1、N2間においてトランス作用は存在する。また、スイッチQ2がオンする期間にトランスT2はインダクタンス素子として機能し、トランスT1はトランスとして機能する。ただし、更に細かく言うと、スイッチQ2がオンする期間にトランスT2のコイルN4、N5間においてトランス作用は存在する。
【0046】
上記チョークコイル動作は、その直前に行われたトランス動作時にトランスのコア内に生じた磁束状態を元の状態まで復帰させる動作である。このトランス磁束状態の復帰時に、トランス(正確にはその一次コイル)のインダクタンス成分に蓄積された磁気エネルギーは、トランス動作しているもう一方のトランスを通じて二次側に送出される他、インバータ回路1のコンデンサC1、コンデンサC2の充放電に用いられたり、入力直流電源2に回生されたりする。
【0047】
インバータ回路1の電流として、トランスペアTPの一次側の独立端子Te1からトランスペアTPへ流れ込む電流i1、独立端子Te2からトランスペアTP内に流れ込む電流i2、共通端子Tecから流れ出す電流iaを考えると都合がよい。もちろん、これらの電流は逆方向にも流れる。これらの端子間に流れる電流は、インダクタンス電流成分と電磁誘導により二次側に伝送される電流成分(トランス電流成分とも言う)との和となり、これらの端子間の電圧は、理想的にはこれらの端子間のインダクタンスの電圧降下とみなすことができる。
【0048】
電流i1がコンデンサC2を通じて供給され、電流i2がコンデンサC1を通じて供給されるため、これら電流の積分値に比例してコンデンサC1、コンデンサC2に現れる電圧降下が、これら電流i1、i2の減少乃至停止と、それによる電流ia(=電流i1+電流i2)の減少乃至停止を発生させる。電流iaはスイッチQ1又はスイッチQ2を通じて流れるため、このタイミングにてスイッチQ1又はQ2のオフを行えば、いわゆるソフトスイッチングを行うことができ、そのスイッチング損失(遷移損失)を大幅に低減することができる。
【0049】
以下、スイッチQ1、Q2の動作状態により規定される各期間(モードとも言う)の動作を順番に説明する。
【0050】
(モード1)
スイッチQ2、Q4がオフしている状態にてスイッチQ1、Q3がオンしているモード1の電流の流れを図12に示す。スイッチQ2がオフしている状態にて、t=t0にてスイッチQ1をオンさせると、トランスペアTPの共通端子Tecから流れ出す電流iaが直線的に増加していく。電流iaは、入力直流電源2からコイルN1、N4、スイッチQ1を通じて流れて入力直流電源2に還ってコンデンサC2を充電する電流i1と、コンデンサC1から出てコイルN2、N5、スイッチQ1を通じてコンデンサC1に還って、コンデンサC1を放電する電流i2との和である。スイッチQ4がオフしているため、トランスT1のコイルN1、N2はインダクタンス素子(チョークコイル)として機能し、磁気エネルギーを蓄積する。スイッチQ3がオンしているため、トランスT2はトランスとして機能し、一次コイルN4、N5に流れる電流i1、i2に比例する二次電流i4がコイルN6から出力される。電流i1はコンデンサC2を充電し、電流i2はコンデンサC1を放電する。
【0051】
(モード2)
スイッチQ2、Q4がオフしている状態にてスイッチQ1、Q3をオフした場合のモード2の電流の流れを図13に示す。t=t1にてスイッチQ1をオフさせると、トランスT1、T2のコイルに蓄積された磁気エネルギーにより生じた起電力が、スイッチQ1の接合容量Csを充電しながら電流ia(=i1+i2)を流す。これにより、スイッチQ1の端子電圧Vcが増大してゆく。
【0052】
(モード3)
次のモード3におけるスイッチQ2をオンするまでの電流の流れを図14を参照して説明する。スイッチQ1の接合容量Csや寄生容量の充電に伴って、t=t2にて共通端子Tecの電圧Vcが入力電圧Vinを超えると、スイッチQ2の寄生ダイオードD2がオンし、電流iaは共通端子Tecから入力直流電源2側に流れ、磁気エネルギーが回生され、VcはVinにクランプされる。その後、磁気エネルギーの衰退とともに、電流iaが減少していく。なお、電圧VcはスイッチQ1に印加される電圧でもある。したがって、スイッチQ2に印加される電圧Vc'はVinーVcとなる。正確には、VcがVinにダイオードの順方向電圧降下分ΔVを加えた値を超えた時点にて寄生ダイオードD2がオンする。寄生ダイオードD2の代わりに独立のダイオードを用いてもよいことはもちろんである。その後、トランスT1に蓄積された磁気エネルギーの消耗とコンデンサC2の充電とコンデンサC1の放電とが持続され、電流iaは直線的に減少する。電流iaの直線的な減少により、図11に示すように時点t3にて電流iaはほぼ0となる。
【0053】
(モード4)
この実施例ではt=t3にてスイッチQ2をオンする。もちろん、スイッチQ2のオンタイミングは、回路の時定数により規定される時点t3の近傍に設定すればよい。すなわち、この実施形態では電流iaが0となる時点t3にてスイッチQ2をオンしたが、それよりも早期のモード3の期間中にスイッチQ2をオンしてもよく、あるいはモード3が時点t3にて終了した段階でスイッチQ2をオンしてもよい。前者の場合には、なるべく時点t3近傍がスイッチング損失低減のため好適である。後者の場合では、時点t3にて電流iaはほぼ0となった後でのスイッチQ2のオンとなるため、そのスイッチング損失を0とすることができる。このモード4におけるスイッチQ1、Q3がオフしている状態にてスイッチQ2、Q4をオンした場合の電流の流れを図15を参照して説明する。スイッチQ2がオフしている状態にてt=t3にてスイッチQ2をオンさせると、トランスペアTPの共通端子Tecに流入する電流iaがいままでと逆方向に直線的に増加していく。この電流iaは、入力直流電源2からスイッチQ2、コイルN5、N2、コンデンサC1を通じて流れて、入力直流電源2に還るコンデンサC1を充電する電流i2と、コンデンサC2から出てスイッチQ2、コイルN4、N1を通じてコンデンサC2に還ることによりコンデンサC2を放電する電流i1との和である。スイッチQ3のオフによりトランスT2のコイルN4、N5はインダクタンス素子(チョークコイル)として機能する。スイッチQ4のオンにより、トランスT1は通常のトランスとして機能し、一次コイルN1、N2に流れる電流i1、i2に対応する二次電流i3がコイルN3から出力される。電流i1はコンデンサC2を放電し、電流i2はコンデンサC1を充電する。これにより、チョークコイルであるトランスT2には磁気エネルギーが蓄積される。
【0054】
(モード5)
モード5におけるスイッチQ1、Q3がオフしている状態にてスイッチQ2、Q4をオフした場合の電流の流れを図16を参照して説明する。t=t4にてスイッチQ2をオフさせると、トランスT1、T2の一次コイルに蓄積されていた磁気エネルギーにより生じた起電力が、スイッチQ2の接合容量Csを充電しながら電流ia(=i1+i2)を流す。これにより、スイッチQ1の端子電圧Vcが減少し、スイッチQ2の端子電圧Vc'が増大していく。
【0055】
(モード6)
次のモード6におけるスイッチQ1をオンするまでの電流の流れを図17を参照して説明する。t=t5にてVcが更に低下すると、スイッチQ1の寄生ダイオードD1がオンし、電流iaは入力直流電源2の負極側から共通端子Tecに流れ込む。この時、スイッチQ1の印加電圧Vcはほぼ0Vにクランプされる。なお、正確にはVcが0Vからダイオードの順方向電圧降下分ΔVを差し引いた値を下回る場合に寄生ダイオードD1がオンすること、寄生ダイオードD1の代わりに(あるいはそれに加えて)独立のダイオードを用いてもよいことはもちろんである。その後、t6=t0に達するまでこの動作が行われ、時点t6(=t0)にて次のサイクルが再度実施される。
【0056】
(各部の電圧、電流の波形)
試験により求めたDC−DCコンバータの各部電圧波形及び電流波形を図18〜図26に示す。横軸は時間軸であり、縦軸は各波形ごとにレンジが異なっている。入力電圧Vinは約70V、出力電流は5Aとした。図18〜図20はスイッチQ1のデューティ比Dが50%の時の各部波形を示し、図21〜図23はスイッチQ1のデューティ比Dが40%の時の各部波形を示し、図24〜図26はスイッチQ1のデューティ比Dが30%の時の各部波形を示す。
【0057】
図18、図21、図24において、Vq2gはスイッチQ2のゲート電圧、Vq1gはスイッチQ1のゲート電圧である。Vq2はスイッチQ2の端子電圧(主電極間電圧)であり電圧Vcに等しい。Vq1はスイッチQ1の端子電圧(主電極間電圧)であり電圧Vc'(=1−Vc)に等しい。Vq4はスイッチQ4の端子電圧、Vq3はスイッチQ3の端子電圧、Vc2はコンデンサC2の電圧、Vc1はコンデンサC1の電圧である。図19、図22、図15において、iq2はスイッチQ2の電流、iq1はスイッチQ1の電流である。図20、図23、図26において、V5は直列接続されたコイルN1、N4の端子電圧、V6は直列接続されたコイルN2、N5の端子電圧、i1はコンデンサC2の電流、i2はコンデンサC1の電流、Vn3はコイルN3の電圧、Vn6はコイルN6の電圧、i3はスイッチQ4及びコイルN3の電流、i4はスイッチQ3及びコイルN6の電流である。
【0058】
これらのタイミングチャートから、各デューティ比におけるDC−DCコンバータの入力電圧Vin、出力電圧Vout、入力電流iin、出力電流ioutの関係を抜粋して図27に示す。図27からデューティ比Dが50%から低下すると、出力電圧Voutのリップルが増大し、それにより出力電流ioutのリップルが増大することがわかる。また、図27では不明確であるが、デューティ比Dが50%から低下すると出力電圧Voutが低下した。
【0059】
(トランスペアの好適な構成)
次にこの実施形態における特徴をなすトランスT1、T2の好適な構成を図28〜図30を参照して具体的に説明する。図28はトランスペアの分解斜視図、図29はその等価回路図、図30は第1コア101の正面図を示す。
【0060】
トランスT1はコイルN1、N2、N3が巻装された第1コア101と、コイルN4、N5、N6が巻装された第2コア102とを有している。第1コア101は、同形である2つのE形コア103、104を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。第2コア102も、同形である2つのE形コア103、104を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。
【0061】
この実施形態では、第1コア101と第2コア102とは同形とされているため、第1コア101だけを図30を参照して説明する。E形コア103、104は、中央柱部105と、その両側の側柱部106、107と、横板部(本発明で言う天板部又は底板部)108とからなり、E形に形成されている。一対の中央柱部105同士をギャップgを確保しつつ対面させ、一対の側柱部106同士をギャップgを確保しつつ対面させ、一対の側柱部107同士をギャップgを確保しつつ対面させることにより、一対のE形コア103、104により第1コア101が構成される。第2コア102も同様であるため、説明を省略する。E形コア103、104は磁粉成形コアからなる。
【0062】
第1コア101の中央柱部105と第2コアの中央柱部105とには、コイルN1、N4を構成する複合コイル111がまとめて巻装されている。すなわち、複合コイル111は、電磁的に第1コア101の中央柱部105と第2コアの中央柱部105とに1ターンごとに交互に巻装されている。複合コイル111のうち第1コア101の中央柱部105に巻装された部分はコイルN1を構成し、複合コイル111のうち第2コア102の中央柱部105に巻装された部分はコイルN4を構成している。同じく、第1コア101の中央柱部105と第2コアの中央柱部105とには、コイルN2、N5を構成する複合コイル112がまとめて巻装されている。すなわち、複合コイル112は、電磁的に第1コア101の中央柱部105と第2コアの中央柱部105とに1ターンごとに交互に巻装されている。複合コイル112のうち第1コア101の中央柱部105に巻装された部分はコイルN2を構成し、複合コイル112のうち第2コア102の中央柱部105に巻装された部分はコイルN5を構成している。113は、成形銅板からなるコイルN3、N6を構成する複合コイルである。複合コイル113は、第1コア101の中央柱部105に巻装された部分からなる1ターンのコイルN3と、第2コア102の中央柱部105に巻装された部分からなる1ターンのコイルN6とからなる。コイルN1〜N6の等価回路図を図29に示す。
【0063】
このトランスペアは、汎用性が高いE形コアを用いて構成できるため製造コストを低減できるとともに、一次コイルであるコイルN1、N2、N4、N5の配線長さを短縮できる。また、引き出し線X1、X2、X3、A1、A2、B1、B2を高さ方向と直角な面内において、4方向に取り出せるため引き出し線配置自由度が高い。
【0064】
(変形態様1)
変形態様を図31に示す。図31は、第1コア101と第2コア102とを中央柱部105の磁路直角方向に切断した断面を示す。この変形態様では、図28に示すE形コア103、104の中央柱部105をそれぞれ略半円形状に形成し、一対の中央柱部105をギャップGを隔てて対面させるとこにより、一位の中央柱部105の断面が全体として略円形となるようにしたものである。ただし、図31では、中央柱部105の円筒側面と平坦な側面との間の境界線領域が面取りされている。また、側柱部106、107は、第1コア101と第2コア102は、中央柱部105の磁路直角断面における合計断面形状が略正方形となるように、その4隅に配置されている。この形状によれば、一次コイルであるコイルN1、N2、N4、N5は略円形となり、二次コイルであるコイルN3、N6はそれぞれ略半円形となるため、それらの配線長さをへらしつつ中央柱部105の必要磁路断面積を確保することができ、トランスペアを小型軽量とし、コイル損失を低減することができる。
【0065】
(変形態様2)
変形態様を図32に示す。図32は、複合コイル111のうち第1コア101の中央柱部105に巻装する部分の一部をこの第1コア101の中央柱部105に連続して複数ターン巻回した部分を設けたものである。このようにすれば、コイルN1、N4が異なるターン数である場合でもターン数差を吸収することができる。
【0066】
(変形態様3)
変形態様を図33に示す。図33は、第1コア101と第2コア102とを中央柱部105の磁路直角方向に切断した断面を示す。105は第1コア101の砲弾形の中央柱部、105’は第2コア102の砲弾形の中央柱部、109は第1コア101のC形の側柱部、109は第1コア101のC形の側柱部である。中央柱部105と中央柱部105’との長さが異なっているため、全体形状を角形ブロック状に維持しつつ、第1コア101と第2コア102との磁束量を変更することができる。
【0067】
(変形態様4)
第1コア101、第2コア102の形状は、上記に限定される必要はなく、一本の中央柱部とそれと平行な一本の側柱部とをもつC形コアを上記E形コアの代わりに用いても良い。
【0068】
(実施例効果)
上記説明したように、この実施形態では、コイルN1、N4を1ターンごとに交互に接続し、コイルN2、N5も1ターンごとに交互に接続して、トランスペアの一次コイルを構成しているため、コンパクトなトランスペアを実現することができる。ただし、コイルN1、N4のターン数が等しい、等しくないに関わらず、コイルN1が連続して巻回される複数のターンを具備したり、コイルN4が連続して巻回される複数のターンを具備してもよい。このことは、第1コイルペアの両端のターンがコイルN1のターンにより構成されてもよく、第1コイルペアの両端のターンがコイルN4のターンにより構成されてもよくことを意味する。同様に、第2コイルペアの両端のターンがコイルN2のターンにより構成されてもよく、第2コイルペアの両端のターンがコイルN5のターンにより構成されてもよいことを意味する。
【図面の簡単な説明】
【0069】
【図1】実施形態の2トランス型DCDCコンバータを示すブロック回路図である。
【図2】図1の回路例1を示す回路図である。
【図3】図1の動作を示すタイミングチャートである。
【図4】図1の回路のモードAの電流状態を示す回路図である。
【図5】図1の回路のモードBの電流状態を示す回路図である。
【図6】モードA期間及びモードB期間における模式的な各部電圧波形を示す波形図である。
【図7】各部電流実測波形を示す波形図である。
【図8】各部電流実測波形を示す波形図である。
【図9】各部電流実測波形を示す波形図である。
【図10】図1の回路例2を示す回路図である。
【図11】図10の回路動作を示すタイミングチャートである。
【図12】モード1における電流の流れを示す回路図である。
【図13】モード2における電流の流れを示す回路図である。
【図14】モード3の電流の流れを示す回路図である。
【図15】モード4における電流の流れを示す回路図である。
【図16】モード5における電流の流れを示す回路図である。
【図17】モード6の電流の流れを示す回路図である。
【図18】試験により求めたDC−DCコンバータの各部波形図である。
【図19】試験により求めたDC−DCコンバータの各部波形図である。
【図20】試験により求めたDC−DCコンバータの各部波形図である。
【図21】試験により求めたDC−DCコンバータの各部波形図である。
【図22】試験により求めたDC−DCコンバータの各部波形図である。
【図23】試験により求めたDC−DCコンバータの各部波形図である。
【図24】試験により求めたDC−DCコンバータの各部波形図である。
【図25】試験により求めたDC−DCコンバータの各部波形図である。
【図26】試験により求めたDC−DCコンバータの各部波形図である。
【図27】実測した各部波形図である。
【図28】トランスペアの分解斜視図である。
【図29】図28に示すトランスペアの等価回路図である。
【図30】第1コアの正面図である。
【図31】変形態様1を示すコア断面図である。
【図32】変形態様2を示す等価回路図である。
【図33】変形態様3を示すコア断面図である。
【符号の説明】
【0070】
C1〜C4 コンデンサ
N1〜N6 コイル
Q1〜Q4 スイッチ(スイッチング素子)
T1、T2 トランス
1 インバータ回路
2 入力直流電源
3 負荷
5 整流回路
101 第1コア
102 第2コア
103 E形コア
104 E形コア
105 中央柱部
106 側柱部
107 側柱部
111 複合コイル
112 複合コイル
113 複合コイル
【特許請求の範囲】
【請求項1】
トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルは、直列接続されている2トランス型DCDCコンバータにおいて、
前記トランスペアは、
前記トランスT1のコアとして閉磁路を構成する第1コアと、前記トランスT2のコアとして第1コアに対して実質的に独立の閉磁路を構成する第2コアと、
を有し、
前記トランスT1、T2の前記一次コイルは、1ターンごとに交互に前記第1コア及び第2コアに巻装されている部分を有することを特徴とする2トランス型DCDCコンバータ。
【請求項2】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1、T2の前記一次コイルのすべては、前記第1コア及び第2コアに1ターンごとに交互に巻装されている2トランス型DCDCコンバータ。
【請求項3】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1、T2の前記一次コイルの一部は、前記第1コア及び第2コアの少なくとも一方に2ターン以上交互に巻装されている2トランス型DCDCコンバータ。
【請求項4】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1は、前記一次コイルとしてコイルN1、N2を有し、
前記トランスT2は、前記一次コイルとしてコイルN4、N5を有し、
コイルN1、N4は、互いに直列接続されて第1コイルペアをなし、
コイルN2、N5は、互いに直列接続されて第2コイルペアをなし、
コイルN4の1端とコイルN5の1端とは、互いに接続されて共通端子Tecをなし、
コイルN1の独立端は、第1コイルペアの独立端子Te2として入力直流電源の高電位端に接続され、
コイルN2の独立端は、第2コイルペアの独立端子Te1をなし、
前記インバータ回路は、
前記共通端子Tecと前記入力直流電源の低電位端とを接続する主スイッチQ1と、
副スイッチQ2とコンデンサC2とを直列接続して構成されて前記独立端子Te1と前記共通端子Tecとを接続して前記主スイッチQ1のオフ時に前記主スイッチQ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、
前記独立端子Te1と前記入力直流電源の低電位端とを接続するコンデンサC1と、
を有する2トランス型DCDCコンバータ。
【請求項5】
請求項2記載の2トランス型DCDCコンバータにおいて、
前記トランスT1は、前記二次コイルとしてコイルN3を有し、
前記トランスT2は、前記二次コイルとしてコイルN6を有し、
前記コイルN3、N6は、1ターンごとに交互に前記第1コア及び第2コアに巻装されている2トランス型DCDCコンバータ。
【請求項6】
請求項5記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは、
中央柱部と、
前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している2トランス型DCDCコンバータ。
【請求項7】
請求項6記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは、
中央柱部と、
前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、
前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している2トランス型DCDCコンバータ。
【請求項8】
請求項6及び7のいずれか記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは両方とも、
半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている2トランス型DCDCコンバータ。
【請求項9】
トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルは、直列接続されている2トランス型DCDCコンバータにおいて、
前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、
前記一対の中央柱部にまとめて巻回された一次コイルと、
前記一対の中央柱部に個別に巻回された一対の二次コイルと、
を有し、
前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、
前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴とする2トランス型DC−DCコンバータ。
【請求項1】
トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルは、直列接続されている2トランス型DCDCコンバータにおいて、
前記トランスペアは、
前記トランスT1のコアとして閉磁路を構成する第1コアと、前記トランスT2のコアとして第1コアに対して実質的に独立の閉磁路を構成する第2コアと、
を有し、
前記トランスT1、T2の前記一次コイルは、1ターンごとに交互に前記第1コア及び第2コアに巻装されている部分を有することを特徴とする2トランス型DCDCコンバータ。
【請求項2】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1、T2の前記一次コイルのすべては、前記第1コア及び第2コアに1ターンごとに交互に巻装されている2トランス型DCDCコンバータ。
【請求項3】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1、T2の前記一次コイルの一部は、前記第1コア及び第2コアの少なくとも一方に2ターン以上交互に巻装されている2トランス型DCDCコンバータ。
【請求項4】
請求項1記載の2トランス型DCDCコンバータにおいて、
前記トランスT1は、前記一次コイルとしてコイルN1、N2を有し、
前記トランスT2は、前記一次コイルとしてコイルN4、N5を有し、
コイルN1、N4は、互いに直列接続されて第1コイルペアをなし、
コイルN2、N5は、互いに直列接続されて第2コイルペアをなし、
コイルN4の1端とコイルN5の1端とは、互いに接続されて共通端子Tecをなし、
コイルN1の独立端は、第1コイルペアの独立端子Te2として入力直流電源の高電位端に接続され、
コイルN2の独立端は、第2コイルペアの独立端子Te1をなし、
前記インバータ回路は、
前記共通端子Tecと前記入力直流電源の低電位端とを接続する主スイッチQ1と、
副スイッチQ2とコンデンサC2とを直列接続して構成されて前記独立端子Te1と前記共通端子Tecとを接続して前記主スイッチQ1のオフ時に前記主スイッチQ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、
前記独立端子Te1と前記入力直流電源の低電位端とを接続するコンデンサC1と、
を有する2トランス型DCDCコンバータ。
【請求項5】
請求項2記載の2トランス型DCDCコンバータにおいて、
前記トランスT1は、前記二次コイルとしてコイルN3を有し、
前記トランスT2は、前記二次コイルとしてコイルN6を有し、
前記コイルN3、N6は、1ターンごとに交互に前記第1コア及び第2コアに巻装されている2トランス型DCDCコンバータ。
【請求項6】
請求項5記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは、
中央柱部と、
前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している2トランス型DCDCコンバータ。
【請求項7】
請求項6記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは、
中央柱部と、
前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、
前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第1コア及び第2コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第1コア及び第2コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している2トランス型DCDCコンバータ。
【請求項8】
請求項6及び7のいずれか記載の2トランス型DCDCコンバータにおいて、
前記第1コア及び第2コアは両方とも、
半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている2トランス型DCDCコンバータ。
【請求項9】
トランス動作とリアクトル動作とを交互に行うトランスT1、T2からなるトランスペアと、入力電流をスイッチングして前記トランスT1、T2の一次コイルに印加するインバータ回路と、前記トランスT1、T2の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスT1、T2の一次コイルは、直列接続されている2トランス型DCDCコンバータにおいて、
前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、
前記一対の中央柱部にまとめて巻回された一次コイルと、
前記一対の中央柱部に個別に巻回された一対の二次コイルと、
を有し、
前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、
前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴とする2トランス型DC−DCコンバータ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【公開番号】特開2008−113532(P2008−113532A)
【公開日】平成20年5月15日(2008.5.15)
【国際特許分類】
【出願番号】特願2006−296539(P2006−296539)
【出願日】平成18年10月31日(2006.10.31)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(000004695)株式会社日本自動車部品総合研究所 (1,981)
【Fターム(参考)】
【公開日】平成20年5月15日(2008.5.15)
【国際特許分類】
【出願日】平成18年10月31日(2006.10.31)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(000004695)株式会社日本自動車部品総合研究所 (1,981)
【Fターム(参考)】
[ Back to top ]