CMOSインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路
【課題】CMOSインバータのP形MOSトランジスタのボディバイアスを変化させても、入力信号の立ち上がりと立ち下がりの伝搬遅延時間の差を、従来のものより小さく保てるマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
【解決手段】パスゲートM1、M2の出力に初段出力バッファとして低しきい値CMOSインバータINV1を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源VBNに接続し、INV1のP形MOSトランジスタM3のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源VBPに接続し、そのN形MOSトランジスタM4はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源VSSに接続する。
【解決手段】パスゲートM1、M2の出力に初段出力バッファとして低しきい値CMOSインバータINV1を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源VBNに接続し、INV1のP形MOSトランジスタM3のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源VBPに接続し、そのN形MOSトランジスタM4はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源VSSに接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル信号の立ち上がり時と立ち下がり時の遅延時間の違いを少なくするようにした絶縁ゲート電界効果トランジスタからなるCMOSインバータ回路を用いたセレクター回路、およびそれを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に関し、特に、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパストランジスタやトランスミッションゲートとして用いたセレクター回路、およびそれを用いたマルチプレクサ(Multiplexer、MUXと略記)、デマルチプレクサ(Demultiplexer、DEMUXと略記)に関し、更には、絶縁ゲート電界効果トランジスタをパスゲートとして用いるマルチプレクサ(Multiplexer、MUXと略記)、デマルチプレクサ(Demultiplexer、DEMUXと略記)およびルックアップテーブル(Lookup
Table、LUTと略記)に関し、ボディバイアス電圧を印加してもその出力におけるデジタル信号の立ち上がり時と立ち下がり時の伝搬遅延時間の違いを小さく保てるようにした、特には、入力信号と出力信号が同相なMUXまたはDEMUXまたはLUTを多段接続した場合に伝搬遅延時間が加算されることに起因するデジタル信号の消失や誤り信号の発生を防止するようにしたMUX、DEMUX、LUT、およびこれらを用いた集積回路に関する。
【背景技術】
【0002】
まず本明細書で必要な用語、記号の定義をする。
図12(a)(b)(c)は相補型金属酸化膜半導体集積回路(CMOS)インバータの回路図とそれを表す記号を示している。図12(a)は通常のバルク形の絶縁ゲート電界効果トランジスタ(MOST)で構成したCMOSインバータ回路である。
MPはP形のMOST(PMOST)であり、ゲート、ドレイン、ソースおよびボディと呼ばれる構成要素からなり、それぞれには外部から電圧を印加できるようにGP、DP、SPおよびBPはそれぞれそのゲート端子GP、ドレイン端子DP、ソースSPおよびボディ端子BPが設けられている。
【0003】
ボディとは半導体領域であって、ゲートとボディの間にはゲート絶縁膜が介在しているが、ゲート絶縁膜とボディとのボディ側界面にチャネルが形成される。
MNはN形のMOST(NMOST)であり、同様にゲート端子GN、ドレイン端子DN、ソース端子SNおよびボディ端子BNが設けられている。
CMOSインバータ回路は、ゲート端子GPとゲート端子GNを接続して入力ノードINとし、ドレイン端子DPとドレインDN端子を接続して出力ノードOUTとする。ソースSP端子は高電位側電源電圧VDDの電源線に接続し、ソース端子SNは低電位側電源電圧VSSの電源線に接続される。またボディ端子BPはPMOSTのボディバイアス電源電圧VBPの電源線に接続し、ボディ端子BNはNMOSTのボディバイアス電源電圧VBNの電源線に接続されて構成される。
【0004】
さらに、上で説明したバルク形の絶縁ゲート電界効果トランジスタ(MOST)だけでなく、例えば、下記特許文献1、2に開示されているような、基板上に設けた絶縁層上の結晶シリコンに構成され、電流が基板に平行に流れる、いわゆる、四端子二重絶縁ゲート電界効果トランジスタ(二つのゲートがチャネル領域を挟んで対向し、それぞれ電気的に分離されているもの、Double Gate MOS Transistor(DGMOST))においてもCMOSインバータが図12(b)に示すように同様に構成できる。
【0005】
すなわち、図12(b)のMDGPはP形のDGMOST(PDGMOST)であり、DGP1、DDP、DSPおよびDGP2はそれぞれその第一ゲート端子、ドレイン端子、ソース端子および第二ゲート端子である。MDGNはN形のDGMOST(NDGMOST)であり、DGN1、DDN、DSNおよびDGN2はそれぞれその第一ゲート端子、ドレイン端子、ソース端子および第二ゲート端子である。第一ゲート端子DGP1と第一ゲート端子DGN1を接続して入力ノードINとし、ドレイン端子DDPとドレインDDN端子を接続して出力ノードOUTとする。
ソース端子DSPは高電位側電源電圧VDDの電源線に接続し、ソース端子DSNは低電位側電源電圧VSSの電源線に接続される。また第二ゲート端子DGP2はPDGMOSTのボディバイアス電源電圧VBPの電源線に接続し、第二ゲート端子DGN2はNDGMOSTのボディバイアス電源電圧VBNの電源線に接続すれば、VBPやVBNの値によって、それぞれのしきい値電圧が制御できることはバルク形と同様である。
【0006】
VDDおよびVSSを電源電圧と総称することがある。なお、VSS<VDDである。
また、ボディバイアス電源電圧VBPおよびVBNをボディバイアスと総称することがある。図12(c)は図9(a)または図9(b)のCMOSインバータの回路記号を示す。回路記号では電源電圧VDD、VSS、VBPおよびVBNの各電源線に接続される各端子SP、DSP、SN、DSN、BP、DGP2、BN、DGN2は省略する。その場合、回路図で示された電源電圧およびボディバイアスが印加されるものとする。入力ノードや出力ノードの名前、INやOUTは回路中で適宜別の名前を付けることがある。
【0007】
図13は典型的なCMOSインバータの入出力特性曲線を模式的に示している。横軸は入力電圧VIN(入力ノードINに印加される電圧)、縦軸は出力電圧VOUT(出力ノードOUTで観測される電圧)である。遷移領域(TR)とは出力電圧がVDDからVSSに、あるいはこの逆に変化する場合に変化する途中の段階にある入力電圧範囲を言い,通常次のように定義される。すなわち、この入出力特性曲線には接線の傾きが−1となる入力電圧が通常2カ所あるが、電圧の低い方を遷移領域下限(TRL)とし、電圧の高い方を遷移領域上限(TRH)とし、これらの電圧で挟まれた入力電圧範囲を遷移領域(TR)とする。
また出力電圧が(VDD−VSS)/2に等しくなる入力電圧をそのインバータの論理しきい(閾)値電圧(VTL)と称する。VTLはTR内に位置する。VTLはVDDとVSSの平均値であることが望ましい。さらに、VDDとVSSの差を論理振幅(LS)と言う。一般に、CMOSインバータが確実に動作するためにはこの遷移領域を渡りきるように入力電圧を変化させねばならない。
【0008】
また、一つの入力ノードから一つの出力ノードへの論理信号の転送、非転送を制御する機能を有する論理回路をパスゲートと称することにすると、このパスゲートはMOSTおよびDGMOSTで構成できる。例えば、NMOSTの場合、簡単には図14のように絶縁ゲート電界効果トランジスタ(NMOST)を、ドレイン端子DNを入力ノードIN、ソース端子SNを出力ノードOUTとして用いると、ゲート端子GNは制御信号CSが印加される制御信号ノード(ノードの名前はCSと兼用)に接続すると、制御信号CSにより入力ノードINから出力ノードOUTへの、論理信号の転送、非転送を制御でき、パスゲートの機能を実現できる。なお、通常、ソース端子、ドレイン端子の役割を逆にしても良い。
【0009】
また、BNはNMOSTのボディ端子であり、ボディバイアス電源VBNに接続され、VBNの電圧値によってNMOSTのしきい値電圧が制御できる。上記図14に代表される回路はパストランジスタ(PT)と称される。同様に、DGMOSTで構成できる。図14のGNをDGMOSTの第一ゲート端子DGN1に替え、BNを第二ゲートDGN2に替え、DGN2をボディバイアス電源電圧VBNの電源線に接続すれば良い。この場合もDGN2をボディ端子と称する。
【0010】
しかし、NMOSTでもNDGMOSTでも、論理信号電位のローレベルの転送効率は良いが、論理信号電位のハイレベルの転送効率が悪いのが欠点である。PMOSTまたはPDGMOSTを用いても良いが、逆に、PMOSTでもPDGMOSTでも、ハイレベルの転送効率は良いが、ローレベルの転送効率が悪い。そこで、両者を並列に接続して、ハイレベル、ローレベルとも転送効率を良くしたパスゲートがある。これはトランスミッションゲート(Transmission Gate,TG)と称されるものである。このトランスミッションゲートを、例えば、バルク形MOSTを用いて構成した場合を図15に示す。
【0011】
すなわち、NMOSTのMN100のソース端子とPMOSTのMP100のドレイン端子を接続して入力ノードINとし、MN100のドレイン端子とMP100のソース端子を接続して出力ノードOUTとする。MN100のゲート端子には制御信号CSが接続され、MP100のゲートにはインバータINV10により生成されたCSの反転CSBが接続される。MN100のボディは電源電圧VBNのボディバイアス電源線に接続され、MP100のボディは電源電圧VBPのボディバイアス電源線に接続され、それぞれしきい値電圧が制御される。バルク形MOSTを用いたTGによるマルチプレクサの一例が下記特許文献3に開示されている。
【0012】
上記図14の例を素子としてDGMOSTに置き換える説明でもわかるように、DGMOSTでTGを構成できることも明らかである。しかし、TGはPTを用いた場合に比べて素子数が倍になるし、またPMOSTとNMOSTの電流駆動能力を合わせるためにPMOSTのチャネル幅もNMOSTより大きくしなければならず、素子面積の増加が問題となる。なお、パスゲートの各ノードの名前は回路中で適宜別の名前を付けることがある。
以下の説明ではバルク形MOSTを用いているが、DGMOSTに変更することは容易であり、同様な議論が成立する。
一般にパスゲートの機能はANDゲートやORゲートを用いても構成できるが、本発明ではPTまたはTGを用いて構成したものに限定する。
【0013】
さて、デジタル信号を用いた電気通信回路では、通信コスト削減のため、マルチプレクサ(MUX)およびデマルチプレクサ(DEMUX)が用いられる。MUXは多数の異なる入力ノードと一つの出力ノードを有し、入力ノードのうちの一つを選択し、その入力ノードの信号を出力する機能を有する。またDEMUXは一つの入力ノードと多数の異なる出力ノードを有し、その入力ノードの信号を多数の異なる出力ノードのどれか一つに出力する機能を有する。
すなわち、例えば多数の送信者側からのデジタル信号をあるビット数に区切って、MUXを用いて時間的に順番に出力し、結果として一つの決められた時間長のビット列を作り、これを高速な一つの通信回線を用いて受信者側に渡し、受信者側ではDEMUXを用いて逆の操作をして、送信者の目的とする受信者にデジタル信号を渡すことが行われる(Time Division Multiplexing,TDM:時分割多重)。
【0014】
このようなMUXまたはDEMUXは通常ANDゲートや,ORゲートを用いて構成されている。すなわち、パスゲート機能を実現するのにANDゲートやORゲートが用いられていると言うことである。そのため、多数の入力を持つ場合、MOSTなどのトランジスタ数が極めて多くなるのが欠点となる。
【0015】
しかし、パストランジスタを用いて大規模なMUXあるいはDEMUXを構成すれば用いるトランジスタ数を大幅に削減することができる。例えば二入力のMUXは図16に示すようにパストランジスタを2個とバッファのCMOSインバータ、ハイレベルを保つためのPMOSTで構成される。すなわち、N形の絶縁ゲート電界効果トランジスタ(NMOST)、MN110とMN120をパストランジスタとして用い、MN110およびMN120のドレイン端子(ソース端子でも良い)をそれぞれ外部入力ノードIN01およびIN02に接続し、ソース端子(ドレイン端子でも良い)を共通接続してノードN100とする。MN110のゲートは制御信号ノードCSに接続し、MN120のゲートはCMOSインバータ、INV20の出力ノードCSBに接続する。
【0016】
ここで、パスTrにPMOSTの例がなかったのは以下のような理由による。PMOSTをパストランジスタとして用いることも考えられるが、同じ素子寸法で考えるとPMOSTの方がNMOSTより電流駆動力が小さいので動作速度は遅くなる。そこで、パストランジスタとしてはNMOSTが用いられることが多いので、本発明ではNMOSTをパストランジスタとして用いた場合の欠点を説明する。
【0017】
INV20の入力ノードは制御信号ノードCSに接続される。MN120のゲート端子には制御信号CS(CSは制御信号ノードと兼用)の論理的反転CSBが入力されることになる。この制御信号CSによりIN01とIN02のどちらか一方の入力が選択され、その入力信号がノードN100に転送される。ノードN100には出力バッファとして通常CMOSインバータINV21が接続され、MUXの負荷駆動能力を高めている。INV21の出力ノードがMUXとしての出力ノードとなる。ただし、この場合は選択された入力信号の反転が出力される。
【0018】
また、INV21の出力ノードから入力ノードN100にPMOSTであるMP110による正帰還がかけられている。これは、NMOSTを用いたパストランジスタはハイレベルの転送効率が悪く、ノードN100のハイレベルが中途半端なレベルになってインバータINV21の消費電力を増加させることをMP110によって防止するためである。すなわち、定常状態ではノードN100の中途半端なハイレベルをMP110によってハイレベルである電源電圧VDDに持ち上げ、INV21のPMOSTを完全なオフ状態として消費電力の増加を防止している。ただし、論理機能としては必須のものではなく、上記欠点を容認するならば省略しても良い。
このような機能のMP110をキーパーと称する。この回路は特にセレクター(Selector)と称されている。
【0019】
もっと多数の入力のマルチプレクサはこのセレクターをツリー状に接続して構成される。例えば、4入力のマルチプレクサ(4対1マルチプレクサとも言う)は図17のように構成される。
MN130とMN140で第一のセレクターを構成し、MN150とMN160で第二のセレクターを構成する。ただし、この場合上記各セレクターの出力における負荷は小さいので第一および第二のセレクターのバッファCMOSインバータは省略することができる。第一のセレクターの入力ノードはIN01とIN02であり、出力ノードはN110である。第二のセレクターの入力ノードはIN03とIN04であり、出力ノードはN120である。第一および第二のセレクターは制御信号CS01で制御される
【0020】
さらに、MN170とMN180で第三のセレクターを構成し、その第一の入力ノードすなわちMN170のドレイン端子(またはソース端子)は第一のセレクターの出力ノードN110に接続し、その第二の入力ノードすなわちMN180のドレイン端子(またはソース端子)は第二のセレクターの出力ノードN120に接続される。第三のセレクターの出力ノードN130にはCMOSバッファINV24が接続され、その出力がマルチプレクサとしての出力ノードOUTとなる。PMOSTのMP120は図16のMP110と同様の動作をする。第三のセレクターは制御信号CS02で制御される。INV22およびINV23はCMOSインバータであり、それぞれ制御信号CS01およびCS02の反転CS01BおよびCS02Bを生成する。
【0021】
さらに、8入力のマルチプレクサは次のように構成できる。簡単のため、図16および図17で、PMOSTによる正帰還回路付きCMOSインバータによる出力バッファを外した原始2対1マルチプレクサおよび原始4対1マルチプレクサの回路記号をそれぞれ図18および図19で表す。ノードの記号は適宜回路中で別のノードの名前を付けることがあるが機能には変わりはない。また、制御信号CSやCS01およびCS02の反転CSBやCS01BおよびCS02Bは表示を省略するが、図16や図17に示されるように内部でCMOSインバータを用いて生成されるものとする。
【0022】
これら原始2対1マルチプレクサを一個と原始4対1マルチプレクサを2個用いると、8入力のマルチプレクサの回路構成は図20のようになる。入力の初段に用いられるMX041およびMX042はそれぞれ原始4対1マルチプレクサであり、それぞれの入力ノードはIN01ないしIN04およびIN05ないしIN08となる。それぞれの出力ノードN140およびN150は、原始2対1マルチプレクサMX021の各入力ノードに接続される。その出力ノードN160にはバッファCMOSインバータINV25とキーパーPMOSTのMP130が接続される。MX041とMX042は制御信号CS01およびCS02で制御され、MX021は制御信号CS03で制御される。
【0023】
すなわち、入力から出力までの原始2対1マルチプレクサの段数でみると、原始2対1マルチプレクサ(または原始セレクター)はもちろん1段で、原始4対1マルチプレクサは入力の初段に原始2対1マルチプレクサを2個用いて入力数を4とし、2段目に原始2多1マルチプレクサを用いて出力段を構成しているので段数は2であり、同様に原始8対1マルチプレクサは入力の初段に原始2多1マルチプレクサ4個、二段目に2個、出力段に1個であるから、段数は3となる。
【0024】
このように、Nを1以上の自然数とする時、N段の原始2対1マルチプレクサで構成したマルチプレクサの入力数は2Nとなり、原始2N対1マルチプレクサが構成でき、その出力にバッファCMOSインバータを接続して2N対1マルチプレクサが構成される。用いる原始2対1マルチプレクサの数は、入力の初段に2N-1個、次段2N-2、……、最終段に1個用いるから、総数は2N−1である。入力数が奇数のものを構成するにはその数より大きい最小の偶数入力数を用意し、そのうちの一つを固定電位とするなど信号の入力として用いなければ良い。制御信号の数は、独立でない各制御信号の否定を省くとNとなる。
【0025】
ただし、このようなツリー状の構成は信号経路が多数の直列接続されたパストランジスタで構成されてしまう。
上記8入力マルチプレクサの場合はどの入力からの信号経路もパストランジスタが3個直列接続されたものからなる。そのために抵抗値が増加することによる信号の伝搬遅延時間の増加を避けるためにある程度の小規模入力数の出力バッファ付きマルチプレクサを用いて多段接続するのが普通である。すなわち、信号経路を構成する直列接続されたパストランジスタの数は限定する。
【0026】
DEMUXもパストランジスタを用いて構成できる。例えば、原始2対1マルチプレクサの入力ノードと出力ノードを入れ替えて構成した原始1対2デマルチプレクサを3個用いると、一つの入力信号を四つの出力ノードの一つに配る1対4デマルチプレクサを図21のように構成できる。
MN190とMN200とで第一の原始1対2デマルチプレクサを構成し、入力ノードはIN01に接続され、出力ノードN110およびN120は、MN210とMN220とで構成される第二の原始1対2デマルチプレクサの入力ノードと、MN230とMN240とで構成される第三の原始1対2デマルチプレクサの入力ノードにそれぞれ接続され、それぞれの出力ノードには図22に回路と回路記号を示すCMOSインバータINV200にPMOSTのMP200による正帰還を付加した出力バッファBF01ないしBF04に接続される。
【0027】
第一の原始デマルチプレクサは制御信号CS01で制御され、第二および第三の原始デマルチプレクサは制御信号CS02で制御される。もっと多数の出力ノードを有する場合は少数出力の原始2対1デマルチプレクサをツリー状に多段接続し、各最終出力段にはPMOSTによる正帰還付き出力バッファを接続することで構成できることは上記マルチプレクサの例と同様である。すなわち、N段の原始1対2デマルチプレクサで構成したデマルチプレクサの出力数は2Nとなり、用いる原始1対2デマルチプレクサの数は、入力の初段に1個、次段に21、……、最終段に2N-1個用いるから、総数は2N−1である。出力数が奇数のものを構成するにはその数より大きい最小の偶数出力数を用意し、そのうちの一つを未使用とすればよい。もちろんその出力バッファも省略できる。この場合も直列接続されるパストランジスタの数は限定する。
【0028】
上記NMOSTを用いたパストランジスタで構成したマルチプレクサおよびデマルチプレクサはPTの動作上の特性に起因する欠点がある。図16のセレクター回路で説明すると、入力ノードIN01およびIN02と制御信号CSはハイレベルがVDDで、ローレベルがVSS、すなわちインバータINV20およびINV21の高電位側の電源電圧、低電位側の電源電圧、の論理信号で駆動されるとする。
ここで、ノードN100の電位が初期状態でローレベルであったとする時、例えば制御信号ノードCSおよび入力ノードIN01がハイレベル(VDD)で、入力ノードIN02がローレベル(VSS)になったとすると、ノードN100にはハイレベルである入力ノードIN01の電位、VDDが転送されねばならない。
【0029】
しかし、パストランジスタMN110のしきい値電圧をVthnとすると、ノードN100の電位はローレベルから通常のデジタル信号処理で用いられる時間内では約VDD−Vthnまでしか上昇しない、すなわちハイレベルが約パストランジスタのしきい値電圧分だけ低下する。
一例として回路シミュレータでシミュレーションしたところの、MN300とMN310とで構成される原始2対1マルチプレクサ(原始セレクター)に初段出力バッファを接続した2対1マルチプレクサの回路図を図23に、その結果の出力ノードNET33、ノードNET35および出力ノードNET36 におけるパルス信号波形を図24に示す。回路シミュレーションは90nmノードでのMOST回路モデルを用いて行った。
【0030】
図23は、CMOSインバータ回路からなる初段出力バッファインバータINV300の入力ノードNET35にパストランジスタMN300とMN310のソース端子がそれぞれ接続され、このパストランジスタMN300とMN310のドレイン端子は非反転入力バッファX1、X2を介してパルス電源V1とV2に接続されている。
パストランジスタMN300とMN310のボディ端子は、ボディバイアス電圧VBNが印加されている。
MP320(PMOST)のボディ端子はボディバイアス電圧VBPが印加され、MN320(NMOST)のボディ端子はボディバイアス電圧VBNが印加されている。
【0031】
なお、V3,V4、V5、V6はそれぞれVSS、VDD、VBNおよびVBPの実際に使用する電圧を意味する。すなわち、VDDは1.2V、VSSは0.0V,
ボディバイアス電圧VBPは1.2Vであり、VBNは0.0Vである。
図24は、縦軸が電圧(voltage(v))、横軸が時間(time(s))を表し、例えば、パストランジスタMN300の入力ノードNET33とINV300の出力ノードNET36の立ち上がり特性および立ち下がり特性の半値、すなわち、0.6Vの線と、前記立ち上がり特性および立ち下がり特性が交差する点間の時間差(s)、で伝搬遅延時間を求める。
【0032】
例えば、図24の場合、NET33の電位の立ち上がり部分とNET36の立ち下がり部分での伝搬遅延時間は、Tdr=2.183(ns:ナノ秒)−2.104(ns)=79(ps:ピコ秒)で、NET33の電位の立ち下がり部分とNET36の立ち上がり部分での伝搬遅延時間は、Tdf=3.130(ns)−3.103(ns)=27psとなっている。入力信号のハイレベル転送効率の悪いことを反映して立ち上がり部分の伝搬遅延時間が大きくなっている。その差は52psとなっている。なお,図のVBKとはVBN=VSS+VBKであり、VBP=VDD-VBPを意味し、この値でボディバイアス電圧を表示する。図24の場合はVBK=0.0Vである。
【0033】
図25はVBK=+0.5V(VBP=+0.7V、VBN=+0.5V)の場合の同様シミュレーション結果である。この場合、パストランジスタのしきい値電圧は図24の場合より高くなっており、その直列抵抗は大きくなる。それを反映してTdr=64ps、Tdf=26psと図24の場合より伝搬遅延時間は小さくなる。すなわち、正のボディバイアスVBKを印加することにより動作速度を速めることが出来る。しかし、TdrとTdfの差は38psとまだ大きいと言える。
【0034】
図26はVBK=−1.0V(VBP=+2.2V、VBN=−1.0V)の場合の同様シミュレーション結果である。この場合、パストランジスタのしきい値電圧は図24の場合より高くなっており、その直列抵抗は大きくなる。それを反映してTdr=125ps、Tdf=32psと図24の場合より伝搬遅延時間は大きくなる。すなわち、負のボディバイアスVBKを印加することにより動作速度を遅くすることが出来る。この場合は動作速度よりも動作消費電力を低くすることやMOSTの漏洩電流を減少し、回路が動作していない待機時の消費電力の減少を目的とする。
しかし、TdrとTdfの差は93psと拡大した。これは、パストランジスタのしきい値電圧が高くなったため、図23のノードNET33を充放電する電流が小さくなったためである。Tdrの増加が顕著なのはパストランジスタのハイレベル転送効率が悪いことを反映している。
【0035】
なお、ここで用いた初段出力バッファインバータINV300(最初に設けられるバッファなので初段出力バッファと称する)は論理しきい値電圧が(VDD-VSS)/2となるようにPMOSTのチャネル幅を調整したMP320(PMOST)とMN320(NMOST)とで構成されるCMOSインバータ(標準CMOSインバータ、Standard CMOS Inverterと略称する)を用いている。
普通には、MN320のチャネル長とチャネル幅は可能な最小寸法とする。MP320のチャネル長は可能な最小寸法とし、チャネル幅は論理しきい値電圧が(VDD-VSS)/2となるようにMN320より大きく設定する。電流駆動力を大きくとりたい時など、必要に応じて各チャネル幅を比例して大きくすることがある。そのトランスファーカーブを図27に示す。
【0036】
ボディバイアスVBKを印加した場合も図示してあるが、論理しきい値電圧は0.6Vで、ボディバイアスを印加してもほとんど変化しないという特性を有する。回路で用いられるインバータは普通にはこの標準CMOSインバータである。
パストランジスタMN300のゲートには本来はパルス信号が印加されるが、ここではシミュレーションの簡単化のため、MN300を通る信号経路を選択し、ハイレベルVDDが定常的に入力されるようにした。同様にMN310を通る信号経路を非選択にするために、MN310のゲートにはローレベル、VSSが定常的に入力されるようにした。
【0037】
MN300の入力ノードNET33には非反転入力バッファX1(例えば、標準CMOSインバータを初段とし、二段目に負荷容量の大きさに応じてチャネル幅を比例的に大きくした標準CMOSインバータを接続して構成される)を介してパルス電源V1からのパルス信号が入力され、MN310の入力ノードNET34にはX1と同様な非反転入力バッファX2を介してパルス電源V1とは逆相のパルス電源V2からのパルス信号が入力される。
上記のシミュレーション結果はパストランジスタのハイレベルの転送効率が悪いと言う特性によって入力信号の立ち上がり部分と立ち下がり部分の伝搬遅延時間が大きく異なることを示している。そのため、NET36における出力信号のローレベルのパルス幅がその差だけ小さくなるという欠点を生じる。
【0038】
さて、図24、図25および図26によればノードNET35の電位は完全なハイレベル(図では1.2V)に到達しないことを示している。そうすると、初段出力バッファの標準CMOSインバータINV300は中途半端なハイレベルで駆動され、インバータINV300のNMOSTはオンであるが、PMOSTは完全にはオフにならず、定常状態においてインバータINV300に許容される漏れ電流より大きな漏れ電流が流れる場合がある。
そこで、これを避けるため図28に示すようにPMOSTのMP330(キーパー)による正帰還をかけて、定常状態ではノードNET35の電位がきちんとしたハイレベルVDDと看做してよい値となるようにしている。
【0039】
しかし、今度はPMOSTのMP330の電流駆動力とパストランジスタMN300のそれとが競合するので素子の寸法調整の問題が生じる。すなわち、ノードNET35がハイレベルVDDとなっている時、次のタイミングで入力ノードNET33がローレベルになり、したがって、ノードNET35の電位もローレベルにしたいとき、MP330とMN300が同時にオンとなる状況があるのでMP330の電流駆動力が大きいとNET35の電位をインバータINV300が反転するに十分な電位に下げることができず、動作に支障が出ることである。そのため、MP330の電流駆動力はNMOSTのパストランジスタMN300およびMN310より小さくするのが普通である。
【0040】
図28ではMP330のチャネル幅は最小寸法としチャネル長をINV300のMP320より長くしてこれを行っている。図28の回路は図23の回路にキーパーMP330が追加されたものとなっており、パストランジスタ、初段出力バッファ等は図23と同じである。なお、多入力のマルチプレクサの場合、その入力から初段出力バッファまで導通状態のMOSTが複数個直列接続される。例えば4入力のマルチプレクサでは2個直列接続される。上記キーパーの電流駆動力はこの直列接続されたMOSTの直列電流駆動力よりも小さくなければならない。
【0041】
図29に図28の回路のシミュレーション結果を示す。ノードNET35の電位が初段出力バッファインバータINV300の論理しきい値電圧(図の場合はVDD/2=0.6V)より高くなると出力ノードNET36の電位が低下し始め、MP330がオンとなる。その結果NET35の電位は過渡応答の途中の時間からVDD=1.2Vまで持ち上げられている。
この場合においても入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間(それぞれTdrおよびTdfである)の差が大きいと言う欠点が生じる。例えば、図29ではTdr=2.208(ns)−2.104(ns)=104ps、Tdf=3.162(ns)−3.104(ns)=58psとなって、入力デジタル信号波形の立ち上がり部分での伝搬遅延時間が長くなる。
【0042】
なお、図29の伝搬遅延時間が図24の伝搬遅延時間よりも大きくなっているのはMP330の追加による浮遊容量増加のためである。なお、ボディバイアスVBKは0.0Vとした。このような伝搬遅延時間差があるため出力信号のパルス幅がその差だけ小さくなるという欠点は無くならない。
一般に、マルチプレクサには出力信号が入力信号の反転になるものと、非反転のものがある。上記図16のセレクターは出力が反転するものである。非反転にするには初段出力バッファインバータの後にもう一段バッファインバータを付加すれば良い。この追加するインバータは標準CMOSインバータなどで、通常信号の立ち上がり部分と立ち下がり部分での伝搬遅延時間差の少ないものである。
【0043】
すなわち、出力の信号波形では前段のセレクター部での伝搬遅延時間差が保たれる。上記で説明した入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が大きい場合、非反転のマルチプレクサを多段接続すると、その差による信号パルス幅の減少が各段で生じ、段数を通過するごとにパルス幅の減少が加算され、ある段以降では信号波形が消失する恐れがある。
反転のマルチプレクサでは偶数段接続すると各段での遅延の差が相殺されて、信号波形の消失を防ぐことも出来るが、必ず偶数段とすることや、各段の伝搬遅延時間差特性が揃っていないといけないなどの制約が多い。入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が極めて少なければ、用いる段数に制約は少なくなり、反転、非反転を用いることの制約も少なくなる。
【0044】
更に、これらは動作速度が遅くてよい時などは負のボディバイアスVBKを印加してしきい値電圧を高くし消費電力を低減する。また、より高速動作が求められる場合はMOSTでは正のボディバイアスVBKを印加し、しきい値電圧の絶対値を小さくし、またDGMOSTでは第一ゲートから見たしきい値電圧の絶対値が小さくなるように第二ゲートバイアスの極性を考慮して印加し、動作速度を高めたりする。このような場合でも入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が極めて少ないことが求められる。
【0045】
因に、図28の回路でボディバイアスを+0.5Vとした場合の特性を図30に、−1.0Vとした場合の特性を図31に示す。図30の場合、Tdr=2.190(ns)−2.104(ns)=86ps、Tdf=3.140(ns)−3.103(ns)=55psと伝搬遅延時間は短くなるが時間差は解消しない。図31の場合は、Tdr=2.273(ns)−2.110(ns)=163ps、Tdf=3.176(ns)−3.106(ns)=70psで伝搬遅延時間はより長くなり、時間差も拡大している。
【0046】
ボディバイアスVBKをある一つの値に固定した場合は、入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を極めて小さくする、すなわちチューニングすることができる。チューニングの方法は、例えばキーパー無しの図23の場合で、NMOSTはVSS(=0.0V)、PMOSTはVDDにボディバイアスした場合(VBK=0.0Vに固定)では、まず図32に示されるように初段出力バッファインバータINV400を標準CMOSバッファインバータではなく、論理しきい値電圧VTLが小さいCMOSインバータ(低しきい値初段出力バッファ、Low VTL CMOS Inverter)とする。
これは、PMOSTであるMP340のチャネル幅を、第23図の標準CMOSバッファインバータINV300の場合より小さくするか、NMOSTであるMN330のチャネル幅をより大きくするか、あるいはその両方とするかで実現できる。すなわち、図32では、図23の標準CMOSインバータを用いた初段出力バッファINV300を上記低しきい値CMOSインバータINV400に置き換えた構成となっている。
【0047】
そうすると、INV400の論理しきい値電圧は図33に示されるように(VDD-VSS)/2=0.6Vより110mV程度小さくなる。すなわち、より小さい入力電圧でインバータをオンとすることができる効果で入力信号波形の立ち上がり部分の伝搬遅延時間を小さくできると期待できる。入力信号波形の立ち下がり部分、すなわち出力信号ではローレベルからハイレベルに変化する部分での伝搬遅延時間は入力信号の電圧をより低くしないとインバータをオフに出来ないからその影響で伝搬遅延時間は若干長くなるが、パストランジスタはNMOSTであるから放電電流の方が充電電流より大きいのでその変化は小さいと期待できる。したがって、両者の伝搬遅延時間の差は小さくできると期待できる。
【0048】
図32の回路の実際のシミュレーション結果を示す図34はそれが実現できることを示しており、Tdr==51ps、Tdf==49psであって、その差Tdr-Tdfは2psと図23に比べて大幅に小さくすることが出来る。このようなチューニング結果が得られるようにINV400のPMOST−MP340のチャネル幅を小さくし、かつNMOST−MN330のチャネル幅は大きく設定してチューニングを行っている。これらの具体的な値は用いるMOSTの特性、回路中の寄生容量など回路パラメータで異なるがチューニングすることはできることが示されたわけである。
【0049】
しかし、このようにチューニングしても、その場合のボディバイアスが異なると、例えばボディバイアスVBKを+0.5Vや−1.0Vとすると、図35のシミュレーション結果に示されるように、上段の特性はTdr=39ps、Tdf=45psであり、下段の特性はTdr=103ps、Tdf=54psであるので、Tdr-Tdfはそれぞれ39ps−45ps=−6ps、103ps−54ps=+49psと拡大してしまい、図32の回路のままでは具合が悪い。その原因は、ボディバイアスを印加した時の出力バッファインバータの論理しきい値電圧変化の方向にある。図33にはボディバイアスVBKを+0.5Vにした時と、−1.0Vにした時の論理しきい値電圧(VTL)の変化も示してある。
【0050】
VBK=0.0Vの場合と比較すると、VBK=+0.5VのときVTLはより小さくなり、VBK=−1.0Vのときはより大きくなっている。VBK=+0.5Vのときは、パストランジスタの抵抗はより小さくなっており、また初段出力バッファインバータのVTLも小さくなるので、信号の立ち上がり部分での伝搬遅延時間Tdrはさらに小さくなる。
一方、立ち下がり部分ではパストランジスタの抵抗値はより小さくなっているものの、VTLがより小さくなっているので初段出力バッファインバータの入力ノードをハイレベルからVTL以下にするまでの時間が長くなり、出力が反転する時間が長くなってその効果を相殺してしまうためTdfは大きく減少はしない。
【0051】
そのため入力信号波形の立ち上がり部分と立ち下がり部分での伝搬遅延時間の差、すなわちTdr−Tdfの値が拡大すると考えられる。VBK=−1.0Vのときは、VTLは大きくなり、パストランジスタのしきい値電圧も大きくなり、従ってその抵抗値も大きくなるので信号の立ち上がり部分での伝搬遅延時間Tdrは大きくなる。
また、立ち下がり部分ではパストランジスタの抵抗値の増加によりINV400の入力ノードNET35の電位を低下させる時間は長くかかるが、INV400のVTLが大きくなっているため、INV400をオフにする時間は短くなって、伝搬遅延時間Tdfの増加はTdrの増加より小さくなる。従ってTdr−Tdfの値が一層拡大すると考えられる。
【0052】
キーパー付きの図28の回路に対しては図36に示すようにやはりINV300を低しきい値初段出力バッファのINV500とすることによりチューニングできる。この場合はINV500のPMOST、MP350のチャネル幅のみ標準CMOSインバータの場合より小さくすることでTdrとTdfの差を小さく出来た。
このように、一般にはボディバイアスをある値に固定してTdrとTdfの差を小さくチューニングするための低しきい値CMOSインバータの各素子パラメータは、そのボディバイアスの値、入力ノードの容量やパストランジスタの素子寸法、パストランジスタ数などで設定値が変わり得る。
図37にINV400のトランスファーカーブを示すが、論理しきい値電圧は0.6Vより70mV程度小さくなっている。図36の回路の実際のシミュレーション結果を図38に示すが、Tdr=2.180(ns)−2.105(ns)=75ps、Tdf=3.180(ns)−3.107(ns)=73psであって、その差Tdr−Tdfは2psと図28に比べて大幅に小さくすることが出来る。
【先行技術文献】
【特許文献】
【0053】
【特許文献1】特許第3543117号公報
【特許文献2】米国特許第7061055号明細書
【特許文献3】米国特許第6809552号明細書
【発明の概要】
【発明が解決しようとする課題】
【0054】
しかし、この場合もボディバイアスVBKを+0.5Vや−1.0Vとすると、図39のシミュレーション結果に示されるように、VBK=+0.5Vの上段の特性はTdr=2.162(ns)−2.101(ns)=61ps、Tdf=3.170(ns)−3.100(ns)=70psであり、VBK=−1.0Vの下段の特性はTdr=2.240(ns)−2.114(ns)=126ps、Tdf=3.200(ns)−3.112(ns)=88psであるので、Tdr-Tdfはそれぞれ61ps−70ps=−9ps、126ps−88ps=+38psと拡大してしまい、図36の回路のままでは具合が悪い。
【0055】
その原因は、図32の場合と同様にボディバイアスを印加した時の出力バッファインバータの論理しきい値電圧の変化の方向にある。図37にはボディバイアスVBKを+0.5Vにした時と、−1.0Vにした時の論理しきい値電圧(VTL)の変化も示してある。VBK=0.0Vの場合と比較すると、VBK=+0.5VのときVTLはより小さくなり、VBK=−1.0Vのときはより大きくなっている。VBK=+0.5Vのときは、パストランジスタの抵抗はより小さくなっており、また初段出力バッファインバータのVTLも小さくなるので、信号の立ち上がり部分での遅延時間Tdrはさらに小さくなる。
【0056】
一方、立ち下がり部分ではパストランジスタの抵抗はより小さくなっているものの、VTLがより小さくなっているので初段出力バッファインバータの入力ノードをハイレベルからVTL以下にするまでの時間が長くなり、出力が反転する時間が長くなってその効果を相殺してしまうためTdfは大きく減少はしない。そのため入力信号波形の立ち上がり部分と立ち下がり部分での伝搬遅延時間の差、すなわちTdr−Tdfの値が拡大すると考えられる。
【0057】
上記シミュレーションではセレクターを例にとったが、もっと多入力のマルチプレクサやデマルチプレクサにおいても同様な議論が成り立つ。
また、TGを用いたマルチプレクサまたはデマルチプレクサの場合でもPMOSTによる面積増加を少なくするため、PMOSTとNMOSTを同じ素子寸法にすることが考えられる。このことは、特にいわゆるフィン形DGMOSTを用いた場合に有効である。すなわち、フィン形DGMOSTではフィンの高さがチャネル幅を決定するため、チャネル幅を増やそうとする場合はフィンの数を増やさなければならず、素子面積の増加を招くからである。
【0058】
同じ素子寸法のPMOSTとNMOSTを用いると、両者の電流駆動能力の差により入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が大きくなる。そのため、上記で説明した信号消失や誤り信号の発生の恐れが生じる。図40はPMOSTのMP400およびMP410をNMOSTのMN400およびMN410と同じ素子寸法にしたTGを用いた二入力マルチプレクサのシミュレーションに用いた回路図を示す。初段出力バッファINV600はPMOSTのMP420とNMOSTのMN420で構成された標準CMOSインバータである。
【0059】
簡単のため、制御信号CSはVDD(=1.2V)に固定し、CSBはVSS(=+0.0V)に固定した。すなわち、NET40の信号が選択されるようになっている。シミュレーション結果を図41に示す。VBK=+0.0Vのとき、Tdr=2.155(ns)−2.105(ns)=50ps、Tdf=3.138(ns)−3.102(ns)=36psであり、その差は14psであった。VBK=+0.5Vの時は、Tdr=2.149(ns)−2.105(ns)=44ps、Tdf=3.134(ns)−3.100(ns)=34psで期待通り伝搬遅延時間は小さくなって、その差も小さくなってはいるが、10psとまだ大きい。
【0060】
さらに、VBK=−1.0VのときはTdr=2.197(ns)−2.133(ns)=64ps、Tdf=3.160(ns)−3.114(ns)=46psであり、その差は18ps大きくなっている。この場合でも初段出力バッファに低しきい値CMOSインバータを用いて、例えばVBK=+0.0Vと固定した場合に伝搬遅延時間差を極めて小さくできることはPTを用いた場合と同様である。しかし、VBKを変化させた場合には伝搬遅延時間差が拡大することもPTの場合と同様である。
【0061】
さらに、PTまたはTGで構成したパスゲートを用いた2N対1MUXにおいて、2Nの各入力の論理値を固定しておけば、その入力の論理値の組み合わせパターンによって、N個の独立な制御信号を論理信号と看做した任意のN変数論理関数を表す論理回路が構成できる。これはLUT(ルックアップテーブル、Lookup Table)と呼ばれているものである。この場合はN変数ルックアップテーブルと称することにする。ルックアップテーブルにおいても論理値1を転送する場合と論理値0を転送する場合で伝搬遅延時間が異なるから多段接続した場合に信号消失や誤り信号の発生の恐れがある。したがって、MUXをLUTとして用いる場合でも信号の立ち上がり部分と立ち下がり部分の伝搬遅延時間差が極めて少ないことが望まれる。
【0062】
上記問題点に鑑み、本発明は、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパスゲートとして用いたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
また、本発明は、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、パストランジスタの動作上の欠点に由来する入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
【0063】
また、本発明は、さらに、P形MOSTとN形MOST、またはP形DGMOSTとN形DGMOSTをそれぞれ同じ素子寸法(例えば、同じチャネル長とチャネル幅)としたトランスミッションゲートなど、ハイレベルの転送効率の悪くなったトランスミッションゲートを用いるようにしたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、P形MOSTとN形MOST、またはP形DGMOSTとN形DGMOSTの電流駆動能力の違いによる入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
【課題を解決するための手段】
【0064】
本発明では以下の解決手段により前記目的を達成する。
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とCMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制した技術思想に特徴を有し、この特徴は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられている。
初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成を採用しているが、このPMOSTのボディ電圧に格別条件はない。ただし、この回路が用いられている部分回路でのVBPが印加される。
【0065】
具体的な解決手段は以下のような構成となる。
1)構成1:
Nを1以上の自然数とするとき、パスゲートからなる原始2対1マルチプレクサをN段用いて構成した2N対1原始マルチプレクサの出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した2N対1マルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする2N対1マルチプレクサとする。
【0066】
構成1とすることにより、初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パスゲート、例えば、パストランジスタのボディバイアスを印加したときの抵抗値の変化による遅延時間変化をその差が小さくなるように保証する働きがある。
【0067】
2)構成2:
前記2N対1マルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、2N対1マルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする構成1記載の2N対1マルチプレクサとする。
【0068】
3)構成3:
Nを1以上の自然数とするとき、パスゲートからなる原始1対2デマルチプレクサをN段用いて構成した1対2N原始マルチプレクサの各出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した1対2Nデマルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする1対2Nデマルチプレクサとする。
【0069】
4)構成4:
前記1対2Nデマルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、1対2Nデマルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする構成2記載の1対2Nデマルチプレクサとする。
【0070】
5)構成5:
Nを1以上の任意の自然数とするとき、前記2N対1マルチプレクサをルックアップテーブルとしたことを特徴とするN変数ルックアップテーブル。
6)構成6:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成1および2記載の2N対1マルチプレクサ。
【0071】
7)構成7:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成3および4記載の1対2Nデマルチプレクサ。
8)構成8:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成5記載のN変数ルックアップテーブル。
【発明の効果】
【0072】
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして図1、4、7のように工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制することができる。
【0073】
また、前記基本構成は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられているので、これら本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路においても基本構成の効果が有効に機能する。
【0074】
本発明は、パスゲートを用いたMUX、DEMUXまたはLUTの初段出力バッファに用いられるCMOSインバータ回路において、そのPMOSTは標準CMOSインバータで用いられるPMOSTと比べて電流駆動能力を弱く(電流値を小さく)し、PMOSTのボディは可変電位をとるボディバイアス電源電圧VBPの電源に接続して、PMOSTのしきい値(閾値)電圧を可変にできるようにし、NMOSTのボディは固定電位をとる電源電圧、例えばVSSの電源に接続し、NMOSTのしきい値電圧を固定にしてCMOSインバータの論理しきい値電圧を高電源電圧側の電源電圧と低電源電圧側の電源電圧の平均値よりも小さくし、かつボディバイアスによる論理しきい値電圧の変化の方向を正のボディバイアスVBKでは高い方向に変化し、負のボディバイアスVBKでは低い方向に変化するようにしたので、回路全体のボディバイアスを変化させても入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の入力ノードから出力ノードまでの伝搬遅延時間の差を極めて小さく保つことができる。
【0075】
本発明は、上記のように、MUX、DEMUXおよびLUTの出力デジタル信号の立ち上がり時と立ち下がり時の伝搬遅延時間の違いを極めて小さく保つことができるので、パスゲートを用いたMUX、DEMUXまたはLUTを多段接続しても信号消失あるいは誤り信号の発生がないので、巨大入力数のMUXまたは巨大出力数のDEMUXを従来例の素子数より少なくでき、それに伴い従来例より少ない素子面積で構成でき、素子数が少なくなるので低消費電力化が可能となる。
【0076】
さらに、MOSTまたはDGMOSTにそれらのしきい値電圧が高くなるようにボディバイアスを印加しても信号消失あるいは誤り信号の発生は起こらないので、未使用時や低速動作での消費電力の削減が可能となる。
さらに、高速動作が優先される場合にMOSTまたはDGMOSTに、それらのしきい値電圧が小さくなるようなボディバイアスを印加することにより信号の消失あるいは誤り信号の発生なしに高速動作のセレクター回路、MUX、DEMUXまたはLUTが実現可能である。
トランスミッションゲートを用いたセレクター回路、MUX、DEMUX、LUTにおいて、これらにおけるトランスミッションゲートのPMOSTあるいはPDGMOSTの素子面積を小さくできるので、より小さな素子面積で各回路を実現することができる。
【図面の簡単な説明】
【0077】
【図1】本発明の実施例1(セレクター)の回路図である。
【図2】本発明の実施例1のシミュレーション結果を示す特性図である。
【図3】本発明の実施例1の低しきい値CMOSインバータのトランスカーブである。
【図4】本発明の実施例2の回路図である。
【図5】本発明の実施例2のシミュレーション結果を示す特性図である。
【図6】本発明の実施例2の低しきい値CMOSインバータのトランスカーブである。
【図7】本発明の実施例3の回路図である。
【図8】本発明の実施例3のシミュレーション結果を示す特性図である。
【図9】本発明の低しきい値CMOSインバータの回路図と回路記号である。
【図10】本発明のパスゲートと低しきい値CMOSインバータを用いた8対1マルチプレクサの回路図である。
【図11】本発明のパスゲートと低しきい値CMOSインバータを用いた1対4デマルチプレクサの回路図である。
【図12】従来のCMOSインバータの回路図と回路記号である。
【図13】CMOSインバータのトランスファーカーブの模式図である。
【図14】パストランジスタによるパスゲート回路図である。
【図15】トランスミッションゲートによるパスゲートの回路図である。
【図16】パストランジスタによる2対1マルチプレクサ(セレクター)の従来回路である。
【図17】パストランジスタによる4対1マルチプレクサの従来回路である。
【図18】パスゲートのみによる2対1マルチプレクサの回路記号である。
【図19】パスゲートのみによる4対1マルチプレクサの回路記号である。
【図20】パスゲートを用いた8対1マルチプレクサの従来回路例である。
【図21】パスゲートを用いた1対4デマルチプレクサの従来回路例である。
【図22】PMOSTによる正帰還付き従来の初段出力バッファと回路記号である。
【図23】パストランジスタを用いた2対1マルチプレクサで、標準CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図24】ボディバイアスVBK=+0.0Vとした図23の回路のシミュレーション結果の特性図である。
【図25】ボディバイアスVBK=+0.5Vとした図23の回路のシミュレーション結果の特性図である。
【図26】ボディバイアスVBK=−1.0Vとした図23の回路のシミュレーション結果の特性図である。
【図27】論理しきい値電圧が(VDD-VSS)/2となるように調節したCMOSインバータのトランスファーカーブである。
【図28】パストランジスタを用いた2対1マルチプレクサで、PMOSTによる正帰還付き弱いCMOSインバータを初段出力バッファとしたVBK=+0.0Vの場合のシミュレーション回路である。
【図29】ボディバイアスVBK=+0.0Vとした図28の回路のシミュレーション結果の特性図である。
【図30】ボディバイアスVBK=+0.5Vとした図28の回路のシミュレーション結果の特性図である。
【図31】ボディバイアスVBK=−1.0Vとした図28の回路のシミュレーション結果の特性図である。
【図32】パストランジスタを用いた2対1マルチプレクサで、低しきい値CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図33】図32のCMOSインバータのトランスファーカーブである。
【図34】図32の回路で、ボディバイアスVBKが、+0.0Vの場合におけるシミュレーション結果の特性図である。
【図35】図32の回路で、ボディバイアスVBKが、+0.5Vと−1.0Vの場合におけるシミュレーション結果の特性図である。
【図36】図28の回路で、低しきい値CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図37】図36のCMOSインバータのトランスファーカーブである。
【図38】図36の回路で、ボディバイアスVBKが、+0.0Vの場合におけるシミュレーション結果の特性図である。
【図39】図36の回路で、ボディバイアスVBKが、+0.5Vと−1.0Vの場合におけるシミュレーション結果の特性図である。
【図40】トランスミッションゲートを用いた2対1マルチプレクサで、標準CMOSインバータを初段出力バッファとした場合のシミュレーション回路である。
【図41】図40の回路のシミュレーション結果の特性図である。
【発明を実施するための形態】
【0078】
本発明の実施の形態を図に基づいて詳細に説明する。
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして例えば、図1、4および7のように工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制することができるようにしたものである。前記基本構成は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられている。
【実施例】
【0079】
以下の説明で使用する測定データを採取した素子は、同じ仕様、同じ規格のものを使用した。具体的には、測定データは、例示すれば、90nmノードのMOSTモデルを用い、VDD=1.2V、VSS=0.0Vとした、同じ仕様、同じ規格の素子により採取したデータとなっていて、極めて比較し易くなっている。
相補型金属酸化膜半導体集積回路(CMOS)インバータ回路を構成するP形の絶縁ゲート電界効果トランジスタ(MOST)(PMOST)は、「弱い」(電流駆動力が標準CMOSインバータにおけるP形のMOST(PMOST)より小さい(流れる電流値が小さい))特徴を示すように構成されている。電流駆動力を小さくするには、例えば、チャネル長を相対的に長く構成する、又は、チャネル長は同じとするがチャネル幅を小さくする、等の手段を採用する。
【0080】
CMOSインバータ回路を構成するN形のMOST(NMOST)は、標準CMOSインバータにおけるN形のMOST(NMOST)と同じか「強く」なるように構成されている。前記「強く」は、上記「弱い」の反対の意味を有し、電流駆動力が標準CMOSインバータにおけるN形のMOST(NMOST)より大きい(流れる電流値が大きい))。
CMOSインバータの入力ノードと出力ノードの間に設けられる正帰還のためのキーパーは、その電流駆動力がパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの電流駆動力より小さくなるように構成する。厳密にはMUX等の入力からその初段出力バッファの入力までに導通状態で直列接続されたパストランジスタの電流駆動力より小さくする。
【0081】
本発明のパスゲートはPTまたはTGを用いて構成したものに限定する。
ボディバイアス電源の電圧値によってMOSTのしきい値電圧が制御できる。
論理しきい値電圧VTLが小さいCMOSインバータ(低しきい値初段出力バッファ、Low VTL CMOS Inverter)は、例えば、PMOSTのチャネル幅を、標準CMOSバッファインバータの場合より小さくするか、NMOSTのチャネル幅をより大きくするか、あるいはその両方とするかで実現できる。
【0082】
初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パスゲート、例えば、パストランジスタのボディバイアスを印加したときの抵抗値の変化による伝搬遅延時間変化をその差が小さくなるように補償する働きがある。
【0083】
図1は二個のパストランジスタM1およびM2を用いたセレクター回路で、本発明に共通な基本構成の実施例1を示したものである。NMOSTであるM1およびM2のソースをノードNET5に接続し、各ドレインはそれぞれ外部入力ノードNET3およびNET4に接続されている。M1のゲートは制御信号源CSに接続され、M2のゲートは制御信号源CSB(CSの反転)に接続される。M1とM2のボディ端子はNMOST用ボディバイアス電源VBNに接続され、可変にできる。NET5に接続される初段出力バッファINV1はPMOSTのM3とNMOSTのM4で構成されたCMOSインバータで、M3とM4の素子寸法はそれぞれ、図32のMP340およびMN330と同じである。すなわち、図32の低しきい値CMOSインバータと同じ素子寸法である。ただし、M3のボディ端子はPMOST用ボディバイアス電源VBPに接続され可変にできるようになっているが、M4のボディバイアスはVSS(図ではVSS=0.0V)に固定されている点で異なっている。
【0084】
本来ならば、M1およびM2のゲートには、制御信号である一つのパルス信号およびその反転がそれぞれ印加されるが、シミュレーションの簡単のためM1のゲートに印加されている制御信号CSはVDDに、M2のゲートに印加されている制御信号CSBはVSSに固定して印加し、NET3の信号が選択されるようにした。
制御信号のパルス幅は通常入力信号のパルス幅より十分長いので、このようにしても動作解析結果に影響はほとんどない。なお、NMOSTであるM4のボディバイアスはそのしきい値電圧を変更することができ、例えばVSSとは異なる固定電圧に接続しても良い。
【0085】
図2はこの図1の回路の入力信号の立ち上がり部分の遅延Tdrと立ち下がり部分の遅延Tdfのシミュレーション結果を示す。チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用(パストランジスタのボディバイアスもVBK)のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合のシミュレーション結果は当然ながら図34と同じであるから図2での図示は省略するが、Tdr=51ps、Tdf=49psであって、その差Tdr-Tdfは2psとなる。図2に示す、VBK=+0.5Vの場合は、Tdr=47ps、Tdf=44psとなり、TdrとTdfの差は3psであって、図35の場合、すなわち低しきい値CMOSインバータのNMOSTのボディバイアスも可変とした場合の−6psより改善されている。
【0086】
さらに図2に示す、VBK=−1.0Vの場合は、Tdr=64ps,Tdf=55psで、その差は9psであって、図35で示すTdrとTdfの差49psと比べて大きく改善されている。すなわち、ボディバイアスによらず、TdrとTdfの差の小さなマルチプレクサが実現できていると言える。
この効果を奏する理由は、図1の初段出力バッファインバータに用いた低しきい値CMOSインバータINV1のボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、NMOSTとPMOSTの両方に可変のボディバイアスを印加した図32で初段出力バッファインバータとして用いた低しきい値電圧CMOSインバータのINV400のそれと異なるからである。
【0087】
すなわち、INV400では図33で示されるように、+のボディバイアスVBKではVTLはより小さく、−のボディバイアスVBKではより大きくなるが、図3に示すように、本発明のINV1では逆になる。
すなわち、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パストランジスタM1、M2のボディバイアスを印加したときの抵抗値の変化による伝搬遅延時間変化をその差が小さくなるように補償する働きがあるからである。
【0088】
図4は二個のパストランジスタM1およびM2を用いたセレクター回路で本発明の実施例2を示したものである。M1およびM2は実施例1の図1と同じ素子を用いた。NMOSTであるM1およびM2のソースをノードNET5に接続し、各ドレインはそれぞれ外部入力ノードNET3およびNET4に接続されている。
M1のゲートは制御信号源CSに接続され、M2のゲートは制御信号源CSB(CSの反転)に接続される。M7はキーパーPMOSTでその素子寸法は図36のMP330と同じである。M1とM2のボディはNMOST用ボディバイアス電源VBNにより可変にできる。
またキーパーM7のボディはPMOST用ボディバイアス電源VBPに接続され可変に出来るようになっている。NET5に接続される初段出力バッファINV2はNMOSTのM5とPMOSTのM6で構成された低しきい値電圧CMOSインバータで、M5とM6の素子寸法はそれぞれ、図36のMN320およびMP350と同じである。
【0089】
すなわち、図36の低しきい値CMOSインバータINV500と同じ素子寸法であるが、M5のボディバイアスはVSS(図ではVSS=0.0V)に固定し、M6のボディ端子はボディバイアス電源VBPに接続され可変にできるようになっている点で異なっている。
本来ならば、M1およびM2のゲートには、制御信号である一つのパルス信号およびその反転がそれぞれ印加されるが、シミュレーションの簡単のためM1のゲートに印加されている制御信号CSはVDDに、M2のゲートに印加されている制御信号CSBはVSSに固定して印加し、NET3の信号が選択されるようにした。制御信号のパルス幅は通常入力信号のパルス幅より十分長いので、このようにしても動作解析結果に影響はほとんどない。なお、NMOSTであるM5のボディバイアスはそのしきい値電圧を変更する場合VSSとは異なる固定電圧に接続しても良い。
【0090】
図5はこの図1の回路の入力信号の立ち上がり部分の遅延Tdrと立ち下がり部分の遅延Tdfのシミュレーション結果を示す。チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合は当然ながら図38と同じであるから図5での図示は省略するが、Tdr=2.180(ns)−2.105(ns)=75ps、Tdf=3.180(ns)−3.107(ns)=73psであって、その差Tdr-Tdfは2psとなる。
【0091】
しかし、VBK=+0.5Vの場合は、Tdr=2.169(ns)−2.100(ns)=72ps、Tdf=3.174(ns)−3.102(ns)=69psとなり、TdrとTdfの差は3psであって、図39の場合のTdrとTdfの差−9psより改善されている。さらにVBK=−1.0Vの場合は、Tdr=2.200(ns)−2.116(ns)=84ps,Tdf=3.203(ns)−3.115(ns)=88psで、その差は−4psであって、図39のTdrとTdfの差38psと比べて大きく改善されている。すなわち、ボディバイアスによらず、TdrとTdfの差の小さなマルチプレクサが実現できたと言える。
【0092】
この効果を奏する理由は、実施例1と同様である。図4の初段出力バッファインバータに用いた低しきい値CMOSインバータのINV2のボディバイアスを、NMOSTは固定し、PMOSTは可変とする構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、NMOSTとPMOSTの両方にボディバイアスを印加した図36で初段出力バッファインバータとして用いた低しきい値電圧CMOSインバータのINV500のそれと異なるからである。
すなわち、INV500では図37で示されるように、+のボディバイアスVBKではVTLはより小さく、−のボディバイアスVBKではより大きくなるが、図6に示すように、本発明のINV2では逆になる。すなわち、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パストランジスタM1、M2のボディバイアスを印加したときの抵抗値の変化による遅延時間変化をその差が小さくなるように補償する働きがあるからである。
【0093】
図7は実施例3を示す。実施例3は、図1の実施例1において、パストランジスタNMOST(M1)の代わりに、第1のトランスミッションゲートを設け、パストランジスタNMOST(M2)の代わりに、第2のトランスミッションゲートを設けた構成をとる。
NMOSTのM8とPMOSTのM10で第一のトランスミッションゲート(TG)を構成し、NMOSTのM11とPMOSTのM9で第二のTGを構成し、これらを用いたセレクターまたは2対1マルチプレクサを構成している。その初段出力バッファには、NMOSTのM12とPMOSTのM13とで構成される低しきい値CMOSインバータINV3を用い、かつM12のボディバイアスは固定し、M13のボディバイアスは可変とする。
なお、M12およびM13は上記実施例1のINV1や実施例2のINV2で用いたものと同じではなく、一般にはパスゲートの種類やその段数、回路ノードでの負荷容量の値などで設定値が異なる。実施例3ではシミュレーションで、VBK=+0.0V(VBN=+0.0V=VSS、VBP=+1.2V=VDD)のとき、遅延時間差が最小になるように設定した。
【0094】
図8は実施例3のシミュレーション結果を示す。この場合も同様に簡単のためCSは高電位側電源線の電位VDD(=+1.2V)とし、CSBは低電位側電源線の電位VSS(=+0.0V)に固定した。すなわち、入力ノードNET3の信号が選択された構成となっている。
チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合はTdr=2.142(ns)−2.102(ns)=40ps、Tdf=3.145(ns)−3.105(ns)=40psで遅延時間差はない。VBK=+0.5Vの場合は、Tdr=2.138(ns)−2.100(ns)=38ps、Tdf=3.137(ns)−3.100(ns)=37psとなり、TdrとTdfの差は1psであって、従来回路の結果の図41の場合のTdrとTdfの差10psより改善されている。さらにVBK=−1.0Vの場合は、Tdr=2.158(ns)−2.114(ns)=44ps,Tdf=3.165(ns)−3.115(ns)=50psで、その差は−6psであって、同じく従来回路の図41の場合の18psより大きく改善されている。
【0095】
上で用いた本発明の低しきい値CMOSインバータの回路と記号を図9に示す。図9(a)は通常のバルク形MOSTを用いた場合を示している。NMOSTのM30は標準CMOSインバータで用いられたNMOSTと同じ最小チャネル寸法を有する。チャネル幅は等しいか大きくする。
M20は、標準CMOSインバータで用いられたPMOSTよりチャネル幅を小さくする、あるいはチャネル長を長くするなどして、M30より電流駆動能力を弱くしたPMOSTであって、これによりボディバイアスVBK=0.0Vの場合において、CMOSインバータとしての論理しきい値電圧を標準CMOSインバータよりも小さくする。
【0096】
M20とM30の各ドレインを接続して出力ノードOUTとし、各ゲート端子を接続して入力ノードINとする。M20およびM30の各ソース端子はそれぞれVSSおよびVDDに接続する。さらに、M30のボディ端子はボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。また、M20のボディ端子はVSSに接続し、そのしきい値電圧は固定する。また、M20とM30のチャネル幅は必要に応じて比例的に大きくしても良い。
図9(b)は四端子二重ゲート電界効果トランジスタ(DGMOST)を用いた場合を示している。N形のDGMOSTのM40はDGMOSTによる標準CMOSインバータで用いられたN形のDGMOSTと同じ最小チャネル寸法を有する。チャネル幅は等しいか大きくする。M50は、標準CMOSインバータで用いられたP形のDGMOSTよりチャネル幅を小さくする、あるいはチャネル長を長くするなどして、M40より電流駆動能力を弱くしたPDGMOSTであって、これによりボディバイアスVBK=0.0Vの場合において、CMOSインバータとしての論理しきい値電圧を標準CMOSインバータよりも小さくする。
【0097】
M40とM50の各ドレイン端子を接続して出力ノードOUTとし、各第一ゲート端子を接続して入力ノードINとする。M40およびM50の各ソース端子はそれぞれVSSおよびVDDに接続する。さらに、M50の第二ゲート端子はボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。また、M40の第二ゲート端子はVSSに接続し、そのしきい値電圧は固定する。また、M40とM50のチャネル幅は必要に応じて比例的に大きくしても良い。
【0098】
さらに、パスゲートがPTの場合は、入力から出力まで導通状態で従属接続されたパスゲートの電流駆動能力よりも十分弱いPMOST(キーパー)でOUTからINに必要に応じて正帰還がかけられる。キーパーのボディ端子もボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。これはパスゲートのPTのボディ端子はボディバイアス電圧VBNなる電源線に接続され、そのしきい値電圧を制御するが、その場合の電流駆動能力変化に対応するためである。パスゲートがTGの場合はこのキーパーは不要である。図9(c)は回路記号を示す。なお、記号ではVDD、VSSおよびVBPは省略されるが、実際の動作ではこれらの電圧を持つ電源線に接続されているものとする。
【0099】
もっと多入力のマルチプレクサの場合も同様である。例えば8入力のマルチプレクサ(8対1マルチプレクサ)は図10のように構成すれば良い。
すなわち、パスゲート(PTでもTGでも良い)のみで構成した原始4対1マルチプレクサのMX041およびMX042の入力ノードを用いて8個の入力ノードIN01ないしIN08を構成し、その出力ノードN140およびN150は原始2対1マルチプレクサMX021の入力ノードにそれぞれ接続する。MX021の出力ノードN160には本発明による低しきい値CMOSインバータINV4の入力ノードを接続し、その出力を8対1マルチプレクサとしての出力OUTとする。OUTには入力信号の反転が出力されるが必要に応じて非反転とするにはその後に標準CMOSインバータ等によるバッファを接続すれば良い。また、図では省略されているが、必要に応じてINV4の出力と入力間にキーパーを接続する。
【0100】
DEMUXの場合は信号が通る経路に関してはMUXと同様であるから、上記と同様な低しきい値初段出力バッファを用いればDEMUXの場合もボディバイアスを変化させても遅延時間差を小さくできることは明らかである。例えば、4出力のデマルチプレクサは図11のように構成すればよい。
【符号の説明】
【0101】
MOST
: 絶縁ゲート電界効果トランジスタ
PMOST
: P形のMOST(MPと略記することもあり)
NMOST
: N形のMOST(MNと略記することもあり)
DGMOST
: 四端子二重絶縁ゲート電界効果トランジスタ
PDGMOST
: P形のDGMOST(MDGPと略記することもあり)
NDGMOST
: N形のDGMOST(MDGNと略記することもあり)
M1、M2、M3、M4、M5、M6、M7、M8、M9、
M10、M11、M12、M20、M30、M40、MP、MN、
MN100、MP100、MN110、MN120、MP110、MN130、
MN140、MN150、MN160、MN170、MN180、MP120、
MP130、MN190、MN200、MN210、MN220、MN230、
MN240、MP200、MN300、MN310、MN320、MP320、
MP330、MP340、MN400、MP400、MN410、MP410、
MN420、MP420 : MOST
MDGP、MDGN :
DGMOST
GP、DP、SP、BP : MPのゲート端子、ドレイン端子、ソース端子およびボディ端子
GN、DN、SN、BN : MNのゲート端子、ドレイン端子、ソース端子およびボディ端子
DGP1、DGP2、DDP、DSP : MDGPの第一ゲート端子、第二ゲート端子、
ドレイン端子およびソース端子
DGN1、DGN2、DDN、DSN : MDGNの第一ゲート端子、第二ゲート端子、
ドレイン端子およびソース端子
VDD、 : 高電位側の電源電圧
VSS、
: 低電位側の電源電圧
GND
: 接地
VBK : ボディバイアス電圧
VBP
: PMOSTのボディバイアス電圧、
またはP形のDGMOSTの第二ゲートバイアス電圧
VBN
: NMOSTのボディバイアス電圧、
またはN形のDGMOSTの第二ゲートバイアス電圧
V1、V2
: パルス信号源
V3、V4、V5、V6 : DC電源
CS、CS01、CS02、CS03 : 制御信号源
CSB、CS01B、CS02B : 制御信号CS、CS01、CS02の反転
VTL,
: CMOSインバータの論理しきい値電圧
LS,
: CMOSインバータの論理信号振幅
TR,
: CMOSインバータの遷移領域
TRHL, TRHH
: 遷移領域の境界値
NET1、NET2、NET3、NET4、NET5、NET6、
NET31NET32NET33NET34NET35 : 回路のノード
IN、IN01、IN02、IN03、IN04、
IN05、IN06、IN07、IN08
: 入力ノード
OUT、OUT01、OUT02、OUT03、OUT04 : 出力ノード
MX021
: 初段出力バッファ無しの2対1マルチプレクサ
MX041、MX042 : 初段出力バッファ無しの4対1マルチプレクサ
DMX04 : 1対4デマルチプレクサ(MX041の入力、出力を逆にした回路)
INV1、INV2、INV3、INV4、
INV5、INV6、INV7、INV8 : 本発明の低しきい値CMOSインバータ
INV10、INV20、INV21、INV22、INV23、INV24、
INV25、INV26、INV27、INV200、INV300 : 標準CMOSインバータ
INV400 : 低しきい値CMOSインバータ
BF01、BF02、BF03、BF04
: PMOSTによる正帰還付き標準CMOSインバータ
Tdr : 入力信号の立ち上がり部分での伝搬遅延時間
Tdf : 入力信号の立ち下がり部分での伝搬遅延時間
【技術分野】
【0001】
本発明は、デジタル信号の立ち上がり時と立ち下がり時の遅延時間の違いを少なくするようにした絶縁ゲート電界効果トランジスタからなるCMOSインバータ回路を用いたセレクター回路、およびそれを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に関し、特に、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパストランジスタやトランスミッションゲートとして用いたセレクター回路、およびそれを用いたマルチプレクサ(Multiplexer、MUXと略記)、デマルチプレクサ(Demultiplexer、DEMUXと略記)に関し、更には、絶縁ゲート電界効果トランジスタをパスゲートとして用いるマルチプレクサ(Multiplexer、MUXと略記)、デマルチプレクサ(Demultiplexer、DEMUXと略記)およびルックアップテーブル(Lookup
Table、LUTと略記)に関し、ボディバイアス電圧を印加してもその出力におけるデジタル信号の立ち上がり時と立ち下がり時の伝搬遅延時間の違いを小さく保てるようにした、特には、入力信号と出力信号が同相なMUXまたはDEMUXまたはLUTを多段接続した場合に伝搬遅延時間が加算されることに起因するデジタル信号の消失や誤り信号の発生を防止するようにしたMUX、DEMUX、LUT、およびこれらを用いた集積回路に関する。
【背景技術】
【0002】
まず本明細書で必要な用語、記号の定義をする。
図12(a)(b)(c)は相補型金属酸化膜半導体集積回路(CMOS)インバータの回路図とそれを表す記号を示している。図12(a)は通常のバルク形の絶縁ゲート電界効果トランジスタ(MOST)で構成したCMOSインバータ回路である。
MPはP形のMOST(PMOST)であり、ゲート、ドレイン、ソースおよびボディと呼ばれる構成要素からなり、それぞれには外部から電圧を印加できるようにGP、DP、SPおよびBPはそれぞれそのゲート端子GP、ドレイン端子DP、ソースSPおよびボディ端子BPが設けられている。
【0003】
ボディとは半導体領域であって、ゲートとボディの間にはゲート絶縁膜が介在しているが、ゲート絶縁膜とボディとのボディ側界面にチャネルが形成される。
MNはN形のMOST(NMOST)であり、同様にゲート端子GN、ドレイン端子DN、ソース端子SNおよびボディ端子BNが設けられている。
CMOSインバータ回路は、ゲート端子GPとゲート端子GNを接続して入力ノードINとし、ドレイン端子DPとドレインDN端子を接続して出力ノードOUTとする。ソースSP端子は高電位側電源電圧VDDの電源線に接続し、ソース端子SNは低電位側電源電圧VSSの電源線に接続される。またボディ端子BPはPMOSTのボディバイアス電源電圧VBPの電源線に接続し、ボディ端子BNはNMOSTのボディバイアス電源電圧VBNの電源線に接続されて構成される。
【0004】
さらに、上で説明したバルク形の絶縁ゲート電界効果トランジスタ(MOST)だけでなく、例えば、下記特許文献1、2に開示されているような、基板上に設けた絶縁層上の結晶シリコンに構成され、電流が基板に平行に流れる、いわゆる、四端子二重絶縁ゲート電界効果トランジスタ(二つのゲートがチャネル領域を挟んで対向し、それぞれ電気的に分離されているもの、Double Gate MOS Transistor(DGMOST))においてもCMOSインバータが図12(b)に示すように同様に構成できる。
【0005】
すなわち、図12(b)のMDGPはP形のDGMOST(PDGMOST)であり、DGP1、DDP、DSPおよびDGP2はそれぞれその第一ゲート端子、ドレイン端子、ソース端子および第二ゲート端子である。MDGNはN形のDGMOST(NDGMOST)であり、DGN1、DDN、DSNおよびDGN2はそれぞれその第一ゲート端子、ドレイン端子、ソース端子および第二ゲート端子である。第一ゲート端子DGP1と第一ゲート端子DGN1を接続して入力ノードINとし、ドレイン端子DDPとドレインDDN端子を接続して出力ノードOUTとする。
ソース端子DSPは高電位側電源電圧VDDの電源線に接続し、ソース端子DSNは低電位側電源電圧VSSの電源線に接続される。また第二ゲート端子DGP2はPDGMOSTのボディバイアス電源電圧VBPの電源線に接続し、第二ゲート端子DGN2はNDGMOSTのボディバイアス電源電圧VBNの電源線に接続すれば、VBPやVBNの値によって、それぞれのしきい値電圧が制御できることはバルク形と同様である。
【0006】
VDDおよびVSSを電源電圧と総称することがある。なお、VSS<VDDである。
また、ボディバイアス電源電圧VBPおよびVBNをボディバイアスと総称することがある。図12(c)は図9(a)または図9(b)のCMOSインバータの回路記号を示す。回路記号では電源電圧VDD、VSS、VBPおよびVBNの各電源線に接続される各端子SP、DSP、SN、DSN、BP、DGP2、BN、DGN2は省略する。その場合、回路図で示された電源電圧およびボディバイアスが印加されるものとする。入力ノードや出力ノードの名前、INやOUTは回路中で適宜別の名前を付けることがある。
【0007】
図13は典型的なCMOSインバータの入出力特性曲線を模式的に示している。横軸は入力電圧VIN(入力ノードINに印加される電圧)、縦軸は出力電圧VOUT(出力ノードOUTで観測される電圧)である。遷移領域(TR)とは出力電圧がVDDからVSSに、あるいはこの逆に変化する場合に変化する途中の段階にある入力電圧範囲を言い,通常次のように定義される。すなわち、この入出力特性曲線には接線の傾きが−1となる入力電圧が通常2カ所あるが、電圧の低い方を遷移領域下限(TRL)とし、電圧の高い方を遷移領域上限(TRH)とし、これらの電圧で挟まれた入力電圧範囲を遷移領域(TR)とする。
また出力電圧が(VDD−VSS)/2に等しくなる入力電圧をそのインバータの論理しきい(閾)値電圧(VTL)と称する。VTLはTR内に位置する。VTLはVDDとVSSの平均値であることが望ましい。さらに、VDDとVSSの差を論理振幅(LS)と言う。一般に、CMOSインバータが確実に動作するためにはこの遷移領域を渡りきるように入力電圧を変化させねばならない。
【0008】
また、一つの入力ノードから一つの出力ノードへの論理信号の転送、非転送を制御する機能を有する論理回路をパスゲートと称することにすると、このパスゲートはMOSTおよびDGMOSTで構成できる。例えば、NMOSTの場合、簡単には図14のように絶縁ゲート電界効果トランジスタ(NMOST)を、ドレイン端子DNを入力ノードIN、ソース端子SNを出力ノードOUTとして用いると、ゲート端子GNは制御信号CSが印加される制御信号ノード(ノードの名前はCSと兼用)に接続すると、制御信号CSにより入力ノードINから出力ノードOUTへの、論理信号の転送、非転送を制御でき、パスゲートの機能を実現できる。なお、通常、ソース端子、ドレイン端子の役割を逆にしても良い。
【0009】
また、BNはNMOSTのボディ端子であり、ボディバイアス電源VBNに接続され、VBNの電圧値によってNMOSTのしきい値電圧が制御できる。上記図14に代表される回路はパストランジスタ(PT)と称される。同様に、DGMOSTで構成できる。図14のGNをDGMOSTの第一ゲート端子DGN1に替え、BNを第二ゲートDGN2に替え、DGN2をボディバイアス電源電圧VBNの電源線に接続すれば良い。この場合もDGN2をボディ端子と称する。
【0010】
しかし、NMOSTでもNDGMOSTでも、論理信号電位のローレベルの転送効率は良いが、論理信号電位のハイレベルの転送効率が悪いのが欠点である。PMOSTまたはPDGMOSTを用いても良いが、逆に、PMOSTでもPDGMOSTでも、ハイレベルの転送効率は良いが、ローレベルの転送効率が悪い。そこで、両者を並列に接続して、ハイレベル、ローレベルとも転送効率を良くしたパスゲートがある。これはトランスミッションゲート(Transmission Gate,TG)と称されるものである。このトランスミッションゲートを、例えば、バルク形MOSTを用いて構成した場合を図15に示す。
【0011】
すなわち、NMOSTのMN100のソース端子とPMOSTのMP100のドレイン端子を接続して入力ノードINとし、MN100のドレイン端子とMP100のソース端子を接続して出力ノードOUTとする。MN100のゲート端子には制御信号CSが接続され、MP100のゲートにはインバータINV10により生成されたCSの反転CSBが接続される。MN100のボディは電源電圧VBNのボディバイアス電源線に接続され、MP100のボディは電源電圧VBPのボディバイアス電源線に接続され、それぞれしきい値電圧が制御される。バルク形MOSTを用いたTGによるマルチプレクサの一例が下記特許文献3に開示されている。
【0012】
上記図14の例を素子としてDGMOSTに置き換える説明でもわかるように、DGMOSTでTGを構成できることも明らかである。しかし、TGはPTを用いた場合に比べて素子数が倍になるし、またPMOSTとNMOSTの電流駆動能力を合わせるためにPMOSTのチャネル幅もNMOSTより大きくしなければならず、素子面積の増加が問題となる。なお、パスゲートの各ノードの名前は回路中で適宜別の名前を付けることがある。
以下の説明ではバルク形MOSTを用いているが、DGMOSTに変更することは容易であり、同様な議論が成立する。
一般にパスゲートの機能はANDゲートやORゲートを用いても構成できるが、本発明ではPTまたはTGを用いて構成したものに限定する。
【0013】
さて、デジタル信号を用いた電気通信回路では、通信コスト削減のため、マルチプレクサ(MUX)およびデマルチプレクサ(DEMUX)が用いられる。MUXは多数の異なる入力ノードと一つの出力ノードを有し、入力ノードのうちの一つを選択し、その入力ノードの信号を出力する機能を有する。またDEMUXは一つの入力ノードと多数の異なる出力ノードを有し、その入力ノードの信号を多数の異なる出力ノードのどれか一つに出力する機能を有する。
すなわち、例えば多数の送信者側からのデジタル信号をあるビット数に区切って、MUXを用いて時間的に順番に出力し、結果として一つの決められた時間長のビット列を作り、これを高速な一つの通信回線を用いて受信者側に渡し、受信者側ではDEMUXを用いて逆の操作をして、送信者の目的とする受信者にデジタル信号を渡すことが行われる(Time Division Multiplexing,TDM:時分割多重)。
【0014】
このようなMUXまたはDEMUXは通常ANDゲートや,ORゲートを用いて構成されている。すなわち、パスゲート機能を実現するのにANDゲートやORゲートが用いられていると言うことである。そのため、多数の入力を持つ場合、MOSTなどのトランジスタ数が極めて多くなるのが欠点となる。
【0015】
しかし、パストランジスタを用いて大規模なMUXあるいはDEMUXを構成すれば用いるトランジスタ数を大幅に削減することができる。例えば二入力のMUXは図16に示すようにパストランジスタを2個とバッファのCMOSインバータ、ハイレベルを保つためのPMOSTで構成される。すなわち、N形の絶縁ゲート電界効果トランジスタ(NMOST)、MN110とMN120をパストランジスタとして用い、MN110およびMN120のドレイン端子(ソース端子でも良い)をそれぞれ外部入力ノードIN01およびIN02に接続し、ソース端子(ドレイン端子でも良い)を共通接続してノードN100とする。MN110のゲートは制御信号ノードCSに接続し、MN120のゲートはCMOSインバータ、INV20の出力ノードCSBに接続する。
【0016】
ここで、パスTrにPMOSTの例がなかったのは以下のような理由による。PMOSTをパストランジスタとして用いることも考えられるが、同じ素子寸法で考えるとPMOSTの方がNMOSTより電流駆動力が小さいので動作速度は遅くなる。そこで、パストランジスタとしてはNMOSTが用いられることが多いので、本発明ではNMOSTをパストランジスタとして用いた場合の欠点を説明する。
【0017】
INV20の入力ノードは制御信号ノードCSに接続される。MN120のゲート端子には制御信号CS(CSは制御信号ノードと兼用)の論理的反転CSBが入力されることになる。この制御信号CSによりIN01とIN02のどちらか一方の入力が選択され、その入力信号がノードN100に転送される。ノードN100には出力バッファとして通常CMOSインバータINV21が接続され、MUXの負荷駆動能力を高めている。INV21の出力ノードがMUXとしての出力ノードとなる。ただし、この場合は選択された入力信号の反転が出力される。
【0018】
また、INV21の出力ノードから入力ノードN100にPMOSTであるMP110による正帰還がかけられている。これは、NMOSTを用いたパストランジスタはハイレベルの転送効率が悪く、ノードN100のハイレベルが中途半端なレベルになってインバータINV21の消費電力を増加させることをMP110によって防止するためである。すなわち、定常状態ではノードN100の中途半端なハイレベルをMP110によってハイレベルである電源電圧VDDに持ち上げ、INV21のPMOSTを完全なオフ状態として消費電力の増加を防止している。ただし、論理機能としては必須のものではなく、上記欠点を容認するならば省略しても良い。
このような機能のMP110をキーパーと称する。この回路は特にセレクター(Selector)と称されている。
【0019】
もっと多数の入力のマルチプレクサはこのセレクターをツリー状に接続して構成される。例えば、4入力のマルチプレクサ(4対1マルチプレクサとも言う)は図17のように構成される。
MN130とMN140で第一のセレクターを構成し、MN150とMN160で第二のセレクターを構成する。ただし、この場合上記各セレクターの出力における負荷は小さいので第一および第二のセレクターのバッファCMOSインバータは省略することができる。第一のセレクターの入力ノードはIN01とIN02であり、出力ノードはN110である。第二のセレクターの入力ノードはIN03とIN04であり、出力ノードはN120である。第一および第二のセレクターは制御信号CS01で制御される
【0020】
さらに、MN170とMN180で第三のセレクターを構成し、その第一の入力ノードすなわちMN170のドレイン端子(またはソース端子)は第一のセレクターの出力ノードN110に接続し、その第二の入力ノードすなわちMN180のドレイン端子(またはソース端子)は第二のセレクターの出力ノードN120に接続される。第三のセレクターの出力ノードN130にはCMOSバッファINV24が接続され、その出力がマルチプレクサとしての出力ノードOUTとなる。PMOSTのMP120は図16のMP110と同様の動作をする。第三のセレクターは制御信号CS02で制御される。INV22およびINV23はCMOSインバータであり、それぞれ制御信号CS01およびCS02の反転CS01BおよびCS02Bを生成する。
【0021】
さらに、8入力のマルチプレクサは次のように構成できる。簡単のため、図16および図17で、PMOSTによる正帰還回路付きCMOSインバータによる出力バッファを外した原始2対1マルチプレクサおよび原始4対1マルチプレクサの回路記号をそれぞれ図18および図19で表す。ノードの記号は適宜回路中で別のノードの名前を付けることがあるが機能には変わりはない。また、制御信号CSやCS01およびCS02の反転CSBやCS01BおよびCS02Bは表示を省略するが、図16や図17に示されるように内部でCMOSインバータを用いて生成されるものとする。
【0022】
これら原始2対1マルチプレクサを一個と原始4対1マルチプレクサを2個用いると、8入力のマルチプレクサの回路構成は図20のようになる。入力の初段に用いられるMX041およびMX042はそれぞれ原始4対1マルチプレクサであり、それぞれの入力ノードはIN01ないしIN04およびIN05ないしIN08となる。それぞれの出力ノードN140およびN150は、原始2対1マルチプレクサMX021の各入力ノードに接続される。その出力ノードN160にはバッファCMOSインバータINV25とキーパーPMOSTのMP130が接続される。MX041とMX042は制御信号CS01およびCS02で制御され、MX021は制御信号CS03で制御される。
【0023】
すなわち、入力から出力までの原始2対1マルチプレクサの段数でみると、原始2対1マルチプレクサ(または原始セレクター)はもちろん1段で、原始4対1マルチプレクサは入力の初段に原始2対1マルチプレクサを2個用いて入力数を4とし、2段目に原始2多1マルチプレクサを用いて出力段を構成しているので段数は2であり、同様に原始8対1マルチプレクサは入力の初段に原始2多1マルチプレクサ4個、二段目に2個、出力段に1個であるから、段数は3となる。
【0024】
このように、Nを1以上の自然数とする時、N段の原始2対1マルチプレクサで構成したマルチプレクサの入力数は2Nとなり、原始2N対1マルチプレクサが構成でき、その出力にバッファCMOSインバータを接続して2N対1マルチプレクサが構成される。用いる原始2対1マルチプレクサの数は、入力の初段に2N-1個、次段2N-2、……、最終段に1個用いるから、総数は2N−1である。入力数が奇数のものを構成するにはその数より大きい最小の偶数入力数を用意し、そのうちの一つを固定電位とするなど信号の入力として用いなければ良い。制御信号の数は、独立でない各制御信号の否定を省くとNとなる。
【0025】
ただし、このようなツリー状の構成は信号経路が多数の直列接続されたパストランジスタで構成されてしまう。
上記8入力マルチプレクサの場合はどの入力からの信号経路もパストランジスタが3個直列接続されたものからなる。そのために抵抗値が増加することによる信号の伝搬遅延時間の増加を避けるためにある程度の小規模入力数の出力バッファ付きマルチプレクサを用いて多段接続するのが普通である。すなわち、信号経路を構成する直列接続されたパストランジスタの数は限定する。
【0026】
DEMUXもパストランジスタを用いて構成できる。例えば、原始2対1マルチプレクサの入力ノードと出力ノードを入れ替えて構成した原始1対2デマルチプレクサを3個用いると、一つの入力信号を四つの出力ノードの一つに配る1対4デマルチプレクサを図21のように構成できる。
MN190とMN200とで第一の原始1対2デマルチプレクサを構成し、入力ノードはIN01に接続され、出力ノードN110およびN120は、MN210とMN220とで構成される第二の原始1対2デマルチプレクサの入力ノードと、MN230とMN240とで構成される第三の原始1対2デマルチプレクサの入力ノードにそれぞれ接続され、それぞれの出力ノードには図22に回路と回路記号を示すCMOSインバータINV200にPMOSTのMP200による正帰還を付加した出力バッファBF01ないしBF04に接続される。
【0027】
第一の原始デマルチプレクサは制御信号CS01で制御され、第二および第三の原始デマルチプレクサは制御信号CS02で制御される。もっと多数の出力ノードを有する場合は少数出力の原始2対1デマルチプレクサをツリー状に多段接続し、各最終出力段にはPMOSTによる正帰還付き出力バッファを接続することで構成できることは上記マルチプレクサの例と同様である。すなわち、N段の原始1対2デマルチプレクサで構成したデマルチプレクサの出力数は2Nとなり、用いる原始1対2デマルチプレクサの数は、入力の初段に1個、次段に21、……、最終段に2N-1個用いるから、総数は2N−1である。出力数が奇数のものを構成するにはその数より大きい最小の偶数出力数を用意し、そのうちの一つを未使用とすればよい。もちろんその出力バッファも省略できる。この場合も直列接続されるパストランジスタの数は限定する。
【0028】
上記NMOSTを用いたパストランジスタで構成したマルチプレクサおよびデマルチプレクサはPTの動作上の特性に起因する欠点がある。図16のセレクター回路で説明すると、入力ノードIN01およびIN02と制御信号CSはハイレベルがVDDで、ローレベルがVSS、すなわちインバータINV20およびINV21の高電位側の電源電圧、低電位側の電源電圧、の論理信号で駆動されるとする。
ここで、ノードN100の電位が初期状態でローレベルであったとする時、例えば制御信号ノードCSおよび入力ノードIN01がハイレベル(VDD)で、入力ノードIN02がローレベル(VSS)になったとすると、ノードN100にはハイレベルである入力ノードIN01の電位、VDDが転送されねばならない。
【0029】
しかし、パストランジスタMN110のしきい値電圧をVthnとすると、ノードN100の電位はローレベルから通常のデジタル信号処理で用いられる時間内では約VDD−Vthnまでしか上昇しない、すなわちハイレベルが約パストランジスタのしきい値電圧分だけ低下する。
一例として回路シミュレータでシミュレーションしたところの、MN300とMN310とで構成される原始2対1マルチプレクサ(原始セレクター)に初段出力バッファを接続した2対1マルチプレクサの回路図を図23に、その結果の出力ノードNET33、ノードNET35および出力ノードNET36 におけるパルス信号波形を図24に示す。回路シミュレーションは90nmノードでのMOST回路モデルを用いて行った。
【0030】
図23は、CMOSインバータ回路からなる初段出力バッファインバータINV300の入力ノードNET35にパストランジスタMN300とMN310のソース端子がそれぞれ接続され、このパストランジスタMN300とMN310のドレイン端子は非反転入力バッファX1、X2を介してパルス電源V1とV2に接続されている。
パストランジスタMN300とMN310のボディ端子は、ボディバイアス電圧VBNが印加されている。
MP320(PMOST)のボディ端子はボディバイアス電圧VBPが印加され、MN320(NMOST)のボディ端子はボディバイアス電圧VBNが印加されている。
【0031】
なお、V3,V4、V5、V6はそれぞれVSS、VDD、VBNおよびVBPの実際に使用する電圧を意味する。すなわち、VDDは1.2V、VSSは0.0V,
ボディバイアス電圧VBPは1.2Vであり、VBNは0.0Vである。
図24は、縦軸が電圧(voltage(v))、横軸が時間(time(s))を表し、例えば、パストランジスタMN300の入力ノードNET33とINV300の出力ノードNET36の立ち上がり特性および立ち下がり特性の半値、すなわち、0.6Vの線と、前記立ち上がり特性および立ち下がり特性が交差する点間の時間差(s)、で伝搬遅延時間を求める。
【0032】
例えば、図24の場合、NET33の電位の立ち上がり部分とNET36の立ち下がり部分での伝搬遅延時間は、Tdr=2.183(ns:ナノ秒)−2.104(ns)=79(ps:ピコ秒)で、NET33の電位の立ち下がり部分とNET36の立ち上がり部分での伝搬遅延時間は、Tdf=3.130(ns)−3.103(ns)=27psとなっている。入力信号のハイレベル転送効率の悪いことを反映して立ち上がり部分の伝搬遅延時間が大きくなっている。その差は52psとなっている。なお,図のVBKとはVBN=VSS+VBKであり、VBP=VDD-VBPを意味し、この値でボディバイアス電圧を表示する。図24の場合はVBK=0.0Vである。
【0033】
図25はVBK=+0.5V(VBP=+0.7V、VBN=+0.5V)の場合の同様シミュレーション結果である。この場合、パストランジスタのしきい値電圧は図24の場合より高くなっており、その直列抵抗は大きくなる。それを反映してTdr=64ps、Tdf=26psと図24の場合より伝搬遅延時間は小さくなる。すなわち、正のボディバイアスVBKを印加することにより動作速度を速めることが出来る。しかし、TdrとTdfの差は38psとまだ大きいと言える。
【0034】
図26はVBK=−1.0V(VBP=+2.2V、VBN=−1.0V)の場合の同様シミュレーション結果である。この場合、パストランジスタのしきい値電圧は図24の場合より高くなっており、その直列抵抗は大きくなる。それを反映してTdr=125ps、Tdf=32psと図24の場合より伝搬遅延時間は大きくなる。すなわち、負のボディバイアスVBKを印加することにより動作速度を遅くすることが出来る。この場合は動作速度よりも動作消費電力を低くすることやMOSTの漏洩電流を減少し、回路が動作していない待機時の消費電力の減少を目的とする。
しかし、TdrとTdfの差は93psと拡大した。これは、パストランジスタのしきい値電圧が高くなったため、図23のノードNET33を充放電する電流が小さくなったためである。Tdrの増加が顕著なのはパストランジスタのハイレベル転送効率が悪いことを反映している。
【0035】
なお、ここで用いた初段出力バッファインバータINV300(最初に設けられるバッファなので初段出力バッファと称する)は論理しきい値電圧が(VDD-VSS)/2となるようにPMOSTのチャネル幅を調整したMP320(PMOST)とMN320(NMOST)とで構成されるCMOSインバータ(標準CMOSインバータ、Standard CMOS Inverterと略称する)を用いている。
普通には、MN320のチャネル長とチャネル幅は可能な最小寸法とする。MP320のチャネル長は可能な最小寸法とし、チャネル幅は論理しきい値電圧が(VDD-VSS)/2となるようにMN320より大きく設定する。電流駆動力を大きくとりたい時など、必要に応じて各チャネル幅を比例して大きくすることがある。そのトランスファーカーブを図27に示す。
【0036】
ボディバイアスVBKを印加した場合も図示してあるが、論理しきい値電圧は0.6Vで、ボディバイアスを印加してもほとんど変化しないという特性を有する。回路で用いられるインバータは普通にはこの標準CMOSインバータである。
パストランジスタMN300のゲートには本来はパルス信号が印加されるが、ここではシミュレーションの簡単化のため、MN300を通る信号経路を選択し、ハイレベルVDDが定常的に入力されるようにした。同様にMN310を通る信号経路を非選択にするために、MN310のゲートにはローレベル、VSSが定常的に入力されるようにした。
【0037】
MN300の入力ノードNET33には非反転入力バッファX1(例えば、標準CMOSインバータを初段とし、二段目に負荷容量の大きさに応じてチャネル幅を比例的に大きくした標準CMOSインバータを接続して構成される)を介してパルス電源V1からのパルス信号が入力され、MN310の入力ノードNET34にはX1と同様な非反転入力バッファX2を介してパルス電源V1とは逆相のパルス電源V2からのパルス信号が入力される。
上記のシミュレーション結果はパストランジスタのハイレベルの転送効率が悪いと言う特性によって入力信号の立ち上がり部分と立ち下がり部分の伝搬遅延時間が大きく異なることを示している。そのため、NET36における出力信号のローレベルのパルス幅がその差だけ小さくなるという欠点を生じる。
【0038】
さて、図24、図25および図26によればノードNET35の電位は完全なハイレベル(図では1.2V)に到達しないことを示している。そうすると、初段出力バッファの標準CMOSインバータINV300は中途半端なハイレベルで駆動され、インバータINV300のNMOSTはオンであるが、PMOSTは完全にはオフにならず、定常状態においてインバータINV300に許容される漏れ電流より大きな漏れ電流が流れる場合がある。
そこで、これを避けるため図28に示すようにPMOSTのMP330(キーパー)による正帰還をかけて、定常状態ではノードNET35の電位がきちんとしたハイレベルVDDと看做してよい値となるようにしている。
【0039】
しかし、今度はPMOSTのMP330の電流駆動力とパストランジスタMN300のそれとが競合するので素子の寸法調整の問題が生じる。すなわち、ノードNET35がハイレベルVDDとなっている時、次のタイミングで入力ノードNET33がローレベルになり、したがって、ノードNET35の電位もローレベルにしたいとき、MP330とMN300が同時にオンとなる状況があるのでMP330の電流駆動力が大きいとNET35の電位をインバータINV300が反転するに十分な電位に下げることができず、動作に支障が出ることである。そのため、MP330の電流駆動力はNMOSTのパストランジスタMN300およびMN310より小さくするのが普通である。
【0040】
図28ではMP330のチャネル幅は最小寸法としチャネル長をINV300のMP320より長くしてこれを行っている。図28の回路は図23の回路にキーパーMP330が追加されたものとなっており、パストランジスタ、初段出力バッファ等は図23と同じである。なお、多入力のマルチプレクサの場合、その入力から初段出力バッファまで導通状態のMOSTが複数個直列接続される。例えば4入力のマルチプレクサでは2個直列接続される。上記キーパーの電流駆動力はこの直列接続されたMOSTの直列電流駆動力よりも小さくなければならない。
【0041】
図29に図28の回路のシミュレーション結果を示す。ノードNET35の電位が初段出力バッファインバータINV300の論理しきい値電圧(図の場合はVDD/2=0.6V)より高くなると出力ノードNET36の電位が低下し始め、MP330がオンとなる。その結果NET35の電位は過渡応答の途中の時間からVDD=1.2Vまで持ち上げられている。
この場合においても入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間(それぞれTdrおよびTdfである)の差が大きいと言う欠点が生じる。例えば、図29ではTdr=2.208(ns)−2.104(ns)=104ps、Tdf=3.162(ns)−3.104(ns)=58psとなって、入力デジタル信号波形の立ち上がり部分での伝搬遅延時間が長くなる。
【0042】
なお、図29の伝搬遅延時間が図24の伝搬遅延時間よりも大きくなっているのはMP330の追加による浮遊容量増加のためである。なお、ボディバイアスVBKは0.0Vとした。このような伝搬遅延時間差があるため出力信号のパルス幅がその差だけ小さくなるという欠点は無くならない。
一般に、マルチプレクサには出力信号が入力信号の反転になるものと、非反転のものがある。上記図16のセレクターは出力が反転するものである。非反転にするには初段出力バッファインバータの後にもう一段バッファインバータを付加すれば良い。この追加するインバータは標準CMOSインバータなどで、通常信号の立ち上がり部分と立ち下がり部分での伝搬遅延時間差の少ないものである。
【0043】
すなわち、出力の信号波形では前段のセレクター部での伝搬遅延時間差が保たれる。上記で説明した入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が大きい場合、非反転のマルチプレクサを多段接続すると、その差による信号パルス幅の減少が各段で生じ、段数を通過するごとにパルス幅の減少が加算され、ある段以降では信号波形が消失する恐れがある。
反転のマルチプレクサでは偶数段接続すると各段での遅延の差が相殺されて、信号波形の消失を防ぐことも出来るが、必ず偶数段とすることや、各段の伝搬遅延時間差特性が揃っていないといけないなどの制約が多い。入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が極めて少なければ、用いる段数に制約は少なくなり、反転、非反転を用いることの制約も少なくなる。
【0044】
更に、これらは動作速度が遅くてよい時などは負のボディバイアスVBKを印加してしきい値電圧を高くし消費電力を低減する。また、より高速動作が求められる場合はMOSTでは正のボディバイアスVBKを印加し、しきい値電圧の絶対値を小さくし、またDGMOSTでは第一ゲートから見たしきい値電圧の絶対値が小さくなるように第二ゲートバイアスの極性を考慮して印加し、動作速度を高めたりする。このような場合でも入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が極めて少ないことが求められる。
【0045】
因に、図28の回路でボディバイアスを+0.5Vとした場合の特性を図30に、−1.0Vとした場合の特性を図31に示す。図30の場合、Tdr=2.190(ns)−2.104(ns)=86ps、Tdf=3.140(ns)−3.103(ns)=55psと伝搬遅延時間は短くなるが時間差は解消しない。図31の場合は、Tdr=2.273(ns)−2.110(ns)=163ps、Tdf=3.176(ns)−3.106(ns)=70psで伝搬遅延時間はより長くなり、時間差も拡大している。
【0046】
ボディバイアスVBKをある一つの値に固定した場合は、入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を極めて小さくする、すなわちチューニングすることができる。チューニングの方法は、例えばキーパー無しの図23の場合で、NMOSTはVSS(=0.0V)、PMOSTはVDDにボディバイアスした場合(VBK=0.0Vに固定)では、まず図32に示されるように初段出力バッファインバータINV400を標準CMOSバッファインバータではなく、論理しきい値電圧VTLが小さいCMOSインバータ(低しきい値初段出力バッファ、Low VTL CMOS Inverter)とする。
これは、PMOSTであるMP340のチャネル幅を、第23図の標準CMOSバッファインバータINV300の場合より小さくするか、NMOSTであるMN330のチャネル幅をより大きくするか、あるいはその両方とするかで実現できる。すなわち、図32では、図23の標準CMOSインバータを用いた初段出力バッファINV300を上記低しきい値CMOSインバータINV400に置き換えた構成となっている。
【0047】
そうすると、INV400の論理しきい値電圧は図33に示されるように(VDD-VSS)/2=0.6Vより110mV程度小さくなる。すなわち、より小さい入力電圧でインバータをオンとすることができる効果で入力信号波形の立ち上がり部分の伝搬遅延時間を小さくできると期待できる。入力信号波形の立ち下がり部分、すなわち出力信号ではローレベルからハイレベルに変化する部分での伝搬遅延時間は入力信号の電圧をより低くしないとインバータをオフに出来ないからその影響で伝搬遅延時間は若干長くなるが、パストランジスタはNMOSTであるから放電電流の方が充電電流より大きいのでその変化は小さいと期待できる。したがって、両者の伝搬遅延時間の差は小さくできると期待できる。
【0048】
図32の回路の実際のシミュレーション結果を示す図34はそれが実現できることを示しており、Tdr==51ps、Tdf==49psであって、その差Tdr-Tdfは2psと図23に比べて大幅に小さくすることが出来る。このようなチューニング結果が得られるようにINV400のPMOST−MP340のチャネル幅を小さくし、かつNMOST−MN330のチャネル幅は大きく設定してチューニングを行っている。これらの具体的な値は用いるMOSTの特性、回路中の寄生容量など回路パラメータで異なるがチューニングすることはできることが示されたわけである。
【0049】
しかし、このようにチューニングしても、その場合のボディバイアスが異なると、例えばボディバイアスVBKを+0.5Vや−1.0Vとすると、図35のシミュレーション結果に示されるように、上段の特性はTdr=39ps、Tdf=45psであり、下段の特性はTdr=103ps、Tdf=54psであるので、Tdr-Tdfはそれぞれ39ps−45ps=−6ps、103ps−54ps=+49psと拡大してしまい、図32の回路のままでは具合が悪い。その原因は、ボディバイアスを印加した時の出力バッファインバータの論理しきい値電圧変化の方向にある。図33にはボディバイアスVBKを+0.5Vにした時と、−1.0Vにした時の論理しきい値電圧(VTL)の変化も示してある。
【0050】
VBK=0.0Vの場合と比較すると、VBK=+0.5VのときVTLはより小さくなり、VBK=−1.0Vのときはより大きくなっている。VBK=+0.5Vのときは、パストランジスタの抵抗はより小さくなっており、また初段出力バッファインバータのVTLも小さくなるので、信号の立ち上がり部分での伝搬遅延時間Tdrはさらに小さくなる。
一方、立ち下がり部分ではパストランジスタの抵抗値はより小さくなっているものの、VTLがより小さくなっているので初段出力バッファインバータの入力ノードをハイレベルからVTL以下にするまでの時間が長くなり、出力が反転する時間が長くなってその効果を相殺してしまうためTdfは大きく減少はしない。
【0051】
そのため入力信号波形の立ち上がり部分と立ち下がり部分での伝搬遅延時間の差、すなわちTdr−Tdfの値が拡大すると考えられる。VBK=−1.0Vのときは、VTLは大きくなり、パストランジスタのしきい値電圧も大きくなり、従ってその抵抗値も大きくなるので信号の立ち上がり部分での伝搬遅延時間Tdrは大きくなる。
また、立ち下がり部分ではパストランジスタの抵抗値の増加によりINV400の入力ノードNET35の電位を低下させる時間は長くかかるが、INV400のVTLが大きくなっているため、INV400をオフにする時間は短くなって、伝搬遅延時間Tdfの増加はTdrの増加より小さくなる。従ってTdr−Tdfの値が一層拡大すると考えられる。
【0052】
キーパー付きの図28の回路に対しては図36に示すようにやはりINV300を低しきい値初段出力バッファのINV500とすることによりチューニングできる。この場合はINV500のPMOST、MP350のチャネル幅のみ標準CMOSインバータの場合より小さくすることでTdrとTdfの差を小さく出来た。
このように、一般にはボディバイアスをある値に固定してTdrとTdfの差を小さくチューニングするための低しきい値CMOSインバータの各素子パラメータは、そのボディバイアスの値、入力ノードの容量やパストランジスタの素子寸法、パストランジスタ数などで設定値が変わり得る。
図37にINV400のトランスファーカーブを示すが、論理しきい値電圧は0.6Vより70mV程度小さくなっている。図36の回路の実際のシミュレーション結果を図38に示すが、Tdr=2.180(ns)−2.105(ns)=75ps、Tdf=3.180(ns)−3.107(ns)=73psであって、その差Tdr−Tdfは2psと図28に比べて大幅に小さくすることが出来る。
【先行技術文献】
【特許文献】
【0053】
【特許文献1】特許第3543117号公報
【特許文献2】米国特許第7061055号明細書
【特許文献3】米国特許第6809552号明細書
【発明の概要】
【発明が解決しようとする課題】
【0054】
しかし、この場合もボディバイアスVBKを+0.5Vや−1.0Vとすると、図39のシミュレーション結果に示されるように、VBK=+0.5Vの上段の特性はTdr=2.162(ns)−2.101(ns)=61ps、Tdf=3.170(ns)−3.100(ns)=70psであり、VBK=−1.0Vの下段の特性はTdr=2.240(ns)−2.114(ns)=126ps、Tdf=3.200(ns)−3.112(ns)=88psであるので、Tdr-Tdfはそれぞれ61ps−70ps=−9ps、126ps−88ps=+38psと拡大してしまい、図36の回路のままでは具合が悪い。
【0055】
その原因は、図32の場合と同様にボディバイアスを印加した時の出力バッファインバータの論理しきい値電圧の変化の方向にある。図37にはボディバイアスVBKを+0.5Vにした時と、−1.0Vにした時の論理しきい値電圧(VTL)の変化も示してある。VBK=0.0Vの場合と比較すると、VBK=+0.5VのときVTLはより小さくなり、VBK=−1.0Vのときはより大きくなっている。VBK=+0.5Vのときは、パストランジスタの抵抗はより小さくなっており、また初段出力バッファインバータのVTLも小さくなるので、信号の立ち上がり部分での遅延時間Tdrはさらに小さくなる。
【0056】
一方、立ち下がり部分ではパストランジスタの抵抗はより小さくなっているものの、VTLがより小さくなっているので初段出力バッファインバータの入力ノードをハイレベルからVTL以下にするまでの時間が長くなり、出力が反転する時間が長くなってその効果を相殺してしまうためTdfは大きく減少はしない。そのため入力信号波形の立ち上がり部分と立ち下がり部分での伝搬遅延時間の差、すなわちTdr−Tdfの値が拡大すると考えられる。
【0057】
上記シミュレーションではセレクターを例にとったが、もっと多入力のマルチプレクサやデマルチプレクサにおいても同様な議論が成り立つ。
また、TGを用いたマルチプレクサまたはデマルチプレクサの場合でもPMOSTによる面積増加を少なくするため、PMOSTとNMOSTを同じ素子寸法にすることが考えられる。このことは、特にいわゆるフィン形DGMOSTを用いた場合に有効である。すなわち、フィン形DGMOSTではフィンの高さがチャネル幅を決定するため、チャネル幅を増やそうとする場合はフィンの数を増やさなければならず、素子面積の増加を招くからである。
【0058】
同じ素子寸法のPMOSTとNMOSTを用いると、両者の電流駆動能力の差により入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差が大きくなる。そのため、上記で説明した信号消失や誤り信号の発生の恐れが生じる。図40はPMOSTのMP400およびMP410をNMOSTのMN400およびMN410と同じ素子寸法にしたTGを用いた二入力マルチプレクサのシミュレーションに用いた回路図を示す。初段出力バッファINV600はPMOSTのMP420とNMOSTのMN420で構成された標準CMOSインバータである。
【0059】
簡単のため、制御信号CSはVDD(=1.2V)に固定し、CSBはVSS(=+0.0V)に固定した。すなわち、NET40の信号が選択されるようになっている。シミュレーション結果を図41に示す。VBK=+0.0Vのとき、Tdr=2.155(ns)−2.105(ns)=50ps、Tdf=3.138(ns)−3.102(ns)=36psであり、その差は14psであった。VBK=+0.5Vの時は、Tdr=2.149(ns)−2.105(ns)=44ps、Tdf=3.134(ns)−3.100(ns)=34psで期待通り伝搬遅延時間は小さくなって、その差も小さくなってはいるが、10psとまだ大きい。
【0060】
さらに、VBK=−1.0VのときはTdr=2.197(ns)−2.133(ns)=64ps、Tdf=3.160(ns)−3.114(ns)=46psであり、その差は18ps大きくなっている。この場合でも初段出力バッファに低しきい値CMOSインバータを用いて、例えばVBK=+0.0Vと固定した場合に伝搬遅延時間差を極めて小さくできることはPTを用いた場合と同様である。しかし、VBKを変化させた場合には伝搬遅延時間差が拡大することもPTの場合と同様である。
【0061】
さらに、PTまたはTGで構成したパスゲートを用いた2N対1MUXにおいて、2Nの各入力の論理値を固定しておけば、その入力の論理値の組み合わせパターンによって、N個の独立な制御信号を論理信号と看做した任意のN変数論理関数を表す論理回路が構成できる。これはLUT(ルックアップテーブル、Lookup Table)と呼ばれているものである。この場合はN変数ルックアップテーブルと称することにする。ルックアップテーブルにおいても論理値1を転送する場合と論理値0を転送する場合で伝搬遅延時間が異なるから多段接続した場合に信号消失や誤り信号の発生の恐れがある。したがって、MUXをLUTとして用いる場合でも信号の立ち上がり部分と立ち下がり部分の伝搬遅延時間差が極めて少ないことが望まれる。
【0062】
上記問題点に鑑み、本発明は、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパスゲートとして用いたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
また、本発明は、絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、パストランジスタの動作上の欠点に由来する入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
【0063】
また、本発明は、さらに、P形MOSTとN形MOST、またはP形DGMOSTとN形DGMOSTをそれぞれ同じ素子寸法(例えば、同じチャネル長とチャネル幅)としたトランスミッションゲートなど、ハイレベルの転送効率の悪くなったトランスミッションゲートを用いるようにしたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、P形MOSTとN形MOST、またはP形DGMOSTとN形DGMOSTの電流駆動能力の違いによる入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供することを目的とする。
【課題を解決するための手段】
【0064】
本発明では以下の解決手段により前記目的を達成する。
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とCMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制した技術思想に特徴を有し、この特徴は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられている。
初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成を採用しているが、このPMOSTのボディ電圧に格別条件はない。ただし、この回路が用いられている部分回路でのVBPが印加される。
【0065】
具体的な解決手段は以下のような構成となる。
1)構成1:
Nを1以上の自然数とするとき、パスゲートからなる原始2対1マルチプレクサをN段用いて構成した2N対1原始マルチプレクサの出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した2N対1マルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする2N対1マルチプレクサとする。
【0066】
構成1とすることにより、初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パスゲート、例えば、パストランジスタのボディバイアスを印加したときの抵抗値の変化による遅延時間変化をその差が小さくなるように保証する働きがある。
【0067】
2)構成2:
前記2N対1マルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、2N対1マルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする構成1記載の2N対1マルチプレクサとする。
【0068】
3)構成3:
Nを1以上の自然数とするとき、パスゲートからなる原始1対2デマルチプレクサをN段用いて構成した1対2N原始マルチプレクサの各出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した1対2Nデマルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする1対2Nデマルチプレクサとする。
【0069】
4)構成4:
前記1対2Nデマルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、1対2Nデマルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする構成2記載の1対2Nデマルチプレクサとする。
【0070】
5)構成5:
Nを1以上の任意の自然数とするとき、前記2N対1マルチプレクサをルックアップテーブルとしたことを特徴とするN変数ルックアップテーブル。
6)構成6:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成1および2記載の2N対1マルチプレクサ。
【0071】
7)構成7:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成3および4記載の1対2Nデマルチプレクサ。
8)構成8:
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする構成5記載のN変数ルックアップテーブル。
【発明の効果】
【0072】
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして図1、4、7のように工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制することができる。
【0073】
また、前記基本構成は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられているので、これら本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路においても基本構成の効果が有効に機能する。
【0074】
本発明は、パスゲートを用いたMUX、DEMUXまたはLUTの初段出力バッファに用いられるCMOSインバータ回路において、そのPMOSTは標準CMOSインバータで用いられるPMOSTと比べて電流駆動能力を弱く(電流値を小さく)し、PMOSTのボディは可変電位をとるボディバイアス電源電圧VBPの電源に接続して、PMOSTのしきい値(閾値)電圧を可変にできるようにし、NMOSTのボディは固定電位をとる電源電圧、例えばVSSの電源に接続し、NMOSTのしきい値電圧を固定にしてCMOSインバータの論理しきい値電圧を高電源電圧側の電源電圧と低電源電圧側の電源電圧の平均値よりも小さくし、かつボディバイアスによる論理しきい値電圧の変化の方向を正のボディバイアスVBKでは高い方向に変化し、負のボディバイアスVBKでは低い方向に変化するようにしたので、回路全体のボディバイアスを変化させても入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の入力ノードから出力ノードまでの伝搬遅延時間の差を極めて小さく保つことができる。
【0075】
本発明は、上記のように、MUX、DEMUXおよびLUTの出力デジタル信号の立ち上がり時と立ち下がり時の伝搬遅延時間の違いを極めて小さく保つことができるので、パスゲートを用いたMUX、DEMUXまたはLUTを多段接続しても信号消失あるいは誤り信号の発生がないので、巨大入力数のMUXまたは巨大出力数のDEMUXを従来例の素子数より少なくでき、それに伴い従来例より少ない素子面積で構成でき、素子数が少なくなるので低消費電力化が可能となる。
【0076】
さらに、MOSTまたはDGMOSTにそれらのしきい値電圧が高くなるようにボディバイアスを印加しても信号消失あるいは誤り信号の発生は起こらないので、未使用時や低速動作での消費電力の削減が可能となる。
さらに、高速動作が優先される場合にMOSTまたはDGMOSTに、それらのしきい値電圧が小さくなるようなボディバイアスを印加することにより信号の消失あるいは誤り信号の発生なしに高速動作のセレクター回路、MUX、DEMUXまたはLUTが実現可能である。
トランスミッションゲートを用いたセレクター回路、MUX、DEMUX、LUTにおいて、これらにおけるトランスミッションゲートのPMOSTあるいはPDGMOSTの素子面積を小さくできるので、より小さな素子面積で各回路を実現することができる。
【図面の簡単な説明】
【0077】
【図1】本発明の実施例1(セレクター)の回路図である。
【図2】本発明の実施例1のシミュレーション結果を示す特性図である。
【図3】本発明の実施例1の低しきい値CMOSインバータのトランスカーブである。
【図4】本発明の実施例2の回路図である。
【図5】本発明の実施例2のシミュレーション結果を示す特性図である。
【図6】本発明の実施例2の低しきい値CMOSインバータのトランスカーブである。
【図7】本発明の実施例3の回路図である。
【図8】本発明の実施例3のシミュレーション結果を示す特性図である。
【図9】本発明の低しきい値CMOSインバータの回路図と回路記号である。
【図10】本発明のパスゲートと低しきい値CMOSインバータを用いた8対1マルチプレクサの回路図である。
【図11】本発明のパスゲートと低しきい値CMOSインバータを用いた1対4デマルチプレクサの回路図である。
【図12】従来のCMOSインバータの回路図と回路記号である。
【図13】CMOSインバータのトランスファーカーブの模式図である。
【図14】パストランジスタによるパスゲート回路図である。
【図15】トランスミッションゲートによるパスゲートの回路図である。
【図16】パストランジスタによる2対1マルチプレクサ(セレクター)の従来回路である。
【図17】パストランジスタによる4対1マルチプレクサの従来回路である。
【図18】パスゲートのみによる2対1マルチプレクサの回路記号である。
【図19】パスゲートのみによる4対1マルチプレクサの回路記号である。
【図20】パスゲートを用いた8対1マルチプレクサの従来回路例である。
【図21】パスゲートを用いた1対4デマルチプレクサの従来回路例である。
【図22】PMOSTによる正帰還付き従来の初段出力バッファと回路記号である。
【図23】パストランジスタを用いた2対1マルチプレクサで、標準CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図24】ボディバイアスVBK=+0.0Vとした図23の回路のシミュレーション結果の特性図である。
【図25】ボディバイアスVBK=+0.5Vとした図23の回路のシミュレーション結果の特性図である。
【図26】ボディバイアスVBK=−1.0Vとした図23の回路のシミュレーション結果の特性図である。
【図27】論理しきい値電圧が(VDD-VSS)/2となるように調節したCMOSインバータのトランスファーカーブである。
【図28】パストランジスタを用いた2対1マルチプレクサで、PMOSTによる正帰還付き弱いCMOSインバータを初段出力バッファとしたVBK=+0.0Vの場合のシミュレーション回路である。
【図29】ボディバイアスVBK=+0.0Vとした図28の回路のシミュレーション結果の特性図である。
【図30】ボディバイアスVBK=+0.5Vとした図28の回路のシミュレーション結果の特性図である。
【図31】ボディバイアスVBK=−1.0Vとした図28の回路のシミュレーション結果の特性図である。
【図32】パストランジスタを用いた2対1マルチプレクサで、低しきい値CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図33】図32のCMOSインバータのトランスファーカーブである。
【図34】図32の回路で、ボディバイアスVBKが、+0.0Vの場合におけるシミュレーション結果の特性図である。
【図35】図32の回路で、ボディバイアスVBKが、+0.5Vと−1.0Vの場合におけるシミュレーション結果の特性図である。
【図36】図28の回路で、低しきい値CMOSインバータを初段出力バッファとしたシミュレーション回路である。
【図37】図36のCMOSインバータのトランスファーカーブである。
【図38】図36の回路で、ボディバイアスVBKが、+0.0Vの場合におけるシミュレーション結果の特性図である。
【図39】図36の回路で、ボディバイアスVBKが、+0.5Vと−1.0Vの場合におけるシミュレーション結果の特性図である。
【図40】トランスミッションゲートを用いた2対1マルチプレクサで、標準CMOSインバータを初段出力バッファとした場合のシミュレーション回路である。
【図41】図40の回路のシミュレーション結果の特性図である。
【発明を実施するための形態】
【0078】
本発明の実施の形態を図に基づいて詳細に説明する。
本発明は、一段または多段に従続接続され、そのボディ端子は可変電位をとるボディバイアス電源に接続されたパスゲートの出力にバッファとして例えば、図1、4および7のように工夫されたCMOSインバータ、即ち、低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したCMOSインバータを接続した構成を基本構成とすることにより、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制することができるようにしたものである。前記基本構成は、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路に用いられている。
【実施例】
【0079】
以下の説明で使用する測定データを採取した素子は、同じ仕様、同じ規格のものを使用した。具体的には、測定データは、例示すれば、90nmノードのMOSTモデルを用い、VDD=1.2V、VSS=0.0Vとした、同じ仕様、同じ規格の素子により採取したデータとなっていて、極めて比較し易くなっている。
相補型金属酸化膜半導体集積回路(CMOS)インバータ回路を構成するP形の絶縁ゲート電界効果トランジスタ(MOST)(PMOST)は、「弱い」(電流駆動力が標準CMOSインバータにおけるP形のMOST(PMOST)より小さい(流れる電流値が小さい))特徴を示すように構成されている。電流駆動力を小さくするには、例えば、チャネル長を相対的に長く構成する、又は、チャネル長は同じとするがチャネル幅を小さくする、等の手段を採用する。
【0080】
CMOSインバータ回路を構成するN形のMOST(NMOST)は、標準CMOSインバータにおけるN形のMOST(NMOST)と同じか「強く」なるように構成されている。前記「強く」は、上記「弱い」の反対の意味を有し、電流駆動力が標準CMOSインバータにおけるN形のMOST(NMOST)より大きい(流れる電流値が大きい))。
CMOSインバータの入力ノードと出力ノードの間に設けられる正帰還のためのキーパーは、その電流駆動力がパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの電流駆動力より小さくなるように構成する。厳密にはMUX等の入力からその初段出力バッファの入力までに導通状態で直列接続されたパストランジスタの電流駆動力より小さくする。
【0081】
本発明のパスゲートはPTまたはTGを用いて構成したものに限定する。
ボディバイアス電源の電圧値によってMOSTのしきい値電圧が制御できる。
論理しきい値電圧VTLが小さいCMOSインバータ(低しきい値初段出力バッファ、Low VTL CMOS Inverter)は、例えば、PMOSTのチャネル幅を、標準CMOSバッファインバータの場合より小さくするか、NMOSTのチャネル幅をより大きくするか、あるいはその両方とするかで実現できる。
【0082】
初段出力バッファインバータに用いた低しきい値CMOSインバータINVのボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パスゲート、例えば、パストランジスタのボディバイアスを印加したときの抵抗値の変化による伝搬遅延時間変化をその差が小さくなるように補償する働きがある。
【0083】
図1は二個のパストランジスタM1およびM2を用いたセレクター回路で、本発明に共通な基本構成の実施例1を示したものである。NMOSTであるM1およびM2のソースをノードNET5に接続し、各ドレインはそれぞれ外部入力ノードNET3およびNET4に接続されている。M1のゲートは制御信号源CSに接続され、M2のゲートは制御信号源CSB(CSの反転)に接続される。M1とM2のボディ端子はNMOST用ボディバイアス電源VBNに接続され、可変にできる。NET5に接続される初段出力バッファINV1はPMOSTのM3とNMOSTのM4で構成されたCMOSインバータで、M3とM4の素子寸法はそれぞれ、図32のMP340およびMN330と同じである。すなわち、図32の低しきい値CMOSインバータと同じ素子寸法である。ただし、M3のボディ端子はPMOST用ボディバイアス電源VBPに接続され可変にできるようになっているが、M4のボディバイアスはVSS(図ではVSS=0.0V)に固定されている点で異なっている。
【0084】
本来ならば、M1およびM2のゲートには、制御信号である一つのパルス信号およびその反転がそれぞれ印加されるが、シミュレーションの簡単のためM1のゲートに印加されている制御信号CSはVDDに、M2のゲートに印加されている制御信号CSBはVSSに固定して印加し、NET3の信号が選択されるようにした。
制御信号のパルス幅は通常入力信号のパルス幅より十分長いので、このようにしても動作解析結果に影響はほとんどない。なお、NMOSTであるM4のボディバイアスはそのしきい値電圧を変更することができ、例えばVSSとは異なる固定電圧に接続しても良い。
【0085】
図2はこの図1の回路の入力信号の立ち上がり部分の遅延Tdrと立ち下がり部分の遅延Tdfのシミュレーション結果を示す。チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用(パストランジスタのボディバイアスもVBK)のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合のシミュレーション結果は当然ながら図34と同じであるから図2での図示は省略するが、Tdr=51ps、Tdf=49psであって、その差Tdr-Tdfは2psとなる。図2に示す、VBK=+0.5Vの場合は、Tdr=47ps、Tdf=44psとなり、TdrとTdfの差は3psであって、図35の場合、すなわち低しきい値CMOSインバータのNMOSTのボディバイアスも可変とした場合の−6psより改善されている。
【0086】
さらに図2に示す、VBK=−1.0Vの場合は、Tdr=64ps,Tdf=55psで、その差は9psであって、図35で示すTdrとTdfの差49psと比べて大きく改善されている。すなわち、ボディバイアスによらず、TdrとTdfの差の小さなマルチプレクサが実現できていると言える。
この効果を奏する理由は、図1の初段出力バッファインバータに用いた低しきい値CMOSインバータINV1のボディバイアスを、NMOSTは固定し、PMOSTは可変とした構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、NMOSTとPMOSTの両方に可変のボディバイアスを印加した図32で初段出力バッファインバータとして用いた低しきい値電圧CMOSインバータのINV400のそれと異なるからである。
【0087】
すなわち、INV400では図33で示されるように、+のボディバイアスVBKではVTLはより小さく、−のボディバイアスVBKではより大きくなるが、図3に示すように、本発明のINV1では逆になる。
すなわち、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パストランジスタM1、M2のボディバイアスを印加したときの抵抗値の変化による伝搬遅延時間変化をその差が小さくなるように補償する働きがあるからである。
【0088】
図4は二個のパストランジスタM1およびM2を用いたセレクター回路で本発明の実施例2を示したものである。M1およびM2は実施例1の図1と同じ素子を用いた。NMOSTであるM1およびM2のソースをノードNET5に接続し、各ドレインはそれぞれ外部入力ノードNET3およびNET4に接続されている。
M1のゲートは制御信号源CSに接続され、M2のゲートは制御信号源CSB(CSの反転)に接続される。M7はキーパーPMOSTでその素子寸法は図36のMP330と同じである。M1とM2のボディはNMOST用ボディバイアス電源VBNにより可変にできる。
またキーパーM7のボディはPMOST用ボディバイアス電源VBPに接続され可変に出来るようになっている。NET5に接続される初段出力バッファINV2はNMOSTのM5とPMOSTのM6で構成された低しきい値電圧CMOSインバータで、M5とM6の素子寸法はそれぞれ、図36のMN320およびMP350と同じである。
【0089】
すなわち、図36の低しきい値CMOSインバータINV500と同じ素子寸法であるが、M5のボディバイアスはVSS(図ではVSS=0.0V)に固定し、M6のボディ端子はボディバイアス電源VBPに接続され可変にできるようになっている点で異なっている。
本来ならば、M1およびM2のゲートには、制御信号である一つのパルス信号およびその反転がそれぞれ印加されるが、シミュレーションの簡単のためM1のゲートに印加されている制御信号CSはVDDに、M2のゲートに印加されている制御信号CSBはVSSに固定して印加し、NET3の信号が選択されるようにした。制御信号のパルス幅は通常入力信号のパルス幅より十分長いので、このようにしても動作解析結果に影響はほとんどない。なお、NMOSTであるM5のボディバイアスはそのしきい値電圧を変更する場合VSSとは異なる固定電圧に接続しても良い。
【0090】
図5はこの図1の回路の入力信号の立ち上がり部分の遅延Tdrと立ち下がり部分の遅延Tdfのシミュレーション結果を示す。チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合は当然ながら図38と同じであるから図5での図示は省略するが、Tdr=2.180(ns)−2.105(ns)=75ps、Tdf=3.180(ns)−3.107(ns)=73psであって、その差Tdr-Tdfは2psとなる。
【0091】
しかし、VBK=+0.5Vの場合は、Tdr=2.169(ns)−2.100(ns)=72ps、Tdf=3.174(ns)−3.102(ns)=69psとなり、TdrとTdfの差は3psであって、図39の場合のTdrとTdfの差−9psより改善されている。さらにVBK=−1.0Vの場合は、Tdr=2.200(ns)−2.116(ns)=84ps,Tdf=3.203(ns)−3.115(ns)=88psで、その差は−4psであって、図39のTdrとTdfの差38psと比べて大きく改善されている。すなわち、ボディバイアスによらず、TdrとTdfの差の小さなマルチプレクサが実現できたと言える。
【0092】
この効果を奏する理由は、実施例1と同様である。図4の初段出力バッファインバータに用いた低しきい値CMOSインバータのINV2のボディバイアスを、NMOSTは固定し、PMOSTは可変とする構成にしたため、論理しきい値電圧VTLのボディバイアス依存性が、NMOSTとPMOSTの両方にボディバイアスを印加した図36で初段出力バッファインバータとして用いた低しきい値電圧CMOSインバータのINV500のそれと異なるからである。
すなわち、INV500では図37で示されるように、+のボディバイアスVBKではVTLはより小さく、−のボディバイアスVBKではより大きくなるが、図6に示すように、本発明のINV2では逆になる。すなわち、+のボディバイアスVBKではVTLはより大きくなり、−のボディバイアスVBKではVTLはより小さくなっているため、パストランジスタM1、M2のボディバイアスを印加したときの抵抗値の変化による遅延時間変化をその差が小さくなるように補償する働きがあるからである。
【0093】
図7は実施例3を示す。実施例3は、図1の実施例1において、パストランジスタNMOST(M1)の代わりに、第1のトランスミッションゲートを設け、パストランジスタNMOST(M2)の代わりに、第2のトランスミッションゲートを設けた構成をとる。
NMOSTのM8とPMOSTのM10で第一のトランスミッションゲート(TG)を構成し、NMOSTのM11とPMOSTのM9で第二のTGを構成し、これらを用いたセレクターまたは2対1マルチプレクサを構成している。その初段出力バッファには、NMOSTのM12とPMOSTのM13とで構成される低しきい値CMOSインバータINV3を用い、かつM12のボディバイアスは固定し、M13のボディバイアスは可変とする。
なお、M12およびM13は上記実施例1のINV1や実施例2のINV2で用いたものと同じではなく、一般にはパスゲートの種類やその段数、回路ノードでの負荷容量の値などで設定値が異なる。実施例3ではシミュレーションで、VBK=+0.0V(VBN=+0.0V=VSS、VBP=+1.2V=VDD)のとき、遅延時間差が最小になるように設定した。
【0094】
図8は実施例3のシミュレーション結果を示す。この場合も同様に簡単のためCSは高電位側電源線の電位VDD(=+1.2V)とし、CSBは低電位側電源線の電位VSS(=+0.0V)に固定した。すなわち、入力ノードNET3の信号が選択された構成となっている。
チューニング後の低しきい値CMOSインバータのP形MOST用とパストランジスタのNMOST用のボディバイアスVBKは+0.5V、+0.0V、−1.0Vの三種類で行った。VBK=+0.0Vの場合はTdr=2.142(ns)−2.102(ns)=40ps、Tdf=3.145(ns)−3.105(ns)=40psで遅延時間差はない。VBK=+0.5Vの場合は、Tdr=2.138(ns)−2.100(ns)=38ps、Tdf=3.137(ns)−3.100(ns)=37psとなり、TdrとTdfの差は1psであって、従来回路の結果の図41の場合のTdrとTdfの差10psより改善されている。さらにVBK=−1.0Vの場合は、Tdr=2.158(ns)−2.114(ns)=44ps,Tdf=3.165(ns)−3.115(ns)=50psで、その差は−6psであって、同じく従来回路の図41の場合の18psより大きく改善されている。
【0095】
上で用いた本発明の低しきい値CMOSインバータの回路と記号を図9に示す。図9(a)は通常のバルク形MOSTを用いた場合を示している。NMOSTのM30は標準CMOSインバータで用いられたNMOSTと同じ最小チャネル寸法を有する。チャネル幅は等しいか大きくする。
M20は、標準CMOSインバータで用いられたPMOSTよりチャネル幅を小さくする、あるいはチャネル長を長くするなどして、M30より電流駆動能力を弱くしたPMOSTであって、これによりボディバイアスVBK=0.0Vの場合において、CMOSインバータとしての論理しきい値電圧を標準CMOSインバータよりも小さくする。
【0096】
M20とM30の各ドレインを接続して出力ノードOUTとし、各ゲート端子を接続して入力ノードINとする。M20およびM30の各ソース端子はそれぞれVSSおよびVDDに接続する。さらに、M30のボディ端子はボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。また、M20のボディ端子はVSSに接続し、そのしきい値電圧は固定する。また、M20とM30のチャネル幅は必要に応じて比例的に大きくしても良い。
図9(b)は四端子二重ゲート電界効果トランジスタ(DGMOST)を用いた場合を示している。N形のDGMOSTのM40はDGMOSTによる標準CMOSインバータで用いられたN形のDGMOSTと同じ最小チャネル寸法を有する。チャネル幅は等しいか大きくする。M50は、標準CMOSインバータで用いられたP形のDGMOSTよりチャネル幅を小さくする、あるいはチャネル長を長くするなどして、M40より電流駆動能力を弱くしたPDGMOSTであって、これによりボディバイアスVBK=0.0Vの場合において、CMOSインバータとしての論理しきい値電圧を標準CMOSインバータよりも小さくする。
【0097】
M40とM50の各ドレイン端子を接続して出力ノードOUTとし、各第一ゲート端子を接続して入力ノードINとする。M40およびM50の各ソース端子はそれぞれVSSおよびVDDに接続する。さらに、M50の第二ゲート端子はボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。また、M40の第二ゲート端子はVSSに接続し、そのしきい値電圧は固定する。また、M40とM50のチャネル幅は必要に応じて比例的に大きくしても良い。
【0098】
さらに、パスゲートがPTの場合は、入力から出力まで導通状態で従属接続されたパスゲートの電流駆動能力よりも十分弱いPMOST(キーパー)でOUTからINに必要に応じて正帰還がかけられる。キーパーのボディ端子もボディバイアス電圧VBPなる電源線に接続し、そのしきい値電圧を可変に出来るようにしている。これはパスゲートのPTのボディ端子はボディバイアス電圧VBNなる電源線に接続され、そのしきい値電圧を制御するが、その場合の電流駆動能力変化に対応するためである。パスゲートがTGの場合はこのキーパーは不要である。図9(c)は回路記号を示す。なお、記号ではVDD、VSSおよびVBPは省略されるが、実際の動作ではこれらの電圧を持つ電源線に接続されているものとする。
【0099】
もっと多入力のマルチプレクサの場合も同様である。例えば8入力のマルチプレクサ(8対1マルチプレクサ)は図10のように構成すれば良い。
すなわち、パスゲート(PTでもTGでも良い)のみで構成した原始4対1マルチプレクサのMX041およびMX042の入力ノードを用いて8個の入力ノードIN01ないしIN08を構成し、その出力ノードN140およびN150は原始2対1マルチプレクサMX021の入力ノードにそれぞれ接続する。MX021の出力ノードN160には本発明による低しきい値CMOSインバータINV4の入力ノードを接続し、その出力を8対1マルチプレクサとしての出力OUTとする。OUTには入力信号の反転が出力されるが必要に応じて非反転とするにはその後に標準CMOSインバータ等によるバッファを接続すれば良い。また、図では省略されているが、必要に応じてINV4の出力と入力間にキーパーを接続する。
【0100】
DEMUXの場合は信号が通る経路に関してはMUXと同様であるから、上記と同様な低しきい値初段出力バッファを用いればDEMUXの場合もボディバイアスを変化させても遅延時間差を小さくできることは明らかである。例えば、4出力のデマルチプレクサは図11のように構成すればよい。
【符号の説明】
【0101】
MOST
: 絶縁ゲート電界効果トランジスタ
PMOST
: P形のMOST(MPと略記することもあり)
NMOST
: N形のMOST(MNと略記することもあり)
DGMOST
: 四端子二重絶縁ゲート電界効果トランジスタ
PDGMOST
: P形のDGMOST(MDGPと略記することもあり)
NDGMOST
: N形のDGMOST(MDGNと略記することもあり)
M1、M2、M3、M4、M5、M6、M7、M8、M9、
M10、M11、M12、M20、M30、M40、MP、MN、
MN100、MP100、MN110、MN120、MP110、MN130、
MN140、MN150、MN160、MN170、MN180、MP120、
MP130、MN190、MN200、MN210、MN220、MN230、
MN240、MP200、MN300、MN310、MN320、MP320、
MP330、MP340、MN400、MP400、MN410、MP410、
MN420、MP420 : MOST
MDGP、MDGN :
DGMOST
GP、DP、SP、BP : MPのゲート端子、ドレイン端子、ソース端子およびボディ端子
GN、DN、SN、BN : MNのゲート端子、ドレイン端子、ソース端子およびボディ端子
DGP1、DGP2、DDP、DSP : MDGPの第一ゲート端子、第二ゲート端子、
ドレイン端子およびソース端子
DGN1、DGN2、DDN、DSN : MDGNの第一ゲート端子、第二ゲート端子、
ドレイン端子およびソース端子
VDD、 : 高電位側の電源電圧
VSS、
: 低電位側の電源電圧
GND
: 接地
VBK : ボディバイアス電圧
VBP
: PMOSTのボディバイアス電圧、
またはP形のDGMOSTの第二ゲートバイアス電圧
VBN
: NMOSTのボディバイアス電圧、
またはN形のDGMOSTの第二ゲートバイアス電圧
V1、V2
: パルス信号源
V3、V4、V5、V6 : DC電源
CS、CS01、CS02、CS03 : 制御信号源
CSB、CS01B、CS02B : 制御信号CS、CS01、CS02の反転
VTL,
: CMOSインバータの論理しきい値電圧
LS,
: CMOSインバータの論理信号振幅
TR,
: CMOSインバータの遷移領域
TRHL, TRHH
: 遷移領域の境界値
NET1、NET2、NET3、NET4、NET5、NET6、
NET31NET32NET33NET34NET35 : 回路のノード
IN、IN01、IN02、IN03、IN04、
IN05、IN06、IN07、IN08
: 入力ノード
OUT、OUT01、OUT02、OUT03、OUT04 : 出力ノード
MX021
: 初段出力バッファ無しの2対1マルチプレクサ
MX041、MX042 : 初段出力バッファ無しの4対1マルチプレクサ
DMX04 : 1対4デマルチプレクサ(MX041の入力、出力を逆にした回路)
INV1、INV2、INV3、INV4、
INV5、INV6、INV7、INV8 : 本発明の低しきい値CMOSインバータ
INV10、INV20、INV21、INV22、INV23、INV24、
INV25、INV26、INV27、INV200、INV300 : 標準CMOSインバータ
INV400 : 低しきい値CMOSインバータ
BF01、BF02、BF03、BF04
: PMOSTによる正帰還付き標準CMOSインバータ
Tdr : 入力信号の立ち上がり部分での伝搬遅延時間
Tdf : 入力信号の立ち下がり部分での伝搬遅延時間
【特許請求の範囲】
【請求項1】
Nを1以上の自然数とするとき、パスゲートからなる原始2対1マルチプレクサをN段用いて構成した2N対1原始マルチプレクサの出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した2N対1マルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、
前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする2N対1マルチプレクサとする。
【請求項2】
前記2N対1マルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、2N対1マルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする請求項1記載の2N対1マルチプレクサ。
【請求項3】
Nを1以上の自然数とするとき、パスゲートからなる原始1対2デマルチプレクサをN段用いて構成した1対2N原始マルチプレクサの各出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した1対2Nデマルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする1対2Nデマルチプレクサ。
【請求項4】
前記1対2Nデマルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、1対2Nデマルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるようにしたことを特徴とする請求項2記載の1対2Nデマルチプレクサ。
【請求項5】
Nを1以上の任意の自然数とするとき、前記2N対1マルチプレクサをルックアップテーブルとしたことを特徴とするN変数ルックアップテーブル。
【請求項6】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項1または2記載の2N対1マルチプレクサ。
【請求項7】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項3または4記載の1対2Nデマルチプレクサ。
【請求項8】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項5記載のN変数ルックアップテーブル。
【請求項1】
Nを1以上の自然数とするとき、パスゲートからなる原始2対1マルチプレクサをN段用いて構成した2N対1原始マルチプレクサの出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した2N対1マルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、
前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする2N対1マルチプレクサとする。
【請求項2】
前記2N対1マルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、2N対1マルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるように構成したことを特徴とする請求項1記載の2N対1マルチプレクサ。
【請求項3】
Nを1以上の自然数とするとき、パスゲートからなる原始1対2デマルチプレクサをN段用いて構成した1対2N原始マルチプレクサの各出力に初段出力バッファとして絶縁ゲート電界効果トランジスタMOSTからなる低しきい値CMOSインバータを接続した1対2Nデマルチプレクサであって、
前記パスゲートがそのボディ端子は可変電位をとるボディバイアス電源に接続された絶縁ゲート電界効果トランジスタMOSTからなり、前記低しきい値CMOSインバータのP形MOSTのしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源に接続し、かつそのN形MOSTはそのしきい値電圧を固定するためにそのボディ端子は固定電位をとる電源に接続したことを特徴とする1対2Nデマルチプレクサ。
【請求項4】
前記1対2Nデマルチプレクサの前記低しきい値CMOSインバータの出力ノードと入力ノード間に正帰還のためのキーパーを設け、前記キーパーをその電流駆動力が、1対2Nデマルチプレクサの入力から前記低しきい値CMOSインバータの入力までの間、導通状態で直列接続されるパスゲートを構成する絶縁ゲート電界効果トランジスタMOSTの直列電流駆動力より小さくなるようにしたことを特徴とする請求項2記載の1対2Nデマルチプレクサ。
【請求項5】
Nを1以上の任意の自然数とするとき、前記2N対1マルチプレクサをルックアップテーブルとしたことを特徴とするN変数ルックアップテーブル。
【請求項6】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項1または2記載の2N対1マルチプレクサ。
【請求項7】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項3または4記載の1対2Nデマルチプレクサ。
【請求項8】
前記絶縁ゲート電界効果トランジスタMOSTを四端子二重絶縁ゲート電界効果トランジスタDGMOSTとしたことを特徴とする請求項5記載のN変数ルックアップテーブル。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【公開番号】特開2013−4998(P2013−4998A)
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願番号】特願2011−130761(P2011−130761)
【出願日】平成23年6月12日(2011.6.12)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成22年度、独立行政法人科学技術振興機構委託研究「Flex Power FPGAチップのアーキテクチャ設計、回路設計、試作チップ設計、周辺ソフトウェアの開発」産業技術力強化法第19条の適用を受ける特許出願
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願日】平成23年6月12日(2011.6.12)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成22年度、独立行政法人科学技術振興機構委託研究「Flex Power FPGAチップのアーキテクチャ設計、回路設計、試作チップ設計、周辺ソフトウェアの開発」産業技術力強化法第19条の適用を受ける特許出願
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
[ Back to top ]