【解決手段】本発明は、互いに上下に配設された複数の圧電層（２、２’、２’’、２’’’、３、３’、３’’、３’’’）とその間に配設された電極層（４，５）から成る積層体（１ａ）を有する圧電素子（１）に関する。前記積層体（１ａ）は第１圧電定数を備える少なくとも１つの第１圧電層（２）と、直接これに隣接して、第２圧電定数を備える少なくとも１つの第２圧電層（３）とを有する。圧電定数は、電極層（４，５）に印加された電圧による電界に垂直な方向の圧電層（２，３）の歪みを表す。第１圧電定数は第２圧電定数とは異なる。 （もっと読む）

本発明は、圧電グリーンシートを含む圧電材料を準備するステップと、グリーンシートと、電極材料からなる層とを交互に配置し、ＰｂＯを含有する被覆層を備える電極材料からなる少なくとも一層を設け、および／または電極材料にＰｂＯを混合する、積層型圧電素子を製作するための方法が提案される。さらに、内部電極（２０）の表面に分極亀裂（２５）を有する領域を備える積層型圧電素子が提供される。 （もっと読む）

コンデンサにおいて、次の構成要素すなわち第１の加熱部材（１）と第１のコンデンサ領域（２）とを含んでおり、該コンデンサ領域は、誘電性層（３）と、それぞれの誘電性層（３）の間に配置された内部電極（４）とを含んでおり、第１の加熱部材と第１のコンデンサ領域（２）は熱伝導式に相互に結合されている。
（もっと読む）

バラクタは、次の各構成要素を含んでおり、すなわち、抵抗に関して正の温度係数を有する第１のＰＴＣ領域（４）と、コンデンサ領域（３）とを含んでおり、該コンデンサ領域は、第１の電極（２）と、第２の電極（２’）と、第１の電極（２）と第２の電極（２’）との間に配置された第１の誘電性層（１）とを含んでおり、
第１のＰＴＣ層（４）とコンデンサ領域（３）は熱伝導式に相互に結合されており、コンデンサ領域（３）のキャパシタンスは、第１のＰＴＣ領域（４）、コンデンサ領域（３）、または第１のＰＴＣ領域（４）およびコンデンサ領域（３）へのバイアス電圧の印加によって変更可能である。
（もっと読む）

【解決手段】正の温度係数の電気抵抗をもつ第１セラミック材料を含む第１領域（１０）と、第２セラミック材料を含む第２領域（２０）と、第３セラミック材料を含む第３領域（３０）とを有する成形体が提供される。また、当該成形体を備える加熱装置が提供される。更に、成形体の製造方法が提供される。 （もっと読む）

【課題】
【解決手段】本発明は一般式P_1-c-dD_cZ_d（PbO）_wの圧電セラミック材料に関する。ただし0＜ｃ≦0.025、0≦d≦0.05、0≦w≦0.05であり、Pは式[Pb_1-vAg^I_v][(Zr_1-yTi_y)_1-uCu^II_u]O₃を有する化合物を表し、0.50≦1-y≦0.60、0＜u≦0.0495、0≦v≦0.02であり、Dは一般式[(M¹O)_1-p(M²O)_p]_a[Nb₂O₅]_1-aを有する成分を表し、ここでM¹はBa_1-tSr_tを表し、0≦t≦1であり、M²はSr及び／またはCaを表し、0＜p＜1かつ2/3＜a＜1であり、Zは一般式Pb(L_lR_r)O₃を有する化合物を表し、ここでLは酸化状態IIまたはIIIで存在し、Rは酸化状態VIまたはVで存在し、L^IIならば、R^VI=Wと組み合わせてFe,Mg,Co,NiまたはCuから選択され、l=1/2かつr=1/2であり、L^IIIならば、R^V=Nb,TaまたはSbと組み合わせてFe,CrまたGaから選択され、l=1/2かつr=1/2であるか、またはR^IV=Wと組み合わせてFe,CrまたGaから選択され、l=2/3かつr=1/3である。 （もっと読む）

結合器は、第１のライン（３１）と、第１区間（４２）および第２区間（５３）において第１のライン（３１）に横型結合された第２のライン（３２）とを備える。第１のライン（３１）の単位長さ当りの第１のライン（３１）と第２のライン（３２）との間の静電容量は、第１区間（４２）の方が第２区間（５３）より大きい。第１のライン（３１）と第２のライン（３２）とが第１の曲部（４０）を形成する。
（もっと読む）

バイポーラトランジスタは、半導体材料からなる基板（１）と、基板内の高移動度層（２）と、高移動度層に隣接したドナー層（３）とを含む。エミッタ端子（４）がドナー層上のエミッタコンタクト（５）を形成し、コレクタ端子（６）がドナー層上のコレクタコンタクト（７）を形成する。ベース端子（８）が高移動度層に導電接続される。当該トランジスタは、ＧａＡｓのＨＥＭＴ技術またはＢｉＦＥＴ技術で製造可能である。
（もっと読む）

所定の送信信号に依存する前置増幅されたドライバー信号（Ｓ＿ＤＲ）を供給するよう適用可能なドライバー段（ＤＲ）を備えた電力増幅回路（ＤＩＰＰＡ）である。電力増幅回路（ＤＩＰＰＡ）はまた、ドライバー段（ＤＲ）に電気的に結合されていて、ドライバー信号（Ｓ＿ＤＲ）を第１及び第２の信号（Ｓ＿１、Ｓ＿２）へと分離するよう適用可能な周波数選択器（ＤＩＰ）を備える。第１の信号（Ｓ＿１）は第１の所定の周波数帯に対応付けられており、第２の信号（Ｓ＿２）は第２の所定の周波数帯に対応付けられている。電力増幅回路（ＤＩＰＰＡ）は、少なくとも第１及び第２の電力増幅段（ＰＡ１、ＰＡ２）を備える。第１及び第２の電力増幅段（ＰＡ１、ＰＡ２）は、周波数選択器（ＤＩＰ）に電気的に結合される。第１及び第２の電力増幅段（ＰＡ１、ＰＡ２）は、それぞれ第１及び第２の信号（Ｓ＿１、Ｓ＿２）に依存する、それぞれ第１及び第２の増幅された信号（Ｓ＿Ａ１、Ｓ＿Ａ２）を供給する。 （もっと読む）

低電流回路は、論理ステージ（Ｅ３，Ｅ４，Ｅ５）と、インバータステージ（Ｅ８）と、ドライバステージ（Ｅ９，Ｅ１０）とを備える。論理ステージおよびインバータステージには電流リミッタが設けられ、電流リミッタは、Ｄモードフィードバックトランジスタ（Ｄ１；Ｄ２）および電圧降下を生成する要素（Ｅ１，Ｅ２；Ｅ６，Ｅ７）を備える。フィードバックループ（ＦＬ）は、Ｄモードフィードバックトランジスタのソースおよびゲートを、この要素を介して接続する。ドライバステージは、トーテムポール状に接続されたＥモードトランジスタ（Ｅ９，Ｅ１０）を備え、それは、負荷回路を接続および非接続とするように、ＤモードトランジスタおよびＥモードトランジスタを駆動する。この回路は、オン状態において大電流能力を提供するとともに、オフ状態において無視できるほどの電流を有する。
（もっと読む）