【課題】圧電素子を設けたアクチュエータの接点同士の凝着を防止するスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２が設けられた接点部と、第１駆動電圧に応じて伸縮する第１圧電膜１３６、および第１圧電膜１３６と並行して設けられて第２駆動電圧に応じて伸縮する第２圧電膜１３８を有し、第１圧電膜１３６および第２圧電膜１３８の伸縮に伴い第２接点１３２を移動させて第１接点１２２と接触または離間させるアクチュエータと、第１駆動電圧および第２駆動電圧を制御する制御部２００と、を備え、制御部２００は、第１接点１２２および第２接点１３２を接触状態から切断状態へと切り替える場合に、第１駆動電圧を遮断すると共に、第２圧電膜１３８を伸ばす第２駆動電圧を第２圧電膜１３８に印加してアクチュエータの戻りを付勢する。 （もっと読む）

【課題】正しくない設定状態でテストを行っているテスト項目を割り出し、テストプログラムの修正（確認）を促すことができるテストプログラムチェック装置を実現する。
【解決手段】テストプログラムチェック装置において、テストプログラム、テスト設定状態ファイル、テストプログラムに記述されている各テストが何のアルゴリズムのテストであるかを示すテスト情報ファイルおよびチェック対象となる被試験対象デバイスに関する情報であるチェック条件ファイルを記憶する記憶部と、テスト設定状態ファイルからチェック対象テストの設定情報を読み出し、設定情報とテスト情報ファイルとからチェック対象テストが何のテストであるかを割り出し、チェック条件ファイルを用いてチェック対象テストのテストアルゴリズムに応じたチェックを行うアルゴリズム別設定チェック部とを備える。 （もっと読む）

【課題】被試験デバイスのレイテンシに応じて、試験信号を遅延させる。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに入力すべき試験信号のパターンデータ、および、試験信号の各エッジタイミングを基本周期より小さい分解能で示すパターンタイミングデータを、入力される入力パターンを変換して、基本周期に同期して生成するパターン変換部と、パターン変換部が生成したパターンデータを、基本周期の整数倍の可変設定値に応じて遅延させるデータ遅延部と、データ遅延部が遅延させたパターンデータおよびパターンタイミングデータに応じた波形を有する試験信号を生成して、被試験デバイスに入力する波形生成部とを備える試験装置を提供する。 （もっと読む）

【課題】 故障処理回路において、テスト対象メモリ（ＭＵＴ）から故障ロケーション情報を識別するために使用される故障捕捉回路が開示される。
【解決手段】 故障捕捉回路は、複数のチャネルを備え、ＭＵＴに接続するように適合される故障検出回路を含む。故障検出回路は、テスト信号をＭＵＴに与え、そこからの出力信号を処理して故障情報にするように動作する。テスト時間を最小化するために、故障メモリ回路および高速リンクが設けられる。高速リンクは、故障メモリ回路を故障検出回路に接続し、シリアルデータ転送能力をその間に提供する。 （もっと読む）

【課題】試験に関係する各部の設定にかかる時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】被試験対象デバイスの試験を行う半導体試験装置において、レート長の調整対象となるコピー元の高速レート番号と、レート長の調整でコピー元の高速レート番号の代わりに試験で使用されるコピー先の調整レート番号とが指定され、コピーの開始を指示するエッジコピー開始トリガ信号を出力する制御レジスタと、エッジコピー開始トリガ信号に応じて、制御レジスタで指定されたコピー元となる高速レート番号に対応するエッジ設定レジスタの設定値を読み出し、制御レジスタで指定されたコピー先となる調整レート番号に対応するエッジ設定レジスタに設定値を書き込むエッジコピー部と、エッジコピー部からのアクセスとエッジコピー部以外からのアクセスとのバス権の調停を行うバス調停部とを備える。 （もっと読む）

【課題】高速多値信号を試験可能な試験装置を提供する。
【解決手段】試験装置２は、ＤＵＴ１から出力される被試験信号Ｓ１であって、その値に応じて電圧レベルが変化する被試験信号Ｓ１を試験する。パターン発生器ＰＧは、Ｉ／Ｏ端子Ｐ_ＩＯに入力される被試験信号Ｓ１の期待値を示す期待値データＥＸＰを発生する。しきい値電圧発生器１０は、期待値データＥＸＰを受け、当該期待値データＥＸＰに応じた電圧レベルを有するしきい値電圧Ｖｔｈを、被試験信号Ｓ１と同期して生成する。比較部１２は、被試験信号Ｓ１の電圧レベルＶ_ＤＵＴをそれと対応するしきい値電圧Ｖｔｈと比較する。 （もっと読む）

【課題】旧型のＬＳＩテスターには、ＤＵＴから出力される信号の周波数測定機能を持たないものがある。このようなＬＳＩテスターを用いて、ＤＵＴの周期または周波数特性を測定する場合には、外付けの周波数測定器を含む測定装置を別途購入し、ＬＳＩテスターと組み合わせて測定することが必要となるが、新たなテスト用追加回路や、周波数測定器を追加することが必要となるため、その分コストが上昇する。また外付け回路を制御する為のプログラムを作成する必要が生ずる。
【解決手段】旧型のＬＳＩテスターが備える、ＤＵＴの出力と期待値との一致／不一致を判定する機能を用いて周波数を測定する。ＤＵＴからの信号がＬからＨに変わった時にカウントを始め、ＨからＬに変わるまでのカウント数を調べた後、ＬからＨに変わるまでのカウント数を調べ、加算する。そして加算したカウント数と基本クロックの周期とを元に周波数を算出する。 （もっと読む）

【課題】高精度なマルチストローブ回路を提供する。
【解決手段】Ｎ個（Ｎは自然数）の第１遅延素子Ｄ１は多段接続され、被試験信号Ｓ１に対し１段ごとに遅延を与える。Ｎ個の第２遅延素子Ｄ２は多段接続され、基準となるストローブ信号ＳＴＲＢに対し１段ごとに遅延を与え、マルチストローブ信号ＳＴＲＢ_１〜ＳＴＲＢ_Ｎを生成する。ｉ段目のラッチ素子Ｌ_ｉは、被試験信号Ｓ１_ｉを、ストローブ信号ＳＴＲＢ_ｉのタイミングでラッチする。遅延量調節部２０は、キャリブレーション時に、ｉ（ｉは自然数）を１からＮまでインクリメントしながら、ｉ段目のラッチ素子Ｌ_ｉに入力される被試験信号Ｓ１_ｉとストローブ信号ＳＴＲＢ_ｉのエッジのタイミングが一致するように、ｉ段目の第１遅延素子Ｄ１_ｉと第２遅延素子Ｄ２_ｉの少なくとも一方の遅延量を調節する。続いて遅延量調節部２０は、第１遅延素子Ｄ１および第２遅延素子Ｄ２の少なくとも一方のすべてのステージの遅延量を、所定量だけ変化させる。 （もっと読む）

【課題】ＤＵＴに入出力される信号間の遅延の検査を短時間で行うことを目的とする。
【解決手段】ＤＵＴ１から出力された応答信号ＳＢ、ＳＣに基づいて良否判定を行う複数のコンパレータ装置３０、４０を備えた半導体試験装置１であって、コンパレータ装置３０は、基準となるストローブ基準信号に対して遅延を与えてストローブ信号ＳＴＢを発生するストローブ信号発生部３４と、コンパレータ装置４０に入力された応答信号ＳＣをストローブ信号発生部３４に入力するための装置間接続経路Ｌ２と、ストローブ信号発生部３４が発生したストローブ信号ＳＴＢのタイミングでＤＵＴ１から入力した応答信号ＳＢを判定する判定部３５と、を備えている。 （もっと読む）

【課題】被試験デバイスのビット誤り率や波形測定・表示を行う際に必要なパラメータ値設定を簡便に行える誤り率測定装置及び方法を提供する。
【解決手段】操作入力部１６からの所定操作により誤り率測定部１１又は波形測定部１３の何れか一方の測定部のトラッキング設定がＯＮされると、制御部１８が他方の測定部のパラメータ値の問い合わせをしてトラッキングＯＮ設定された側の測定部に出力する。そして、トラッキングＯＮ設定された側の測定部は、問い合わせをしたパラメータ値をトラッキング設定がＯＮ状態の測定部に反映してパラメータ値の同期を図っている。 （もっと読む）

【課題】パターンリストを切り替えを効率よく実行する試験装置を提供する。
【解決手段】被試験デバイスに出力すべき試験パターンを所定の順序で指定するパターンリストを複数格納するパターンリスト記憶部と、被試験デバイスの試験結果に応じたパターンリストを順次実行して試験パターンを順次出力し、且つ、それぞれのパターンリストから次のパターンリストに移行する場合に、当該次のパターンリストの実行が開始されるまで、所定のアイドルパターンを繰り返し出力するパターンリスト処理部とを備える試験装置を提供する。 （もっと読む）

【課題】 電圧を細かく制御させることなく、かつ測定時間を極端に増大させることなく、ＳＲＡＭメモリセルの微小欠陥を検出可能な半導体記憶装置の試験方法を提供する。
【解決手段】 測定対象メモリセルの保持データをリセットし、測定対象のメモリセルアレイに対して、読出し／書込みの動作時間を調整しながら読出し／書込み動作を行い、メモリセルの出力データと出力期待値を比較し、一致する回数をカウントし、カウント結果を遅延マージンとして出力する。カウント結果のメモリセルアレイ分布を統計処理し、分布のシステマティック成分を除去し、個々のメモリセルの遅延マージンを検出する。 （もっと読む）

【課題】データ信号とデータストローブ信号の位相差を評価する。
【解決手段】試験装置２は、ソースシンクロナス伝送を行うＤＵＴ１を試験する。マルチストローブ信号発生部１２は、ＤＵＴ１から出力されるデータストローブ信号ＤＱＳに対して多段遅延を与えることにより、当該データストローブ信号ＤＱＳを基準として所定の時間間隔で複数のエッジを有するマルチストローブ信号ＭＳＴＲＢを生成する。タイミング比較部１４は、マルチストローブ信号ＭＳＴＲＢの複数のエッジのタイミングごとにデータ信号ＤＱの値を判定し、その値が変化するタイミングを示すタイミングデータＴＤを生成する。論理比較部１８は、タイミングデータＴＤが所定の条件を満たすかを判定する。 （もっと読む）

【課題】オシロスコープやサンプリングスコープ等によるプロービングに依存することな
く、被試験体の試験コストを抑制できるようにすると共に、半導体試験装置の製造コスト
を抑制できるようにする。
【解決手段】プローブカード１２の接続を開放した状態で、プリエンファシス回路５から
出力されるパルス信号を取得し、このパルス信号からプリエンファシス回路５の周波数特
性を算出し、プローブ開放状態のプローブカード１２を接続し、プローブカード１２へ試
験用のパルス信号を印加した際のプローブ開放端から反射される反射波形を取得し、この
反射波形から挿入損失要素の周波数特性を算出し、プリエンファシス回路５の周波数特性
と挿入損失要素の周波数特性とを合成し、合成後の周波数特性からプリエンファシス回路
の最適なゲインを求めるものである。 （もっと読む）

【課題】ストローブ信号のタイミングを最適化
【解決手段】ストローブ信号生成部１４は、テストサイクルごとに所定間隔ずつ位相がシフトするストローブ信号ＳＴＲＢを発生する。タイミングコンパレータＴＣは、テストサイクルごとに、ストローブ信号ＳＴＲＢのエッジのタイミングでトレーニングシーケンスに応じたデータ信号Ｓ１の論理レベルを判定する。第１変化点検出部２０ａは、テストサイクルごとのデータ信号Ｓ１の論理レベルを参照し、第１レベルから第２レベルへの遷移を示す第１変化点を検出し、その位置を示す第１変化点データＤ１を生成する。判定出力部３０は、第１変化点が検出される度に、その後データ信号Ｓ１の論理レベルが第２レベルを所定の最小パルス幅Ｔｍｉｎ以上持続するかを判定し、当該判定条件が満たされた場合に、当該第１変化点の位置を示す第１変化点データＤ１を、第１エッジデータＤＥ１として保持する。 （もっと読む）

【課題】装置内部のタイミング信号発生系統の構成を変更することなく、非同期形ＤＵＴの試験も行える半導体試験装置を提供すること。
【解決手段】伝送速度が切り換え可能なＤＵＴの試験を行う半導体試験装置において、
前記ＤＵＴの伝送速度の切り換えに応じて、試験を行うためのタイミング信号の周波数を切り換えるタイミング信号周波数切換手段、を設けたことを特徴とするもの。 （もっと読む）

【課題】使用可能なテスタチャネル数を減少させることなく、複数の半導体集積回路の出力信号の検証を倍速で同時に行うことのできる半導体試験装置およびそれを用いた試験方法を提供する。
【解決手段】テスタチャンネルＴＣＨは、レベル判定部１が、入力バッファＢ２を介して入力される被試験半導体集積回路の出力信号の信号レベルが規定値を満たしているかどうかを判定してレベル判定信号ＬＳを出力し、レベル判定信号多重化部２が、倍速モード指定信号により倍速試験モードが指定されたときは、レベル判定部１から出力されたレベル判定信号ＬＳに別のチャネルのレベル判定信号ＬＳを多重化して出力し、倍速試験モードが解除されたときは、レベル判定部１から出力されるレベル判定信号ＬＳを単独で出力し、期待値比較部３が、レベル判定信号多重化部２の出力Ｔをストローブ時刻ＳＴＢで期待値と比較する。 （もっと読む）

【課題】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、デジタイザ間の信号配線遅延の影響を受けずに常に同一のタイミングでデータを取り込めるようにするとともに、トリガ信号配線数の削減と、データ保存用メモリの有効利用も実現すること。
【解決手段】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 （もっと読む）

【課題】高速信号のジッタおよびアイ開口測定の精度を向上する。
【解決手段】所定の観測期間において繰返信号のパターン周期に対してコヒーレントな周期を有する外部サンプリングクロックを生成するクロック発生部と、被試験デバイスの外部において外部サンプリングクロックの位相を順次シフトさせて、被試験デバイスに入力する位相制御部と、内部回路におけるサンプリングクロックを、内部サンプリングクロックから外部サンプリングクロックに切り替えさせる切替制御部と、内部回路が繰返信号を外部サンプリングクロックに応じてサンプリングした結果に基づいて、内部回路の特性を測定する測定部とを備える試験装置を提供する。 （もっと読む）

【課題】半導体評価装置でデバイスを評価する際に、周囲の環境の変化などに影響されずに正確にデバイス評価が出来る回路を提供する。
【解決手段】被測定デバイスへ入力させる１の評価用パタン信号を９のスキュー回路１と同じ回路で構成された１１のスキュー回路３を通して１６のピンエレクトロニクス用ＬＳＩ２の１２のＤＬＬ１（遅延ロックループ）回路にフィードバックさせている。ＤＬＬ回路とはＬＳＩ内部に搭載されている機能でＬＳＩから出力された信号の遅延量をモニターして、遅延量が大きいならば基本の信号を早めてやり、また遅延量が少ない場合は基本信号を遅らせる働きをするものである。従い、周囲環境などの変化によりＬＳＩ自身の温度変化が発生してＬＳＩ内部の信号の伝播速度に変化が生じてもタイミングの変化は発生しない。 （もっと読む）