【課題】開発設計が容易であると共に、高品質の検査装置を提供すること。
【解決手段】検査装置は、被検査対象を搭載するための少なくとも１つのソケットと、ソケットを有し、被検査対象を試験するための複数の回路基板と、複数の回路基板と電気的に接続され、被検査対象に信号を供給するためのテスタヘッドと、を備える。複数の回路基板は相互に電気的に接続される。各回路基板は、被検査対象毎の個別の回路となる第１回路部と、被検査対象の共用の回路となる第２回路部の一部と、を有する。複数の回路基板における第２回路部の一部は、相互に電気的に接続されることにより１つのパフォーマンスボードとして機能する。 （もっと読む）

【課題】後段の組立行程へ影響を与えることなく精度の高い評価結果を容易に得られる半導体製品評価装置を得ること。
【解決手段】溝１３が設けられた傾斜面２０ａと、溝１３内に配置されたリードレスパッケージの滑落を予め定められた評価位置で停止させるストッパとを備えたベース２０と、先端部にソケットコンタクト６が設けられた信号導体と、先端部に信号導体の両側を挟むＧＮＤ接点７が設けられた接地導体とを備え、常態ではソケットコンタクト６及びＧＮＤ接点７がベース２０から離間するように付勢されている一対のケーブル４と、ケーブル４をベース２０側に移動させて、評価位置に配置されたリードレスパッケージの入出力電極パターンとソケットコンタクト６とを接触させ、ベースプレートとＧＮＤ接点７とを接触させるケーブル押し下げ機構１２とを有する。 （もっと読む）

【課題】端子数や端子配置の異なる複数種の半導体装置に対する汎用性を向上させた測定用治具を提供する。
【解決手段】測定用治具は、第１の半導体装置および第２の半導体装置に挟まれて使用されるものであり、複数の測定用パッドと、導電部を備えた複数の貫通穴と、複数の測定用パッドと複数の貫通穴の導電部とを接続する複数の配線とを有し、複数の貫通穴のうち、第１の半導体装置の端子および第２の半導体装置の端子に対応する位置の貫通穴に、導電部に接触して導電性部材が設けられている構成である。 （もっと読む）

集積回路（１００）を検査する方法、及び、集積回路（１００）が提示される。集積回路（１００）は、内部の検査アクセス接続部（１０６）を介してアクセス可能な内部の検査構造と、制御接続部（１０８）を介して外部へと案内される制御バス（１１０）と、を有し、走行駆動と検査駆動との間で切り替えることが可能であり、検査駆動では、制御接続部（１０８）及び制御バス（１１０）を介して、検査アクセス接続部（１０６）へのアクセスが行われ、集積回路（１００）の検査が行われる。 （もっと読む）

【課題】効率よくバーンインテストを行うことができる、集積回路装置のテストシステム、及び集積回路装置のテスト方法を提供する。
【解決手段】基板と、前記基板上に設けられ、テスト対象装置を搭載するソケット部と、前記基板に設けられ、高周波磁界内に配置されたときに電磁誘導によって電力を生成する、電力発生部と、前記基板に設けられ、前記電力発生部により生成した電力を利用して、前記テスト対象装置にテスト用電圧を供給する、制御回路とを具備する。前記ソケット部は、高周波磁界内に配置されたときに発熱する発熱部材を備えている。前記発熱部材は、前記発熱部材から前記テスト対象装置に熱が供給されるように、前記テスト対象装置と接触する接触面を備えている。 （もっと読む）

【課題】試験対象の半導体装置のデバイスピンの配置、数、およびサイズならびにＰＫＧサイズなどの規格に変更があっても対応可能な半導体試験装置を提供する。
【解決手段】試験対象の半導体装置が搭載される、複数のテストピンを含むテストボードと、複数のテストピンと複数のデバイスピンとの導通を試験するテスト部と、複数のテストピンのうち、デバイスピンと導通するテストピンを特定し、デバイスピンの座標を参照してデバイスピンに接続するテストピンを割り当てる制御部とを有する。 （もっと読む）

【課題】試験信号波形の劣化を抑えながら、複数のＤＵＴの試験を同時に高速で行える半導体試験装置を提供すること。
【解決手段】
複数のＤＵＴの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、
前記複数のＤＵＴは共通のＤＵＴインタフェースボードに実装され、前記複数のＤＵＴに分岐配線する配線パターンは１箇所の分岐点で分岐され、この分岐点から各ＤＵＴ点までが等しい長さになるように形成されていることを特徴とするもの。 （もっと読む）

【課題】パソコンに保存されたＳＰＤデータをパソコンに接続できない検査装置に保存する作業を短時間で簡単に行い、ＤＩＭＭ等の基板検査の作業効率を向上させることができる低コストで構築可能な検査システムを提供する。
【解決手段】パソコン１に接続されたマスタ基板作成装置１０を用いて該パソコン内のＳＰＤデータをそのＥＥＰＲＯＭに記録したマスタ基板２を作成し、該マスタ基板を検査装置のソケットに装着して該マスタ基板から該ＳＰＤデータをダウンロードする。上記マスタ基板作成装置は、パソコンと接続するセントロコネクタ１１と、ＤＩＭＭを装着可能な２つのソケット１３ａ，１３ｂと、該セントロコネクタを介して入力されたＳＰＤデータを該ソケットに装着されたＤＩＭＭ上のＥＥＰＲＯＭに書き込む書込制御部が設けられている。 （もっと読む）

【課題】通常モード動作試験（１６ビットでの動作試験）と、テストモード動作試験（４ビットのパラレル試験）とを、同一の試験用ボードを用いて行うことができる半導体装置の試験方法及び半導体装置の試験用ボードを提供する。
【解決手段】半導体装置５００Ａ〜５００Ｄは、データビット数を内部で圧縮し、テスト結果をｍ個（ｍ＝４）のデータ入出力端子ＤＱ［０：３］に出力する。半導体装置をｎ個（ｎ＝４）試験用ボードに搭載し、半導体試験装置３０１Ｂのｎ×ｍ個（１６個）のテスタ端子ＴＤＱ０３〜ＴＤＱ１２１５を、半導体装置５００Ａ〜５００Ｄの全てのデータ入出力端子（ＤＱ［０：３］、ＤＱ［４：７］、ＤＱ［８：１１］及びＤＱ［１２：１５］）に割り当てる。その際、各半導体装置におけるデータ入出力端子ＤＱ［０：３］は、インターポーザ２０２Ａ〜２０２Ｄを介して、互いに異なるテスタ端子ＴＤＱ０３〜ＴＤＱ１２１５に接続される。 （もっと読む）

【課題】コンタクトピンの摩耗の発生を抑制しつつ、コンタクトピンを電極パッドに対して高い位置精度で且つ低接触抵抗で接触させる。
【解決手段】電子部品検査装置は、複数の電極パッド（例えば、ポゴ座１）を有する検査用ボード２と、複数のコンタクトピン（例えば、ポゴピン３）を有するＩＣソケットと、を備える。複数のコンタクトピン（ポゴピン３）の各々は、一端が電子部品の複数の端子のうちの対応する端子とそれぞれ接触し、他端である先端９がそれぞれ対応する電極パッド（ポゴ座１）に形成された凹部５に嵌入される。コンタクトピン（ポゴピン３）の先端９と、電極パッド（ポゴ座１）の凹部５は、それぞれ錐状に形成されている。コンタクトピン（ポゴピン３）の先端９の角度θ１と凹部５の底部の角度θ２とが互いに略等しい。 （もっと読む）

【課題】半導体装置内の低抵抗を、検査器側のソケット構造を変更することなく、高精度に測定可能にする。
【解決手段】抵抗体１の両端と内部回路９，１０用の外部端子７，８との間にスイッチ素子１３，１４が設けられ、内部回路９，１０と外部端子７，８との間にスイッチ素子１５，１６が設けられている。抵抗体１の抵抗値を測定するとき、スイッチ切替部１７が、スイッチ素子１３，１４を導通状態にし、スイッチ素子１５，１６を非導通状態にする。これにより、抵抗体１に４個の外部端子３，４，７，８が電気的に接続され、４端子測定が可能になる。 （もっと読む）

【課題】ウエハーレベルＣＳＰの半導体検査装置に関して、個片チップとウエハー状態の半導体チップの電気的特性試験において、同一のプローブカードとパフォーマンスボードが使用できる測定装置を提供する。
【解決手段】半導体集積回路チップの電気的特性を測定するためのウエハーステージを有したプローバーと、電気的信号を発生し半導体集積回路チップの電気的特性を判断する、テストヘッドを有したテスター部と、テストヘッドとポゴピンリングとを電気的に接続するためのパフォーマンスボードと、ポゴピンリングとプローブカードとを電気的に接続するポゴピンと、テスター部で発生させた電気的信号を伝達するプローブカードと、プローブカードに取り付けできる、半導体集積回路チップの電気的特性を同時に測定するためのプローブカードと半導体集積回路チップとを電気的に接続するプローブピンを有するユニット部と、を備える。 （もっと読む）

【課題】基板との電気的接続及び分離を容易に確実にすることができるクリップ式コネクタを提供する。
【解決手段】基板の導体端子に接続をする接触端子を備える第１部材と、基板を挟む又は開放する動作が可能に第１部材と軸で結合されている第２部材と、接触端子と外部基板との接続をする外部接続部と、基板を挟む様に第１部材と第２部材とを付勢する付勢部材と、を有するクリップ式コネクタにおいて、基板を挟む又は開放するように第１部材を操作する操作部を有し、第１部材に設けられている第１アーム部と、基板を挟む又は開放するように第２部材を操作する操作部を有し、第２部材に設けられている第２アーム部と、を含む操作補助部材を備え、何れの操作部も、第１部材の第２部材と向き合う側に対して反対側、若しくは、第２部材の第１部材と向き合う側に対して反対側の何れか一方にある。 （もっと読む）

【課題】ケルビン接点ソケットを用いることなく、またチップのパッド数、及び半導体装置の端子数の増加を招くことなく、正確に出力特性を検査することを可能とする。
【解決手段】電流の流入または流出が行われる出力端子５と、出力端子に接続されサージ保護素子を構成する例えばＮチャンネルＭＯＳＦＥＴ７と、検査時にサージ保護素子を駆動制御することが可能な制御回路８、９とを備える。定電圧を出力する出力端子５の特性検査時において、ＮチャンネルＭＯＳＦＥＴのゲート電圧を制御して、そのドレイン電流を出力端子の検査条件の負荷電流と等しくすることができる。それにより、出力バッファ２に検査条件の負荷電流が流れる状態を作り出して、出力端子の検査を行えば、テスターからの電流引き込みは不要になり、配線等の等価抵抗成分８による電圧降下は発生せず、正確な計測が可能となる。 （もっと読む）

【課題】機械構造が簡単で、優れた電気特性を有し、そして回路面積の増加が容易なテスト部ユニット、テストヘッドおよび電子部品試験装置を提供する。
【解決手段】テストヘッド本体１００に設置されるテスト部ユニット３００において、被試験電子部品が装着される複数のソケット３１１と、主基板としてのパフォーマンスボード３０１とを設け、複数のソケット３１１の全ては、ソケットボードを介在させることなく、パフォーマンスボード３０１に設ける。 （もっと読む）

本発明は、試験されるべきチップを試験装置に作動可能に接続するための試験アダプタ（１）に関する。試験アダプタは、ベースプレート（８）およびカバープレート（２）を備える３次元構造を有する。カバープレート（２）は、試験されるべきチップに個数および配置に関して適合されている接触要素（９）を有するコンタクト配列（３）を備える。ベースプレート（８）とカバープレート（２）との間には、カバープレート（２）に対して角度をなして配置されかつ試験されるべきチップに適合されている複数の個別コネクタ（５）を有する側面（４）が配置される。 （もっと読む）

【課題】ＩＣ装置のピン素子やテスト・チップ・レセプタクルを清掃して、テスト・プローブの尖端を清潔に保つ、清掃用ＴＣＣ清掃装置及びその清掃方法の開発。
【解決手段】本発明の装置は試験用メイン・フレームと複数の器皿と、チップ・テスト・レセプタクルと、１つまたはそれ以上の取り上げ/安置器とを含んでいる。待試チップ（電子素子）は皿に搭載され、複数の粘着清掃チップは別な皿に搭載される。粘着清掃チップは固体層と粘着層を含み、後者には摩擦物質が混入されている。取り上げ/安置器は粘着清掃チップ・テスト・レセプタクルの上方の位置に運び、酸化物やその他のレセプタクルに附着した雑物を吸取りや摩擦により清掃する。食刻によるテスト・プローブの清掃のための設備作業の中断を必要とせず、作業能率が向上する。 （もっと読む）

【課題】半導体試験装置の短期間の経時における変化が発生する場合に対応し、デバイスを正確に測定し、出荷品質を向上させる。
【解決手段】基準デバイスｅと複数個の第１測定デバイスｆとを順番に測定して前記基準デバイスｅの第１テストログを生成した後、前記基準デバイスｅと複数個の第２測定デバイスとｆを順番に測定して前記基準デバイスｅの第２テストログを生成する試験装置ｃと、前記基準デバイスｅの第１テストログと第２テストログとを比較する解析部ａ４と、前記基準デバイスｅ、前記複数個の第１測定デバイスｆ、および前記複数個の第２測定デバイスｆのそれぞれに測定環境を提供する測定環境装置ｂと、前記解析部ａ４による比較結果の差異に応じて、前記測定環境装置ｂによって提供される測定環境を調整する測定環境制御部ａ２とを備えた。 （もっと読む）

【課題】装着されたテストボードに関するボード情報を誤り無く取得することができ、試験効率を高めることができる半導体試験装置、及び当該装置で用いられるテストボードを提供する。
【解決手段】半導体試験装置１２は、ＤＵＴ４０の試験を行う試験装置２０と、試験装置２０に対して着脱自在に構成されてＤＵＴ４０と試験装置２０とを電気的に接続するテストボード３０とを備える。テストボード３０は、テストボード３０に関する各種情報であるボード情報Ｂの制御を行う制御回路３１を備えており、試験装置２０は、テストボード３０に設けられた制御回路３１と通信を行ってボード情報Ｂを取得する通信回路２３と、通信回路２３で取得されたボード情報Ｂを用いてＤＵＴ４０の試験に関する所定の制御を行う制御部２１とを備える。 （もっと読む）

被試験デバイス（１３０）上の端子（１３１）とロードボード（１６０）上の接点パッド（１６１）との間に複数の一時的な機械的かつ電気的接続部を形成することによって、被試験デバイス（１３０）を電気的に試験する試験フィクスチャ（１２０）が開示される。試験フィクスチャ（１２０）は、ビア（１５１）を含む交換可能な膜（１５０）を有し、各ビア（１５１）は、被試験デバイス（１３０）上の端子（１３１）およびロードボード（１６０）上の接点パッド（１６１）に関連付けられる。ある場合には、各ビア（１５１）は、端子（１３１）と接点パッド（１６１）との間に電流を導電させる導電性壁を有する。ある場合には、各ビア（１５１）は、被試験デバイス（１３０）が試験フィクスチャ（１２０）に係合すると、端子（１３１）に機械的抵抗力を提供するスプリング（１５２）を含む。
（もっと読む）