【課題】基板上にトランジスタ等の半導体素子とセンサーとを作り込んで設ける場合に、同一工程で作製することにより得られる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】同一基板上に、互いに接する第１の領域および第２の領域を有する第１の半導体膜と、チャネル領域とソースまたはドレイン領域として機能する第３の領域とを有する第２の半導体膜と、第１の半導体膜および第２の半導体膜を覆って設けられた絶縁膜と、絶縁膜上に設けられ且つ第１の領域と電気的に接続する第１の導電膜と、第２の領域と電気的に接続する第２の導電膜とを設け、第１の領域、第２の領域および第３の領域に不純物元素を第１の領域と第２の領域に含まれる不純物元素の濃度が異なるように導入する。 （もっと読む）

【課題】動作領域の抵抗を小さく抑えることで順方向印加電圧を下げ、かつ、逆方向特性の耐圧を高くすることができるショットキーバリアダイオード及びその製造方法の提供。
【解決手段】ショットキーバリアダイオードは、不純物濃度が低い低濃度第一導電型半導体基板１の第一の主面８から該基板１の内部に環状に形成され第一導電型とは反対導電型の高濃度第二導電型半導体領域として形成されたガードリング層２と、第一導電型半導体基板の第一の主面８に接触してショットキーバリアを形成しガードリング層２表面にも接触するように形成された金属層３と、第一導電型半導体基板１の動作領域となる部分１６に第一の主面８とは反対側の第二の主面９からガードリング層２と接触しない範囲で形成された凹部５と、凹部５を充填し該凹部５内壁面７とオーミックコンタクトする金属充填部１３とを備える。 （もっと読む）

【課題】メタルゲート電極をメタルの凝集なく仕事関数変調により形成する。
【解決手段】本発明の例に関わる半導体装置の製造方法は、半導体基板１００上にゲート絶縁層１０２を形成する工程と、ゲート絶縁層１０２上に第１メタル層１０３を形成する工程と、第１メタル層１０３上に第２メタル層１０４を形成する工程と、第２メタル層１０４上に第２メタル層１０４よりも高い融点を持つ材料からなるキャップ層１０５を形成する工程と、熱処理により第２メタル層１０４内の元素をゲート絶縁層１０２と第１メタル層１０３との界面に析出させて析出層１０７を形成する工程とを備える。 （もっと読む）

【課題】大画面に適用しうる配線の構造、特に液晶表示装置におけるアクティブマトリクス基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部における配線の構造について提案する。
【解決手段】表示装置に用いられるアクティブマトリクス基板の端子部において、耐熱性導電性材料を含有する第１の層と、Ａｌ及びＮｄを含有する第２の層と、を含む配線と、前記配線に電気的に接続された透明導電膜と、を有し、前記透明導電膜は、異方性導電材を介して、前記アクティブマトリクス基板とは異なる基板に設けられた回路に電気的に接続されていることを特徴とする。 （もっと読む）

【課題】半導体膜と電極又は配線との接触抵抗を低減し、かつ半導体膜と電極又は配線との被覆率を改善し、特性を向上させた半導体装置を得ることを課題とする。
【解決手段】基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上に第１のソース電極又はドレイン電極と、前記第１のソース電極又はドレイン電極上に島状半導体膜と、前記島状半導体膜及び前記第１のソース電極又はドレイン電極上に第２のソース電極又はドレイン電極とを有し、前記第２のソース電極又はドレイン電極は前記第１のソース電極又はドレイン電極と接触しており、前記第１のソース電極又はドレイン電極及び第２のソース電極又はドレイン電極が前記島状半導体膜を挟みこんでいる半導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】試作段階において、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供する。
【解決手段】まず、ＦＩＢによって所定のＬＳＩ配線１１上の絶縁膜１２を加工除去し、ＬＳＩ配線１１の表面を露出する接続穴１３を形成する。続いて、第１のＣＶＤガス雰囲気中でＦＩＢを照射することによって接続穴１３に例えばＷ（タングステン）を埋め込み、ＬＳＩ配線１１と電気的に接続されるコンタクト３を形成する。続いて、ＤＭＡｕ−ＴｆａｃまたはＨｆａｃＣｕ−ｔｍｖｓの第２のＣＶＤガス４雰囲気中でレーザ光５を重畳走査することによって、コンタクト３と電気的に低抵抗で接続されるＡｕまたはＣｕからなる導電性膜６を形成する。 （もっと読む）

【課題】フィールドプレート構造のＦＥＴは、ミリ波領域で用いる場合、十分なＲＦ利得が得られないという問題があった。
【解決手段】本発明は、窒化物へテロ接合を有する半導体層構造を有する電界効果トランジスタのゲート電極が、前記ドレイン電極側と前記ソース電極側とに張り出した第１の張り出し部を有し、該第１の張り出し部が、ソース電極及びドレイン電極間の半導体層を覆うように形成された絶縁膜に接するように、前記張り出し部が前記絶縁膜に乗り上げた構造であることを特徴とする電界効果トランジスタである。 （もっと読む）

基板に電気化学エッチングまたは電気めっきを施すことにより多層構造を形成する方法。基板上にシード層を形成し、その上に主電極を形成する。主電極は、基板から複数の電気化学セルを形成するためのパターン層を有する。電圧が印加され、シード層がエッチングされて、またはシード層に材料がめっきされて形成された構造（８）の間に誘電体（９）が堆積される。誘電体層は下層構造を露出するために平坦化され、別の構造層が第１の構造層上に形成される。または、誘電体層は２層の厚さで形成され、下層構造の上端部を選択的に露出するために選択的にエッチングされる。また、複数の構造層を１工程で形成しても良い。 （もっと読む）

【課題】ゲート空乏化の抑制および低抵抗化を図った半導体装置およびその製造方法を提供する。
【解決手段】本実施形態に係る半導体装置は、基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート電極４とを有し、ゲート電極４は、ゲート絶縁膜３上に形成されたシリサイド層５と、シリサイド層５上に形成された金属層６とを有する。 （もっと読む）

【課題】Ｓｉ基板上にワイドバンドギャップ半導体層を形成しつつ、順方向特性と逆方向特性がいずれも良好なショットキーバリアダイオードとして動作する半導体装置及びその製造方法を提供する。
【解決手段】第１の半導体からなり厚み方向に貫通する穴を有する支持基板と、前記支持基板の上に設けられ前記第１の半導体よりもバンドギャップが大なる第２の半導体からなる半導体層と、前記半導体層の上に設けられたオーミック電極と、前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

ショットキー接触構造（１１０，１１２）は、半導体（１０６）の表面の上部に配置される。第１のショットキー接触金属層（１１０）は、前記半導体（１０６）の表面の第１の部分の上部に配置される。第２のショットキー接触金属層（１１２）は、半導体の表面の第２の部分の上部に配置され、前記第１のショットキー接触金属層（１１０）に隣接される。前記第１のショットキー接触金属層（１１０）は、前記第２のショットキー接触金属層（１１２）よりも小さな仕事関数を有する。 （もっと読む）

【課題】画像表示装置の製造歩留まりを向上させること。
【解決手段】絶縁性基板上に、複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜にコンタクトホールを開口する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記島状半導体層と前記ゲート電極を接触させる工程と、前記島状半導体層にソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記ソース領域、前記ドレイン領域および前記層間絶縁膜と接するソース／ドレイン電極を形成する工程と、前記ソース／ドレイン電極形成後に、スルーホールを開口し、前記島状半導体層と前記ゲート電極の接触部を除去する工程を有する画像表示装置の製造方法。 （もっと読む）

【課題】自然酸化を防止して電気的な特性を向上させた薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネルを提供する。
【解決手段】薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極、ドレイン電極、及びバッファ層を含む。ゲート電極はベース基板上に形成される。アクティブ層はゲート電極をカバーするようにゲート電極の上部に形成される。ソース電極及びドレイン電極はアクティブ層の上部に所定の間隔で離隔されて形成される。バッファ層は、アクティブ層とソース電極及びドレイン電極との間にそれぞれ形成され、厚さによって連続的に変動する含有量比を有する複数の物質からなる。ソース電極及びドレイン電極とアクティブ層との間にバッファ層が形成されることによって、酸化による接触抵抗が増加することを防止することができ、薄膜トランジスタの電気的な特性を向上させることができる。 （もっと読む）

【課題】 ｎＭＩＳおよびｐＭＩＳ形成領域の高誘電率ゲート絶縁膜上に設けられたデュアルメタルゲート電極の仕事関数の変化を抑制して、信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 単結晶シリコン基板１００のｎＭＩＳおよびｐＭＩＳ形成領域に高誘電率ゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上にシリコンおよびゲルマニウムを含まない第一の金属膜１０３を形成し、ｐＭＩＳ形成領域のゲート絶縁膜上に第一の金属膜１０３を残して、ｎＭＩＳ形成領域の第一の金属膜１０３を除去する。次に、ｎＭＩＳ形成領域のゲート絶縁膜１０２および第一の金属膜１０３上にシリコンまたはゲルマニウムを含む第二の金属膜１０４を形成し、第一および第二の金属膜１０３、１０４を加工してゲート電極Ｇｎ、Ｇｐをそれぞれ形成する。また、第一の金属膜１０３と第二の金属膜１０４に含まれる主の金属元素は周期律表における同族金属元素とする。 （もっと読む）

【課題】仕事関数の調整された複数ゲート電極を形成するための製造方法を提供する。
【解決手段】相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、第１のパラメータを有する少なくとも２つの第１のゲート電極１２０を備えたＰＭＯＳトランジスタと、上記第１のパラメータとは異なる第２のパラメータを有する少なくとも２つの第２のゲート電極１２０を備えたＮＭＯＳトランジスタと、を有している。上記第１のパラメータおよび上記第２のパラメータは、上記ＰＭＯＳおよびＮＭＯＳトランジスタの上記ゲート電極材料の厚さ、またはドーパントプロファイルを含んでいる。上記少なくとも２つの第１のゲート電極および上記少なくとも２つの第２のゲート電極の上記第１および第２のパラメータは、それぞれ、上記ＰＭＯＳおよびＮＭＯＳトランジスタの仕事関数を規定する。 （もっと読む）

【課題】配線の表面にホイスカが残留するのを抑制する。
【解決手段】下地１１２に支持された絶縁膜１１５にコンタクトホール１２０を形成し、絶縁膜の上およびコンタクトホールの内に付着するメタルがコンタクトホールを充満する程度に溶融する第１温度に下地を加熱した状態で、当該メタルをスパッタリングすることにより、絶縁膜の上およびコンタクトホールの内に第１メタル膜１３０を成膜し、さらに、第１温度よりも低くかつ第１メタル膜の上に付着するメタルが溶融しても流動しない程度に抑制された第２温度に下地を加熱した状態で、当該メタルをスパッタリングすることにより、第１メタル膜の上に第２メタル膜１３５を成膜する。 （もっと読む）

【課題】 半導体装置の面積を増大させること無く、半導体装置のドレイン電流を向上させることができる半導体装置を提供する。
【解決手段】 半導体基板１０と、半導体基板１０上に形成され、ゲート絶縁膜１６を介して形成されるゲート電極１８と、半導体基板１０に形成され、ゲート電極１８の両側方に位置する領域に形成されるｎ型のソース／ドレイン拡散層２４と、半導体基板１０上のゲート電極１８両側部に形成され、ゲート電極１８のチャネル領域に応力を与えるtensile膜２６と、ソース／ドレイン拡散層２４上にtensile膜２６を貫通して形成される、導電体材料が埋め込まれたコンタクト３０を備える。そして、ゲート電極１８とソースコンタクト３４間距離が、ゲート電極１８とドレインコンタクト３２間距離よりも広いことを特徴としている。 （もっと読む）

【課題】ポリメタル構造のゲート電極の形成に際して、バーズピーク酸化層を適度な膜厚に形成しつつ、バーズピーク酸化層の端部の尖りを抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１の表面にゲート絶縁膜１５ａを形成する工程と、ゲート絶縁膜上に、ポリシリコン層１６及びタングステン層１７を順次に堆積する工程と、ポリシリコン層１６及びタングステン層１７をパターニングする工程と、水及び水素を含む酸化性雰囲気中でポリシリコン層１６を酸化する熱酸化工程とをこの順に有する。熱酸化工程は、基板表面温度を８５０℃以上とし、水分濃度が７％以上で２０％以下の雰囲気下で行う。 （もっと読む）

【課題】同一半導体基板上に厚いゲート絶縁膜を有するトレンチゲート型トランジスタと薄いゲート絶縁膜を有するプレーナ型トランジスタとを併存させる場合に、工程を簡素化し、且ついずれのトランジスタも高性能とすることが可能な半導体装置の製造方法を提供する。
【解決手段】周辺回路領域ＰＥ上のゲート絶縁膜１１ｓを保護膜１２で覆った状態で、メモリセル領域Ｍにゲートトレンチ１８を形成した後、そのまま周辺回路領域ＰＥのゲート絶縁膜１１ｓを保護膜１２で覆った状態で、ゲートトレンチ１８の内壁にゲート絶縁膜１１ｓよりも厚いゲート絶縁膜１９を形成する （もっと読む）

【課題】多結晶シリコンのように電気的特性が向上した薄膜トランジスタ表示板を低コストで製造することができる方法を提供する。
【解決手段】基板と、基板上に形成されている制御電極１２４ａと、制御電極１２４ａ上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成されていて、制御電極と重畳する半導体１５１と、半導体１５１と一部分が重畳する入力電極１７３ａと、半導体１５１と一部分が重畳する出力電極１７５ａと、を含み、半導体１５１は非晶質シリコンからなる第１部分と多結晶シリコンからなる第２部分とを含む。 （もっと読む）